TWI473214B - Packaging devices and packaging substrates - Google Patents

Packaging devices and packaging substrates Download PDF

Info

Publication number
TWI473214B
TWI473214B TW98121309A TW98121309A TWI473214B TW I473214 B TWI473214 B TW I473214B TW 98121309 A TW98121309 A TW 98121309A TW 98121309 A TW98121309 A TW 98121309A TW I473214 B TWI473214 B TW I473214B
Authority
TW
Taiwan
Prior art keywords
electrode
glass substrate
electrodes
glass
light receiving
Prior art date
Application number
TW98121309A
Other languages
English (en)
Other versions
TW201013855A (en
Inventor
Hiroshi Kamada
Original Assignee
Nec Schott Components Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Schott Components Corp filed Critical Nec Schott Components Corp
Publication of TW201013855A publication Critical patent/TW201013855A/zh
Application granted granted Critical
Publication of TWI473214B publication Critical patent/TWI473214B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Micromachines (AREA)

Description

封裝裝置以及封裝基材
本發明是關於封裝裝置及封裝基材，特別是關於使用附有貫通電極的玻璃基板的封裝裝置、以及使用附有微細導孔之貫通電極的玻璃基板的封裝基材。
微機電系統(micro-electro-mechanical systems；MEMS)裝置、電荷耦合裝置(charge coupled device；CCD)、互補式金氧半(complementary metal-oxide-semiconductor；CMOS)元件、液晶等的各種裝置正受到廣泛應用來作為小型、輕量及高性能的裝置，但是纖細的電極材料容易受到結構、外部環境的影響，故為了避免上述情形，故將上述裝置予以氣密性封裝來使用。另外的，同樣的氣密性封裝的影像感測器在近年來使用在行動電話的相機模組內，因應達成小型化、薄型化及輕量化再加上低價化的需求。例如使用CCD或CMOS元件的影像感測器，是如特開平10-107240號公報(專利文獻1)、特開2006-140384號公報(專利文獻2)等所示，將感測器收納於陶瓷封裝體之後，以銲線接合(wire bonding)進行電性連接，再使用玻璃等的透明蓋將其封裝。另外，如特開2007-312012號公報(專利文獻3)、美國專利第6,777,767號說明書(專利文獻4)等所示，將影像感測器全體小型化的晶片尺寸封裝(chip size packaging；CSP)的實現方法已是習知技術。在這些情況中，設置從已形成CCD或CMOS元件的半導體矽晶圓的背面貫通至表面的開孔、溝槽等，以電性連接表面那一側與背面那一側，連接至外部電路則是藉由配置在半導體晶圓的背面的球狀凸塊來進行。
先行技術文獻 專利文獻
專利文獻1：特開平10-107240號公報
專利文獻2：特開2006-140384號公報
專利文獻3：特開2007-312012號公報
專利文獻4：美國專利第6,777,767號說明書
然而，特開平10-107240號公報(專利文獻1)及特開2006-140384號公報(專利文獻2)的情況，具有影像感測器全體的尺寸在平面面積、高度均遠大於內部的感測器元件之缺點。另外，特開2007-312012號公報(專利文獻3)、美國專利第6,777,767號說明書(專利文獻4)等的情況，雖然可以實現小型化、薄型化及輕量化，但是有必要以蝕刻等在半導體製作開孔或溝槽、在其表面施以絕緣處理、還有在開孔或溝槽的內部以金屬製作線路層的步驟，而使成本提高。因此，而有開發封裝體的構成材料來改良氣密性封裝用材料的需求。
因此，本發明的第一目的是提供新穎且改良後的裝置，其可以達成使用半導體及MEMS裝置、液晶面板等的裝置的小型化、薄型化及輕量化還有低成本化。
本發明的另一目的是提供各種裝置，其可以實現使用具有貫通電極的玻璃基板作為基材的封裝體的改良，並實現使收納於此封裝體內之具有複數個電極的各種裝置元件的電性連接容易化而使其價格降低。特別是以提供新穎且改良後的封裝基材及提供使用此封裝基材而封裝裝置之各種裝置為目的，來成為使用附有貫通電極的玻璃基板之封裝體，其中其貫通電極是使用玻璃對金屬密封(以下稱為以「Glass to Metal Seal」的各英文單字的第一個字母來表示的「GTMS」)構造而經過高溫加熱製程而密封而成。
在本發明中，是將具有複數個電極或電極群的各種裝置元件的一個至複數個收容於氣密性封裝體，而使用將複數個貫通電極配置在既定範圍內之玻璃基板來作為封裝基材。然後，提供一種封裝裝置，其特徵在於：將此玻璃基板的貫通電極與裝置元件的電極群連接，而以未架設在用於封裝的密封材的構造以導線導出至一外部電路。在此處，具有上述貫通電極的玻璃基板是形成有與裝置元件的導出電極對應的貫通電極，而經由接觸媒體以導線導出至外部電路。另外，上述裝置元件是由將半導體裝置或MEMS等、或是使用CCD或CMOS等的影像感測器予以氣密性封裝而成的晶片尺寸的裝置元件所構成；還有液晶顯示器，其具有使液晶位於對向電極之間的液晶面板來作為上述具有複數個電極的裝置元件，其至少一側的電極是使用配置貫通電極的玻璃基板並在此玻璃基板的內表面形成的複數個透明電極群。配置貫通電極的玻璃基板較好為GTMS構造的微細導孔式的玻璃基板，藉此提供有利於低價化的各種裝置。另外，在配置於CCD或CMOS元件的受光面那一側之保護用玻璃基板的周邊部設置貫通電極，將此貫通電極連接於設置在CCD或CMOS元件受光面的周邊部之電極導出部，再將形成有CCD或CMOS元件的半導體晶圓與此保護用玻璃基板貼合、封裝，以提供實現低成本、小型化、薄型化及輕量化、還有高可靠度的影像感測器。
若根據本發明的其他觀點，提出使用身為導孔徑Φ 是150μm以下、且導孔中心間的尺寸之導孔間距(pitch)為300μm以下之配置貫通電極的玻璃基板之經過高溫加熱製程的GTMS構造的微細導孔玻璃基板來作為封裝基材，並提供使用此封裝基材之各種封裝裝置。換言之，其特徵在於：貫通電極的導孔中心間的尺寸為300μm以下，則導孔徑Φ 的最低限為250μm；較好為將小於250μm的導孔徑Φ 限定於150μm以下，藉此確保配置上述貫通電極的玻璃基板之封裝體內的氣密性為使用氦氣吹拂法之氣密性的測定值為不滿1×10-8 Pa‧m3 /sec。
根據本發明，由於影像感測器的受光面與安裝至外部基板的安裝不是在同一方向，而可以以良好的位置精度安裝含有濾光器、透鏡等的光學性的外接部件的外部基板，其結果是達成光學特性的提升。另外，即使在將不僅僅是CCD或CMOS元件、還有數位訊號處理器(digital signal processor；DSP)等的周邊IC與影像感測器收納在同一個封裝體內的情況中，仍可達成顯著的小型化。
根據本發明，藉由使用附有貫通電極的玻璃基板來作為封裝體的基材，可以低成本地提供小型化、薄型化、輕量化、且可靠度高的氣密性封裝的光應用裝置。例如，由於習知的裝置是藉由切割鋸刀(dicing saw)從矽晶圓分離成個別的元件之後，將個別元件收容於陶瓷基板並進行封裝，故封裝成本高而提升製造成本。另外，具有以銲線接合進行電性連接方面的問題點。這些成本方面的問題，會因為使用附有貫通電極的玻璃基板來作為封裝基材而得到解決。
另一方面，本發明是研究各種的附有貫通電極的玻璃基板的製法之各自的特長，而著眼於採用使用GTMS法的微細導孔的玻璃基板。此玻璃基板是藉由高溫製程而實現導孔間距的微細化與氣密性的提升，而藉此可以實現小型化與高可靠度化。
 【用以實施發明的最佳形態】
以下，針對本發明進行更詳細的說明。而以下的實施形態的說明中，是使用所附圖式來作說明，本案的圖式中賦予相同元件符號者，是代表相同部分或相對應的部分。
本發明是應用感測器或光線的封裝裝置，其特徵在於：其具有一封裝體，此封裝體是收容具有電極群的MEMS或光應用裝置元件，而使用將複數個貫通電極配置在既定位置的玻璃基板來作為此封裝體的基材，連接上述電極群與上述貫通電極而將其連接出來。另外，上述裝置元件為半導體或MEMS裝置或感測器、液晶面板、CCD或CMOS的影像感測器。在此處，引線導出的特徵是形成貫通電極而與元件電極對應，直接或經由凸塊等的接觸媒體連接兩電極，使此連接結構在避開密封材料的位置或迴避的狀態下，導出至外部電路並與其連接。而在液晶元件中的構成是使液晶位於透明電極之間，而以一側的電極形成於配置上述貫通電極的上述玻璃基板而成之複數個液晶面板來構成液晶顯示器。在此處，玻璃基板是以貫通電極為玻璃對金屬密封構造之附有GTMS式的微細導孔的玻璃基板所構成，導孔的外徑(外圈直徑)尺寸Φ 為150μm以下、導孔中心間的間距(pitch)尺寸為300μm以下。另外，上述玻璃基板較好為以高溫製程進行加工處理所製作，其氣密度較好為使用氦氣吹拂法之氣密性的測定值為不滿1×10-8 Pa‧m3 /sec。為了使導孔微細化而對外徑尺寸Φ 、導孔中心間的尺寸作限制，而提供使用此附有GTMS式的微細導孔的玻璃基板作為基材的已封裝的裝置。還有，藉由設定封裝體為高氣密度而提升微細封裝體的可靠度。另外，本發明是提供低價格的上述封裝體。另外，本發明藉由使用浮式法的特定玻璃的使用而提供高品質之無色透明玻璃，以其介電常數特性亦發揮其適用於高頻用途的優點。特定玻璃是指例如以浮式法所得到的低鹼硼矽酸玻璃等。而上述氣密度是指在氦氣吹拂法中，使用ULVAC,Inc.製的Leak Detector HELIOT 710來作測定的值。
關於使用配置本發明相關的貫通電極之玻璃基板來作封裝的光應用裝置，其具有例如為以下構成的液晶面板：在一對的玻璃基板之間放入間隔物再充填液晶，再以密封材對二個基板作氣密性封裝，此一對的玻璃基板是在玻璃表面形成有複數個透明電極，而在電極之間施加電壓。相對於此液晶面板是使用附有貫通電極的玻璃基板，其從電極到外部的導出路徑的構成並未通過由密封材所構成的密封部件與玻璃之間，而與習知構成的不同之處在於：習知的電極從面板內部導出至外部的構成是通過密封材與玻璃之間。因此，可以使可避免液晶從密封部件漏出之其他的密封材的選擇空間較廣。另外，藉由將電極導出部整合於面板的單側，而簡化裝置內的配線，這是因為使用附有貫通電極的玻璃基板，從面板內部至外部的電極導出路徑未通過密封材與玻璃之間。
本發明的另一觀點的特徵在於：使用將複數個貫通電極配置在既定位置的透明基板來作為收容具有由複數個電極所構成的電極群之MEMS或光應用裝置元件的封裝體的基材，而提供以藉由將接觸媒體置於上述電極群與上述貫通電極之間而以導線導出至外部電路為特徵之感測器、或是已封裝之光應用裝置，上述裝置元件為CCD或CMOS的影像感測器、半導體或MEMA裝置、或是液晶顯示器，以晶片尺寸的形式來作封裝。另外，液晶面板是藉由使液晶置於對向的電極間，而將一側的透明電極形成於配置上述貫通電極的上述玻璃基板而成的複數個液晶面板所構成。在此處，配置於上述玻璃基板的既定位置的貫通電極，是玻璃對金屬密封構造(以下稱為「GTMS構造」)，而作為微細導孔貫通電極。此一微細導孔貫通電極是導孔的外徑尺寸Φ 為150μm以下、導孔中心間的間距尺寸為300μm以下的微細構造。另外，玻璃基板的特徵是經過高溫加熱的GTMS製程來製作，而將上述微細導孔貫通電極以其使用氦氣吹拂法之氣密性的測定值為不滿1×10-8 Pa‧m3 /sec的氣密度配置於既定位置。
還有，根據另一觀點，使用將複數個貫通電極導孔配置在既定位置的玻璃基板，其中複數個貫通電極導孔是具有複數個金屬導體的玻璃對金屬密封構造。此一玻璃基板是提供一種封裝基材，其特徵在於：玻璃基板是藉由玻璃基板中的玻璃對金屬密封構造來將複數個金屬導體製作成複數個貫通電極，而將這些貫通電極配置在既定位置，並以外徑尺寸Φ 為150μm以下、以及導孔中心間尺寸為300μm以下的方式來埋設此玻璃基板的貫通電極。除此之外，此玻璃基板是提供其中的上述貫通電極的氣密度為使用氦氣吹拂法之氣密性的測定值為不滿1×10-8 Pa‧m3 /sec的封裝基材。
<實施例>
以下，列舉出實施例來對本發明作更詳細地說明，但是本發明並非受限於這些實施例。
(實施例1)
本實施例1(第一實施例)相關的影像感測器是在半導體基板的第一主面形成CCD式或CMOS式的受光部，並在同一面上設置用以導出訊號的線路。在此半導體基板的第一主面的周邊部，設有用以連接外部電路的連接墊。配置附有貫通電極的玻璃基板而覆蓋此第一主面，而具有貫通電極電性連接於上述連接墊的構造，在半導體基板與附有貫通電極的玻璃基板的相對面的周邊部配置密封材，藉由機械性地黏著半導體基板與附有貫通電極的玻璃基板，並同時阻斷受光部與外界環境而保護受光部不受外界環境的傷害，而形成封裝裝置。
以下，參照所附圖式來針對本發明相關的實施例作詳細說明。第1圖是顯示本發明第一實施例之影像感測器10的概要構成的主要部分剖面圖。如圖所示，此一影像感測器10是在半導體基板12(半導體基板12a)的第一主面形成CCD式或CMOS式的受光部12b，並在同一面上設置用以導出訊號的線路(圖中未繪示)。在此半導體基板12的第一主面的周邊部，設有用以連接外部電路的連接墊(圖中未繪示)。配置附有貫通電極的玻璃基板11而覆蓋此第一主面，而貫通電極11b則電性連接於上述連接墊。還有，在半導體基板12與附有貫通電極的玻璃基板11的相對面的周邊部配置有密封材14，而構成機械性地黏著半導體基板12與附有貫通電極的玻璃基板11、並同時阻斷受光部12b與外界環境而保護受光部12b不受外界環境的傷害之封裝裝置。在此處，機械性地接合半導體基板12與附有貫通電極的玻璃基板11而阻斷受光部12b與外界環境而保護受光部12b不受外界環境的傷害之密封材14的設置，是避開將元件電極接合於貫通電極11b的連接墊的電極位置，而外部導出繞線是避開密封材14的狀態。而密封材14是因應對於封裝部分的氣密性的需求程度分別使用樹脂、金屬、玻璃材料。在要求高度的氣密程度的情況中，則適用軟銲、硬銲材料等的金屬或是玻璃材料；而該要求較低的情況，則亦可使用樹脂來作封裝。另外，在附有貫通電極的玻璃基板11之未連接半導體基板12那一側的表面，則可以設置與貫通電極11b連接的外部電極13而連接至印刷電路基板等的外部電路。
還有，關於上述實施例1中的外部電極導出構造的變形例，則有第2圖所示的構造。此一情況，關於外部電極的導出，是設置球狀凸塊23來取代第1圖所示的外部電極13。在球狀凸塊23以外的部分，則為與第1圖相同的構成，在半導體基板22的第一主面形成CCD式或CMOS式的受光部22b，並配置附有貫通電極的玻璃基板21而覆蓋第一主面，貫通電極21b則電性連接於與第1圖相同的連接墊。另外，與第1圖相同，藉由密封材24而機械性地接合著半導體基板22與附有貫通電極的玻璃基板。藉由此方法，可以容易地實現外部電極的導出構造。如此一來，根據第一實施例，並未在半導體基板12施以溝槽或開孔等的形成加工，另外亦未伴隨著進行對於溝槽或開孔等的絕緣處理及金屬佈線，而較便宜地完成受光部12b的密封保護與將訊號線路導出至外部，而可以低成本地提供小型化、薄型化及輕量化而且可靠度高的影像感測器。
接下來，針對用以準備附有貫通電極的玻璃基板11的具體製造事例來作詳細說明。關於代表性的方法，有噴砂法、鑽孔加工法、GTMS製法共三種方法，針對分別以這些方法所供應的基板來作比較並說明。首先，噴砂法的實用的孔徑是300μm或以上，視基板的厚度而定。另外，噴砂法的孔洞在截面方向有錐角，故難以作微小間距的加工。噴砂法容易引起加工部分端部的崩裂，容易發生因線路的斷線、組裝後的玻璃屑的產生所造成的缺陷。接下來，藉由鑽孔的開孔方法可以形成筆直的孔洞，但是實用上可能的孔徑是受到鑽頭徑的限度的制約而與噴砂法相同為300μm左右。另外，鑽孔加工法通常是逐一進行開孔，因此會顯著地增加加工時間。而以雷射來進行開孔在現實上難以做到筆直形狀的開孔，亦難以控制孔徑。還有，對玻璃進行雷射加工的情況也有在加工部分殘留較大應變的問題。另一方面，GTMS製法是使用與氣密端子同樣的製法。氣密端子是氣密性封裝體的構成部件，其有效率地對裝置進行電力供應、電氣訊號或光訊號的輸出輸入等；而對金屬與玻璃的基本構成材料而言，是使用具有在玻璃的軟化溫度以上的高溫的流動性、對於物理化學方面的活性高的狀態的玻璃的耐熱性之金屬部件，藉由使此金屬部件與玻璃黏著或貫入玻璃的製程，而得到密接性及氣密性高的封裝構造。關於藉由此手法所製作的附有貫通電極的玻璃基板，使用例如特開2007-067387號公報所揭露的方法，可以較廉價地來進行製作，因此較好為作為本發明的構成部件。在下文中，將亦此GTMS製法所得的玻璃基板稱為「微細導孔玻璃基板」。
表1是顯示作為本發明所使用的附有貫通電極的玻璃基板的製造方法而採用的三種不同方法之特長事項。這些玻璃基板的玻璃材料必須因應各自的加工方法、使用目的等來作選擇。在此表1中，是顯示關於六個項目的各自的特長事項與實用上的四個區分評量。另一方面，表2-1及表2-2是顯示表1所揭露的製造方法中，可用於製造微細導孔玻璃基板的情況之特長事項。在此處舉出使用材料的九項物理性質。例如，關於使用材料，玻璃材料是使用市售品之TEMPAX Float(註冊商標)，電極用金屬材料則使用鎢(W)。
表1中的評量，是各項目中充分滿足現狀最尖端的MEMS裝置等所需求的基準者標上雙圓圈符號、大致滿足者標上圓圈符號、一部分滿足或未充分滿足者標上三角形符號、未滿足者標上「×」的符號，而以四個階段顯示評量結果。
在表2-1中，是顯示晶圓狀基板的厚度為500±20μm或以上、600±20μm或以下。另外，表2-2的NaO2 /KO2 含有比例是玻璃材料的全部組成中的這些化合物(NaO2 及KO2 )的合計的組成比。
(實施例2)
本實施例2(第二實施例)是利用實施例1的影像感測器所製作的相機模組30。如第3圖所示，影像感測器10的配置是使其受光部12b位於開口的印刷電路板31上。影像感測器10的外部電極13與印刷電路板31上的線路33是藉由軟銲料等(圖中未繪示)電性連接。印刷電路板31之配置影像感測器10的表面的相反側，是受到紅外線截止濾光片(IR cut filter)34及透鏡35等的光學部件的支撐部件32的支撐，支撐部件32並與印刷電路板31接合。另外，印刷電路板31與支撐部件32亦可以是使用樹脂而一體成形的物體。在此處，亦可以視需求將一個或複數個外加部件36連接於印刷電路板31的線路33。根據此第二實施例，容易將影像感測器10的受光部12b配置為與透鏡35的光軸垂直，而提升相機模組30的光學特性，而可以提供更小型化、輕薄化及輕量化的相機模組。
(實施例3)
第4圖是顯示本發明第三實施例之影像感測器模組40的剖面圖，其是將影像感測器與處理來自此影像感測器的訊號之數位訊號處理器(DSP)收納在同一個封裝體內。如第4圖所示，在半導體基板42的第一主面形成CCD式或CMOS式的受光部42b，在同一面上設置用以將訊號導出的線路(圖中未繪示)，在此第一主面的周邊部則設置用以與外部電路連接的連接墊(圖中未繪示)。設置附有貫通電極的玻璃基板41而覆蓋此第一主面，而貫通電極41b則電性連接於上述的連接墊。另外，在半導體基板42與附有貫通電極的玻璃基板41的相對面的周邊部則配置密封材44，其機械性地黏著半導體基板42與附有貫通電極的玻璃基板41的同時，將受光部42b與外界環境阻斷而保護受光部42b不受外界環境的傷害。還有，可以在附有貫通電極的玻璃基板41之未連接半導體基板42那一側的表面則設置與貫通電極41b連接的外部電極43，而連接至印刷電路基板等的外部電路。
關於附有貫通電極的玻璃基板41，是在成為連接至半導體基板42的連接電極之貫通電極41b的外圈那一側，還具有貫通電極41c。另外，在半導體基板42之包含受光部42b的表面的相反側配置有DSP 45。此DSP 45之連接至外界的輸入/輸出端子(圖中未繪示)是藉由銲線46連接於附有貫通電極的玻璃基板41內的貫通電極41c。還有，為了固定半導體基板42、DSP 45、及銲線46的相互位置關係與連接狀態，是使用樹脂47來將其覆蓋。此樹脂47是密接於附有貫通電極的玻璃基板41的單面，並決定影像感測器模組40全體的形狀。
而關於第一實施例及第三實施例，在第1、2及4圖中是分別顯示單一的封裝裝置，但可在其製程中同時製作複數個這些裝置。即如第5(a)及5(b)圖所示，在製作第一實施例之影像感測器50的情況中，首先提供一半導體晶圓52，在其第一主面形成有複數個CCD式或CMOS式的受光部52b、在同一面上設有用以導出訊號的線路(圖中未繪示)、在受光部52b的周邊部設有用於連接於外部電路的連接墊(圖中未繪示)。接下來配置附有貫通電極的玻璃基板51而覆蓋此第一主面，其貫通電極51b電性連接於上述連接墊。另外，在半導體晶圓52與附有貫通電極的玻璃基板51的相對面中，在各個受光部52b的周邊部配置密封材54，而在機械性地黏著半導體晶圓52與附有貫通電極的玻璃基板51的同時並將各個受光部52b與外界環境阻斷，而保護受光部52b不受外界環境的傷害。還有，在附有貫通電極的玻璃基板51之未連接半導體晶圓52那一側的表面，則設置連接於貫通電極51b的外部電極53，而可以連接至印刷電路基板等的外部電路。而接下來，使用切割機等切掉第5(a)圖中原本經黏著而一體化的半導體晶圓52與附有貫通電極的玻璃基板51之以虛線及箭號所示的部分，而如第5(b)圖所示，得到分離成一個一個之複數個影像感測器50。
另一方面，如第6(a)~6(e)圖所示，在製作第三實施例之影像感測器模組60的情況中，首先提供一半導體晶圓62，在其第一主面形成有複數個CCD式或CMOS式的受光部62b、在同一面上設有用以導出訊號的線路(圖中未繪示)、在受光部62b的周邊部設有用於連接於外部電路的連接墊(圖中未繪示)。接下來配置附有貫通電極的玻璃基板61而覆蓋此第一主面，其貫通電極61b電性連接於上述連接墊。(請參考第6(a)圖)。另外，在半導體晶圓62與附有貫通電極的玻璃基板61的相對面中，在各個受光部62b的周邊部配置密封材64，而在機械性地黏著半導體晶圓62與附有貫通電極的玻璃基板61的同時並將各個受光部62b與外界環境阻斷，而保護受光部62b不受外界環境的傷害。還有，在附有貫通電極的玻璃基板61之未連接半導體晶圓62那一側的表面，則設置連接於貫通電極61b的外部電極63，而可以連接至印刷電路基板等的外部電路。另外，關於附有貫通電極的玻璃基板61，是在成為連接至半導體基板62的連接電極之貫通電極61b的外圈那一側，還具有貫通電極61c。此貫通電極61c是用以之後以銲線66連接DSP 65的電極。
在此處，使用切割機等切掉半導體晶圓62內的第6(a)圖的箭號A所示的部分，而得到如第6(b)圖所示之中間製品。此中間製品是如第6(c)圖所示，將每一個DSP 65黏著配置於已裁切為一個一個的半導體晶圓62的各自的受光部62b，藉由銲線66將此DSP 65之連接至外界的輸出/輸入端子(圖中未繪示)連接於附有貫通電極的玻璃基板61內的貫通電極61c。接下來，如第6(d)圖所示，以樹脂67覆蓋已裁切為一個一個的半導體晶圓62、DSP 65、及銲線66的組合。最後，使用切割機等切掉附有貫通電極的玻璃基板61內的第6(d)圖的箭號B所示的部分，而得到如第6(e)圖所示之最終製品。關於上述各實施例所使用的附有貫通電極的玻璃基板，其是使用身為本發明的特徵之GTMS構造的微細導孔玻璃基板，此玻璃基板的各個特性是顯示於表2。
而第5(a)~5(b)圖及第6(a)~6(e)圖，是顯示一個影像感測器或影像感測器模組全體的剖面圖及相鄰的二個影像感測器或影像感測器模組的部分剖面圖，但是在實際的製程中，會根據半導體晶圓或形成為晶圓狀之附有貫通電極的玻璃基板的大小，在X方向(水平方向)及Y方向(垂直方向)配置更多的複數個影像感測器或影像感測器模組。
如上，是針對本發明的實施形態及實施例來進行說明，但是亦可以在最初預先制訂上述各個實施形態及實施例的構成的適當組合。
本次所揭露的實施形態及實施例的所有項目均是用於例示，而不應將其作為本發明的限制。本發明的範圍是示於申請專利範圍中，而非上述的說明，其是包含與申請專利範圍所述均等的意思及範圍內的所有變更。
10．．．影像感測器
11．．．附有貫通電極的玻璃基板
11a．．．玻璃
11b．．．貫通電極
12．．．半導體基板
12a．．．半導體基板
12b．．．受光部
13．．．外部電極
14．．．密封材
20．．．影像感測器
21．．．附有貫通電極的玻璃基板
21b．．．貫通電極
22．．．半導體基板
22b．．．受光部
23．．．球狀凸塊
24．．．密封材
30．．．相機模組
31．．．印刷電路板
32．．．支撐部件
33．．．線路
34．．．紅外線截止濾光片
35．．．透鏡
36．．．外加部件
40．．．影像感測器模組
41．．．附有貫通電極的玻璃基板
41a．．．玻璃
41b．．．貫通電極
41c．．．貫通電極
42．．．半導體基板
42b．．．受光部
43．．．外部電極
44．．．密封材
45．．．DSP
46．．．銲線
47．．．樹脂
50．．．影像感測器
51．．．附有貫通電極的玻璃基板
51b．．．貫通電極
52．．．半導體晶圓
52b．．．受光部
53．．．外部電極
54．．．密封材
60．．．影像感測器模組
61．．．附有貫通電極的玻璃基板
61b．．．貫通電極
61c．．．貫通電極
62．．．半導體晶圓
62b．．．受光部
63．．．外部電極
64．．．密封材
65．．．DSP
66．．．銲線
67．．．樹脂
A．．．箭號
B．．．箭號
第1圖為一剖面圖，顯示本發明第一實施例之影像感測器的構成。
第2圖為一剖面圖，顯示本發明第一實施例之影像感測器的另一個構成。
第3圖為一剖面圖，顯示本發明第二實施例之相機模組的構成。
第4圖為一剖面圖，顯示本發明第三實施例之影像感測器模組的構成。
第5(a)及5(b)圖為一系列之剖面圖，用以說明本發明第一實施例之影像感測器的製造過程。
第6(a)、6(b)、6(c)、6(d)及6(e)圖為一系列之剖面圖，用以說明本發明第三實施例之影像感測器模組的製造過程。
10．．．影像感測器
11．．．附有貫通電極的玻璃基板
11a．．．玻璃
11b．．．貫通電極
12．．．半導體基板
12a．．．半導體基板
12b．．．受光部
13．．．外部電極
14．．．密封材

Claims (5)

  1. 一種封裝裝置，包含：光應用裝置元件；半導體基板，在第一主面設有訊號導出線路與上述光應用裝置元件的受光部；玻璃基板，以與該第一主面具有間隙的方式配置，而覆蓋該受光部；複數個貫通電極，在該受光部的外側，貫通該玻璃基板，超出該玻璃基板的表面並通過該間隙，連接設於該半導體基板的該第一主面的該訊號導出線路；以及密封材，在該些貫通電極的外側，介於該半導體基板與該玻璃基板之間，將該間隙密封；其中該些貫通電極是藉由具有玻璃對金屬密封構造而被該玻璃基板直接氣密密封；及該受光部是藉由該半導體基板、該密封材、含該些貫通電極的該玻璃基板，被氣密密封而與外部環境隔離。
  2. 如申請專利範圍第1項所述之封裝裝置，其中該些貫通電極為玻璃對金屬密封構造的微細導孔，該微細導孔是外徑尺寸為150μm或以下、導孔中心間的間距(pitch)的尺寸為300μm或以下的微細構造。
  3. 如申請專利範圍第1項所述之封裝裝置，其中該光應用裝置元件為電荷耦合裝置(charge coupled device；CCD)的影像感測器或互補式金氧半(complementary metal-oxide-semiconductor；CMOS)的影像感測器、半導 體裝置。
  4. 如申請專利範圍第1項所述之封裝裝置，其中該些貫通電極是經由接觸媒體，連接一外部電路，上述接觸媒體為凸塊電極、銲線接合(wire bonding；WB)、或球閘陣列(ball grid array；BGA)。
  5. 如申請專利範圍第1項所述之封裝裝置，其中該些貫通電極的氣密度在使用氦氣吹拂法之氣密性的測定值為不滿1×10-8 Pa．m3 /sec。
TW98121309A 2008-07-09 2009-06-25 Packaging devices and packaging substrates TWI473214B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008178554A JP2010021219A (ja) 2008-07-09 2008-07-09 パッケージングデバイス装置およびパッケージ用ベース部材

Publications (2)

Publication Number Publication Date
TW201013855A TW201013855A (en) 2010-04-01
TWI473214B true TWI473214B (zh) 2015-02-11

Family

ID=41506979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98121309A TWI473214B (zh) 2008-07-09 2009-06-25 Packaging devices and packaging substrates

Country Status (8)

Country Link
US (1) US8884165B2 (zh)
EP (1) EP2306511A4 (zh)
JP (1) JP2010021219A (zh)
KR (1) KR101522758B1 (zh)
CN (1) CN102084480B (zh)
CA (1) CA2730077C (zh)
TW (1) TWI473214B (zh)
WO (1) WO2010004860A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
JP2014197575A (ja) * 2013-03-29 2014-10-16 セイコーエプソン株式会社 パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体
US9258467B2 (en) * 2013-11-19 2016-02-09 Stmicroelectronics Pte Ltd. Camera module
CN112074960A (zh) * 2017-12-27 2020-12-11 ams传感器新加坡私人有限公司 具有透明基板的光电模块及制造其的方法
US10693020B2 (en) * 2018-06-01 2020-06-23 Tt Electronics Plc Semiconductor device package and method for use thereof
CN112237682A (zh) * 2019-07-17 2021-01-19 杭州暖芯迦电子科技有限公司 一种微型高密度阵列自由曲面电极及其制造方法
CN111682041A (zh) * 2020-06-28 2020-09-18 华天科技（昆山）电子有限公司 前照式图像传感器及其封装方法、屏下摄像头
KR20220063964A (ko) 2020-11-11 2022-05-18 삼성전자주식회사 이미지 센서 패키지
EP4305163A1 (en) 2021-03-09 2024-01-17 Illumina, Inc. Genomic library preparation and targeted epigenetic assays using cas-grna ribonucleoproteins

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1445861A2 (en) * 2003-01-07 2004-08-11 Hitachi Ltd. Electronic device and method of manufacturing the same
US20040180517A1 (en) * 2001-03-14 2004-09-16 Hans-Joachim Quenzer Method for structuring a flat substrate consisting of a glass-type material
JP2007067387A (ja) * 2005-08-02 2007-03-15 Nec Schott Components Corp 絶縁基板およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109420A (ja) * 1985-11-07 1987-05-20 Alps Electric Co Ltd 弾性表面波素子
US4915719A (en) * 1988-09-30 1990-04-10 Honeywell Inc. Method of producing a hermetic glass to metal seal without metal oxidation
JPH06120633A (ja) 1992-10-02 1994-04-28 Hitachi Ltd セラミック配線基板
JPH10107240A (ja) 1996-09-27 1998-04-24 Kyocera Corp イメージセンサー素子収納用パッケージ
US5998733A (en) * 1997-10-06 1999-12-07 Northrop Grumman Corporation Graphite aluminum metal matrix composite microelectronic package
JP2001160678A (ja) 1999-12-01 2001-06-12 Hoya Corp 表裏導通基板の製造方法及び半導体実装基板の製造方法
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2003209198A (ja) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd 電子部品パッケージ
JP3991682B2 (ja) 2001-12-28 2007-10-17 松下電器産業株式会社 ガラスの精密孔あけ方法、光ファイバーコネクタ用フェルールの製造方法および磁気ディスクガラス基板の製造方法
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US20060016973A1 (en) * 2004-07-21 2006-01-26 Advanced Semiconductor Engineering, Inc. Multi-chip image sensor package module
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
JP2006140384A (ja) 2004-11-15 2006-06-01 Casio Comput Co Ltd カメラ用ｃｃｄパッケージ
JP4057017B2 (ja) * 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
JP2006245098A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器
JP4744213B2 (ja) * 2005-07-11 2011-08-10 日本電波工業株式会社 電子部品の製造方法
WO2007111607A1 (en) * 2006-03-29 2007-10-04 National Starch And Chemical Investment Radiation-curable rubber adhesive/sealant
JP2007312012A (ja) 2006-05-17 2007-11-29 Toshiba Corp 小型カメラモジュール
US7433555B2 (en) * 2006-05-22 2008-10-07 Visera Technologies Company Ltd Optoelectronic device chip having a composite spacer structure and method making same
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180517A1 (en) * 2001-03-14 2004-09-16 Hans-Joachim Quenzer Method for structuring a flat substrate consisting of a glass-type material
EP1445861A2 (en) * 2003-01-07 2004-08-11 Hitachi Ltd. Electronic device and method of manufacturing the same
JP2007067387A (ja) * 2005-08-02 2007-03-15 Nec Schott Components Corp 絶縁基板およびその製造方法

Also Published As

Publication number Publication date
CA2730077C (en) 2016-08-09
US20110108308A1 (en) 2011-05-12
EP2306511A1 (en) 2011-04-06
EP2306511A4 (en) 2015-06-17
JP2010021219A (ja) 2010-01-28
WO2010004860A1 (ja) 2010-01-14
CA2730077A1 (en) 2010-01-14
KR101522758B1 (ko) 2015-05-26
KR20110027816A (ko) 2011-03-16
US8884165B2 (en) 2014-11-11
TW201013855A (en) 2010-04-01
CN102084480B (zh) 2013-01-23
CN102084480A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
TWI473214B (zh) Packaging devices and packaging substrates
US6661084B1 (en) Single level microelectronic device package with an integral window
US10093533B2 (en) CMOS-MEMS-CMOS platform
US8092734B2 (en) Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US6384473B1 (en) Microelectronic device package with an integral window
US6809413B1 (en) Microelectronic device package with an integral window mounted in a recessed lip
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
CN101675498B (zh) 用于微镜器件的倒装芯片封装的方法和系统
KR100982606B1 (ko) 고체 촬상 장치 및 그의 제조 방법
CN101017836A (zh) 半导体器件及其制造方法
JP2010251558A (ja) 固体撮像装置
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
JP5743075B2 (ja) 光学センサおよび光学センサの製造方法
JP2014067743A (ja) 撮像装置、該撮像装置を備える内視鏡
JP2006186091A (ja) 半導体装置及びその製造方法
TW201349414A (zh) 具微機電元件之封裝結構及其製法
JP2008182014A (ja) パッケージ基板及びその製造方法
JP2008235864A (ja) 電子装置
US20230005813A1 (en) Semiconductor apparatus
US20070205480A1 (en) Semiconductor Device
CN112582436A (zh) 集成电路封装、晶片组合件及生产所述晶片组合件的方法
JP2015126187A (ja) 半導体パッケージ
JP2007214438A (ja) センサーパッケージ
Tanaka et al. Wafer-level MEMS package and its reliability issues
JP2018176421A (ja) デバイス