TWI468958B - 用於以設計為基礎之裝置風險評估之方法 - Google Patents

用於以設計為基礎之裝置風險評估之方法 Download PDF

Info

Publication number
TWI468958B
TWI468958B TW101105895A TW101105895A TWI468958B TW I468958 B TWI468958 B TW I468958B TW 101105895 A TW101105895 A TW 101105895A TW 101105895 A TW101105895 A TW 101105895A TW I468958 B TWI468958 B TW I468958B
Authority
TW
Taiwan
Prior art keywords
program
patterns
inspection
design
interest
Prior art date
Application number
TW101105895A
Other languages
English (en)
Other versions
TW201250503A (en
Inventor
Allen Park
Youseung Jin
Sungchan Cho
Barry Saville
Original Assignee
Kla Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kla Tencor Corp filed Critical Kla Tencor Corp
Publication of TW201250503A publication Critical patent/TW201250503A/zh
Application granted granted Critical
Publication of TWI468958B publication Critical patent/TWI468958B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8883—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges involving the calculation of gauges, generating models
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32182—If state of tool, product deviates from standard, adjust system, feedback
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

用於以設計為基礎之裝置風險評估之方法
本發明一般係關於一種用於判定與缺陷相關之半導體裝置故障之風險的方法及系統，且更特定地關於利用設計資料而判定與缺陷相關之半導體裝置故障之風險。
本發明係關於並主張下列申請案(相關申請案)之最早可用有效申請日之權益(例如，主張針對除了臨時專利申請案外之最早可用優先權日或主張針對臨時專利申請案、任一及所有專利、母案、其母案等、相關申請案之申請案之依據35 U.S.C § 119(e)的權益)。
相關申請案：
為了USPTO法外規定目的，本申請案構成2011年2月22日申請之指定Allen Park、Youseung Jin、Barry Saville、及Sungchan Cho為發明者之名為「DESIGN-AWARE DEVICE ASSESSMENT AND COMPUTER-AIDED SEPARATION OF PARTICLE AND PATTERN DEFECT」的申請案號第61/445,164號之美國臨時專利申請案的正式(非臨時)專利申請案。
製造半導體裝置(諸如邏輯及記憶體裝置)通常包含使用大量半導體製造程序處理一基板(諸如一半導體晶圓)，以形成半導體裝置的多種特徵及多個層級。例如，微影係一半導體製造程序，其涉及將來自光網的圖案傳遞至配置於一半導體晶圓上的一光阻。半導體製造程序之額外實例包 含但不限制於化學機械拋光(CMP)、蝕刻、沈積及離子植入。多個半導體裝置可製造於一單一半導體晶圓上的一配置中，且接著分離成單個半導體裝置。
檢驗程序使用於半導體製造程序期間的多個步驟，以偵測一樣本(諸如一光網及一晶圓)上的缺陷。檢驗程序一直是製造半導體裝置(諸如積體電路)之重要部分。然而，隨著半導體裝置的尺寸減小，檢驗程序變得對於成功製造可接受的半導體裝置更為重要。例如，隨著半導體裝置的尺寸減小，偵測大小減小之缺陷已變為必要，因為甚至相當小的缺陷即可導致半導體裝置中不期望的偏差。
相應地，檢驗領域中已有許多工作致力於設計可偵測具有先前可忽略之大小之缺陷的檢驗系統。典型的檢驗程序藉由比較一晶圓上類似的半導體裝置區而偵測缺陷。兩個裝置區之間偵測到的差異可為缺陷(其可致使裝置不適當地運作)或損害(其將不影響系統操作)。半導體晶圓檢驗的整體階段涉及最佳化一檢驗裝置的設置(通常稱為「配方」)，使得其可從損害精確區別缺陷。在由一檢驗系統找到潛在的缺陷之後，該晶圓通常被傳遞至一檢視工具，以分類該等缺陷。然而，該等缺陷的分類需要最佳化該檢視工具的設置，亦稱為「配方」，使得該檢視工具可充分地將該等潛在缺陷分類，或判定該等潛在缺陷係損害或虛缺陷。總括而言，特定晶圓堆上的缺陷分析需要設置及最佳化一檢驗工具的配方，且設置不同的對於檢視工具的配方。對於兩個不同工具設置兩個配方係耗時及複雜的。
許多不同類型之缺陷的檢驗最近亦變得更重要。例如，為使用檢驗結果以監測及矯正半導體製造程序，通常必需知道晶圓上存在什麽類型的缺陷。再者，因為期望控制半導體製造中涉及的每一程序以獲得儘可能最高的良率，期望具有偵測源自許多不同半導體程序之不同類型缺陷的能力。將被偵測的不同類型之缺陷可在其等之特性上顯著變化。例如，在一半導體製造程序期間期望偵測的缺陷可包含厚度變動、微粒缺陷、劃痕、圖案缺陷，諸如缺少圖案特徵或圖案特徵大小不正確，及具有此等不同特性的許多其他缺陷。
缺陷檢視通常涉及使用一高倍率光學系統或一掃描電子顯微鏡(SEM)而以一較高解析度產生關於缺陷的額外資訊。由偵測檢視產生的缺陷的更高解析度資料更適宜於判定該等缺陷的屬性，諸如輪廓、粗糙度、更精確的大小資訊等等。缺陷分析亦可使用一系統執行，諸如一電子分散X射線光譜(EDS)系統。此缺陷分析可經執行以判定諸如該等缺陷之組成的資訊。該等缺陷的屬性係由檢驗、檢視、分析而判定，或其等之一些組合可用於識別缺陷的類型(即，缺陷分類)，及可能的缺陷之根源。此資訊可接著用於監測及改變一個或多個半導體製造程序之一個或多個參數，以減少或消除該等缺陷。
然而隨著設計規範縮小，半導體製造程序可能接近於程序之效能能力上的限制而操作。再者，隨著設計規範縮小，較小的缺陷可對該裝置的電參數有影響，此驅使更敏 感的檢驗。因此，隨著設計規範縮小，由檢驗偵測之潛在良率相關的缺陷及損害缺陷之種群顯著增長。因此，在該等晶圓上可偵測越來越多缺陷，且矯正程序以消除所有缺陷可為困難及昂貴的。因而，判定哪一些缺陷實際上對該等裝置之效能及良率有影響可允許程序控制方法針對於此等缺陷，同時很大程度上忽略其他缺陷。此外，在較小的設計規範下，在一些情況中，程序引發的故障可趨向於為系統性的。即，趨向於以預定設計圖案故障的程序引發的故障通常在設計之內重複許多次。空間系統、電相關缺陷的消除是重要的，因為消除此等缺陷可對良率具有顯著的整體影響。缺陷是否將影響裝置參數及良率常常無法從上文描述的檢驗、檢視及分析程序判定，因為此等程序可能無法判定缺陷相對於電設計的位置。
揭示一種以設計為基礎之裝置評估之方法。在一態樣中，一方法可包含但不限制於利用該裝置之設計資料定義複數個關注圖案；產生以設計為基礎之分類資料庫，該以設計為基礎之分類資料庫包含與該等關注圖案之各者關聯的設計資料；接收一個或多個檢驗結果；比較一個或多個檢驗結果與該複數個關注圖案之各者，以識別該等檢驗結果中至少一個關注圖案的出現；利用程序良率資料判定每一關注圖案之良率影響；監測POI之各者的出現頻率及該等POI的關鍵度，以識別該裝置之一個或多個程序變異(process excursion)；及藉由利用關鍵多邊形之各者的出現 頻率及關鍵多邊形之各者之關鍵度計算該裝置之正規化多邊形頻率而判定一裝置風險位準，該等關鍵多邊形係利用該裝置之設計資料而定義。
揭示一種利用關鍵缺陷提供動態取樣的方法。在一態樣中，一方法可包含但不限制於識別一晶圓上的複數個關鍵圖案類型；利用每一識別之關鍵圖案類型的一計算的風險位準及出現頻率而判定一裝置風險位準；識別該裝置之一個或多個相關變異；回應於一個或多個裝置變異的識別而判定動態晶圓選擇；及動態取樣至少一些識別的關鍵圖案類型。
揭示一種用於在一記憶體裝置中提供風險評估或良率相關性的方法。在一態樣中，一方法可包含但不限制於利用設計資料基於一裝置之一個或多個功能區而定義複數個區域；對該一個或多個定義之區域執行一個或多個檢驗程序；利用來自該一個或多個檢驗程序的檢驗資料而識別降到一預定控制限度之下的一個或多個定義之區域的一個或多個晶粒；及藉由比較降到該預定控制限度之下的一個或多個晶粒與每一區域之線上即時量測資料(inline data)而識別影響良率損失的區域。
揭示一種使用空間分析而監測裝置處理的方法。在一態樣中，一方法可包含但不限制於藉由檢驗一個或多個程序步驟之間的一個或多個裝置而監測一程序變動圖徵；使用一以設計為基礎之分類程序而將該一個或多個裝置之一個或多個關注圖案與一監測之程序變動關聯；及使用該一個 或多個關聯的關注圖案而識別一個或多個設備圖徵。
應理解，前文的一般描述及下文的詳細描述均僅為例示性及說明性的，且並非必需限制所主張之本發明。併入本說明書及組成本說明書之一部分的附圖繪示本發明之實施例，且連同一般的描述一起用於解釋本發明之原理。
本發明之許多優點可由熟習此項技術者參考附圖而更好地理解。
現將對繪示於附圖中的所揭示之標的作出詳細參考。
大體上參考圖1A至圖9，描述一種根據本發明之以設計為基礎之裝置評估的方法及系統。本發明主要探討一裝置中(例如，半導體裝置)之系統缺陷之預測性監測以及缺陷的風險位準評估。如在本文中之更進一步詳細描述，一裝置之風險位準評估係利用涉及分析一給定裝置之設計資料內定義的關鍵多邊形的一新穎多邊形頻率(NPF)而達成。此外，以典型隨機缺陷率分組之圖案的利用可幫助將系統性缺陷的出現從隨機粒子的出現分離。本發明經由對設計佈局圖案搜尋能力、精確檢驗區定義及對一裝置之設計資料中存在的相關結構之印刷頻率的理解而提供設計知悉之缺陷檢驗。本發明主要探討i)提供一裝置之以設計為基礎的風險評估；ii)使用關鍵缺陷資訊而提供動態取樣；iii)判定一記憶體裝置中的記憶體裝置風險評估及/或良率相關性；及iv)使用空間分析監測裝置處理。
如貫穿本發明所使用者，術語「晶圓」一般指由一半導 體或非半導體材料形成的基板。例如，一半導體或非半導體材料包含但不限制於單晶矽、砷化鎵及磷化銦。一晶圓可包含一層或多層。例如，此等層可包含但不限制於一光阻、一介電材料、一導電材料及一半導體材料。許多不同類型之此等層在此項技術中係已知，且如本文中使用的術語晶圓意欲涵蓋其上可形成所有類型之此等層的一晶圓。
可圖案化或不圖案化形成於一晶圓上的一層或多層。例如，一晶圓可包含複數個晶粒，每一晶粒具有可重複的圖案化特徵。此等材料層之形成及處理可最終導致裝置完成。許多不同類型的裝置可形成於一晶圓上，且如本文中所使用的術語晶圓意欲涵蓋其上製造此項技術中已知之任何類型之裝置的一晶圓。
儘管實施例在本文中參考晶圓而描述，應理解，該等實施例可用於半導體目標(諸如一光網，其亦可通常稱為一遮罩或一光遮罩)之覆蓋誤差的改良缺陷偵測。此項技術中已知許多不同類型之光網，且如本文中所使用之術語「光網」、「遮罩」及「光遮罩」意欲涵蓋此項技術中已知之所有類型之光網。
名為「平面設計(floorplan)」的半導體晶片設計含有已知為單元之重複結構的佈置資訊。此資訊可從通常以GDSII或OASIS檔案格式儲存的一晶片之實體設計中提取。結構行為或程序設計互動可為一單元之背景(環境)之功能。藉由使用該平面設計，所提出的分析可自動告知哪些單元類型正發生問題，在該單元中的什麽位置(正發生 問題之多邊形的座標)及其內正發生問題的單元的背景(鄰近單元是什麽)(若此係一因數)。
由一給定晶圓之一檢驗器找到的每一缺陷將經歷標率單元轉發器分析，其通常在晶粒及光網階段完成。習知的轉發器分析跨晶粒、跨光網、跨晶圓及晶圓至晶圓執行單元缺陷率的空間分析，以識別晶粒、光網、晶圓之圖徵及與對程序變動敏感的薄弱結構互動的程序設備階層現象。
在其他實施例中，由一光網檢驗系統產生之一光網之一影像使用為設計資料空間中的設計資料。該光網用於在該晶圓上印刷該設計資料。以此方式，該光網之一影像光束影像分別由一高倍率光學光網檢驗系統或基於電子束的一光網檢驗系統獲取。或者，該光網之影像可為由一虛成像光網檢驗系統獲取的光網的一虛像。該光網的影像可使用為本文中描述之使用設計資料以執行一個或多個步驟之任何實施例中之設計資料的一代理。
如本發明中使用的術語「設計資料」一般係指一積體電路之實體設計，及源自經複雜模擬或簡單幾何及布林操作之實體設計的資料。再者，由一光網檢驗系統及/或其等之衍生物獲取的一光網之一影像可使用為該設計資料之一代理或多個代理。此一光網影像或其之一衍生物可用作對於本文中描述之使用設計資料之任何實施例中之設計佈局的替代。設計資料及設計資料代理描述於由Kulkarni發表於2010年3月9日之美國專利第7,676,007號；由Kulkarni申請於2011年5月25日之美國專利申請案第13/115,957號；由 Kulkarni申請於2011年10月18日之美國專利第8,041,103號；及由Zafar等人發表於2009年8月4日之美國專利第7,570,796號中，其等均以引用之方式併入本文中。
圖1A及圖1B繪示一檢驗系統100，其可利用以執行本文中進一步描述之多種程序。在一態樣中，該系統100可包含一檢驗工具102，其經組態以偵測安置於一樣品平臺112上的一半導體晶圓104上之缺陷。該檢驗工具102可包含此項技術中已知的任何適當檢驗系統，諸如(但不限制於)一明場檢驗系統、一暗場檢驗系統或一電子束檢驗系統。在一進一步態樣中，該檢驗工具100可包含一照明源106、一分束器108及一偵測器110。
該照明源106可包含此項技術中已知的任何照明源。例如，該照明源106可包含一窄頻光源，諸如一雷射源。在一進一步實施例中，該照明源106可經組態以將光引導至該分束器108。繼而，該分束器108可經組態以將光從該照明源106引導至安置於該樣品平臺112上之該晶圓104之表面處。此外，該分束器108可經組態以將從晶圓104反射的光傳輸至該偵測器110。
該偵測器110可包含此項技術中已知的任何適當偵測器。在一實施例中，該偵測器110可包含一電荷耦合裝置(CCD)相機。該偵測器110可用於偵測晶圓104上的實際缺陷(例如，缺陷122)。在一進一步實施例中，該偵測器110之輸出可通信地耦合至一個或多個計算系統114。在這方面，該一個或多個計算系統114可經組態以使用由該偵測 器110收集及傳輸的偵測資料而偵測晶圓104上的實際缺陷。該一個或多個計算系統108可利用此項技術中已知的任何方法及/或演算法，以偵測該晶圓上的缺陷。熟習此項技術者應意識到，該檢驗工具102可經利用以偵測跨該半導體晶圓分佈的缺陷。例如，如圖1B中所展示，該晶圓104可包含跨該晶圓104之多個晶粒120而分佈的多個缺陷。
此外，該一個或多個計算系統110可以任何適當方式耦接至該偵測器(例如，藉由圖1中展示的虛線所指示的一個或多個傳輸媒體，其等可包含此項技術中已知的任何適宜傳輸媒體)，使得該電腦系統可接收由該偵測器產生之輸出。此外，若該檢驗工具102包含多於一個偵測器(未作圖式)，則該一個或多個計算系統110可耦接至如上文所描述的每一偵測器。在一進一步實施例中，該晶圓104可安置於一樣品平臺112上。該樣品平臺112可包含此項技術中已知之任何適當機械及/或機器總成。
在一進一步實施例中，該檢驗工具102可經組態以接受來自該系統100之另一子系統的指令，以動態識別該半導體晶圓104之缺陷。例如，該檢驗工具102可接受來自該系統100之一個或多個計算系統114的指令。在接收來自該一個或多個計算系統114的指令時，該檢驗工具104即可在所提供之指令中識別的半導體晶圓104之位置處執行一檢驗程序。該一個或多個計算系統110可經組態以執行本文中描述之任何方法實施例之任何其他步驟。
在另一實施例中，該系統100之一個或多個計算系統110可經組態以由一傳輸媒體(其可包含有線及/或無線部分)而從其他系統接收及/或獲取資料或資訊(例如，源自一檢驗系統的檢驗結果或源自一度量衡系統的度量衡結果)。以此方式，該傳輸媒體可用作該一個或多個計算系統110與該系統100之其他子系統之間的一資料鏈路。此外，該一個或多個計算系統110可經由一傳輸媒體而將資料發送至外部系統。
該一個或多個計算系統110可包含但不限制於一個人電腦系統、大型電腦系統、工作站、影像電腦、並行處理器或此項技術中已知的任何其他裝置。一般而言，術語「計算系統」可廣義地定義為涵蓋具有一個或多個處理器的任何裝置，其等執行來自一記憶體媒體的指令。
實施方法(諸如本文中進一步描述之方法)的程式指令118可在載體媒體116上傳輸或儲存。該載體媒體116可為一傳輸媒體，諸如一電線、纜線或無線傳輸鏈路。該載體媒體116亦可包含一儲存媒體，諸如一唯讀記憶體、一隨機存取記憶體、一磁碟或光碟，或一磁帶。
圖1中繪示之系統100之實施例可進一步組態，如本文中所描述。再者，該系統100可經組態以執行本文中描述之任何方法實施例之任何其他步驟。
圖2係繪示用於以設計為基礎之裝置評估的一電腦實施之方法200中執行之步驟的一流程圖。
在一第一步驟202中，可利用與一晶圓關聯的設計資料 定義複數個關注圖案。應注意，本文中所識別之POI之各者可擁有相對於給定裝置之效能的一關鍵度位準。在一些實施例中，該等多個POI可利用來自電子設計自動化(EDA)工具及其他知識的資料而在該半導體晶圓上識別。關於由一EDA工具產生之設計的任何此等資訊可用於識別多個POI。例如，該等POI可作為形成一關鍵路徑之部分的一圖案，或與該POI位於該晶圓之相同層或另一層上的一關鍵路徑處或接近該路徑而選擇。再者，該設計資料可以任何適宜方式對於一個或多個POI而搜尋。例如，對於一個或多個POI搜尋設計資料可如上文提及之Kulkarni等人及Zafar等人的專利申請案中所描述般執行，其等以引用之方式併入。再者，該(該等)POI可使用本專利申請案中描述之任何其他方法或系統而選擇或識別。在一進一步實施例中，該等多個POI可利用一設計規範檢查(DRC)程序、一光學規範檢查(ORC)或一故障分析(FA)程序而識別，以識別裝置效能的關鍵圖案。在另一實施例中，該等多個POI可利用一程序窗鑑定方法(PWQ)而識別。一個或多個POI之搜尋設計資料可如上文描述之由Kulkarni等人及Zafar等人的參考中的描述而執行，其等以上文引用之方式併入上文中。再者，該(該等)POI可使用此等專利申請案中描述的任何其他方法或系統而選擇或識別。
在一第二步驟204中，可產生以設計為基礎之分類(DBC)資料庫。在一態樣中，該DBC資料庫包含與該給定裝置之效能關鍵的每一關注圖案關聯的設計資料。例如，該DBC 資料庫可整合儲存於一資料結構中的設計資料，諸如一圖形化資料流(GDS)檔案。一GDSII檔案係用於表示設計佈局資料之一類檔案。其他類型的檔案可包含GLI及OASIS檔案。在一進一步態樣中，在識別該等POI時，該DBC資料庫可利用以設計為基礎之分級(DBB)程序而形成。GDS檔案類型及以設計為基礎之分級的利用一般描述於由Kulkarni等人及Zafar等人之參考中，其等在上文以引用之方式併入。在一般意義上，該系統100(例如，經由一個或多個計算系統110)可產生一DBC資料庫，或庫，其包含值得注意的圖案類型，以及此等圖案之對應空間座標(例如，X-Y座標)，以及特定設計。
在一進一步態樣中，該DBC資料庫可包含與步驟302中定義之每一POI關聯的一關鍵度因數或「權重」。在一些實施例中，與該等POI之各者關聯之關鍵度的「拳重」係利用測試資料而判定，諸如但不限制於與該晶圓之邏輯/記憶體部分關聯的資料、功能性測試、故障分析(FA)及類似物。如將在本文中進一步描述，與該等圖案關聯之關鍵度因數以及該給定裝置中圖案之出現頻率可用於判定一給定晶粒或整個裝置之故障的一相對風險位準。
在一第三步驟206中，可接收一個或多個檢驗結果。在一態樣中，可由該一個或多個計算系統114接收來自該檢驗工具102的該偵測器110之一個或多個檢驗結果。由該一個或多個計算系統114接收的檢驗結果可包含此項技術中已知的任何類型之檢驗資料。例如，該檢驗資料可包含但 不限制於明場(BF)檢驗資料或暗場(DF)檢驗資料。在一第四步驟208中，可比較步驟206中獲取之一個或多個檢驗結果與該DBC庫之POI之各者，以監測關鍵POI的出現。
在一第五步驟210中，可使用製程線(end-of-line)良率資料而判定每一關注圖案之一良率影響。在這方面，可藉由分析給定圖案對該製程線良率之影響而量化每一關注圖案之關鍵度。如前文所述，每一關注圖案擁有不同關鍵度。為存取一給定關注圖案之相對關鍵度，可使用測試資料(例如，邏輯測試、記憶體測試、功能性測試、FA及類似物)而存取圖案類型。此外，可利用設計圖案分組而系統地判定關鍵度，在不需要缺陷分類之下如先前技術中所要求般，允許該系統判定關鍵度。
在一第六步驟212中，可監測每一關注圖案之出現頻率及關鍵度，以監測該裝置之裝置變異。在一實施例中，可監測與每一關注圖案關聯之關鍵度，以及給定之關注圖案之出現頻率，且在一正規化帕雷托(Pareto)圖表中顯示。圖3繪示一加權之帕雷托圖表300，其繪示依據圖案類型的虛缺陷密度。黑暗條指示缺陷密度的期望位準，而白色條指示實際缺陷密度。例如，此內文中的一典型帕雷托圖表可沿著x軸繪示GDS圖案群組ID，及沿著y軸繪示缺陷數。在一般意義上，該帕雷托圖表圖形地繪示分級為每一不同群組的缺陷數目，該等群組之各者對應於GDS圖案之不同部分。熟習此項技術者應進一步意識到，當實際缺陷密度對期望缺陷密度之間之比率高於一典型值時，通常指示一 裝置變異。使用帕雷托圖表的變異分析之使用描述於Florence發表於2011年7月5日之美國專利第7,975,245號中，其以引用之方式併入本文中。
圖4繪示一組統計程序控制(SPC)資料400，其繪示依據圖案類型的缺陷密度。圖4中的資料400表示利用每一POI之關鍵度而建立之對於一給定級產生一段時間的一加權趨勢圖404。利用此類型之分析程序，涉及程序工具變動的超過一典型缺陷密度位準402之變異406可經由程序工具共通性而分析。例如，由KLA-TENCOR生產的KLARITY適宜於分析涉及可經由程序工具共通性分析之程序工具變動的程序變異問題。應注意，本文中本發明之方法及系統允許使用與多種關注圖案關聯之加權關鍵度值而建立SPC圖表400。
在一第七步驟214中，可利用每一關鍵多邊形之出現頻率及每一關鍵多邊形之關鍵度，藉由計算該裝置之一正規化多邊形頻率而判定一裝置風險位準。在一態樣中，與該裝置關聯之設計資料之關鍵多邊形係利用一以設計為基礎之搜尋演算法而判定。在一實施例中，本發明之以設計為基礎之分類演算法可識別該裝置之設計資料中的一個或多個多邊形，關鍵圖案位於該裝置上。因而，步驟212中找到的關鍵多邊形之空間分析可指示由該裝置中找到的實體缺陷建立的裝置之整體裝置風險。在一進一步實施例中，該系統100可產生一頻率表，其含有每一多邊形類型之出現頻率，以及與每一多邊形類型關聯之對應風險位準。
在一進一步實施例中，實體FA或DRC均可由該系統100利用，以判定該等關鍵多邊形之大小、位置及頻率。在另一態樣中，可利用一模擬程序以判定該等關鍵多邊形。利用該系統100之一個或多個設計檔案，可產生一詳細檢驗區，其允許改良檢驗調諧及分級，以及該等關鍵多邊形在該設計佈局之多個方塊中的佈置。圖5繪示本發明之關鍵多邊形之一概念圖。如圖5中所展示，可利用多個多邊形類型502。以此方式，該等關鍵多變形之至少一部分可位於接近當前之方法之前述步驟中識別的關鍵圖案。使用一裝置之設計資料的多邊形實施一般描述於由Zafar申請於2009年8月3日之美國專利申請案第12/534,547號中，其以引用之方式併入本文中。
在一進一步態樣中，該系統100可利用識別的關鍵多邊形而判定整體裝置風險位準。以此方式，該系統100之一個或多個計算系統110可利用與使用設計資料識別之每一單個關鍵多邊形關聯的出現頻率及關鍵度而計算該裝置之一正規化多邊形頻率。應注意，在本文中隨著該數目之關鍵多邊形在大小及/或關鍵度上增加，由於存在關鍵缺陷(與關鍵多邊形相關)，故障之整體風險亦將增加。例如，關鍵多邊形之觀察到的高位準表示一裝置具有較高可能性之晶片故障。
故障之裝置位準風險可表達為： 其中DLR表示裝置位準風險，NPF表示正規化多邊形頻 率，fp 表示每一類型之多邊形的多邊形頻率，且A表示每一多邊形類型之區。在這方面，利用該正規化多邊形頻率演算法計算的裝置位準風險表示一圖案故障指數，其可用於估定由於一個或多個關鍵圖案所致的每一裝置之故障風險。在這方面，所產生的頻率表允許估計裝置風險位準，該裝置風險位準可按照針對涉及系統良率損失的程序變動的敏感度指派。在一般意義上，上文的描述不應解譯為限制。在本文中預期該正規化多邊形頻率演算法可沿用至任何數目之多邊形及多邊形的形狀。此外，實際裝置位準風險與計算的正規化多邊形頻率之間的相關函數可以任何適宜形式呈現。
在一進一步實施例中，在偵測指示一較高位準之關鍵多邊形的一NPF圖表時，代工廠使用者可決定是否緊縮程序規格(例如，覆蓋、關鍵尺寸、厚度、程序工具因數及類似物)或修改DFM規範以減少潛在良率損失。圖5繪示跨裝置之一功能的NPF之一概念圖，以及可選擇的臨限值，以決定對於高NPF裝置採取什麽行動。用於最佳化程序規格的臨限值及用於最佳化DFM之設計的臨限值分別由虛線606及604指示。趨勢線602指示所表示之裝置，包括裝置A、裝置B及裝置C的狀態。例如在裝置A之情況中，其顯示一相對較低NPF(及因此故障風險較低)，該等選擇之臨限值可導致該系統100(例如，實施代工廠製造軟體的系統)對用於適當行動的一代工廠的使用提供回饋。例如，在圖6之裝置A的情況中，該系統100可將一建議提供給使用 者，以最佳化程序規格。藉助於另一實例，在裝置B之情況中，該系統100可將一建議提供給使用者，以最佳化DFM上的裝置設計。
圖7係繪示利用關鍵缺陷提供動態取樣的一電腦實施之方法700中執行之步驟的一流程圖。申請者應注意在前文之流程圖200之內文中描述的實施例及致能的技術應解譯為沿用於方法700。
在一第一步驟702中，一晶圓上可識別複數個關鍵圖案類型。在一實施例中，可利用每一圖案類型對裝置效能或良率損失之關鍵度或重要性而識別一裝置上的多個關鍵圖案。在這方面，在識別多個缺陷時，該系統100之計算系統110可將多個缺陷一起組成一特定圖案類型。利用多個圖案，該系統100可進一步提供與一給定晶粒或整個晶圓之每一圖案關聯的一相對風險位準(更多細節見方法200)。
在一第二步驟704中，可利用所識別之關鍵圖案類型或關注圖案之各者計算之風險位準及出現頻率而判定一裝置風險位準。在一第三步驟706中，可識別該裝置之一個或多個變異。在這方面，可利用與該等關鍵圖案類型之各者關聯的風險位準及出現頻率而識別相關變異。例如，當與一給定圖案類型關聯之缺陷密度超過一預定標準時，該系統100可將該示例識別為一裝置變異。例如，可使用類似於圖3中繪示的一帕雷托圖表以識別相關變異。利用每一關注圖案之分析資訊，可對於一晶圓之每一晶粒判定一風險指數。基於所判定之風險指數，可將一信號傳輸至一使 用者(例如，設計使用者)，該信號指示是否考慮對程序條件作出改變或以一最小程度預期減小良率的建議。
在一第四步驟708中，回應於一個或多個裝置變異之識別，可判定一動態晶圓選擇。在這方面，本文中預期一旦利用關鍵POI偵測到變異，則一使用者可能尋求增加晶圓選擇。在一第五步驟710中，可動態地取樣一個或多個識別的關鍵圖案類型。在一實施例中，缺陷取樣的量可與出現之關鍵圖案的數目成比例變化。因而，隨著一特定關鍵圖案相對於其他圖案類型而增加出現頻率，出現較多的圖案將以一更高速率取樣。在另一實施例中，該系統100可經調整而以一相對較低速率保持高頻率圖案的取樣率，以允許取樣較低頻率的缺陷。此當存在取樣預算時尤其關注。
圖8係繪示用於在一記憶體裝置中判定良率相關性的一電腦實施之方法800中執行之步驟的一流程圖。申請者應注意在前文之流程圖200之內文中描述的實施例及致能的技術應解譯為沿用於方法800。應注意，在本文中並非所有裝置良率損失係與不由其等之區域關鍵度定義之缺陷的存在有關。例如，一冗餘區中的一缺陷對良率沒有影響，而SA區中的一缺陷可顯示對裝置良率的較高影響。以下方法整合設計資料的使用，以設置一精確檢驗區的定義，且幫助將設計資料與良率資料相關聯，以用於棄置晶粒分析中更精細的解析度。設計資料的使用允許一裝置上的區之間(例如，主要區與冗餘區)的更精細分離，同時亦允許外 觀缺陷成為被區隔之高影響缺陷。
在一第一步驟802中，可利用設計資料定義基於一裝置之一個或多個基本區之複數個區域。在一些實施例中，該等區域可基於該裝置之一主要區、一SA區、該裝置之一冗餘記憶體區或該裝置之一虛設區之至少一者。在一第二步驟804中，可對步驟802中定義的該等區域執行一個或多個檢驗量測。例如，該檢驗程序可包含此項技術中已知的任何檢驗程序，諸如暗場檢驗或明場檢驗。在一第三步驟806中，降到一預定控制限度之下的一個或多個定義區域之一個或多個晶粒可利用步驟804中收集的檢驗資料而識別。在這方面，一使用者可基於一個或多個晶粒中的期望缺陷頻率而建立一控制限度。在一第四步驟808中，藉由比較降到該預定控制限度之下的一個或多個晶粒與線上即時量測資料或每一區域，可識別影響良率損失的區域。在這方面，該系統100可基於晶粒上捲而使用關鍵關注圖案而識別及分級。與一缺陷密度或每晶粒之缺陷數相比而言，在本文中預期一晶粒指數經組態以判定與每一晶粒關聯的風險。
圖9係繪示使用空間分析而用於監測裝置處理的一電腦實施之方法900中執行之步驟的一流程圖。申請者注意到在前文之流程圖200之內文中描述的實施例及啟用的技術應解譯為沿用於方法900。應注意，在本文中裝置處理設備通常經受歸因於多種因數的故障或程序變動圖徵，諸如(但不限制於)蝕刻速率差異、腔室內的電漿模式、廢氣及 氣流模式，及溫度變動。此等類型之變動導致圖案錯誤及/或雜訊位準變化。該變動之空間信號的分析可用於監測程序、過濾出雜訊或隔離程序工具故障。
在一第一步驟902中，藉由使用一檢驗工具檢驗一個或多個程序步驟之間的一個或多個裝置，可監測一程序變動圖徵。在一第二步驟904中，使用一以設計為基礎之分類程序可將該裝置之一個或多個關注圖案與一監測之程序變動關聯。在一第三步驟906中，一個或多個設備圖徵可藉由該系統100使用步驟904中找到的關聯之關注圖案而識別。在一進一步步驟908中，可使用該一個或多個設備圖徵以從獲取的缺陷圖減去。在這方面，可從該缺陷圖移除該設備圖徵，因此隔離該缺陷圖中存在的缺陷圖案。此相關性允許該系統100移除系統設備圖徵，改良整體缺陷資料。
本文中描述的所有方法可包含在一儲存媒體中儲存該等方法實施例之一個或多個步驟的結果。該等結果可包含本文中描述的任何結果，且可以此項技術中已知的任何方式儲存。該儲存媒體可包含本文中描述之任何儲存媒體，或此項技術中已知之任何其他適宜儲存媒體。在已儲存結果之後，該等結果可在該儲存媒體中存取，且由本文中描述的任何方法或系統實施例而使用，其等經格式化以顯示給一使用者，由另一軟體模組、方法或系統等等使用。此外，該等結果可「永久」儲存、「非永久」儲存、暫時儲存或儲存一些時間。例如，該儲存媒體可為隨機存取記憶 體(RAM)，且該等結果可能並不必需在該儲存媒體中保持不變。
進一步預期上文描述之方法之實施例之各者可包含本文中描述之任何其他方法之任何其他步驟。再者，上文描述之方法之實施例之各者可以本文中描述之任何系統執行。
熟習此項技術者將意識到，當前最先進技術已發展到系統之態樣之硬體實施與軟體實施之間留有較少不同的程度；硬體或軟體之使用一般是(但並非總是，其中在某些背景中，硬體與軟體之間的選擇可變得重要)表示成本與效率比較之折衷的設計選擇。熟習此項技術者將瞭解，具有可實現本文中描述之程序及/或系統及/或其他技術(例如，硬體、軟體及/或韌體)的多種機具，且較佳的機具將隨部署程序及/或系統及/或其他技術的背景而變化。例如，若一實施者判定速度及精確度極為重要，則該實施者可選擇一主要硬體及/或韌體機具；或者，若可撓性極為重要，則該實施者可選擇一主要軟體實施；又或者，該實施者可選擇硬體、軟體及/或韌體的一些組合。因此，具有可實現本文中描述之程序及/或裝置及/或其他技術的若干可能的機具，其等均不在本質上優於其他，因為將被利用的任何機具係取決於將部署該機具之背景及該實施者之特定關注(例如，速度、可撓性或可預見性)的一選擇，其等之任何者係可變化的。熟習此項技術者將意識到，實施之光學態樣將通常利用光學定向之硬體、軟體及或韌體。
熟習此項技術者將意識到，在此項技術中以本文中闡明 的方式描述裝置及/或程序，且隨後使用工程實踐以將此等描述的裝置及/或程序整合於資料處理系統中是常見的。即，本文中描述之裝置及/或程序之至少一部分可經由合理數量的實驗而整合於一資料處理系統中。熟習此項技術者將意識到，一典型資料處理系統一般包含一系統單元外殼、一視訊顯示裝置、一記憶體(諸如揮發性記憶體及非揮發性記憶體)、處理器(諸如微處理器及數位信號處理器)、計算實體(諸如作業系統、驅動程式、圖形使用者介面及應用程式)之一者或多者，一個或多個互動裝置，諸如一觸控板或螢幕，及/或控制系統，包含回饋迴路及控制發動機(例如，用於感測位置及/或速度之回饋；用於移動及/或調整組件及/或數量之控制發動機)。一典型資料處理系統可利用任何適宜市售組件實施，諸如通常在資料計算/通信及/或網路計算/通信系統中可見的組件。
本文中描述之標的有時繪示不同其他組件內含有的或與不同其他組件連接的不同組件。應理解，此等描繪之架構僅為例示性的，且實際上可實施達成相同功能的許多其他架構。在概念性的意義上，達成相同功能的任何組件配置有效地「關聯」，使得達成期望的功能。因此，本文中經組合以達成一特定功能的任何兩個組件可看作彼此「關聯」，使得無論架構或中間組件，均達成期望的功能。同樣，任何兩個如此關聯的組件亦可視作彼此「可操作地連接」或「可操作地耦接」，以達成期望的功能，且可如此關聯的任何兩個組件亦可視作彼此「可操作地耦接」，以 達成期望的功能。可操作地耦接之特定實例包含但不限制於可實體配接及/或實體互動的組件及/或可無線互動及/或無線互動的組件及/或邏輯互動及/或可邏輯互動的組件。
雖然已展示及描述本文中描述之當前標的之特定態樣，基於本文中之教示，對於熟習此項技術者，顯然在未脫離本文中描述之標的及其更寬廣態樣之下可作出變化及修改，且因此隨附申請專利範圍在其等範疇內涵蓋所有此等變化及修改，就如在本文中描述之標的之真實精神及範疇內。
此外，應理解，本發明由隨附申請專利範圍定義。熟習此項技術者應理解，一般而言，本文中及尤其隨附申請專利範圍(例如，隨附申請專利範圍之本體)中使用的術語一般意欲作為「開放式」術語(例如，術語「包含(including)」應解譯為「包含但不限制於」，術語「具有」應解譯為「具有至少」，術語「包含(includes)」應解譯為「包含但不限制於」，等等)。熟習此項技術者應進一步理解，若意欲特定數目之引入的請求項敘述，則此意圖將在請求項中明確敘述，且缺乏此敘述時不存在此意圖。例如，為幫助理解，下文的隨附申請專利範圍可含有介紹性片語「至少一個」及「一個或多個」的用法，以引入請求項敘述。然而，此等片語之使用不應詮釋為暗示由不定冠詞「一("a"或"an")」引入的請求項敘述將含有此引入之請求項敘述的任何特定請求項限制於僅含有此一敘述的發明，甚至當相同的請求項包含介紹性片語「一個或多 個」或「至少一個」及諸如「一("a"或"an")」的不定冠詞時(例如，「一("a")」及/或「一("an")」應通常解譯為意味著「至少一個」或「一個或多個」)；對於用於引入請求項敘述之定冠詞的使用同樣有效。再者，即使明確敘述引入之請求項敘述之特定數目，熟習此項技術者應意識到，此敘述應通常解譯為意味著至少所敘述之數目(例如，沒有其他修飾語的「兩個敍述」的恰好敍述，通常意味著至少兩個敘述，或兩個或多個敘述)。此外，在使用類似於「A、B及C之至少一者」等等慣例的此等實例中，一般此一構造意欲以熟習此項技術者理解該慣例的意義(例如，「具有A、B及C之至少一者之一系統」應包含但不限制於僅具有A、僅具有B、僅具有C、A及B一起、A及C一起、B及C一起，及/或A、B及C一起的系統，等等)。在使用類似於「A、B或C之至少一者」之慣例的此等實例中，一般此一構造意欲以熟習此項技術者理解該慣例的意義(例如，「具有A、B或C之至少一者之一系統」應包含但不限制於僅具有A、僅具有B、僅具有C、A及B一起、A及C一起、B及C一起，及/或A、B及C一起的系統，等等)。熟習此項技術者應進一步理解，無論在描述、請求項或圖式中，實質上表示兩個或多個替代術語的任何分離性詞語及/或片語應理解為預期包含該等術語之一者，該等術語之任一者或兩個術語之可能性。例如，片語「A或B」應理解為包含“A”或“B”或「A及B」之可能性。
儘管已繪示本發明之特定實施例，在未脫離前述揭示之 範圍及精神之下，顯然可由熟習此項技術者作出本發明之多種修改及實施例。相應地，本發明之範圍應僅受隨附申請專利範圍限制。
據信本發明及其許多伴隨的優點將由前述描述理解，且在未脫離所揭示之標的或未犧牲其所有材料優點之下，顯然可對組件之形式、構造及配置作出多種變化。所描述之形式僅為說明性的，且以下請求項的意圖是涵蓋及包含此等變化。
100‧‧‧檢驗系統
102‧‧‧檢驗工具
104‧‧‧半導體晶圓/晶粒
106‧‧‧照明源
108‧‧‧分束器
110‧‧‧偵測器
112‧‧‧樣品平臺
114‧‧‧計算系統
116‧‧‧載體媒體
118‧‧‧程式指令
120‧‧‧晶粒
122‧‧‧缺陷
300‧‧‧帕雷托圖表
400‧‧‧統計程序控制資料
402‧‧‧缺陷密度位準
404‧‧‧加權趨勢圖
406‧‧‧變異
502‧‧‧多邊形類型
602‧‧‧趨勢線
604‧‧‧虛線
606‧‧‧虛線
圖1A繪示根據本發明之一實施例之適宜於半導體晶圓檢驗的一系統的一方塊圖。
圖1B繪示根據本發明之一實施例之具有多個晶粒區域及在晶粒區域內的多個缺陷的一半導體晶圓的一俯視平面圖。
圖2係繪示根據本發明之一實施例之以設計為基礎之裝置評估之一方法的一流程圖。
圖3繪示利用以識別一裝置之一個或多個變異的一帕雷托圖表。
圖4繪示根據本發明之一實施例之經由利用以識別一裝置之一個或多個變異的一統計程序控制常式而產生的一趨勢線。
圖5繪示根據本發明之一實施例之裝置設計資料的多個關鍵多邊形。
圖6繪示根據本發明之一實施例之多種裝置的具有疊加 之建議臨限值的正規化多邊形頻率。
圖7係繪示根據本發明之一實施例之用於動態取樣之一方法的一流程圖。
圖8係繪示根據本發明之一實施例之用於判定一記憶體裝置中之良率相關性的一方法的一流程圖。
圖9係繪示根據本發明之一實施例之使用空間分析而監測裝置處理的一方法的一流程圖。

Claims (20)

  1. 一種用於一裝置之以設計為基礎之評估之方法，其包括：利用該裝置之設計資料定義複數個關注圖案，其中該複數個關注圖案係利用一光學規範檢查程序及一程序窗鑑定方法中至少一者而產生；產生一以設計為基礎之分類資料庫，該以設計為基礎之分類資料庫包含與該等關注圖案之各者關聯的設計資料；接收一個或多個檢驗結果；比較該一個或多個檢驗結果與該複數個關注圖案之各者，以識別該等檢驗結果中該等關注圖案之至少一者之一出現；利用程序良率資料判定每一關注圖案之良率影響；監測該等關注圖案之各者之一出現頻率及該等關注圖案之關鍵度，以識別該裝置之一個或多個程序變異；及藉由利用該等關鍵多邊形之各者之一出現頻率及複數個關鍵多邊形之各者之一關鍵度計算該裝置之一正規化多邊形頻率而判定一裝置風險位準，該等關鍵多邊形係利用該裝置之設計資料而定義。
  2. 如請求項1之方法，其中該程序良率資料包括：製程線程序良率資料。
  3. 如請求項1之方法，其中該接收一個或多個檢驗結果包括： 從一檢驗系統接收一個或多個檢驗結果。
  4. 如請求項3之方法，其中該檢驗系統包括：一暗場檢查系統及一明場檢查系統中至少一者。
  5. 如請求項1之方法，其中該監測該等關注圖案之各者之一出現頻率及該等關注圖案之該關鍵度以識別該裝置之一個或多個程序變異包括：產生一帕雷托圖表(Pareto chart)，其經組態以判定依據圖案類型的實際缺陷對期望缺陷之一比率。
  6. 如請求項1之方法，其中該監測該等關注圖案之各者之一出現頻率及該等關注圖案之該關鍵度以識別該裝置之一個或多個程序變異包括：在該複數個關注圖案上執行一統計程序控制常式，以識別一個或多個程序變異，該一個或多個程序變異顯示高於一預定缺陷密度的一缺陷密度。
  7. 如請求項1之方法，其中該複數關鍵多邊形係利用一設計規範檢查程序、一故障分析程序及一模擬程序中至少一者而定義。
  8. 如請求項1之方法，其進一步包括：將指示一建議行動的回饋提供至一使用者介面裝置，其中該建議行動係依據該裝置之預定裝置風險位準。
  9. 如請求項8之方法，其中該建議行動包括：實質上最佳化一設計，以減少DFM缺陷。
  10. 如請求項8之方法，其中該建議行動包括：實質上最佳化一程序規格。
  11. 一種利用關鍵缺陷提供動態取樣之方法，其包括：識別一晶圓上的複數個關鍵圖案類型；利用該等識別之關鍵圖案類型之各者的一計算之風險位準及出現頻率而判定一裝置風險位準；識別該裝置之一個或多個相關變異；回應於一個或多個裝置變異之該識別而判定動態晶圓選擇；及動態取樣該等識別之關鍵圖案類型中一者或多者。
  12. 如請求項11之方法，其中該動態取樣該等識別之關鍵圖案類型中一者或多者包括：基於該等識別之關鍵圖案類型之各者之一出現頻率及一關鍵度而取樣該等識別之關鍵圖案類型中一者或多者。
  13. 如請求項11之方法，其中該動態取樣該等識別之關鍵圖案類型中一者或多者包括：使用一檢驗工具而動態檢驗該等識別之關鍵圖案類型中一者或多者。
  14. 一種用於在一記憶體裝置中提供風險評估或良率相關性之方法，其包括：基於一裝置之一個或多個功能區將複數個區域在該裝置之設計資料中定義為已識別；對該一個或多個定義之區域執行一個或多個檢驗程序；藉由分析來自該一個或多個檢驗程序之檢驗資料而識 別降到一預定控制限度之下的該一個或多個定義之區域之一個或多個晶粒，以判定該一個或多個定義之區域之該一個或多個晶粒的一缺陷頻率是否低於該預定控制限度；及藉由比較降到該預定控制限度之下的該一個或多個晶粒與該等區域之各者的線上即時量測資料而識別影響良率損失之區域。
  15. 如請求項14之方法，其中該記憶體裝置之該一個或多個功能區包括：該記憶體裝置之一主要區、該記憶體裝置之一冗餘記憶體區及該記憶體裝置之一虛設區中至少一者。
  16. 如請求項14之方法，其中該一個或多個檢驗程序包括：暗場檢驗及明場檢驗中至少一者。
  17. 如請求項14之方法，其中該預定控制限度係使用者建立。
  18. 如請求項14之方法，其進一步包含提供一晶粒指數，其表示與每一晶粒關聯的風險。
  19. 一種使用空間分析而監測裝置處理的方法，其包括：藉由檢驗一個或多個程序步驟之間之一個或多個裝置而監測一程序變動圖徵；使用一以設計為基礎之分類程序而將該一個或多個裝置之一個或多個關注圖案與一監測之程序變動關聯；及使用該一個或多個關聯之關注圖案而識別一個或多個設備圖徵。
  20. 如請求項19之方法，其進一步包括：從該裝置之一缺陷圖減去該識別之一個或多個設備圖徵。
TW101105895A 2011-02-22 2012-02-22 用於以設計為基礎之裝置風險評估之方法 TWI468958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161445164P 2011-02-22 2011-02-22
US13/399,805 US8656323B2 (en) 2011-02-22 2012-02-17 Based device risk assessment

Publications (2)

Publication Number Publication Date
TW201250503A TW201250503A (en) 2012-12-16
TWI468958B true TWI468958B (zh) 2015-01-11

Family

ID=46653807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105895A TWI468958B (zh) 2011-02-22 2012-02-22 用於以設計為基礎之裝置風險評估之方法

Country Status (8)

Country Link
US (2) US8656323B2 (zh)
EP (1) EP2678880A4 (zh)
JP (3) JP5980237B2 (zh)
KR (4) KR102212388B1 (zh)
IL (1) IL228063A (zh)
SG (1) SG192891A1 (zh)
TW (1) TWI468958B (zh)
WO (1) WO2012115912A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573036B (zh) * 2015-01-30 2017-03-01 瑟古爾歐尼克斯股份有限公司 針對威脅評估之風險評分技術

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5841710B2 (ja) * 2010-03-17 2016-01-13 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2012155179A (ja) * 2011-01-27 2012-08-16 Toshiba Corp 欠陥検査支援装置、欠陥検査支援方法
US8656323B2 (en) * 2011-02-22 2014-02-18 Kla-Tencor Corporation Based device risk assessment
US9443051B2 (en) * 2012-08-22 2016-09-13 Mentor Graphics Corporation Generating root cause candidates for yield analysis
US9406330B1 (en) * 2013-06-19 2016-08-02 WD Media, LLC Method for HDD disk defect source detection
US10120372B2 (en) * 2013-08-01 2018-11-06 Applied Materials, Inc. Event processing based system for manufacturing yield improvement
US10133263B1 (en) 2014-08-18 2018-11-20 Kla-Tencor Corporation Process condition based dynamic defect inspection
US10267746B2 (en) 2014-10-22 2019-04-23 Kla-Tencor Corp. Automated pattern fidelity measurement plan generation
US10483081B2 (en) 2014-10-22 2019-11-19 Kla-Tencor Corp. Self directed metrology and pattern classification
US10018571B2 (en) 2015-05-28 2018-07-10 Kla-Tencor Corporation System and method for dynamic care area generation on an inspection tool
US10062543B2 (en) 2015-06-23 2018-08-28 Kla-Tencor Corp. Determining multi-patterning step overlay error
KR102330738B1 (ko) * 2015-07-30 2021-11-23 케이엘에이 코포레이션 검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법
TWI684225B (zh) * 2015-08-28 2020-02-01 美商克萊譚克公司 自定向計量和圖樣分類
IL293649B2 (en) 2015-12-22 2023-11-01 Asml Netherlands Bv A device and method for characterizing a window process
US10365639B2 (en) * 2016-01-06 2019-07-30 Kla-Tencor Corporation Feature selection and automated process window monitoring through outlier detection
US10181185B2 (en) 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
EP3492912A4 (en) * 2016-07-29 2020-11-04 Nikon Corporation SETTING PROCEDURES, INSPECTION PROCEDURES, DEFECT EVALUATION DEVICE AND STRUCTURAL MANUFACTURING PROCEDURES
US10055535B2 (en) * 2016-09-27 2018-08-21 Globalfoundries Inc. Method, system and program product for identifying anomalies in integrated circuit design layouts
US10706522B2 (en) 2016-11-08 2020-07-07 Kla-Tencor Corporation System and method for generation of wafer inspection critical areas
US10628544B2 (en) 2017-09-25 2020-04-21 International Business Machines Corporation Optimizing integrated circuit designs based on interactions between multiple integration design rules
US11023648B2 (en) 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification
US10937705B2 (en) * 2018-03-30 2021-03-02 Onto Innovation Inc. Sample inspection using topography
US11619592B2 (en) * 2019-07-09 2023-04-04 KLA Corp. Selecting defect detection methods for inspection of a specimen
US11727171B2 (en) 2020-09-29 2023-08-15 X Development Llc Techniques for using convex fabrication loss functions during an inverse design process to obtain fabricable designs
CN115891670B (zh) * 2023-03-09 2023-06-13 西南交通大学 一种悬浮体结构及其永磁电动悬浮系统、间隙计算方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394534B1 (en) * 2003-11-19 2008-07-01 Kla-Tencor Corporation Process excursion detection
US20080250361A1 (en) * 2007-04-05 2008-10-09 Samsung Electronics Co., Ltd. Method of correcting a design pattern for an integrated circuit and an apparatus for performing the same
TW200915461A (en) * 2007-08-20 2009-04-01 Kla Tencor Corp Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US20090297019A1 (en) * 2005-11-18 2009-12-03 Kla-Tencor Technologies Corporation Methods and systems for utilizing design data in combination with inspection data

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475122A (en) * 1981-11-09 1984-10-02 Tre Semiconductor Equipment Corporation Automatic wafer alignment technique
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US6553329B2 (en) * 1999-12-13 2003-04-22 Texas Instruments Incorporated System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
US20110178967A1 (en) * 2001-05-24 2011-07-21 Test Advantage, Inc. Methods and apparatus for data analysis
US20080189575A1 (en) * 2001-05-24 2008-08-07 Emilio Miguelanez Methods and apparatus for data analysis
AU2002312045A1 (en) * 2001-05-24 2002-12-03 Test Advantage, Inc. Methods and apparatus for semiconductor testing
US8017411B2 (en) * 2002-12-18 2011-09-13 GlobalFoundries, Inc. Dynamic adaptive sampling rate for model prediction
US7487474B2 (en) * 2003-01-02 2009-02-03 Pdf Solutions, Inc. Designing an integrated circuit to improve yield using a variant design element
US7346470B2 (en) * 2003-06-10 2008-03-18 International Business Machines Corporation System for identification of defects on circuits or other arrayed products
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) * 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
JP4276503B2 (ja) * 2003-09-22 2009-06-10 株式会社日立製作所 半導体不良原因絞込み方法
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US6931297B1 (en) * 2004-03-05 2005-08-16 Lsi Logic Corporation Feature targeted inspection
US7373277B1 (en) * 2004-03-09 2008-05-13 Kla-Tencor Technologies Corp. Methods and systems for detection of selected defects particularly in relatively noisy inspection data
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
US7600212B2 (en) * 2005-10-03 2009-10-06 Cadence Design Systems, Inc. Method of compensating photomask data for the effects of etch and lithography processes
US7698676B1 (en) * 2005-11-10 2010-04-13 Qi-De Qian Method and system for improving manufacturability of integrated devices
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP2007189141A (ja) * 2006-01-16 2007-07-26 Fujitsu Ltd 集積回路の製造方法。
EP1873663A1 (en) * 2006-06-27 2008-01-02 Takumi Technology Corporation Method for optimizing an integrated circuit physical layout
US20090073440A1 (en) * 2006-09-30 2009-03-19 Timothy Tiemeyer System and method for detecting surface features on a semiconductor workpiece surface
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
JP4774383B2 (ja) * 2007-05-31 2011-09-14 株式会社日立ハイテクノロジーズ データ処理装置、およびデータ処理方法
JP5081590B2 (ja) * 2007-11-14 2012-11-28 株式会社日立ハイテクノロジーズ 欠陥観察分類方法及びその装置
JP5065943B2 (ja) * 2008-02-29 2012-11-07 株式会社日立ハイテクノロジーズ 製造プロセスモニタリングシステム
US20090273669A1 (en) * 2008-04-30 2009-11-05 Nadav Wertsman Method and system for detecting critical defects
JP5429869B2 (ja) * 2008-12-22 2014-02-26 株式会社 Ｎｇｒ パターン検査装置および方法
JP2010249656A (ja) * 2009-04-15 2010-11-04 Toshiba Corp 基板検査装置および基板検査方法
US8594975B2 (en) * 2010-03-04 2013-11-26 Kla-Tencor Corporation Systems and methods for wafer edge feature detection and quantification
US8572440B1 (en) * 2010-11-15 2013-10-29 E.Digital Corporation System and method for managing information stored in semiconductors
US8656323B2 (en) 2011-02-22 2014-02-18 Kla-Tencor Corporation Based device risk assessment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394534B1 (en) * 2003-11-19 2008-07-01 Kla-Tencor Corporation Process excursion detection
US20090297019A1 (en) * 2005-11-18 2009-12-03 Kla-Tencor Technologies Corporation Methods and systems for utilizing design data in combination with inspection data
US20080250361A1 (en) * 2007-04-05 2008-10-09 Samsung Electronics Co., Ltd. Method of correcting a design pattern for an integrated circuit and an apparatus for performing the same
TW200915461A (en) * 2007-08-20 2009-04-01 Kla Tencor Corp Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573036B (zh) * 2015-01-30 2017-03-01 瑟古爾歐尼克斯股份有限公司 針對威脅評估之風險評分技術

Also Published As

Publication number Publication date
KR20140049514A (ko) 2014-04-25
KR20190134834A (ko) 2019-12-04
EP2678880A2 (en) 2014-01-01
US8656323B2 (en) 2014-02-18
JP2018139304A (ja) 2018-09-06
US20120216169A1 (en) 2012-08-23
KR20180135102A (ko) 2018-12-19
EP2678880A4 (en) 2016-06-15
KR102051773B1 (ko) 2019-12-03
IL228063A0 (en) 2013-09-30
SG192891A1 (en) 2013-09-30
KR101931834B1 (ko) 2018-12-24
JP2014507808A (ja) 2014-03-27
KR102212388B1 (ko) 2021-02-08
JP6498337B2 (ja) 2019-04-10
US10223492B1 (en) 2019-03-05
IL228063A (en) 2017-10-31
KR20210014756A (ko) 2021-02-09
JP6329209B2 (ja) 2018-05-23
WO2012115912A2 (en) 2012-08-30
JP2016191719A (ja) 2016-11-10
TW201250503A (en) 2012-12-16
KR102351672B1 (ko) 2022-01-13
WO2012115912A3 (en) 2012-11-22
JP5980237B2 (ja) 2016-08-31

Similar Documents

Publication Publication Date Title
TWI468958B (zh) 用於以設計為基礎之裝置風險評估之方法
JP6580179B2 (ja) 混合モードのウェハ検査のための方法
US7711514B2 (en) Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
JP5425779B2 (ja) 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法
US11275361B2 (en) Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
TWI627397B (zh) 用於晶圓檢測之方法、晶圓檢測工具及非暫態電腦可讀媒體
WO2008070772A1 (en) Methods, designs, defect review tools, and systems for determining locations on a wafer to be reviewed during defect review
TW201909302A (zh) 識別在晶圓上之損害缺陷之來源
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS