TWI463640B - 半導體裝置及電子機器 - Google Patents

半導體裝置及電子機器 Download PDF

Info

Publication number
TWI463640B
TWI463640B TW101137135A TW101137135A TWI463640B TW I463640 B TWI463640 B TW I463640B TW 101137135 A TW101137135 A TW 101137135A TW 101137135 A TW101137135 A TW 101137135A TW I463640 B TWI463640 B TW I463640B
Authority
TW
Taiwan
Prior art keywords
electrode pad
semiconductor device
source electrode
switching active
conductive
Prior art date
Application number
TW101137135A
Other languages
English (en)
Other versions
TW201324744A (zh
Inventor
Kiyomi Taniguchi
Jun Ueda
Atsushi Ono
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201324744A publication Critical patent/TW201324744A/zh
Application granted granted Critical
Publication of TWI463640B publication Critical patent/TWI463640B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及電子機器
本發明係關於包含常開型之開關主動元件之半導體裝置及具備該半導體裝置之電子機器。
相應家電等之省消耗電力化，功率器件或電源組件等半導體裝置之低損失化已為公眾所重視。如此之形勢下，以謀求進一步低損失化為目的，已在不斷進行使用寬能隙半導體之功率器件等之半導體裝置之開發。
特別地，就可期望低開啟電阻之優點，以GaN(氮化鎵)系之III族氮化物半導體為材料之場效電晶體(FET，Field Effect Transistor)方面正在進行各種半導體裝置之開發。作為氮化鎵系之場效電晶體，利用GaN與AlGaN(氮化鋁鎵)之異質結構之AlGaN/GaN HFET(Heterojunction FET：異質結FET)已為公眾所知。該AlGaN/GaN HFET因具有如低開啟電阻、高速動作、高耐壓、高耐熱性之特點而為業界所關注。
然而，因上述AlGaN/GaN HFET通常為常開型之場效電晶體，閘極電壓為0 V時其為導通狀態，故為成為斷開狀態需對閘極施加負電壓。功率器件方面，為處理大電流，尋求於零偏壓時切斷電流之常關型。因此，如AlGaN/GaN HFET般之常開型之場效電晶體有無法直接用作功率器件之問題。
相對如此之問題，專利文獻1中揭示有一種用於使用常 開型之主動元件實現常關動作之半導體裝置。該半導體裝置係串疊連接常開型場效電晶體與常關型場效電晶體。
具體而言，該半導體裝置係將常開型之第1場效電晶體之汲極連接於第1節點，將常關型之第2場效電晶體之源極連接於第2節點。且，於第1場效電晶體之控制電極與第2節點之間連接有開關元件。開關元件藉由於該半導體裝置斷開期間、上述第1場效電晶體導通而不變為第2場效電晶體之耐壓以上地進行動作；若第2控制電極之電壓變為特定值以上，則自第1節點朝第2節點方向導通。
如上述般構成之半導體裝置作為藉由使第2場效電晶體之控制電極之電壓為正電壓而進行導通動作之常關型之電晶體進行動作。而且，藉由將如此之半導體裝置封裝於TO220等之封裝內，可提供一種高耐壓、可高速動作之常關型之場效電晶體。
[先前技術文獻] [專利文獻]
[專利文獻1]日本國公開專利公報「日本專利特開2011-29386號公報(2011年2月10日公開)」
然而，上述半導體裝置於安裝於封裝之導電性基板上之狀態下，半導體裝置本身具有之電性特性受到上述封裝之寄生參數產生之影響。因此，相應封裝之安裝結構，有半導體裝置之規格受限之問題。
此處，所謂半導體裝置之規格限定，包含例如將半導體裝置之開關自導通狀態切換為斷開狀態時，受封裝之寄生參數之影響而產生之振動波形所引起之開關速度之延遲、寄生參數之電力損失等。所謂封裝之寄生參數，並不在於半導體裝置之設計，而係指由封裝之材料、結構、佈局(元件之配置、配線位置等)決定之電容C、電阻R、包含電晶體之電流路徑之電感L。
自導通到斷開或自斷開到導通地切換半導體裝置之狀態之轉換時，驅動電壓之方波(脈衝)包含高次諧波。特別地，高速轉換時，因脈衝急速上升，故包含頻率較高之高次諧波。而且，於寄生參數引起電阻變化之處產生上述高次諧波之反射，藉由反射之全部之(具有各種頻率之)波之重疊而產生振動波形等。振動波形(一面進行衰減)存在期間，電流自電流路徑不斷漏出，該漏出電流造成電流之損失。
特別地，於利用半導體裝置導通、斷開電源等之情形時，半導體裝置之轉換時，理想為電壓瞬間為零，過沖超過閾值不利於施加有電壓之機器之動作。因此，重要的是儘可能將振動波形控制在最小。
上述寄生參數引起之相對半導體裝置之電性特性之影響之大小，就半導體裝置具有之電流路徑所形成之迴路之內側之區域，由封裝或半導體裝置之俯視或側視之平面面積(投影面積)之大小而決定。換言之，由電流路徑之3D空間之形狀及長度決定寄生參數所引起之影響之大小。上述面 積越小，則相對半導體裝置之寄生參數所引起之影響越小。雖上述迴路之內側區域之面積(迴路面積)之中最重要的是上述俯視之平面面積，但上述側視之平面面積亦不可忽視。
上述側視之平面面積由形成上述迴路之一部分之導電性導線朝以半導體裝置之基板為基準之高度方向所環繞之長度而決定。且，該長度由積層於該半導體裝置上之鑄模樹脂(封裝樹脂)之厚度(封裝規格之高度)、上述導電性導電之性能、半導體裝置之安裝條件等而決定。
又，電流路徑之迴路面積亦根據開關主動元件(電晶體)之晶片尺寸(閘極長度、閘極寬度等)而不同。原因在於，晶片尺寸之變化係源極、汲極等各焊墊之位置之變化，由此導電性導線之焊接位置亦改變，其結果，迴路面積亦改變。
本發明係鑒於上述問題點而完成者，其之目的在於提供一種可藉由縮小上述迴路面積而抑制封裝之寄生參數之對半導體裝置之電性特性之影響之半導體裝置及電子機器。
本發明之半導體裝置係以串疊連接常開型之第1開關主動元件與常關型之第2開關主動元件之方式安裝封裝於導電性基板上；上述第1開關主動元件具備形成於其表面上之第1源極電極墊、第1汲極電極墊、及第1控制電極；上述第2開關主動元件具備形成於其表面上之第2汲極電極墊及第2控制電極，並且具備形成於上述第2開關主動元件之 成為與上述導電性基板之接觸面之背面上之第2源極電極墊；上述第1控制電極由第1導電性導線連接於上述導電性基板；上述第1源極電極墊與上述第2汲極電極墊至少以可容許將上述第1開關主動元件及上述第2開關主動元件搭載於上述導電性基板上之搭載精度及上述第1導電性導線對上述導線性基板之連接精度之最小距離配置於鄰近之位置，並由上述第2導電性導線予以連接。
上述構成中，串疊連接之第1及第2開關主動元件中，經由第1源極電極墊、第2導電性導線、第2汲極電極墊、第2源極電極墊、導電性基板、第1導電性導線及第1控制電極之電流路徑形成為迴路狀。
該電流路徑中，不僅第2開關主動元件作為電阻發揮功能，因焊墊或導線之存在，亦存在上述寄生參數(電容、電阻、電感)。因此，藉由電流路徑作為諧振電路發揮功能，轉換時產生振動波形。為縮短振動波形收斂之時間，後述之算式所表示之諧振電路之衰減係數ζ為1以上即可。為滿足該條件，降低電流路徑之電感即可。為實現其，縮小電流路徑之迴路長度即可，換言之，縮小上述迴路面積即可。
本發明之半導體裝置中，因第1源極電極墊與第2汲極電極墊配置於鄰近之位置，故可縮短連接其等之第2導電性導線。藉此，因電流路徑之迴路面積變小，故電流路徑之電感亦變小。因此，可縮短振動波形收斂之時間。
進而，藉由調整第1導電性導線之長度而調整該導線之 電阻值，可控制振動波形之振盪。藉由以使電流路徑之電感變小地控制振動波形之振盪，可縮短該電流路徑所產生之振動波形之收斂之時間。
又，上述構成中，第1源極電極墊與第2汲極電極墊係以將第1導電性導線作為對稱軸而成線對稱之構成之方式配置，且以將上述第1導電性導線作為對稱軸而成線對稱之構成之方式由第2導電性導線予以連接。
藉此，就通過第1源極電極墊及第2汲極電極墊而形成之複數條電流路徑，該複數條電流路徑係以以第1導電性導線為對稱軸線對稱地形成。因此，可抑制封裝之寄生參數對半導體裝置之電性特性之影響。
又，本發明之另一半導體裝置係以串疊連接常開型之第1開關主動元件與常關型之第2開關主動元件地安裝封裝於導電性基板上；第1開關主動元件具備形成於其表面上之複數個第1源極電極墊、與上述源極電極墊數目相同之第1汲極電極墊、及第1控制電極；上述第2開關主動元件具備形成於其表面上之與上述第1源極電極墊數目相同之第2汲極電極墊、第2控制電極、及表面源極電極墊；上述第1源極電極墊與上述第2汲極電極墊至少以可容許將上述第1開關主動元件及上述第2開關主動元件搭載於上述導電性基板上之搭載精度之最小距離配置於鄰近之位置；上述第1控制電極與上述表面源極電極墊由上述第1導電性導線連接；上述表面源極電極墊電性連接於形成於上述第2開關主動元件之成為與上述導電性基板之接觸面之背面上之第 2源極電極墊；進而，上述第1源極電極墊與上述第2汲極電極墊係以將上述第1導電性導線作為對稱軸而成線對稱之構成之方式配置，且以將上述第1導電性導線作為對稱軸而成線對稱之構成之方式由第2導電性導線予以連接。
上述構成中，第1源極電極墊與第2汲極電極墊係以以第1導電性導線為對稱軸而成為線對稱之構成地予以配置，且係以以上述第1導電性導線為對稱軸而成為線對稱之構成地由第2導電性導線予以連接。
藉此，就通過第1源極電極墊及第2汲極電極墊而形成之複數條電流路徑，該複數條電流路徑係以第1導電性導線為對稱軸線對稱地形成。因此，可抑制封裝之寄生參數對半導體裝置之電性特性之影響。
又，上述構成中，第1開關主動元件具備形成於其表面上之與第1源極電極墊數目相同之第1汲極電極墊、及第1控制電極；上述第2開關主動元件具備形成於其表面上之表面源極電極墊。且，上述構成中，第1控制電極與上述表面源極電極墊由第1導電性導線連接。
即，因由第1導電性導線連接之第1控制電極及表面源極電極墊皆位於第1或第2開關主動元件之表面側，故可易於進行打線接合。因此，本發明之半導體裝置係易於安裝之構成。因此，可使製造過程變得簡便容易。
本發明之電子機器具備上述任一種半導體裝置作為開關元件。
藉此，使用抑制封裝之寄生參數對半導體裝置之電性特 性之影響之上述半導體裝置作為電子機器之開關元件。藉此，因縮短了轉換時之電壓變動之收斂之時間，故可一面抑制消耗電力，一面使電子機器穩定動作。
本發明之半導體裝置藉由如上述般地構成，可縮小半導體裝置中所形成之電流路徑之迴路面積。因此，可起到抑制相對半導體裝置之電性特性之封裝之寄生參數之影響之效果。
以下，一面參照圖式，一面就本發明之實施形態進行詳細說明。再者，各實施形態所揭示之構成零件之尺寸、材質、形狀、及其相對配置等，若無特別之特定揭示，則本發明之範圍並非僅限定於其，終究為單純之說明而已。
[實施形態1]
依照圖1~圖7說明本發明之實施形態1之半導體裝置。
[半導體裝置之電路構成(動作)及結構]
圖1(a)係表示本發明之第1實施形態之半導體裝置101之構成的平面圖。圖1(b)係表示半導體裝置101之構成的側視圖。圖2係表示半導體裝置101之電路構成的電路圖。
如圖1(a)及(b)所示，半導體裝置101由具有3個外部端子之TO220之封裝而形成。該半導體裝置101具備導電性基板102；第1開關主動元件103；第2開關主動元件104；第1至第3外部端子121~123；第1及第2導電性導線131、132；焊接導線133、134；樹脂鑄模141；及散熱板142。半導體 裝置101具備第1至第3外部端子121~123作為3個外部端子。
如圖2所示，第1開關主動元件103之汲極電極(第1汲極電極墊124)連接於第1外部端子121。且，第1開關主動元件103之源極電極(第1源極電極墊125)連接於第2開關主動元件104之汲極電極(第2汲極電極墊126)。進而，第1開關主動元件103之閘極電極(第1控制電極129)經由導電性基板102連接於第2外部端子122。第2開關主動元件104之源極電極(第2元源極電極墊127)亦連接於第2外部端子122。而且，第2開關主動元件104之閘極電極(第2控制電極130)連接於第3外部端子123。
第1控制電極129與第2外部端子122經由第1導電性導線131及導電性基板102而連接。且，第1源極電極墊125與第2汲極電極墊經由第2導電性導線132而連接。於下文就該等之連接構造進行詳細說明。
第1開關主動元件103係例如具有GaN層之場效電晶體(GaN場效電晶體)，係常開型。第2開關主動元件104係例如MOS型之場效電晶體(MOSFET)，係常關型。
如上述般構成之半導體裝置101係串疊連接第1開關主動元件103及第2開關主動元件104。藉此，因第2開關主動元件104驅動第1開關主動元件103，故半導體裝置101作為常關型之開關主動元件進行動作。
第3外部端子123上未施加正控制電壓之狀態下，常關型之第2開關主動元件104斷開，常開型之第1開關主動元件 103因第2開關主動元件104之汲極切斷電流值之電壓而成為穩定狀態。將該穩定狀態稱作半導體裝置101之斷開狀態。第3外部電子123上施加有正控制電壓之狀態下，藉由第2開關主動元件104之導通，而第1源極電極墊125之電位下降，故藉由第1控制電極129之電位上升，而第1開關主動元件103導通。其結果，第1外部端子121與第2外部端子122之間導通。
又，半導體裝置101為導通狀態時，形成有迴路狀之電流路徑140。該電流路徑140中，電流朝第1源極電極墊125、第2導電性導線132、第2汲極電極墊126、第2源極電極墊127、導電性基板102、第1導電性導線131及第1控制電極129之方向(由箭頭表示)流動。
如圖1(a)及(b)所示，導電性基板102之全體及第1至第3外部端子121~123之一側端被樹脂鑄模141覆蓋。第1外部端子121及第3外部端子123以其一端在導線性基板102上空開特定間隔而鄰近地予以配置。第2外部端子122連接於導電性基板102。
散熱板142係與導電性基板102一體地形成，以露出於樹脂鑄模141之外部地予以設置。該散熱板142係為將導電性基板102上所配置之第1開關主動元件103及第2開關主動元件104所發出之熱排至外部而設。
導電性基板102上配置有第1開關主動元件103、第2開關主動元件104。
於第1開關主動元件103上，於與導電性基板102之接觸 面之相反側之面(以下稱作表面)上形成有第1汲極電極墊124、第1源極電極墊125、及第1控制電極129。於第2開關主動元件104上，於與導電性基板102之接觸面之相反側之面(以下稱作表面)上形成有第2汲極電極墊126及第2控制電極130；於上述接觸面(以下稱作背面)上形成有第2源極電極墊127。
第1源極電極墊125與第2汲極電極墊126以使最鄰近之邊彼此對向地配置於導電性基板102上。且，第1汲極電極墊124與第1外部端子121由焊接導線133予以連接。進而，第2控制電極130與第3控制端子123由焊接導線134予以連接。
第1源極電極墊125與第2汲極電極墊126經由第2導電性導線132而連接。且，第1控制電極129與導電性基板102經由第1導電性導線131而連接。
如上所述，半導體裝置101中，以使第1源極電極墊125與第2汲極電極墊126儘可能鄰近地予以配置。藉此，可縮短連接該等之第2導電性導線132。另一方面，半導體裝置101之配線之高度取決於樹脂鑄模141之厚度、導線之性能、及安裝條件等。因此，藉由於如此之限定範圍內較低地配置第2導電性導線132，可進一步縮小上述電流路徑140之迴路面積。因此，半導體裝置101中，可抑制寄生參數對電性特性之影響。
在半導體裝置101之中，為如上述般使第1源極電極墊125與第2汲極電極墊126鄰近，藉由以滿足制約條件之最 小距離分開配置第1開關主動元件103與第2開關主動元件104，可儘可能地縮短其等之間隔。此處，上述制約條件係指將第1及第2開關主動元件103、140晶片接合於導電性基板102上之裝置(晶片接合機)之接合精度、晶片接合後之黏晶材料(焊錫、銀漿、或環氧樹脂等)之延展、及進行將第1導電性導線131接合於導電性基板102之裝置(引線接合器)之接合精度(連接精度)等。且，最小距離係可容許如此之制約條件之距離，其係作為第1及第2開關主動元件103、104間之距離(間隔)所應滿足之最小距離。
又，第1導電性導線131於圖1(a)所示之半導體裝置101之俯視中，係以隱藏於第2導電性導線132之正下方地予以配置，且以與第2導電性導線132重疊地予以配置。因此，第1控制電極129配置於比第1源極電極墊125更靠近第2開關主動元件104之側。
因此，半導體裝置101中，電流路徑140之上述俯視之迴路面積大致為零。因此，半導體裝置101中，可將寄生參數對電性特性之影響抑制在最小。
[變化例]
此處，就本實施形態之變化例進行說明。
圖3係表示該變化例之半導體裝置901之構成的平面圖。圖4係放大表示半導體裝置901之要部的平面圖。
如圖3所示，半導體裝置901係與半導體裝置101同樣地，由TO220之封裝而形成。該半導體裝置901具備導電性基板902；第1開關主動元件903；第2開關主動元件 904；第1至第3外部端子921~923；第1及第2導電性導線931、932；接合導線933、934；樹脂鑄模941及散熱板942。其中，第2開關主動元件904、第1至第3外部端子921~923、接合導線933、934、樹脂鑄模941及散熱板942分別具有與半導體裝置101之第2開關主動元件104、第1至第3外部端子121~123、接合導線133、134、樹脂鑄模141及散熱板142相同之功能。且，第1汲極電極墊924及第2控制電極930亦分別具有與第1汲極電極墊124及第2控制電極130相同之功能。
半導體裝置901中，第1導電性導線931連接第1控制電極929與導電性基板902；第2導電性導線932連接第1源極電極墊925與第2汲極電極墊926。藉此，如圖3所示，半導體裝置901之中，由第1源極電極墊925、第2導電性導線932、第2汲極電極墊926、第2源極電極墊927、導電性基板902、第1導電性導線931及第1控制電極929形成電流路徑960。
第1開關主動元件903與第1開關主動元件103相異；第1控制電極929配置於自第1源極電極墊925朝圖3之第2外部端子922側偏離之位置。因此，第1導電性導線931亦配置於自第2導電性導線932朝上述方向偏離之位置。因此，第1導電性導線931及第2導電性導線932與第1導電性導線131及第2導電性導線132相異，於半導體裝置901之俯視中並未重疊。
藉此，電流路徑60之迴路面積大於上述電流路徑140之 迴路面積。因此，半導體裝置901受到之寄生參數對電性特性之影響比半導體裝置101更大。然而，因可使第1源極電極墊925比上述第1源極電極墊125更靠近第2開關主動元件904而配置，故相較第2導電性導線132可進一步縮短第2導電性導線932。因此，關於第2導電性導線932，可比半導體裝置101進一步減少寄生參數對電性特性之影響。
[比較例]
接著，就本實施形態之比較例進行說明。
圖5係表示該變化例之半導體裝置801之構成的平面圖。
如圖5所示，半導體裝置801係與半導體裝置101同樣地，由TO220之封裝而形成。該半導體裝置801具備導電性基板802、802a；第1開關主動元件803；第2開關主動元件804；第1至第2外部端子821~823；第1及第2導電性導線831、832；接合導線833、834；樹脂鑄模841及散熱板842。其中，第1至第2外部端子821~823、接合導線833、834、樹脂鑄模841及散熱板842分別具有與半導體裝置101之第1至第3外部端子121~123、接合導線133、134、樹脂鑄模141及散熱板142相同之功能。
第1開關主動元件803係與半導體裝置901之第1開關主動元件903相同之構造。且，第1開關主動元件803與第1開關主動元件903之配置位置相異。
第2開關主動元件804安裝於形成於導電性基板802上之導電性基板802a上；導電性基板802a係以與導電性基板802之接合面成為絕緣狀態地予以安裝。且，第2開關主動 元件804表面上形成有第2源極電極墊827及第2控制電極830。與半導體裝置101之第2開關主動元件104相異，第2汲極電極墊826形成於第2開關主動元件804之背面，係以與導電性基板802a之表面之導電層接合地予以安裝。藉此，第2開關主動元件804之汲極電位由與導電性基板802a之安裝面之導電層導通之電極墊826a輸出。
半導體裝置801之中，第1導電性導線831連接第1控制電極829與導電性基板802；第2導電性導線832連接第1源極電極墊825與電極墊826a。藉此，半導體裝置801之中，由第1源極電極墊825、第2導電性導線832、電極墊826a、第2汲極電極墊826、第2源極電極墊827、接合導線835、導電性基板802、第1導電性導線831及第1控制電極829形成電流路徑。
第1開關主動元件803與第1開關主動元件103相異；例如，第2導電性導線832與接合導線835之間距離較大。因此，上述電流路徑較電流路徑140迴路面積變大。
[振動波形與電流路徑之衰減常數之關係]
就上述電流路徑140之迴路面積與振動波形之衰減之關係進行說明。
圖6(a)係表示半導體裝置101之轉換時之電流路徑140之等價電路的電路圖。圖6(b)係表示半導體裝置101之轉換時之電流路徑140之等價電路的電路圖。
如圖6(a)及(b)所示，圖3之電流路徑140之中，包含電流路徑140自身之電容C及電感L。且，電流路徑140之中，第 2開關主動元件104於轉換時係與電阻R1同樣地發揮功能。藉此，如圖6(a)所示，電流路徑140於斷開轉換時形成RLC諧振電路。另一方面，電流路徑140之中，轉換時係與電容C1同樣地發揮功能。進而，半導體裝置101之中，因焊墊或導線而存在上述寄生參數(電容、電阻、電感)。
藉此，如圖6(a)所示，認為電流路徑140形成有RLC諧振電路(串聯諧振電路)。
此處，說明上述RLC諧振電路之動作。
RLC諧振電路之衰減係數ζ由以下算式表示。以下算式之中，R、L、C分別表示電流路徑140之電阻、電感、電容。
ζ=(R/2)√(C/L)
若上述衰減係數ζ為1以上，則電流路徑140之振盪被抑制。且，已知衰減係數ζ之值越大，則產生於電流路徑140中之振動波形下降越快(衰減)。
自以上算式可知，為抑制振盪並使振動波形迅速衰減，較佳為，RLC諧振電路之電感L儘可能地小。又，電感L藉由縮小電流路徑140之迴路長度(迴路面積)而變小。
自以上可知，為儘快進行振動波形之衰減，則儘可能縮小電流路徑之迴路面積即可。
[轉換時之電壓變化]
圖7係表示就半導體裝置101模擬斷開轉換時之第1控制電極129之電壓之時間變化之結果的圖表。
此處，為進行比較，亦於該圖中表示關於較半導體裝置 101電流路徑之迴路面積更大之構成之半導體裝置(圖5所示之比較例之半導體裝置801)進行模擬之結果。
如該圖所示，半導體裝置101(虛線)較半導體裝置801(實線)自斷開轉換至穩定於斷開電壓之延遲時間約為其之一半，由此可知振動波形受到抑制。振動波形產生、衰減直至完全斷開之期間，因電流自電流路徑140漏出，故藉由縮短其間之時間，可減少電力損失。
如此，半導體裝置101藉由其之構成而抑制寄生參數對電性特性之影響。
[半導體裝置之製造方法]
如上所述，半導體裝置101藉由將第1開關主動元件103及第2開關主動元件104安裝於封裝(TO220封裝)之導電性基板102上並進行配線處理而製造。
以下，以(1)~(5)之各步驟為序，就半導體裝置101之製造(製作)方法進行說明。再者，就與本發明之特徵無直接關係之包含於公知技術之範圍內之步驟進行簡單說明。
(1)如圖1(a)所示般將第1開關主動元件103與第2開關主動元件104配置於導電性基板102上。此時，以使第1開關主動元件103之第1源極電極墊125與第2開關主動元件104之第2汲極電極墊126鄰近地、或在不產生短路等問題之範圍內儘可能使其鄰近地予以配置。
(2)由接合導線133連接第1控制電極129與第1外部端子121。且，由接合導線134連接第2控制電極130與第3外部端子123。接合導線133、134係例如以氧化鋁為材料之具 有導電性之導線。
(3)由第1導電性導線131連接第1控制電極129與導電性基板102。此時，事先確定連接第2導電性導線132之線路，第1導電性導線131連接於假設與上述線路上下並行之位置。
(4)由第2導電性導線132連接第1源極電極墊125與第2汲極電極墊126。第2導電性導線132於半導體裝置101之俯視中係以相對第1源極電極墊125與第2汲極電極墊126之對向方向而垂直地予以連接。此時，期望為，以自封裝上方觀察時之長度儘可能短地連接第2導電性導線132。再者，第2導電性導線132係通過以(3)之程序配置之第1導電性導線131之上方而連接。
(5)由接合導線134連接第2控制電極130與第3外部端子123。且，由接合導線133連接第1汲極電極墊124與第1外部端子121。最後，由樹脂鑄模141密封包含導電性基板102之封裝區域。
經由以上步驟而完成半導體裝置101。
[實施形態2]
依照圖8(a)及(b)與圖10就本發明之另一實施形態進行說明。
圖8(a)係表示本發明之第2實施形態之半導體裝置201之構成的平面圖。圖8(b)係半導體裝置201之側視圖。
如圖8(a)及(b)所示，半導體裝置201係與半導體裝置101同樣地，由TO220之封裝而形成。該半導體裝置201具備 導電性基板202；第1開關主動元件203；第2開關主動元件204；第1至第3外部端子221~223；第1導電性導線231；第2導電性導線232a、232b；接合導線233a、233b；接合導線234；樹脂鑄模241及散熱板242。其中，第1至第3外部端子221~223、接合導線234、樹脂鑄模241及散熱板242分別具有與半導體裝置101之第1至第3外部端子121~123、接合導線134、樹脂鑄模141及散熱板142相同之功能。因此，此處省略該等之詳細說明。
第1開關主動元件203與第1開關主動元件103相異，其具有2個第1源極電極墊225a、225b及2個第1汲極電極墊224a、224b。且，第1開關主動元件203具有第1控制電極229。
第1源極電極墊225a、225b相對通過第1外部端子221之中心線A對稱地配置。第1汲極電極墊224a、224b係於第1源極電極墊225a、225b之間相對中心線A對稱地配置。且，第1控制電極229配置於中心線A上之靠近第2開關主動元件204之側。
第2開關主動元件204具有第2汲極電極墊226、第2源極電極墊227及第2控制電極230。第2汲極電極墊226具有相對中心線A成對稱之形狀(矩形)，以佔據第2開關主動元件204之表面之大部分地予以配置。且，第2源極電極墊227配置於與導電性基板202之接觸面(表面之相反側之面)。進而，第2控制電極230配置於第2開關主動元件204之表面之靠近第3外部端子223之側。
接合導線233a、233b與中心線A平行而配置，分別連接第1汲極電極墊224a、224b與第1外部端子221。且，接合導線234連接第2控制電極230與第3外部端子223。
第1導電性導線231連接第1控制電極229與導電性基板202。第2導電性導線232a連接第1源極電極墊225a與第2汲極電極墊226。第2導電性導線232b連接第1源極電極墊225b與第2汲極電極墊226。
藉此，半導體裝置201之中，由第1源極電極墊225a、第2導電性導線232a、第2汲極電極墊226、第2源極電極墊227、導電性基板202、第1導電性導線231及第1控制電極229形成第1電流路徑。且，由第1源極電極墊225b、第2導電性導線232b、第2汲極電極墊226、第2源極電極墊227、導電性基板202、第1導電性導線231及第1控制電極229形成第2電流路徑。
如上述般構成之半導體裝置201中，第1源極電極墊225a、225b與第2汲極電極墊226鄰近配置。藉此，可縮短第2導電性導線232a、232b。
半導體裝置201之中，為如上述般使第1源極電極墊225a、225b與第2汲極電極墊226鄰近，以滿足制約條件之最小距離，儘可能縮小第1開關主動元件203與第2開關主動元件204之間隔地進行配置。此處，所謂上述制約條件係指將第1及第2開關主動元件203、204晶片接合於導電性基板202上之裝置(晶片接合機)之接合精度、晶片接合後之黏晶材料(焊錫、銀漿、或環氧樹脂等)之寬度、及將第1導 電性導線231接合於導電性基板202上之裝置(引線接合器)之接合精度(連接精度)等。且，最小距離係容許如此之制約條件之距離，係作為第1及第2開關主動元件203、204間之距離(間隔)應滿足之最小距離。
[電流路徑與電路圖]
圖10表示半導體裝置201中所形成之電流路徑240之電路圖。
半導體裝置201之中，如上述般形成電流路徑240作為2條第1電流路徑及第2電流路徑。圖10中，為方便起見，係作為一條電流路徑240而表示，但亦可將電流路徑240看作第1電流路徑或第2電流路徑之任一條。該等電流路徑之迴路面積因如上述般之配線之對稱性而相同。
假設將第1控制電極229配置於自中心線A偏離之位置之情形時，第1電流路徑及第2電流路徑相對中心線A而非對稱。此時，第1電流路徑及第2電流路徑之任一者因其迴路面積大於另一者故易受到寄生參數之對電性特性之影響。
例如，於第1控制電極229並非配置於2個第1源極電極墊225a、225b之間而係配置於外側之情形時，第1導電性導線231並非配置於2條第2導電性導線232a、232b之間而係配置於外側。於該情形時，第1電流路徑及第2電流路徑相對中心線A而非對稱，因該等之迴路面積出現不均一，故產生如上述般之問題。
進而，藉由將第1及第2電流路徑所共有之第1導電性導線231配置於中心線A上，則即使對第1導電性導線231施加 電壓，電路上仍不會產生任何異常。然而，藉由第1及第2電流路徑240係如上述般相對中心線A而非對稱，若對第1導電性導線231施加電壓，則因第1及第2電流路徑240之諧振頻率之不同，有可能產生設想外之振動。
如上所述，本實施形態之半導體裝置201因確保了配線之對稱性，故其係抑制封裝之寄生參數對電性特性之影響之構成。
再者，藉由應用本實施形態之構成，而半導體裝置201可具有3條以上之電流路徑。
於該情形時，第1開關主動元件203設置有3個以上第1源極電極墊及第1汲極電極墊。且，第1開關主動元件203亦設置有與第1源極電極墊1數目相同之連接第1源極電極墊與第2汲極電極墊之第2導電性導線。第2導電性導線係相對上述中心線A對稱且平行地配置。且，第2導電性導線為奇數條之情形係將一條配置於中心線A上。
[實施形態3]
依照圖11(a)及(b)與圖12說明本發明之一實施形態之半導體裝置。
[半導體裝置之結構]
圖11(a)係表示本發明之一實施形態之半導體裝置401之構成的平面圖。圖11(b)係表示半導體裝置401之構成的側視圖。且，圖12係表示半導體裝置401之電路構成的電路圖。
如圖11(a)所示，半導體裝置401由具有3個外部端子之 TO220之封裝而形成。該半導體裝置401具備導電性基板402；第1開關主動元件403；第2開關主動元件404；第1及第2導電性導線431、432；接合導線433、434；樹脂鑄模441及散熱板442。且，半導體裝置401具備第1至第3外部端子421~423作為3個外部端子。
第1開關主動元件403係例如具有GaN層之場效電晶體(GaN場效電晶體)，係常開型。第2開關主動元件404係例如MOS型之場效電晶體(MOSFET)，係常關型。
導電性基板402之全體及第1至第3外部端子421~423之一端側被樹脂鑄模441覆蓋。第1外部端子421及第3外部端子423未與導電性基板402連接；搭載402之晶片(晶粒)之面下設。第2外部端子422係與導電性基板402成為一體後直接下設。
散熱板442係與導電性基板402一體形成，以露出於樹脂鑄模441之外部之方式設置。該散熱板442係為將配置於導電性基板402上之第1開關主動元件403及第2開關主動元件404所發出之熱排至外部而設。
於導電性基板402上配置有第1開關主動元件403與第2開關主動元件404。
第1開關主動元件403中，於與導電性基板402之接觸面相反側之面(以下稱作表面)上形成有2個第1汲極電極墊424、與第1汲極電極墊424數目相同之第1源極電極墊425、及第1控制電極429。第2開關主動元件404中，於與導電性基板402之接觸面相反側之面(以下稱作表面)上形成 有第2控制電極430、表面源極電極墊428、及與上述第1源極電極墊數目相同(2個)之第2汲極電極墊426。且，於上述接觸面(以下稱作背面)上，如圖11(b)所示般形成有第2源極電極墊427。
第1源極電極墊425與第2汲極電極墊426以使最鄰近之邊彼此對向而配置於導電性基板402上。且，第1汲極電極墊424與第1外部端子421由2條接合導線433而連接。進而，第2控制電極430與第3外部端子423由接合導線434而連接。第2源極電極墊427與表面源極電極墊428經由第2開關主動元件404而電性連接。
第1控制電極429與表面源極電極墊428經由第1導電性導線431而連接。2個第1源極電極墊425與2個第2汲極電極墊426分別經由第2導電性導線432以第1導電性導線431為中心軸成線對稱地連接。
即，第1源極電極墊425與第2汲極電極墊426係以將第1導電性導線431作為對稱軸而成線對稱之構成地予以配置。且，第1源極電極墊425與第2汲極電極墊426係以將第1導電性導線431作為對稱軸而成線對稱之構成地由第2導電性導線432而連接。
進而，半導體裝置401中，第1控制電極429與表面源極電極墊428經由第1導電性導線431而連接。
自以上構成，半導體裝置401中，作為電流路徑，經由第1源極電極墊425、第2導電性導線432、第2汲極電極墊426、表面源極電極墊428、第1導電性導線431及第1控制 電極429之2個迴路狀之電流路徑(第1及第2電流路徑)於串疊連接之第1開關主動元件403及第2開關主動元件404之俯視下係以第1導電性導線431為對稱軸而形成於相互線對稱之位置。
如此，藉由使第1及第2電流路徑成為線對稱之構成，相較於非對稱地形成有2條或2條以上之電流路徑之半導體裝置，可抑制寄生參數對電性特性之影響。
又，半導體裝置401中，為使第1源極電極墊425與第2汲極電極墊426儘可能鄰近地配置，而將第1開關主動元件403與第2開關主動元件404儘可能鄰近地安裝。即，以滿足制約條件之最小距離隔開安裝。半導體裝置401之制約條件取決於晶片接合機將第1及第2開關主動元件403、404搭載於導電性基板402上之精度。
此外，半導體裝置401中，於配線之限制範圍內，儘可能較低配置第2導電性導線432。此處，所謂配線之限制係關於半導體裝置401之配線之高度限制，係取決於樹脂鑄模441之厚度、各種導線之性能、及安裝條件等之限制。
如上所述，本實施形態藉由於上述制約條件之範圍內縮小第1開關主動元件403與第2開關主動元件404之間隔，且，與此同時，藉由儘可能降低配線之高度，可成為使第2導電性導線432之長度最短之構成。藉此，因電流路徑之迴路面積變小，故可將寄生參數對電性特性之影響抑制在最小之程度。
[電流路徑與電路圖]
圖12表示代表第1及第2電流路徑之電流路徑440之電路圖。相對上述實施形態之電流路徑240之電路之電流路徑440之電路差異係電路中未包含導電性基板402。
電流路徑440中，第1開關主動元件403之汲極電極(第1汲極電極墊424)連接於第1外部端子421。且，第1開關主動元件403之源極電極(第1源極電極墊425)連接於第2開關主動元件404之汲極電極(第2汲極電極墊426)。進而，第1開關主動元件403之閘極電極(第1控制電極429)連接於第2開關主動元件404之表面源極電極(表面源極電極墊428)。第2開關主動元件404之另一源極電極(第2源極電極墊427)經由導電性基板402而連接於第2外部端子422。而且，第2開關主動元件404之閘極電極(第2控制電極430)連接於第3外部端子423。且，第1控制電極429與表面源極電極墊428由第1導電性導線431而連接。且，第1源極電極墊425與第2汲極電極墊426經由第2導電性導線432而連接。
如上所述，半導體裝置401中，作為電流路徑440，經由第1源極電極墊425、第2導電性導線432、第2汲極電極墊426、表面源極電極墊428、第1導電性導線431及第1控制電極429之2條迴路狀之電流路徑440於半導體裝置401之俯視中係形成於以第1導電性導線431為對稱軸而相互線對稱之位置。其結果，2條電流徑路440之迴路面積及形狀變得相同。
此處，所謂電流路徑440之迴路面積係指電流路徑440之俯視或側視之投影面積。假設2條電流路徑440之迴路面積 係不同之面積或形狀之情形時，則易受到寄生參數之對電性特性之影響。本實施形態中，因以相對第1導電性導線431成為線對稱地形成電流路徑440，故該等之迴路面積相等，從而不易受到寄生參數之對電性特性之影響。
就半導體裝置401之動作及製造方法，因與上述實施形態相同而予以省略。
[制約條件之比較]
根據本實施形態之半導體裝置401之構成，較上述實施形態之如圖8(a)及(b)所示般使第1導電性導線231之一端抵接於第1開關主動元件203與第2開關主動元件204之間之導電性基板202上地進行連接之構成(以下稱作構成X)，可使上述第1及第2開關主動元件203、204彼此更加靠近。因此，可使電流路徑440之迴路面積小於電流路徑240之迴路面積，其結果可進一步抑制振動波形。以下就其理由予以說明。
再者，此處，將第1開關主動元件與第2開關主動元件之間稱作「晶片間」。
首先，構成X中，第1及第2開關主動元件由焊錫、銀漿或作為絕緣物之環氧樹脂等材料(黏晶材料)而連接(接合)於導電性基板上。因此，需考慮上述制約條件即進行晶片接合之裝置(晶片接合機)之接合精度、晶片接合後之黏晶之寬度、及對晶片間進行第1導電性導線之接合之裝置(引線接合器)之接合精度(連接精度)等而設計晶片間之間隔。作為引線接合器之接合精度，包含第1及第2開關主動元件 之厚度與引線接合器之工具之厚度、及引線接合器自身之精度等。
另一方面，本實施形態之半導體裝置401無需考慮上述事項。其原因在於，其一端連接於第1控制電極429上之第1導電性導線431係另一端連接於形成於第2開關主動元件404之表面上之表面源極電極墊428，並未與導電性基板402連接。因此，就無需考慮上述事項(晶片接合機將第1及第2開關主動元件403、404之搭載於導電性基板402上之精度係需考慮之項)，相較於構成X可縮小晶片間之距離。
進而，亦認為，構成X之情形中，根據導電性基板之表面狀態，為成為可進行接合之表面狀態而需進行表面清洗。但，半導體裝置401之構成則無需如此之過程。
如此，本實施形態之半導體裝置401藉由成為使第1導電性導線431連接於表面源極電極墊428之構成，無需使第1導電性導線431連接於晶片間之導電性基板402。因此，相較於使第1導電性導線連接於導電性基板之構成X，可縮小晶片間即第1及第2開關主動元件403、404間之距離。進而，其具有亦無需用於打線接合之洗淨導電性基板402之表面之製造過程之優點。即，半導體裝置401較構成X，安裝之過程更為簡便，因此其係易於安裝之構成。
[實施形態4]
依照圖9就本發明之另一實施形態進行說明。
圖9係表示本實施形態之馬達驅動系統301之構成的電路圖。
如圖9所示，馬達驅動系統301係以自交流電源302之交流電壓、由三相交流電壓差生部303產生三相交流電壓、繼而施加給馬達304(三相交流馬達)地構成。
三相交流電壓產生部303具有線圈311、整流器312、平滑電容器313、反相器314、驅動器315及控制部316。
整流器312全波整流自交流電源302經線圈311接收之交流電壓。平滑電容器313將經整流器312整流之交流電壓平滑化。
反相器314(電子機器)係將開關元件SW1~SW6、開關元件SW1、SW2、開關元件SW3、SW4、開關元件SW5、SW6分別串聯連接於平滑電容器313之兩端間。二極體D1~D6分別連接於開關元件SW1~SW6之兩端間。開關元件SW1~SW6由上述半導體裝置101、201、901之任一個而構成。
反相器314之開關元件SW1~SW6藉由基於來自驅動器315之驅動信號進行轉換，將經平滑電容器313平滑化之直流電壓轉換為U相、V相、W相之三相交流電壓並賦予馬達304。馬達304藉由該3相交流電壓而旋轉。
控制部316基於由未圖示之輸出電壓檢測器檢測出之三相交流電壓輸出賦予驅動器315之控制信號。驅動器315基於該控制信號輸出驅動信號。
上述馬達驅動系統301中，採用抑制封裝之寄生參數之對半導體裝置之電性特性之影響之半導體裝置101、201、401、901之任一種作為反相器314之開關元件SW1~SW6。 藉此，因截至轉換時之電壓變動之收斂之時間縮短，故可一面抑制消耗電力一面穩定驅動馬達304。且，因如上述般之馬達驅動系統301係為用於驅動冰箱、空調此類機器之壓縮機，故亦對該等機器之動作之穩定性及低消耗電力化有所貢獻。
[附註事項]
再者，本實施形態亦可表述如下。
即，半導體裝置係以串疊連接常開型之第1開關主動元件與常關型之第2開關主動元件地安裝封裝於導電性基板之上；上述第1開關主動元件具有形成於其表面上之第1源極電極墊、第1汲極電極墊及第1控制電極；上述第2開關主動元件具有形成於其表面上之第2汲極電極墊及第2控制電極，並且具有形成於上述第2開關主動元件之成為與上述導電性基板之接觸面之背面上之第2源極電極墊；上述第1控制電極由上述第1導電性導線而連接於上述導電性基板；上述第1源極電極墊與上述第2汲極電極墊配置於靠近之位置，並由第2導電性導線予以連接。
再者，本實施形態之半導體裝置亦可表述如下。
本實施形態之第1半導體裝置係以串疊連接常開型之第1開關主動元件與常關型之第2開關主動元件地安裝封裝於導電性基板上；上述第1開關主動元件具有形成於其表面上之第1源極電極墊、第1汲極電極墊及第1控制電極；上述第2開關主動元件具有形成於其表面上之第2汲極電極墊及第2控制電極，並且具有形成於上述第2開關主動元件之 成為與上述導電性基板之接觸面之背面之第2源極電極墊；上述第1控制電極由第1導電性導線而連接於上述導電性基板；上述第1源極電極墊與上述第2汲極電極墊至少以容許將上述第1開關主動元件及上述第2開關主動元件搭載於上述導電性基板上之搭載精度及上述第1導電性導線之對上述導電性基板之連接精度之最小距離配置於靠近之位置，並由第2導電性導線予以連接。
較佳為，上述第1半導體裝置係於上述半導體裝置之俯視中，上述第1導電性導線形成於隱藏於上述第2導電性導線之正下方之位置上。
根據上述構成，上述俯視之電流路徑之迴路面積(投影面積)變為最小(大致為零)。其結果，可抑制寄生參數對半導體裝置之電性特性之影響。
較佳為，上述第1半導體裝置係上述第1源極電極墊設置有複數個，且配置於相對上述第1導電性導線對稱之位置；上述第2導電性導線設置之條數與上述第1源極電極墊相同，且配置於相對上述第1導電性導線對稱之位置。
根據上述構成，半導體裝置包含複數個第1源極電極墊及將與其對應之複數條第2導電性導線作為構成要素而形成之複數條電流路徑。且，將該等配置於相對第1導電性導線對稱之位置。藉此，可就各電流路徑抑制封裝之寄生參數對半導體裝置之電性特性之影響。
又，本實施形態之第2半導體裝置係以串疊連接常開型之第1開關主動元件與常關型之第2開關主動元件地安裝封 裝於導電性基板之上；第1開關主動元件具有形成於其表面上之複數個第1源極電極墊、與上述第1源極電極墊數目相同之第1汲極電極墊、及第1控制電極；上述第2開關主動元件具有形成於其表面上之與上述第1源極電極墊數目相同之第2汲極電極墊、第2控制電極及表面源極電極墊；上述第1源極電極墊與上述第2汲極電極墊至少以容許將上述第1開關主動元件及上述第2開關主動元件搭載於上述導電性基板上之搭載精度之最小距離配置於靠近之位置；上述第1控制電極與上述表面源極電極墊由第1導電性導線而連接；上述表面源極電極墊電性連接於形成於成為上述第2開關主動元件與上述導電性基板之接觸面之背面之第2源極電極墊；進而，上述第1源極電極墊與上述第2汲極電極墊係以以上述第1導電性導線為對稱軸成為線對稱之構成地予以配置，且以以上述第1導電性導線為對稱軸成為線對稱之構成地由第2導電性導線連接。
較佳為，上述第1或第2半導體裝置係上述第1開關主動元件為具有GaN層之場效電晶體，上述第2開關主動元件係MOS型之場效電晶體。
上述構成之中，第1開關主動元件係具有具高耐壓、高速動作性、高耐熱性、低導通電阻等優越性質之GaN層之場效電晶體。藉此，於將如此之第1開關主動元件與第2開關元件予以組合而作為常關型進行動作之半導體裝置之中，可如上述般提高轉換特性。
[實施形態之總結]
至此已完成實施形態之說明，但應理解為，本發明並非限定於上述各實施形態而係於請求項所示之範圍內可進行各種變更；即使就適當組合相異之實施形態所揭示之技術手段所得之實施形態仍包含於本發明之技術範圍內。
[產業上之可利用性]
本發明可特別地適當使用於冰箱、空調等電子機器之類上。
101‧‧‧半導體裝置
102‧‧‧導電性基板
103‧‧‧第1開關主動元件
104‧‧‧第2開關主動元件
121‧‧‧第1外部端子
122‧‧‧第2外部端子
123‧‧‧第3外部端子
124‧‧‧第1汲極電極墊
125‧‧‧第1源極電極墊
126‧‧‧第2汲極電極墊
127‧‧‧第2源極電極墊
129‧‧‧第1控制電極
130‧‧‧第2控制電極
131‧‧‧第1導電性導線
132‧‧‧第2導電性導線
133‧‧‧接合導線
134‧‧‧接合導線
140‧‧‧電流路徑
141‧‧‧樹脂鑄模
142‧‧‧散熱板
201‧‧‧半導體裝置
202‧‧‧導電性基板
203‧‧‧第1開關主動元件
204‧‧‧第2開關主動元件
221‧‧‧第1外部端子
222‧‧‧第2外部端子
223‧‧‧第3外部端子
224‧‧‧第1汲極電極墊
224a‧‧‧第1汲極電極墊
224b‧‧‧第1汲極電極墊
225a‧‧‧第1源極電極墊
225b‧‧‧第1源極電極墊
226‧‧‧第2汲極電極墊
227‧‧‧第2源極電極墊
229‧‧‧第1控制電極
230‧‧‧第2控制電極
231‧‧‧第1導電性導線
232a‧‧‧第2導電性導線
232b‧‧‧第2導電性導線
233a‧‧‧接合導線
233b‧‧‧接合導線
234‧‧‧接合導線
240‧‧‧電流路徑
241‧‧‧樹脂鑄模
301‧‧‧馬達驅動系統
314‧‧‧反相器(電子機器)
401‧‧‧半導體裝置
402‧‧‧導線性基板
403‧‧‧第1開關主動元件
404‧‧‧第2開關主動元件
421‧‧‧第1外部端子
422‧‧‧第2外部端子
423‧‧‧第3外部端子
424‧‧‧第1汲極電極墊
425‧‧‧第1源極電極墊
426‧‧‧第2汲極電極墊
427‧‧‧第2源極電極墊
428‧‧‧表面源極電極墊
429‧‧‧第1控制電極
430‧‧‧第2控制電極
431‧‧‧第1導電性導線
432‧‧‧第2導電性導線
433‧‧‧接合導線
434‧‧‧接合導線
440‧‧‧電流路徑
441‧‧‧樹脂鑄模
901‧‧‧半導體裝置
902‧‧‧導電性基板
903‧‧‧第1開關主動元件
904‧‧‧第2開關主動元件
921‧‧‧第1外部端子
922‧‧‧第2外部端子
923‧‧‧第3外部端子
924‧‧‧第1汲極電極墊
925‧‧‧第1源極電極墊
926‧‧‧第2汲極電極墊
927‧‧‧第2源極電極墊
929‧‧‧第1控制電極
930‧‧‧第2控制電極
931‧‧‧第1導電性導線
932‧‧‧第2導電性導線
933‧‧‧接合導線
934‧‧‧接合導線
941‧‧‧樹脂鑄模
960‧‧‧電流路徑
SW1‧‧‧開關元件
SW2‧‧‧開關元件
SW3‧‧‧開關元件
SW4‧‧‧開關元件
SW5‧‧‧開關元件
SW6‧‧‧開關元件
圖1(a)係表示本發明之第1實施形態之半導體裝置之構成的平面圖；(b)係該半導體裝置的側視圖。
圖2係表示上述半導體裝置之電路構成的電路圖。
圖3係表示第1實施形態之變化例之半導體裝置之構成的平面圖。
圖4係放大表示圖3之半導體裝置之要部的平面圖。
圖5係表示第1實施形態之比較例之半導體裝置之構成的平面圖。
圖6(a)係表示示意性表示圖2之半導體裝置之轉換時之電流路徑之等價電路的電路圖；(b)係表示示意性表示圖2之半導體裝置之轉換時之電流路徑之等價電路的電路圖。
圖7係表示圖1之半導體裝置及圖5之半導體裝置之轉換斷開時之第1開關主動元件之第1控制電極之電壓之時間變化的圖表。
圖8(a)係表示本發明之第2實施形態之半導體裝置之構成的平面圖；(b)係該半導體裝置的側視圖。
圖9係表示本發明之第4實施形態之馬達驅動系統之概略構成的電路圖。
圖10係示意性表示圖8(a)之半導體裝置之轉換導通時之電流路徑的電路圖。
圖11(a)係表示本發明之第3實施形態之半導體裝置之構成的平面圖；(b)係該半導體裝置的側視圖。
圖12係示意性表示圖11(a)之半導體裝置之轉換導通時之電流路徑的電路圖。
101‧‧‧半導體裝置
102‧‧‧導電性基板
103‧‧‧第1開關主動元件
104‧‧‧第2開關主動元件
121‧‧‧第1外部端子
122‧‧‧第2外部端子
123‧‧‧第3外部端子
124‧‧‧第1汲極電極墊
125‧‧‧第1源極電極墊
126‧‧‧第2汲極電極墊
127‧‧‧第2源極電極墊
129‧‧‧第1控制電極
130‧‧‧第2控制電極
131‧‧‧第1導電性導線
132‧‧‧第2導電性導線
133‧‧‧接合導線
134‧‧‧接合導線
141‧‧‧樹脂鑄模
142‧‧‧散熱板

Claims (7)

  1. 一種半導體裝置，其特徵在於，其係以串疊連接常開型之第1開關主動元件與常關型之第2開關主動元件之方式安裝封裝於導電性基板上者，且上述第1開關主動元件具備形成於其表面上之第1源極電極墊、第1汲極電極墊及第1控制電極；上述第2開關主動元件具備形成於其表面上之第2汲極電極墊及第2控制電極，並且具備形成於上述第2開關主動元件之成為與上述導電性基板之接觸面之背面之第2源極電極墊；上述第1控制電極由第1導電性導線而連接於上述導電性基板；且上述第1源極電極墊與上述第2汲極電極墊以可容許將上述第1開關主動元件及上述第2開關主動元件搭載於上述導電性基板上之搭載精度及上述第1導電性導線對上述導電性基板之連接精度之最小距離配置於鄰近之位置，並由第2導電性導線予以連接。
  2. 如請求項1之半導體裝置，其中於上述半導體裝置之俯視下，上述第1導電性導線係形成於隱藏於上述第2導電性導線之正下方之位置。
  3. 如請求項1之半導體裝置，其中上述第1源極電極墊設置有複數個，並配置於相對於上述第1導電性導線對稱之位置；且上述第2導電性導線設置之數目與上述第1源極電極墊 相同，並配置於相對於上述第1導電性導線對稱之位置。
  4. 如請求項1之半導體裝置，其中上述第1開關主動元件係具備GaN層之場效電晶體；且上述第2開關主動元件係MOS型之場效電晶體。
  5. 一種半導體裝置，其特徵在於，其係以串疊連接常開型之第1開關主動元件與常關型之第2開關主動元件之方式安裝封裝於導電性基板上者，且上述第1開關主動元件具備形成於其表面上之複數個第1源極電極墊、與上述第1源極電極墊數目相同之第1汲極電極墊、及第1控制電極；上述第2開關主動元件具備形成於其表面上之與上述第1源極電極墊數目相同之第2汲極電極墊、第2控制電極、及表面源極電極墊；上述第1源極電極墊與上述第2汲極電極墊至少以可容許將上述第1開關主動元件及上述第2開關主動元件搭載於上述導電性基板上之搭載精度之最小距離配置於鄰近之位置；上述第1控制電極與上述表面源極電極墊由第1導電性導線而連接；上述表面源極電極墊電性連接於形成於上述第2開關主動元件之成為與上述導電性基板之接觸面之背面上之第2源極電極墊；進而，上述第1源極電極墊與上述第2汲極電極墊係以 將上述第1導電性導線作為對稱軸而成線對稱之構成之方式配置，且以將上述第1導電性導線作為對稱軸而成線對稱之構成之方式由第2導電性導線予以連接。
  6. 如請求項5之半導體裝置，其中上述第1開關主動元件係具備GaN層之場效電晶體；且上述第2開關主動元件係MOS型之場效電晶體。
  7. 一種電子機器，其特徵在於具備如請求項1至6中任一項之半導體裝置作為開關元件。
TW101137135A 2011-11-24 2012-10-08 半導體裝置及電子機器 TWI463640B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011256685 2011-11-24
JP2012033036 2012-02-17

Publications (2)

Publication Number Publication Date
TW201324744A TW201324744A (zh) 2013-06-16
TWI463640B true TWI463640B (zh) 2014-12-01

Family

ID=48469537

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137135A TWI463640B (zh) 2011-11-24 2012-10-08 半導體裝置及電子機器

Country Status (5)

Country Link
US (1) US9129838B2 (zh)
JP (1) JP5813781B2 (zh)
CN (1) CN103946978B (zh)
TW (1) TWI463640B (zh)
WO (1) WO2013077081A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160056131A1 (en) * 2013-05-28 2016-02-25 Sharp Kabushiki Kaisha Semiconductor device
JP6211829B2 (ja) * 2013-06-25 2017-10-11 株式会社東芝 半導体装置
FR3010811B1 (fr) * 2013-09-13 2022-03-11 Centre Nat Rech Scient Procede de determination du dimensionnement des transistors d'un circuit analogique
JP6406815B2 (ja) 2013-11-29 2018-10-17 株式会社東芝 半導体装置
CN104716128B (zh) 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
WO2016002473A1 (ja) * 2014-07-01 2016-01-07 シャープ株式会社 半導体装置
CN105448746B (zh) * 2014-08-07 2018-03-23 北大方正集团有限公司 一种氮化镓器件及封装方法
JP6529823B2 (ja) * 2015-05-22 2019-06-12 シャープ株式会社 半導体装置および半導体装置の製造方法
US10128174B2 (en) * 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
JP6374115B2 (ja) * 2015-08-07 2018-08-15 シャープ株式会社 複合型半導体装置
WO2017043611A1 (ja) * 2015-09-10 2017-03-16 古河電気工業株式会社 パワーデバイス
US10381833B2 (en) * 2017-06-27 2019-08-13 Ge Aviation Systems Llc Solid state power contactor
JP6822939B2 (ja) 2017-11-30 2021-01-27 株式会社東芝 半導体装置
JP7077893B2 (ja) * 2018-09-21 2022-05-31 株式会社デンソー 半導体装置
CN113169513B (zh) * 2018-12-05 2024-03-08 罗姆股份有限公司 半导体激光装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060062032A1 (en) * 2004-08-23 2006-03-23 International Rectifier Corporation Cascoded rectifier
US20060081897A1 (en) * 2004-09-30 2006-04-20 The Furukawa Electric Co., Ltd. GaN-based semiconductor integrated circuit
US20060175633A1 (en) * 2005-02-02 2006-08-10 Kinzer Daniel M III-nitride integrated schottky and power device
JP2006324839A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 複合型半導体装置
US20070215899A1 (en) * 2006-03-20 2007-09-20 Thomas Herman Merged gate cascode transistor
US20100117095A1 (en) * 2008-11-10 2010-05-13 Ju Jason Zhang GaN-Based Device Cascoded with an Integrated FET/Schottky Diode Device
JP2010147405A (ja) * 2008-12-22 2010-07-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2010283346A (ja) * 2009-05-28 2010-12-16 Internatl Rectifier Corp モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス
US20110049580A1 (en) * 2009-08-28 2011-03-03 Sik Lui Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET
TW201110345A (en) * 2009-07-27 2011-03-16 Univ Hong Kong Science & Techn Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684332A (en) * 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
US7820511B2 (en) * 2004-07-08 2010-10-26 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
JP2011029386A (ja) 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
CA2780459A1 (en) * 2009-12-08 2011-06-16 Ss Sc Ip, Llc Methods of making semiconductor devices having implanted sidewalls and devices made thereby
US8816497B2 (en) * 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8624662B2 (en) * 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
US9343440B2 (en) * 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060062032A1 (en) * 2004-08-23 2006-03-23 International Rectifier Corporation Cascoded rectifier
US20060081897A1 (en) * 2004-09-30 2006-04-20 The Furukawa Electric Co., Ltd. GaN-based semiconductor integrated circuit
US20060175633A1 (en) * 2005-02-02 2006-08-10 Kinzer Daniel M III-nitride integrated schottky and power device
JP2006324839A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 複合型半導体装置
US20070215899A1 (en) * 2006-03-20 2007-09-20 Thomas Herman Merged gate cascode transistor
US20100117095A1 (en) * 2008-11-10 2010-05-13 Ju Jason Zhang GaN-Based Device Cascoded with an Integrated FET/Schottky Diode Device
JP2010147405A (ja) * 2008-12-22 2010-07-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2010283346A (ja) * 2009-05-28 2010-12-16 Internatl Rectifier Corp モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス
TW201110345A (en) * 2009-07-27 2011-03-16 Univ Hong Kong Science & Techn Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
US20110049580A1 (en) * 2009-08-28 2011-03-03 Sik Lui Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET

Also Published As

Publication number Publication date
JP5813781B2 (ja) 2015-11-17
WO2013077081A1 (ja) 2013-05-30
CN103946978A (zh) 2014-07-23
CN103946978B (zh) 2017-03-01
JPWO2013077081A1 (ja) 2015-04-27
US20140306238A1 (en) 2014-10-16
US9129838B2 (en) 2015-09-08
TW201324744A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
TWI463640B (zh) 半導體裝置及電子機器
US10128165B2 (en) Package with vertically spaced partially encapsulated contact structures
JP6865838B2 (ja) 半導体モジュール及び電力変換装置
TWI769202B (zh) 半導體裝置
JP6425380B2 (ja) パワー回路およびパワーモジュール
JP5259016B2 (ja) パワー半導体モジュール
JP5798412B2 (ja) 半導体モジュール
US9515061B2 (en) Semiconductor module and semiconductor device
JP6685414B2 (ja) 電力用半導体モジュール及び電力用半導体装置
JP4660214B2 (ja) 電力用半導体装置
TWI753996B (zh) 電子裝置
US20150078044A1 (en) Power conversion apparatus
US20170077044A1 (en) Semiconductor device
TW201820586A (zh) 電子裝置
US20220320049A1 (en) Power module
JP2012175070A (ja) 半導体パッケージ
JP2020004929A (ja) 半導体装置
US20220254764A1 (en) Semiconductor device
WO2014192348A1 (ja) 半導体装置
JP2022050887A (ja) 半導体装置
JP6906583B2 (ja) 半導体パワーモジュール
JP2012050176A (ja) 電力変換装置のパワーモジュール
WO2014065124A1 (ja) 半導体装置および電子機器
US20220384318A1 (en) Switching device, semiconductor device, and switching device manufacturing method
US20230245951A1 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees