TWI461861B - 測量複數個半導體裝置層的相對位置之方法及系統 - Google Patents

測量複數個半導體裝置層的相對位置之方法及系統 Download PDF

Info

Publication number
TWI461861B
TWI461861B TW099145790A TW99145790A TWI461861B TW I461861 B TWI461861 B TW I461861B TW 099145790 A TW099145790 A TW 099145790A TW 99145790 A TW99145790 A TW 99145790A TW I461861 B TWI461861 B TW I461861B
Authority
TW
Taiwan
Prior art keywords
pattern
semiconductor device
patterns
relative
device layers
Prior art date
Application number
TW099145790A
Other languages
English (en)
Other versions
TW201140255A (en
Inventor
Shoji Hotta
Norio Hasegawa
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW201140255A publication Critical patent/TW201140255A/zh
Application granted granted Critical
Publication of TWI461861B publication Critical patent/TWI461861B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

測量複數個半導體裝置層的相對位置之方法及系統
本申請案係相關於自其影像的圖案特徵之測量及評估，且尤其是相關於自其掃描電子顯微鏡影像的半導體裝置圖案特徵之疊對量測。
半導體裝置係藉由圖案化一或多個層於半導體基板或晶圓上來予以形成。在半導體製造過程中，先前已被圖案化的層和即將被圖案化的目前層之間的疊對被控制在嚴格的容限(tolerance)內，被稱作疊對誤差預算。典型上，已藉由光學顯微鏡來檢查特別為疊對分析所設計之相對大的目標而測量不同層之間的疊對。這些目標被稱作光學疊對目標，其例子係圖示於圖1A-1D中。這些疊對目標的尺寸在10 μm與40 μm之間改變。
為相關於先前已圖案化的層之各個隨後被圖案化的層而單獨測量疊對，因而需要疊對目標被定位在各層上。況且，為了能夠單獨測量，疊對目標不應重疊。疊對目標因此需要顯著量的基板面積，這是因為這些尺寸和非重疊要求。為了提高疊對量測精確性，需要額外的取樣。因此，由於半導體裝置面積考量，所以在疊對目標尺寸和位置與疊對量測精確性之間必定會有所取捨。
為了吸收這些要求，目標典型上被設置在切割區(dicing area)中，而切割區被用來將半導體裝置分割成個別的晶片。舉例來說，圖2顯示晶圓的部分區段200。半導體晶片202包括藉由圖案化連續的層於晶圓上所形成之一或多個電路區塊204。光學疊對目標206係設置在切割道208中，以便在不同層的圖案化之間提供對準控制。在完成半導體晶片202的形成之後，用切割機(dicing saw)來切割切割道208以產生個別的晶片。
然而，由於半導體裝置或晶圓上的位置之差異，所以導致在光學疊對目標處和在真正的裝置圖案處之疊對上會有明顯的差異。因此，位在切割道208中的光學疊對目標206會不正確地反射半導體晶片202之各種層中的圖案特徵之間的疊對。當處理較大的特徵尺寸時可忽略此種差異。然而，隨著圖案特徵持續縮小，需要更嚴格的容限，使得疊對目標和真正的裝置圖案之間的疊對上之任何差異變得越來越重要。例如，22 nm特徵尺寸制中的圖案特徵需要小於10 nm之疊對容限。
除了別的問題以外，本發明的實施例還解決上述的問題和限制。
在實施例中，經由掃描電子顯微鏡(SEM)所成像之真正的裝置圖案被用來測量半導體製造過程中的不同層之間的疊對，例如，雙圖案化製程。SEM取得來自兩或更多個圖案化層的特徵影像。將邊緣偵測演算法應用到影像中之特徵的所有或選取部位。然後使用所偵測到的邊緣資訊來決定這些特徵的相對位置。個別之圖案化層的位置因而可使用用於個別的圖案化層之已成像特徵的所有或選取部位之相對位置資訊來予以決定。根據所決定的特徵位置例如以向量形式來決定相關於另一圖案化層之各圖案化層的相對位置。兩或更多個圖案化層之間的疊對誤差係根據相對位置與來自設計或模擬之參考值的比較來予以決定。
在實施例中，用以測量複數個半導體裝置層的相對位置之方法包括：為各半導體裝置層選取一或多個圖案。各個半導體裝置層包括一或多個圖案。一或多個選取圖案係根據至少一個該半導體裝置層內的該等圖案之線對稱或點對稱來予以選取。該方法另包括獲得選取圖案的一或多個CD-SEM影像。該方法亦包括根據所獲得到的CD-SEM影像來計算各個半導體裝置層之間的相對圖案位置。
在實施例中，用以在雙圖案化半導體製造過程中測量複數個半導體裝置層的相對位置之方法包括：為各個半導體裝置層選取複數個圖案。各個半導體裝置層係使用不同的遮罩來予以形成。複數個圖案包括半導體裝置用的接觸孔。複數個選取圖案係根據複數個選取圖案的至少第一圖案中之接觸孔的對稱來予以選取。接觸孔的對稱係相關於延伸在橫越第一圖案的第一方向上之至少一條線來予以決定。
該方法另包括獲得選取圖案的一或多個臨界尺寸掃描電子顯微鏡(CD-SEM)影像。被使用來確認圖案的位置之放大倍數係低於被使用於獲得一或多個CD-SEM影像的放大倍數。該方法亦包括擷取相關於CD-SEM影像中之圖案的邊緣資訊。邊緣資訊包括選取圖案的至少其中之一的輪廓。
該方法另包括藉由根據邊緣資訊而計算選取圖案的每一個之圖案位置形心，以決定用於各個半導體裝置層的圖案位置。該方法另包括根據所決定的圖案位置而計算各個半導體裝置層之間的相對圖案位置。相對圖案位置包括二維尺寸的位置資訊。
該方法亦包括以向量形式將各個半導體裝置層之間的相對圖案位置顯示在輸出顯示裝置上，以及將各個半導體裝置層的圖案位置與各個半導體裝置層之間的相對圖案位置一起顯示在輸出裝置上。該方法另包括比較各個該半導體裝置層之間的相對圖案位置與預定參考值，及若相對圖案位置和預定參考向量之間的差超出預定容限，則輸出通知。
在實施例中，在雙圖案化半導體裝置製造過程中測量複數個半導體裝置層的相對位置之系統包括：影像取得模組、影像處理模組、顯示裝置、及輸出模組。影像取得模組被組構成為各個半導體裝置層而選取複數個圖案和獲得選取圖案的一或多個CD-SEM影像。各個該半導體裝置層係使用不同遮罩來予以形成。被使用來確認圖案的位置之放大倍數係低於被使用於獲得一或多個CD-SEM影像的放大倍數。複數個圖案包括包含半導體裝置的一部分和半導體裝置用的接觸孔之一或多個圖案。複數個選取圖案係根據複數個選取圖案的至少第一圖案中之接觸孔的對稱來予以選取。複數個圖案包括與第一圖案疊置之第二圖案。接觸孔的對稱係相關於延伸在橫越第一圖案的第一方向上之至少一條線來予以決定。接觸孔另包括第二圖案中的孔。接觸孔的對稱係相關於延伸在橫越該第一圖案的第一方向上之線和延伸在不同於第一條線的方向之第二方向上的第二條線來予以決定。
影像處理模組被組構成擷取相關於CD-SEM影像中之選取圖案的邊緣資訊。邊緣資訊包括用於各選取圖案的輪廓。影像處理模組另被組構成根據邊緣資訊而計算選取圖案的每一個之圖案位置形心。影像處理模組亦被組構成根據所計算的圖案位置形心而決定用於各個半導體裝置層的圖案位置。影像處理模組另被組構成根據所決定的圖案位置而計算各個半導體裝置層之間的相對圖案位置，及比較各個半導體裝置層之間的相對圖案位置與預定參考值。相對圖案位置包括二維位置資訊。
輸出模組被組構成若相對圖案位置和該預定參考向量之間的差值超出預定容限，則輸出通知到顯示裝置，以及以向量形式將各個半導體裝置層的圖案位置與相對圖案位置一起輸出到顯示裝置。
下面將參考附圖來詳細說明本發明的實施例，其中，相同參考號碼表示相同元件。附圖並未按比例來予以圖示。所附圖表和圖式中所呈現的任何資料係僅用於圖解目的，並未表示真正的資料。其中並未圖解有用的一些特徵來幫助下面特徵的說明。
根據各種實施例，使用真正的裝置圖案取代光學疊對目標，以決定層之間的疊對差異。關於小的特徵尺寸(例如、小於100 nm)，真正的裝置圖案無法被光學顯微鏡觀察到，因為尺寸比光學顯微鏡所利用的波長小太多。因此，為了觀看真正的裝置圖案，使用CD-SEM來取代光學顯微鏡。藉由CD-SEM的疊對量測需要兩層之圖案出現在已成像的表面上，因為可只從已成像表面由CD-SEM收集二次電子。雙圖案半導體製造過程經得起CD-SEM分析，因為當實施分析時，兩個不同層之圖案特徵位在已成像的表面上。
圖3圖示雙圖案化製程的例子。所圖解的製程為雙曝光型雙圖案化製程。首先，如圖3的部分(A)所示，具有第一圖案在其上之遮罩302被用來轉移第一圖案到基板306上之光阻層304。已顯影的光阻層308因此具有第一圖案在其上，如圖3的部分(B)所示。具有第二圖案在其上之遮罩310被用來轉移第二圖案到光阻308，如圖3的部分(C)所示。結果，光阻312具有第一圖案和第二圖案二者，如圖3的部分(D)所示。光阻312然後可被使用作為後續材料添加或刪除步驟的樣板(template)。
圖4圖示雙圖案化半導體裝置製造過程之另一例子。所圖解的製程為雙曝光、雙蝕刻型雙圖案化製程。首先，具有第一圖案在其上之遮罩402被用來轉移第一圖案到基板406上之硬遮罩層408上的光阻層404，如圖4的部分(A)所示。已顯影的光阻層410因此具有第一圖案在其上，如圖4的部分(B)所示。例如藉由蝕刻將第一圖案從已圖案化的光阻410轉移到硬遮罩層408，如圖4的部分(C)所示。新光阻層416然後係設置在已圖案化的硬遮罩層412上，如圖4的部分(D)所示。具有第二圖案在其上之遮罩414被用來轉移第二圖案到光阻416，如圖4的部分(E)所示。例如藉由蝕刻將第二圖案從已圖案化的光阻418轉移到硬遮罩層412，如圖4的部分(F)所示。最後的硬遮罩層420因此具有第一和第二圖案二者，如圖4的部分(G)所示。硬遮罩層420然後可被使用作為後續材料添加或刪除步驟的樣板。
通常，使用雙圖案化製程，以藉由使用多微影過程來增加特徵密度，而形成單層。因此，即使圖案轉移過程中所使用的遮罩具有比較大的特徵間隔，仍可有效降低裝置中的圖案特徵之間的間隔。當處理縮減的圖案間隔時，甚至在圖案化步驟之間的對準中之些微誤差仍會影響第一和第二圖案相對彼此之排列。因此，習知光學疊對目標及其伴隨的量測技術不足以提供必要的容限給雙圖案化製程。
關於已雙圖案化的線結構，可使用間距量測技術，以CD-SEM來測量疊對。例如，圖5圖示使用雙圖案化製程所形成之線結構的圖500。線502為第一圖案的部分，而線504為第二圖案的部分。第一圖案和第二圖案之間的疊對誤差ε係可根據下面方程式來決定：
其中，P L 為線502和線504的各別左邊緣之間的距離506，P R 為線502和線504的各別右邊緣之間的距離508，及P D 為用於線502和線504之設計好的半間距。此種間距量測法只可應用到一維結構的疊對量測，諸如簡單線和空間圖案等。關於二維結構，疊對需要以兩方向為特徵。因此，間距量測技術無法應用到二維結構。
圖6圖示根據各種實施例之用以評估圖案特徵的劣化之量測系統600。量測系統600包括用以成像樣本的精細特徵之顯微鏡。例如，顯微鏡為臨界尺寸掃描電子顯微鏡(CD-SEM)602。CD-SEM 602包括具有各種用於電子束產生和偵測之組件的顯微鏡立柱604。電子槍608產生電子束612，使用第一電磁透鏡610、第二電磁透鏡616、和偏轉器614來控制其方向和寬度。電子束612以電子照射樣本620上之特別位置622，藉以產生二次電子624。
例如，目標622可以是個別的晶片或半導體晶圓上之圖案。樣本620係藉由顯微鏡載物台618來予以支撐，顯微鏡載物台操縱樣本620之相關於電子束612的位置。由二次電子偵測器626偵測從位置622發射出的二次電子624。二次電子624被用來產生樣本620的影像於目標622處。
量測系統600亦包括影像取得模組606。影像取得模組606可與CD-SEM 602整合，或可以是單獨的組件，諸如已程式化的電腦或處理器等。影像取得模組606被操作式地連接到CD-SEM 602的各種組件且控制CD-SEM 602的各種組件(包括電子槍608、電磁透鏡610及616、偏轉器614、和顯微鏡載物台618)，以成像樣本620。影像取得模組606接收來自二次電子偵測器626的二次電子資料，然後被用來形成影像。
影像取得模組606引導CD-SEM 602，以成像樣本620上即將被分析之各個半導體裝置層的一或多個圖案。例如，CD-SEM 602以第一、極低的放大倍數位準來成像樣本620。根據低放大倍數的影像，影像取得模組606可確認圖案的位置。影像取得模組606可經由適當的輸入/輸出裝置，從使用者接收相關圖案輸入。影像取得模組606然後引導CD-SEM 602，以獲得選取圖案的第二、極高放大倍數影像。第二放大倍數可大於第一放大倍數。影像資料可選項性地被儲存於記憶體628中。
量測系統亦包括影像處理模組630。影像處理模組630從記憶體628接收影像資料，包括選取圖案的高放大倍數影像。另一選擇是，影像處理模組630直接從影像取得模組606接收影像資料。由影像處理模組630分析影像資料，以便除了別的之外還決定基板上之圖案之間的疊對。分析的結果被儲存在記憶體628或另一記憶體裝置(未圖示出)中，或者被傳送到一或多個額外組件。
影像處理模組630可被操作式連接到輸出模組632。來自影像處理模組630之疊對資料和影像可被運送到輸出模組632。輸出模組632可被操作式連接到顯示裝置634。輸 出模組632可將疊對量測輸出到顯示裝置634以顯示於其上。此外，顯示裝置634亦可顯示例如疊對誤差超出預定容限之指示、圖案的影像、及/或圖案用的對稱線。
應注意的是，圖6所示之各種組件不一定被體現為分開的組件。反而是，影像取得模組606、影像處理模組630、記憶體628、輸出模組632、和顯示裝置634的一或多個可被體現為單一電腦或處理器636，或者操作式連接在一起之分開的模組，諸如使用資料傳輸或介面機構連接在一起之單獨的電腦或處理器等。模組606、630、及632亦可與一或多個其他模組組合，例如，作為半導體製造線中之品質控制處理器或控制器的部分。同樣地，記憶體628可被分成多個記憶體裝置或在多個組件之中共用。
況且，模組606、630、及632的一或多個可與SEM 602相整合。雖然圖6圖解分開的組件，具有上述的相關功能，但是可添加、省略、或組合組件，及/或可在組件之中添加、省略、或轉移功能，但不違背所揭示的實施例之精神和範疇。
此外，當由模組606、630、632、及634、及/或處理器636來予以執行時，使模組能夠執行此處所說明的操作之已程式化的指令之順序可使用記憶體628來儲存。因此，記憶體628可以是電腦或處理器可讀取儲存媒體。
現在參考圖7，影像處理模組630可包括各種子模組，例如，圖案邊緣偵測模組702、圖案位置計算模組704、代表點計算模組706、向量計算模組708、向量平均計算模組712、和相對圖案比較模組710。圖案邊緣偵測模組702為形成在樣本620上之感興趣的各層接收選取圖案的其中一或多個影像700。
圖案邊緣偵測模組702接收和處理影像700，以便擷取相關於影像中之選取圖案的邊緣資訊。例如，邊緣資訊可包括各圖案邊緣的輪廓。圖案邊緣偵測模組702將邊緣資訊運送到圖案位置計算模組704，其使用邊緣資訊來決定各個選取圖案的位置。例如，圖案位置計算模組704根據邊緣資訊而決定用於各個選取圖案的形心。形心因此表示各別層內的圖案之位置。
代表點計算模組706從圖案位置計算模組704接收各個選取圖案的位置資訊。使用用於相關於特別層的各個選取圖案之位置資訊，代表點計算模組706決定特別層的位置，如此處所詳細討論一般。例如，代表點計算模組706藉由平均相關於層的個別選取圖案位置之座標，而為CD-SEM影像的其中之一內的層決定代表點。代表點計算模組706為即將被分析的各層決定代表點。在雙圖案化製程之例子中，可同時成像兩層，因此根據CD-SEM影像中其各別圖案，而為兩層的每一個決定代表點。
代表點被運送到向量計算模組708。向量計算模組708被設計用於比較層的位置，藉以決定層的相對位置。例如，向量計算模組708為層計算延伸在代表點之間的一或多個向量。相對圖案比較模組710比較來自向量計算模組708的最後向量與設計好或模擬的值，以決定層之間的疊對和偏離理想值的任何偏差。若疊對偏離到疊對誤差預算外，則誤差指示可被輸出給使用者。在半導體裝置製造過程中，可透過諸如輸出模組、顯示裝置、或其他模組等輸出714通訊層疊對及/或誤差指示器。
現在參考圖8，圖示根據一或多個實施例之用以取得和分析CD-SEM影像的過程流程。過程開始於802及進行到步驟804。在步驟804中，以第一低放大倍數成像形成在基板上的結構，以確認圖案的位置。根據低放大倍數影像，可為進一步分析選取圖案的樣本。雖然可跳過此程序，但是在步驟806中在選取圖案時使用低放大倍數來確認圖案的位置是有利的。
過程然後進行到步驟806。在步驟806中，為用於各層的該一或多個選取圖案獲得一或多個CD-SEM影像。例如，圖9A圖示在雙圖案化製程中所形成之圖案的影像900。圖案902係形成在第一層，而圖案904係形成在第二層。
以大於第一放大倍數之第二放大倍數獲得CD-SEM影像。為了能夠以第二放大倍數位準來成像感興趣的整個區域需要多個CD-SEM影像。在一些應用中，可進一步考慮第一和第二放大倍數位準相同。
過程然後進行到步驟808。在步驟808中，使用例如用於臨界尺寸度量衡的習知影像處理技術來偵測所取得的影像中之選取圖案的所有或只有部分之邊緣。圖9B圖示半導體裝置層中之接觸孔圖案的SEM影像。影像處理技術被用來定位圖案的邊緣908。
再次參考圖8，過程進行到步驟810。在步驟810中，所偵測的邊緣資料然後被用於計算所取得的影像中之個別圖案的位置。例如，各個圖案的位置係藉由平均位於圖案的邊緣上之點的座標來予以決定。在另一例子中，可根據符合圖案用的邊緣資料之算術函數來計算圖案的中心。參考圖9B，圖案邊緣908被用來決定圖案的中心910。另一選擇是，可利用其他影像處理技術，以便在不使用圖案邊緣908之下而決定圖案的中心910。
再次參考圖8，處理進行到步驟812，其中，根據所取得的影像中之各圖案的位置，而為各層計算代表點。屬於所取得的影像中之一層的所有或選取圖案之位置係藉由根據那些圖案而計算用於層的代表位置以界定該層的位置。例如，層用的代表位置為所有選取圖案位置的所有座標之平均，或者用於選取圖案之所決定的中心之座標的平均。
如圖9C所示，選取視窗916內的圖案之部分來分析。形成在第一層中之圖案902的中心被用來決定代表層點922。例如，可藉由平均所有選取的圖案位置之所有座標來決定點922。同樣地，形成在第二層中之圖案904的中心被用來決定代表層點924。例如，可藉由平均所有選取的圖案位置之所有座標來決定點924。
再次參考圖8，過程然後進行到步驟814。在步驟814中，相對位置向量被計算，以決定層的相對位置。例如，使用雙圖案化製程中的個別層之層位置來決定相對位置向量。在圖9C中，相對位置向量918延伸在用於第一層的代表點922和用於第二層的代表點924之間。
過程然後進行到步驟816。在步驟816中，所決定的相對位置向量與預定參考值做比較。例如，相對位置向量與所計算或所模擬的參考向量做比較。所計算的參考向量可根據用於層的設計佈局。模擬參考向量可根據模擬的輪廓。圖9D圖解用以計算第一和第二層之間的參考向量之例子。視域926表示用於圖9C之選取部位916的設計佈局。在設計好的第一層上之圖案932產生代表點942，而在設計好的第二層上之圖案934產生代表點944。參考向量928延伸在代表點942和代表點944之間。參考向量928因此為第一和第二層之間已設計好的相對取向(orientation)的指示。
步驟816所考慮的比較可採用例如向量比較的形式。此種比較可根據各個向量的方向和大小。參考圖9E的圖表，並排圖示參考向量928和相對位置向量918。相對位置向量918的大小係根據原點918a和終點918b的座標來予以決定。相對位置向量918的方向係根據相關於x軸的角度918c來予以決定。同樣地，參考位置向量928的大小係根據原點928a和終點928b的座標來予以決定。參考位置向量928的方向係根據相關於x軸的角度928c來予以決定。層之間的疊對係可根據向量大小和方向的比較來予以決定。需注意的是，用於向量的原點和終點對應於用於各層的各別代表點。亦可考慮其他比較方法。例如，可使用向量減法或向量的x及y成分之比較。
回到圖8，過程然後進行到步驟818。若相對位置向量和參考向量之間的差被決定為大於預定容限，則過程進行到步驟820，其中，顯示相對位置向量和疊對誤差在容限之外的指示。若相對位置向量和參考向量之間的差被決定為小於預定容限，則過程進行到步驟822，其中，顯示相對位置向量。過程因此終止於步驟824。
參考圖10A，圖示雙圖案化製程中所形成之圖案的影像。圖案1002係形成在第一層中，而圖案1004係形成在第二層中。為圖案分析選取視域1006，以決定疊對。圖10B圖示用於選取的視域1006之第一圖案1008的已設計好位置。圖10C圖示以不同微影焦點在圖10B之區域1010中所形成的圖案之模擬結果。在理想的微影焦點中，形成圖案1012。然而，利用微影焦點的變化，圖案的形狀改變，如圖案1014所示。圖案形狀中之此變化造成圖案位置位移，如箭頭1016a及1016b所示，因此對用於層的代表點之準確決定和後續的疊對量測有不利影響。
因此，在產生圖案位移之過程變化會影響疊對量測準確性及/或精確性。為了吸收過程變化，用於疊對量測考量的圖案選取可利用圖案對稱。藉由應用相關於一或多個軸之對稱圖案取樣，可降低及/或否定這些系統性位置位移的影響。例如，圖11A圖示在雙圖案化製程所形成之圖案。圖11B圖示不同視域的模擬結果。如所示，隨著微影焦點的變化，視域(a)的變化之方向在對視域(b)的變化相反方向上進行。藉由選取影像及/或圖案以便包括(a)和(b)二者來分析疊對，可最小化由於微影焦點變化所導致的變化。甚至在最佳或最理想的焦點上，由於微影接近效果所導致的設計或模擬值之位置位移亦影響疊對量測準確性及/或精確性。由於此接近效果所導致之變化亦藉由使用所揭示的圖案對稱技術來予以最小化。
現在參考圖12，圖示雙圖案化製程所形成之圖案的影像。圖案1202係形成在第一層中，而圖案1204係形成在第二層中。圖案1202具有對稱1206的各別軸。因此，圖案1202a為相關於軸1206之圖案1202b的鏡像。圖13A圖示隨著微影焦點的變化之圖案1202a的位置變化。圖13B圖示隨著微影焦點變化之圖案1202b的位置變化。如圖13A-13B所示，圖案1202a和1202b之位置變化在相關於微影焦點變化的相反方向。藉由組合圖案1202a和1202b的位置分析，可將由於微影焦點變化所導致的變化最小化。例如，藉由平均圖案1202a和1202b的位置而產生圖13C的圖表。如所示，相關於微影焦點變化出現最小的位置位移。因此，層的位置不受過程變化的影響。
圖14A-14C圖解將圖案對稱列入考量來選取圖案樣本之例子。圖案1404係形成在第一層中，而圖案1406係形成在第二層中。圖14A中的圖案選取1402具有相關於延伸橫越第一圖案之單軸1408的對稱。在比較時，圖14B中的圖案選取1412具有相關於第一軸1408和垂直於第一軸1408的第二軸1410之對稱。選取具有兩軸對稱之視域補償二維的過程變化。
亦能夠根據圖案對稱來選取多個影像。當圖案的對稱延伸超出影像的視域時需要此種途徑。如圖14C所示，第一影像1414具有相關於單軸1408的對稱，而第二影像1416亦具有相關於軸1408的對稱。然而，兩影像一起相對於第二垂直軸1410而對稱。
現在參考圖15，圖示根據一或多個實施例之依據對稱來取得和分析CD-SEM影像之過程流程圖。過程開始於1502及進行到步驟1504。在步驟1504中，以第一低放大倍數成像形成在基板上之結構，以確認圖案的位置。根據低放大倍數影像，可選取圖案的樣本作進一步分析。雖然可跳過此程序，但是在步驟1506中在選取圖案時使用低放大倍數來確認圖案的位置是有利的。
過程然後進行到步驟1506。在步驟1506中，為用於各層的一或多個選取圖案獲得一或多個CD-SEM影像。以大於第一放大倍數之第二放大倍數獲得CD-SEM影像。為了能夠以第二放大倍數位準來成像相關的整個裝置結構區域需要多個CD-SEM影像。在一些應用中，可進一步考慮第一和第二放大倍數位準相同。
過程然後進行到步驟1508。在步驟1508中，使用例如用於臨界尺寸度量衡的習知影像處理技術來偵測所取得的影像中之選取圖案的所有或只有部分之邊緣。過程然後進行到步驟1510。在步驟1510中，所偵測到的邊緣資料然後被用來計算所取得的影像中之個別圖案的位置。
過程然後進行到步驟1512，其中，根據所取得的影像中之各圖案的位置，而為各層計算代表點。屬於所取得的影像中之一層的所有或選取圖案之位置係藉由根據那些圖案而計算用於層的代表位置以界定該層的位置。
過程然後進行到步驟1514。在步驟1514中，根據代表位置來計算相對位置向量。過程然後進行到步驟1516。在步驟1516中，相對位置向量與預定參考向量比較，及疊對誤差向量被計算作為相對位置向量和參考位置向量之間的差。例如，相對位置向量與所計算或模擬的參考向量比較。所計算的參考向量可根據用於層的設計佈局。模擬參考向量可根據模擬的輪廓。
過程進行到步驟1518。為了補償過程變化，計算用以形成在基板上之對稱圖案結構的疊對誤差向量之平均。例如，影像處理模組630之向量平均計算模組712可決定此種平均。
過程然後進行到步驟1520。若疊對誤差被決定大於預定容限，則過程進行到步驟1522，其中，顯示相對位置向量和疊對誤差在容限之外的指示。若疊對誤差被決定小於預定容限，則過程進行到步驟1524，其中，顯示相對位置向量。過程因此終止於步驟1526。
圖16A-B圖示將對稱列入考量之圖案選取的另一例子。圖16A圖示沒有明顯圖案對稱之影像1602的例子。圖案1606係形成在第一層，而圖案1608係形成在第二層。雖然在影像1602中沒有明顯的圖案對稱，但是基板上的另一位置相對於影像1602可具有180°對稱。例如，圖16B中的影像1604具有相關於圖16A中的影像1602之180°圖案對稱(例如，顛倒和翻轉)。藉由將兩影像用在疊對量測分析，可補償由於微影焦點變化所導致的位置變化或其他過程變化。
此處所揭示的技術可被應用到任何圖案或特徵。例如，圖案可以是孔，諸如接觸孔等。圖案亦可以是主動層、閘極層、或配線層上的特徵。例如，可在閘極層中的圖案特徵和主動層中的圖案特徵之間決定疊對量測。
此處所說明的系統和方法亦可應用到具有單一圖案在其內之層。例如，第一層可包括單一圖案，諸如單一接觸孔等；而第二層可包括一或多個圖案，諸如接觸孔的陣列等。
此處所說明的系統和方法亦可被應用到單一層中的相對位置量測。例如，所揭示的技術可被用以依據諸如微影焦點偏移等過程條件變化來評估個別特徵的相對位置位移。
此外，此處所說明的系統和方法並不侷限於雙圖案化製程。包括雙、三、及四圖案化製程等多圖案化製程亦可得利於所揭示的技術。而且，此處所說明的系統和方法亦可被應用到經由除了多圖案化製程以外之製程所形成的層之間的相對位置量測。只要兩層的圖案出現在已成像的表面上，就可應用所揭示的技術和實施例。
已選取此處所說明之實施例而對本發明的原理及其實際應用進行最佳的圖解說明，藉以使精於可應用的技術之其他人士能夠利用本發明。可考慮依據特別使用具有各種修改之各種實施例。因此本發明的範疇欲藉由附加於此之申請專利範圍及其同等物來予以界定。
200．．．部分區段
202．．．半導體晶片
204．．．電路區塊
206．．．光學疊對目標
208．．．切割道
302．．．遮罩
304．．．光阻層
306．．．基板
308．．．光阻層
310．．．遮罩
312．．．光阻
402．．．遮罩
404．．．光阻層
406．．．基板
408．．．硬遮罩層
410．．．光阻層
412．．．硬遮罩層
414．．．遮罩
416．．．光阻
418．．．光阻
420．．．硬遮罩層
500．．．視圖
502．．．線
504．．．線
506．．．距離
508．．．距離
600．．．量測系統
602．．．臨界尺寸掃描電子顯微鏡
604．．．顯微鏡立柱
606．．．影像取得模組
608．．．電子槍
610．．．第一電磁透鏡
612．．．電子束
614．．．偏轉器
616．．．第二電磁透鏡
618．．．顯微鏡載物台
620．．．樣本
622．．．特別位置
624．．．二次電子
626．．．二次電子偵測器
628．．．記憶體
630．．．影像處理模組
632．．．輸出模組
634．．．顯示裝置
700．．．影像
702．．．圖案邊緣偵測模組
704．．．圖案位置計算模組
706．．．代表點計算模組
708．．．向量計算模組
710．．．相對圖案比較模組
712．．．向量平均計算模組
714．．．輸出
900．．．影像
902．．．圖案
904．．．圖案
908．．．邊緣
910．．．中心
916．．．視窗
918．．．相對位置向量
918a．．．原點
918b．．．終點
918c．．．角度
922．．．代表層點
924．．．代表層點
926．．．視域
928．．．參考向量
928a．．．原點
928b．．．終點
928c．．．角度
932．．．圖案
934．．．圖案
942．．．代表點
944．．．代表點
1002．．．圖案
1004．．．圖案
1006．．．視域
1008．．．第一圖案
1010．．．區域
1014．．．圖案
1016a．．．箭頭
1016b．．．箭頭
1202．．．圖案
1204．．．圖案
1206．．．對稱
1202a．．．圖案
1202b．．．圖案
1402．．．圖案選取
1404．．．圖案
1406．．．圖案
1408．．．第一軸
1410．．．第二軸
1412．．．圖案選取
1414．．．第一影像
1416．．．第二影像
1602．．．影像
1604．．．影像
1606．．．圖案
1608．．．圖案
參考附圖，從下面較佳實施例的說明將可更加明白本發明的上述和其他形態、特徵、及優點，其中：
圖1A為盒中盒光學疊對目標的例子；
圖1B為AIM光學疊對目標的例子；
圖1C為開花光學疊對目標的例子；
圖1D為散射測量疊對目標的例子；
圖2為形成在半導體晶圓上之半導體晶片的平面圖；
圖3為雙曝光型雙圖案化半導體裝置製造過程中之各種步驟的正視圖和對應平面圖；
圖4為雙曝光、雙蝕刻型雙圖案化半導體裝置製造過程中之各種步驟的正視圖和對應平面圖；
圖5為用以測量疊對之一維線結構圖；
圖6為根據一或多個實施例之用以評估圖案疊對的量測系統圖；
圖7為被用於圖6之量測系統的影像處理模組圖；
圖8為根據一或多個實施例之用以取得和分析CD-SEM影像的步驟之過程流程圖；
圖9A為形成在基板上之雙圖案的影像圖；
圖9B為形成在基板上的例示圖案之有註解的SEM影像圖；
圖9C為根據一或多個實施例之圖解相對圖案位置向量的決定之圖9A的雙圖案圖；
圖9D為根據一或多個實施例之圖解參考圖案位置向量的決定之圖9A的雙圖案用設計之圖；
圖9E為比較圖9C之相對圖案位置向量與圖9D之參考圖案位置向量的圖；
圖10A為形成在基板上之雙圖案圖；
圖10B為用於圖10A之雙圖案中的第一圖案之形成的遮罩圖案圖；
圖10C為由於第一圖案的微影期間之焦點的變化所導致之第一圖案的位移之模擬圖；
圖11A為形成在基板上之雙圖案圖；
圖11B為由於第一圖案具有對稱之第一圖案的微影期間之焦點的變化所導致之第一圖案的位移之模擬圖；
圖12圖解由於微影焦點變化所導致的對稱圖案之位置位移的形成在基板上之雙圖案圖；
圖13A為圖12中的圖案1202a之位置位移對上(vs.)微影焦點圖；
圖13B為圖12中的圖案1202b之位置位移對上(vs.)微影焦點圖；
圖13C為根據第一圖案對稱的平均位置位移對上(vs.)微影焦點圖；
圖14A為根據相關於第一軸的對稱之用於疊對量測的圖案選取圖；
圖14B為根據相關於兩軸的對稱之用於疊對量測的圖案選取圖；
圖14C為根據相關於兩軸的對稱之用於疊對量測的多圖案選取示意圖；
圖15為根據一或多個實施例之根據圖案對稱來取得和分析CD-SEM的步驟之過程流程圖；
圖16A為形成在基板上之未具有明顯對稱之雙圖案的視域圖；以及
圖16B為與圖16A之雙圖案的視域具有180°對稱之另一視域圖。
302．．．遮罩
304．．．光阻層
306．．．基板
308．．．光阻層
310．．．遮罩
312．．．光阻

Claims (34)

  1. 一種測量複數個半導體裝置層的相對位置之方法，包含：為各半導體裝置層選取一或多個圖案；獲得該等選取圖案的一或多個臨界尺寸掃描電子顯微鏡(CD-SEM)影像；以及根據該等獲得到的CD-SEM影像而計算各個該半導體裝置層之間的相對圖案位置，其中，各個該半導體裝置層包括一或多個圖案，並且其中，該一或多個選取圖案係根據至少一個該半導體裝置層內的該等圖案之線對稱或點對稱來予以選取。
  2. 根據申請專利範圍第1項之方法，其中，該選取另包含：選取虛擬x軸和虛擬y軸，使得用於各半導體裝置層的該等選取圖案係相關於該虛擬x軸和虛擬y軸而線對稱。
  3. 根據申請專利範圍第1項之方法，其中，該計算另包含：擷取相關於該等CD-SEM影像中之該等選取圖案的邊緣資訊；以及根據該邊緣資訊而決定該複數個半導體裝置層的每一個之圖案位置。
  4. 根據申請專利範圍第3項之方法，其中，該決定圖案位置另包含： 根據該邊緣資訊而計算用於該等選取圖案的每一個之圖案位置形心。
  5. 根據申請專利範圍第3項之方法，其中，該邊緣資訊表示該等選取圖案的至少其中之一的輪廓。
  6. 根據申請專利範圍第1項之方法，另包含：以向量形式將該相對圖案位置顯示在輸出顯示裝置上。
  7. 根據申請專利範圍第6項之方法，另包含：將各個該半導體裝置層的圖案位置與該相對圖案位置一起顯示在該輸出顯示裝置上。
  8. 根據申請專利範圍第1項之方法，其中，各個該半導體裝置層係使用不同遮罩來予以形成。
  9. 根據申請專利範圍第1項之方法，其中，該相對圖案位置包括二維位置資訊。
  10. 根據申請專利範圍第1項之方法，其中，該一或多個圖案包含半導體裝置的一部分。
  11. 根據申請專利範圍第1項之方法，其中，該一或多個圖案包括半導體裝置用的接觸孔。
  12. 根據申請專利範圍第1項之方法，其中，該一或多個圖案包括半導體裝置的閘極。
  13. 根據申請專利範圍第1項之方法，另包含：比較該相對圖案位置與預定參考值；以及若該相對圖案位置和該預定參考值之間的差值超出預定容限，則輸出通知。
  14. 根據申請專利範圍第1項之方法，其中，被使用來確認該等圖案的該位置之放大倍數係低於被使用於該獲得一或多個CD-SEM影像的放大倍數。
  15. 一種在雙圖案化半導體製造過程中測量複數個半導體裝置層的相對位置之方法，包含：為各半導體裝置層選取複數個圖案；獲得該等選取圖案的一或多個臨界尺寸掃描電子顯微鏡(CD-SEM)影像；擷取相關於該等CD-SEM影像中之該等圖案的邊緣資訊，該邊緣資訊包含該等選取圖案的至少其中之一的輪廓；藉由根據該邊緣資訊而計算該等選取圖案的每一個之圖案位置形心，以決定用於各個該半導體裝置層的圖案位置；根據該等決定的圖案位置而計算各個該半導體裝置層之間的相對圖案位置；以向量形式將各半導體裝置層之間的該相對圖案位置顯示在輸出顯示裝置上；將各個該半導體裝置層的該圖案位置與各半導體裝置層之間的該相對圖案位置一起顯示在該輸出顯示裝置上；比較各個該半導體裝置層之間的該相對圖案位置與預定參考值；以及若該相對圖案位置和該預定參考值之間的差值超出預定容限，則輸出通知， 其中，該複數個圖案包括半導體裝置用的接觸孔，其中，各個該半導體裝置層係使用不同遮罩來予以形成，其中，被使用來確認該等圖案的該等位置之放大倍數係低於被使用於該獲得一或多個CD-SEM影像的放大倍數，其中，該相對圖案位置包括二維尺寸的位置資訊，並且其中，該複數個選取圖案係根據該複數個選取圖案的至少第一圖案中之該等接觸孔的對稱來予以選取，該接觸孔的對稱係相關於延伸在橫越該第一圖案的第一方向上之至少一條線來予以決定。
  16. 根據申請專利範圍第15項之方法，其中，該複數個圖案包括包含該半導體裝置的一部分之一或多個圖案，其中，該複數個圖案包括與該第一圖案疊置之第二圖案，並且其中，該等接觸孔另包括該第二圖案中的孔。
  17. 根據申請專利範圍第16項之方法，其中，該接觸孔的對稱係相關於延伸在橫越該第一圖案的該第一方向上之該條線和延伸在不同於該第一條線的方向之第二方向上的第二條線來予以決定。
  18. 根據申請專利範圍第17項之方法，其中，該第二條線延伸在橫越至少該第一圖案和該第 二圖案的該第二方向上。
  19. 一種在雙圖案化半導體裝置製造過程中測量複數個半導體裝置層的相對位置之系統，包含：影像取得模組，被組構成為各個該半導體裝置層而選取複數個圖案和獲得該等選取圖案的一或多個臨界尺寸掃描電子顯微鏡(CD-SEM)影像；影像處理模組，被組構成擷取相關於該等CD-SEM影像中之該等選取圖案的邊緣資訊，該邊緣資訊包含用於各該選取圖案的輪廓；根據該邊緣資訊而計算該等選取圖案的圖案位置形心；根據該等計算出的圖案位置形心而決定用於各個該半導體裝置層的圖案位置；以及根據該等決定的圖案位置而計算各個該半導體裝置層之間的相對圖案位置；比較各個該半導體裝置層之間的該相對圖案位置與預定參考值；顯示裝置；以及輸出模組，被組構成若該相對圖案位置和該預定參考值之間的差值超出預定容限，則輸出通知至該顯示裝置；以及以向量形式將各個該半導體裝置層的該圖案位置與該相對圖案位置一起輸出到該顯示裝置，其中，該複數個圖案包括半導體裝置用的接觸孔， 其中，各個該半導體裝置層係使用不同遮罩來予以形成，其中，被使用來確認該複數個圖案的該等位置之放大倍數係低於被使用來獲得該一或多個CD-SEM影像的放大倍數，其中，該相對圖案位置包括二維尺寸位置資訊，其中，該複數個選取圖案係根據該複數個選取圖案的至少第一圖案中之該等接觸孔的對稱來予以選取，該接觸孔的對稱係相關於延伸在橫越該第一圖案的第一方向上之至少一條線來予以決定，其中，該複數個圖案包括包含該半導體裝置的一部分之一或多個圖案，其中，該複數個圖案包括與該第一圖案疊置之第二圖案，其中，該等接觸孔另包括該第二圖案中的孔，並且其中，該接觸孔的對稱係相關於延伸在橫越該第一圖案的該第一方向上之該線和延伸在不同於該第一條線的方向之第二方向上的第二條線來予以決定。
  20. 根據申請專利範圍第19項之系統，其中，該影像取得模組和該影像處理模組的至少其中之一為CD-SEM系統的一部分。
  21. 一種測量複數個半導體裝置層的相對位置之量測系統，前述量測系統包含：影像處理模組，為各半導體裝置層選取一個以上的圖 案；影像取得模組，獲得前述選取圖案的一個以上的臨界尺寸掃描電子顯微鏡(CD-SEM)影像；輸出模組，根據所獲得到的CD-SEM影像將前述各半導體裝置層之間的相對圖案位置輸出，前述影像處理模組，從前述複數個半導體裝置層選取一個以上的圖案，並且前述被選取的一個以上的選取圖案係根據至少一個前述各半導體裝置層內的前述圖案之線對稱或點對稱來予以選取。
  22. 根據申請專利範圍第21項之量測系統，其中，前述影像處理模組選取第一軸及第二軸，並且對各半導體裝置層形成的前述選取圖案，而關於前述第一軸及第二軸係形成為線對稱。
  23. 根據申請專利範圍第21項之量測系統，其中，前述影像處理模組擷取相關於前述CD-SEM影像內的前述選取圖案的邊緣資訊，並且根據邊緣資訊決定用於前述複數個半導體裝置層的各個圖案位置。
  24. 根據申請專利範圍第23項之量測系統，其中，前述影像處理模組根據前述邊緣資訊來計算前述各個選取圖案的圖案位置之形心。
  25. 根據申請專利範圍第23項之量測系統，其中，前述邊緣資訊係至少用以表示前述選取圖案中的1個輪廓。
  26. 根據申請專利範圍第21項之量測系統，其中， 前述輸出模組係以向量形式將前述相對圖案位置顯示在輸出顯示裝置上。
  27. 根據申請專利範圍第26項之量測系統，其中，前述輸出模組係將前述各半導體裝置層的圖案位置與前述相對圖案位置一起顯示在輸出裝置上。
  28. 根據申請專利範圍第21項之量測系統，其中，前述各個半導體裝置層係使用不同的遮罩來予以形成。
  29. 根據申請專利範圍第21項之量測系統，其中，前述相對圖案位置包含二維尺寸的位置資訊。
  30. 根據申請專利範圍第21項之量測系統，其中，前述一個以上的圖案係包含半導體裝置的一部分。
  31. 根據申請專利範圍第21項之量測系統，其中，前述一個以上的圖案係包含半導體裝置用的接觸孔。
  32. 根據申請專利範圍第21項之量測系統，其中，前述一個以上的圖案係包含半導體裝置的閘極層。
  33. 根據申請專利範圍第21項之量測系統，其中，進一步地包含：對前述相對圖案位置與預定參考值進行比較之步驟、以及若前述相對圖案位置和前述預定參考值之間的差超出預定容限則輸出通知之步驟。
  34. 根據申請專利範圍第21項之量測系統，其中，被使用於確認前述圖案的前述位置之放大倍數係低於被使用於獲得一個以上的CD-SEM影像的放大倍數。
TW099145790A 2009-12-29 2010-12-24 測量複數個半導體裝置層的相對位置之方法及系統 TWI461861B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/648,766 US8148682B2 (en) 2009-12-29 2009-12-29 Method and apparatus for pattern position and overlay measurement

Publications (2)

Publication Number Publication Date
TW201140255A TW201140255A (en) 2011-11-16
TWI461861B true TWI461861B (zh) 2014-11-21

Family

ID=44186271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099145790A TWI461861B (zh) 2009-12-29 2010-12-24 測量複數個半導體裝置層的相對位置之方法及系統

Country Status (4)

Country Link
US (1) US8148682B2 (zh)
JP (2) JP5449126B2 (zh)
KR (1) KR101344107B1 (zh)
TW (1) TWI461861B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101467987B1 (ko) * 2009-03-02 2014-12-02 어플라이드 머티리얼즈 이스라엘 리미티드 유사한 구조 엘리먼트들을 분류하는 ｃｄ 계측 시스템 및 방법
TWI475597B (zh) * 2012-02-08 2015-03-01 Hitachi High Tech Corp Pattern evaluation method and pattern evaluation device
JP5640027B2 (ja) 2012-02-17 2014-12-10 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびｇｕｉ
JP6118505B2 (ja) * 2012-04-04 2017-04-19 株式会社日立ハイテクノロジーズ 位置ずれ計測装置及び位置ずれ計測方法ならびに位置ずれ計測装置を用いた走査電子顕微鏡
JP6002480B2 (ja) * 2012-07-06 2016-10-05 株式会社日立ハイテクノロジーズ オーバーレイ誤差測定装置、及びパターン測定をコンピューターに実行させるコンピュータープログラム
US9093458B2 (en) * 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
US9730655B2 (en) * 2013-01-21 2017-08-15 Tracy J. Stark Method for improved detection of nodules in medical images
US9429856B1 (en) 2013-01-21 2016-08-30 Kla-Tencor Corporation Detectable overlay targets with strong definition of center locations
KR102094974B1 (ko) * 2013-03-08 2020-03-30 삼성전자주식회사 오버레이 계측 방법
JP2014187195A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パターンの重ね合わせずれ計測方法
JP6051301B2 (ja) 2013-05-09 2016-12-27 株式会社日立ハイテクノロジーズ 重ね合わせ計測装置、重ね合わせ計測方法、及び重ね合わせ計測システム
US9007571B2 (en) 2013-08-20 2015-04-14 United Microelectronics Corp. Measurement method of overlay mark
JP2015052573A (ja) 2013-09-09 2015-03-19 株式会社東芝 パターン計測装置及びパターン計測方法
KR102154075B1 (ko) * 2013-10-21 2020-09-09 삼성전자주식회사 반도체 소자의 검사 방법 및 반도체 검사 시스템
KR102085522B1 (ko) * 2013-11-14 2020-03-06 삼성전자 주식회사 패턴의 결함 탐지 방법
CN104635417B (zh) * 2013-11-14 2018-06-01 中芯国际集成电路制造(上海)有限公司 偏差修正方法
JP2017067442A (ja) 2013-12-27 2017-04-06 株式会社日立ハイテクノロジーズ パターン測定装置、及びパターン測定のためのコンピュータープログラム
CN104900550B (zh) * 2014-03-04 2017-12-01 中芯国际集成电路制造(上海)有限公司 栅极工艺的监测版图及监测方法
JP5710817B1 (ja) * 2014-03-13 2015-04-30 エピクルー株式会社 半導体ウェーハ位置表示システム、半導体ウェーハ位置表示方法および半導体ウェーハ位置表示プログラム
KR20160007192A (ko) 2014-07-11 2016-01-20 삼성전자주식회사 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
JP6272487B2 (ja) * 2014-07-28 2018-01-31 株式会社日立製作所 荷電粒子線装置、シミュレーション方法およびシミュレーション装置
KR101683548B1 (ko) * 2014-10-14 2016-12-08 (주)오로스 테크놀로지 전자 빔을 이용한 오버레이 측정장치와 이의 측정방법
US9330968B1 (en) 2014-11-06 2016-05-03 United Microelectronics Corp. Method of fabricating integrated circuit
US10062543B2 (en) * 2015-06-23 2018-08-28 Kla-Tencor Corp. Determining multi-patterning step overlay error
US20170372464A1 (en) * 2016-06-28 2017-12-28 Ngr Inc. Pattern inspection method and pattern inspection apparatus
US10504802B2 (en) * 2016-11-09 2019-12-10 Kla-Tencor Corporation Target location in semiconductor manufacturing
US10748821B2 (en) 2017-04-26 2020-08-18 Samsung Electronics Co., Ltd. Method and system for measuring pattern placement error on a wafer
KR102387947B1 (ko) 2017-11-21 2022-04-18 삼성전자주식회사 오버레이 패턴을 갖는 반도체 소자
JP7326292B2 (ja) * 2018-01-26 2023-08-15 エーエスエムエル ネザーランズ ビー．ブイ． 基板上のターゲット構造の位置を決定するための装置及び方法
CN112189249B (zh) * 2018-05-15 2024-05-07 株式会社日立高新技术 电荷粒子线装置、试样加工方法和观察方法
CN110967947B (zh) * 2018-09-29 2022-02-11 长鑫存储技术有限公司 一种光掩膜补偿方法
EP3640735A1 (en) * 2018-10-18 2020-04-22 ASML Netherlands B.V. Methods and apparatus for inspection of a structure and associated apparatuses
DE102020104167B4 (de) 2020-02-18 2023-01-26 Carl Zeiss Smt Gmbh Verfahren zur Vermessung von Photomasken
US11054753B1 (en) * 2020-04-20 2021-07-06 Applied Materials Israel Ltd. Overlay monitoring
US11967058B2 (en) 2020-06-24 2024-04-23 Kla Corporation Semiconductor overlay measurements using machine learning
JP7545278B2 (ja) 2020-09-25 2024-09-04 キヤノン株式会社 サンプルショット領域のセットを決定する方法、計測値を得る方法、情報処理装置、リソグラフィ装置、プログラム、および物品製造方法
US20240004311A1 (en) * 2020-11-23 2024-01-04 Onto Innovation Inc. A system and method for performing alignment and overlay measurement through an opaque layer
US11830176B2 (en) * 2021-09-12 2023-11-28 Nanya Technology Corporation Method of measuring a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158199A1 (en) * 2001-04-27 2002-10-31 Atsushi Takane Semiconductor inspection system
JP2003035680A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd 半導体デバイスの検査方法
TW200919610A (en) * 2007-10-31 2009-05-01 Hynix Semiconductor Inc Apparatus and method for verifying pattern of semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US456736A (en) * 1891-07-28 schultz
JPH06151274A (ja) * 1992-11-11 1994-05-31 Hitachi Ltd 半導体集積回路パターンの位置合わせ方法および装置
JP3490797B2 (ja) * 1995-05-23 2004-01-26 株式会社ルネサステクノロジ パターンの位置測定方法およびそれを用いた光学装置
JP2822938B2 (ja) * 1995-07-18 1998-11-11 日本電気株式会社 重ね合わせ精度の測定方法
JP3196721B2 (ja) * 1998-04-08 2001-08-06 日本電気株式会社 半導体装置の製造方法と測定装置
JP2000055622A (ja) * 1998-08-14 2000-02-25 Nec Corp 重ね合わせ精度測定方法
US6456736B1 (en) 1999-02-16 2002-09-24 Applied Materials, Inc. Automatic field sampling for CD measurement
US20050136340A1 (en) * 2000-07-21 2005-06-23 Asml Netherlands B.V. Lithographic apparatus and methods, patterning structure and method for making a patterning structure, device manufacturing method, and device manufactured thereby
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US6486956B2 (en) 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
JP4525067B2 (ja) * 2003-12-12 2010-08-18 株式会社ニコン 位置ずれ検出用マーク
US7259828B2 (en) * 2004-05-14 2007-08-21 Asml Netherlands B.V. Alignment system and method and device manufactured thereby
US7266800B2 (en) * 2004-06-04 2007-09-04 Invarium, Inc. Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes
JP4476733B2 (ja) 2004-07-30 2010-06-09 株式会社東芝 パターン評価方法、プログラムおよびパターン評価装置
JP4541847B2 (ja) * 2004-11-22 2010-09-08 Ｏｋｉセミコンダクタ株式会社 位置合わせ精度検出方法
JP2007103541A (ja) * 2005-10-03 2007-04-19 Matsushita Electric Ind Co Ltd 微細パターンの形成方法
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7916141B2 (en) * 2006-04-10 2011-03-29 Choi Kum-Young Image processing system using vector pixel
JP4834478B2 (ja) * 2006-07-10 2011-12-14 株式会社日立製作所 パターン評価方法及び装置
JP4988274B2 (ja) * 2006-08-31 2012-08-01 株式会社日立ハイテクノロジーズ パターンのずれ測定方法、及びパターン測定装置
JP4943304B2 (ja) * 2006-12-05 2012-05-30 株式会社 Ｎｇｒ パターン検査装置および方法
US7873585B2 (en) * 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158199A1 (en) * 2001-04-27 2002-10-31 Atsushi Takane Semiconductor inspection system
JP2003035680A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd 半導体デバイスの検査方法
TW200919610A (en) * 2007-10-31 2009-05-01 Hynix Semiconductor Inc Apparatus and method for verifying pattern of semiconductor device

Also Published As

Publication number Publication date
KR20110076825A (ko) 2011-07-06
US20110155904A1 (en) 2011-06-30
TW201140255A (en) 2011-11-16
JP5736030B2 (ja) 2015-06-17
US8148682B2 (en) 2012-04-03
JP2014082516A (ja) 2014-05-08
KR101344107B1 (ko) 2013-12-20
JP5449126B2 (ja) 2014-03-19
JP2011142321A (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
TWI461861B (zh) 測量複數個半導體裝置層的相對位置之方法及系統
JP6038053B2 (ja) パターン評価方法およびパターン評価装置
TWI776163B (zh) 得到積體半導體樣本之立體影像之方法、電腦程式產品、及半導體檢測裝置
US9696150B2 (en) Overlay error measuring device and computer program
CN106537449B (zh) 确定样本上的关注区域的坐标
US10062543B2 (en) Determining multi-patterning step overlay error
TW201627655A (zh) 自動化圖案保真度量測計劃生成
JP2005210125A (ja) マーク位置検出装置および位置ずれ検出装置
US9589086B2 (en) Method for measuring and analyzing surface structure of chip or wafer
TWI732657B (zh) 半導體晶圓檢測方法及其系統
JP4769725B2 (ja) 測定システム及び方法
CN111837227B (zh) 用于确定在晶片上所检测到的缺陷位于上面的层的系统
KR20160061747A (ko) 웨이퍼 검사 방법
KR101561785B1 (ko) 웨이퍼 맵 생성 방법
JP6492086B2 (ja) マスク上の構造体の位置を測定し、それによってマスク製造誤差を決定する方法
US7317523B2 (en) Method for calibrating a metrology tool and a system
US20060266953A1 (en) Method and system for determining a positioning error of an electron beam of a scanning electron microscope

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees