TWI461002B - 類比/數位轉換器及其信號轉換方法 - Google Patents

類比/數位轉換器及其信號轉換方法 Download PDF

Info

Publication number
TWI461002B
TWI461002B TW098103609A TW98103609A TWI461002B TW I461002 B TWI461002 B TW I461002B TW 098103609 A TW098103609 A TW 098103609A TW 98103609 A TW98103609 A TW 98103609A TW I461002 B TWI461002 B TW I461002B
Authority
TW
Taiwan
Prior art keywords
signal
analog
digital
coupled
integrator
Prior art date
Application number
TW098103609A
Other languages
English (en)
Other versions
TW200935761A (en
Inventor
Guoxing Li
Original Assignee
O2Micro Int Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro Int Ltd filed Critical O2Micro Int Ltd
Publication of TW200935761A publication Critical patent/TW200935761A/zh
Application granted granted Critical
Publication of TWI461002B publication Critical patent/TWI461002B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels
    • H03M3/474—Shared, i.e. using a single converter for multiple channels using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

類比/數位轉換器及其信號轉換方法
本發明係關於一種信號處理系統，特別是一種類比/數位轉換器及類比/數位轉換方法。
在資料擷取應用領域中，複數個類比信號可同時或並列地被擷取，並將其在一定的時間間隔中轉換成數位信號。
在一種傳統架構中，每個輸入通道需要一個採樣(sample)/保持(hold)模組。來自輸入通道的所有類比信號將同時被進行採樣，然後進入保持狀態。在保持階段，類比/數位轉換器(ADC)可用來將採樣而得之類比信號依次轉換成數位信號，直到所有輸入通道的採樣信號接轉換成為數位信號。這種架構存在許多缺點。例如，多個通道需要多個採樣/保持模組，而這些模組對高頻率雜訊較為敏感且不具有低通濾波能力。
在另一種傳統架構中，每個輸入通道採用單獨的類比/數位轉換器。因此，具有多個輸入通道的資料擷取系統需要多個類比/數位轉換器。平均型之類比/數位轉換器可用於這種架構來實現多個輸入通道的同步。然而，如果採用多個類比/數位轉換器，資料擷取系統的能量損耗、晶片面積和成本都會增加。另外，不同的類比/數位轉換器可導致多個輸入通道之間的不匹配。
本發明要解決的技術問題在於提供一種類比/數位轉換 器及其信號轉換的方法，無需多個採樣/保持模組或多個類比/數位轉換器就可實現對多個輸入通道的類比信號進行轉換，以減少功耗和降低成本。
為解決上述技術問題，本發明提供了一種類比/數位轉換器，包括複數個輸入通道、與輸入通道耦接之一採樣電路、與採樣電路耦接之一積分器、以及與積分器耦接之一回授電路。輸入通道耦接至與之相對應的可由一系統時脈信號控制的一開關來接收類比信號，採樣電路對類比信號進行採樣，積分器接收採樣的類比信號和回授信號，並對兩者之重疊部分進行積分，回授電路則根據積分器的輸出產生一數位信號，並將表示數位信號的回授信號傳送給積分器。
本發明還提供了一種信號轉換方法，包括：採樣電路對類比信號進行採樣並產生採樣的類比信號，藉以複數個輸入通道接收該類比信號，對採樣的類比信號和回授信號之重疊部分進行積分，根據積分結果產生第一數位信號，以及根據第一數位信號產生多位數位信號。
本發明還提供了一種將多個類比信號轉換成多個數位輸出信號的類比/數位轉換器，包括：接收多個類比信號的多個輸入通道、與多個輸入通道耦接之一採樣電路、與採樣電路耦接之一積分器、與所述積分器耦接之一回授電路、以及與所述回授電路耦接之多個輸出通道。採樣電路對從多個輸入通道中之所選輸入通道的相應類比信號進行採樣，並產生採樣的類比信號。積分器接收採樣的類比信號和回授信號，並對採樣的類比信號和回授信號之重疊部分進行積分。回授電路根據積分器的輸出產生一數位信號，並將表示數位信號的回授信號傳送給積分器。多個輸出通道產生多個數位 輸出信號。
本發明將在下文中配合附圖進行全面描述。本發明可能以一些不同的模式實施，但不應理解為本發明被限制於說明書中介紹的某種具體的架構和功能。而應理解說明書提供的描述能夠完全、充分的向本領域的技術人員傳達本發明所涵蓋的範圍。基於說明書的描述，本領域的技術人員應當了解到本發明的範圍旨在涵蓋這裡所揭示的本發明的所有實施方案，獨立實施或者結合本發明的其他實施方案實施。
本發明實施例係透過以一般文字來描述以電腦可使用的媒體形式(例如，程式模組)存在且透過一或多個電腦或其他設備來執行之電腦可執行指令。一般來說，程式模組執行特定的工作或執行特定抽象資料型態，程式模組包含常規(routine)、程式、物件、元件、資料結構等等。程式模組的功能將因各種不同實施態樣而有所結合或分配。
舉例來說，電腦可用之媒體可包含電腦儲存媒體及通訊媒體，但不以此為限。電腦儲存媒體包含以任何方式或技術實施以儲存例如電腦可讀之指令、資料結構、程式模組或其他資料之可變(volatile)/不可變、可移除/不可移除的電腦儲存媒體。電腦儲存媒體包括隨機存取記憶體(RAM)、唯讀記憶體(ROM)、電子式可抹除可程式唯讀記憶體(EEPROM)、數位多功能磁碟(DVD)或其他光學儲存，卡式磁帶(cassettes)、磁帶(tape)、磁碟、或其他磁式儲存或其他可用於儲存資料之媒體，但不以此為限。
在交錯(interleave)模式下，多通道之類比/數位轉換器將來自多個輸入通道的多個類比信號轉換成多個數位輸出信號，例如，將多個類比電壓轉換成多個數位輸出電壓。多通道之類比/數位轉換器可用於需要類比/數位轉換的各種資料處理系統中，如視頻系統、音頻系統、信號感應器等。
圖1所示為根據本發明一實施例之類比/數位轉換器(例如，多通道類比/數位轉換器100)方塊圖。在一實施例中，多通道類比/數位轉換器100可為一階delta-sigma類比/數位轉換器。
在一實施例中，多通道類比/數位轉換器100具有多個輸入通道，例如，包括通道1、通道2、通道3、通道4的四個輸入通道，以將類比信號(例如，類比電壓信號V1、V2、V3和V4)在交錯模式下分別轉換成數位信號。每個輸入通道皆耦接至一開關，例如，開關S1A 耦接至通道1、開關S2A 耦接至通道2、開關S3A 耦接至通道3、開關S4A 耦接至通道4。在一實施例中，開關S1A 、S2A 、S3A 和S4A 可由一系統時脈信號SCLK 控制。在一實施例中，系統時脈信號SCLK 在一個時脈週期內選擇一個輸入通道。在一實施例中，在一時脈週期內，耦接至所選輸入通道之開關導通，且其它開關斷開。
多通道類比/數位轉換器100包括一調變器110，用以將類比信號(例如，類比電壓信號V1 、V2 、V3 或V4 )轉換成數位信號。根據不同的應用需求調變器110可為一階delta-sigma調變器或二階調變器等。
調變器110接收來自所選輸入通道的類比信號，並產生一相應的數位信號給與輸入通道相對應的一濾波器(例如， 數位濾波器F1 、F2 、F3 或F4 )。類比信號可以是各種形式之信號，如電流或電壓信號。
調變器110以預定採樣頻率對所接收的類比信號進行採樣。例如，採樣頻率可等於FS *OSR，其中FS 為耐奎斯特(Nyquist)頻率、OSR為耐奎斯特頻率的過採樣比。例如，當FS 為16Hz且OSR為4096時，採樣頻率為65536Hz。調變器110以採樣頻率將類比信號轉換成數位信號。在一實施例中，數位信號可以是一包括邏輯1和邏輯0之連續1位元資料串，其係以取決於採樣頻路之速率輸出。
在一實施例中，調變器110包括一採樣電路130，以對類比信號進行採樣。採樣電路130包括一耦接至所選輸入通道之能量儲存單元120(例如，採樣電容)，用以儲存來自所選輸入通道的電荷。採樣電路130還包括由開關122、124、126和128組成的一開關陣列，用來控制能量儲存單元120。開關122和124係由信號PH2 控制，而開關126和128係由信號PH1 控制。在一實施例中，信號PH1 和PH2 為非重疊時脈信號。例如，當信號PH2 為高電位且信號PH1 為低電位時，開關122和124導通，而開關126和128斷開。當信號PH1 為高電位且信號PH2 為低電位時，開關122和124斷開，開關126和128導通。
調變器110還包括一耦接至採樣電路130的積分器150，用以接收採樣的類比信號和一回授信號111，且對採樣的類比信號及回授信號111之重疊部分進行積分並產生一輸出。在圖1所示的例子中，積分器150包括一誤差放大器102和一組積分電容(例如，積分電容Ci1 、Ci2 、Ci3 和Ci4 )。
積分電容Ci1 、(i2 、Ci3 和Ci4 互相並聯。積分電容Ci1 、Ci2 、Ci3 和Ci4 分別累積來自通道1、通道2、通道3和通道 4的電荷。每個積分電容Ci1 、Ci2 、Ci3 或Ci4 與一開關相串聯，例如，積分電容Ci1 與開關S1B 相連、積分電容Ci2 與開關S2B 相連、積分電容Ci3 與開關S3B 相連以及積分電容Ci4 與開關S4B 相連。
在一實施例中，在一轉換週期內，調變器110依次完成每個輸入通道的類比/數位轉換。在一實施例中，在轉換週期開始的時候，積分電容可被任意分配給輸入通道。例如，積分電容Ci1 儲存來自通道2的電荷、積分電容Ci2 儲存來自通道3的電荷、積分電容Ci3 儲存來自通道4的電荷、積分電容Ci4 儲存來自通道1的電荷等。輸入通道和積分電容的彈性配置可減少不同通道之間的不匹配，這種不匹配是由積分電容之間的不匹配所引起的。在一實施例中，積分器150的輸出包括相應積分電容在上一個轉換週期中所儲存的電荷以及採樣的類比信號和回授信號111之重疊部分之積分結果。
在一實施例中，誤差放大器102具有兩個輸入端(例如，一反相輸入端和一非反相輸入端)和一個輸出端。誤差放大器102的反相輸入端可接收一輸入信號，其非反相輸入端則接收一第一參考信號。在一實施例中，輸入信號可為一輸入通道的採樣類比信號以及回授信號111之重疊部分。在一實施例中，非反相輸入端與地相連，因此，第一參考信號的電壓位準基本上等於零。誤差放大器102可根據輸入信號(例如，採樣的類比信號和回授信號111之重疊部分)與第一參考信號的差值產生一誤差信號。在一實施例中，誤差信號為一電壓信號。
調變器110還包括一回授電路，用以根據積分器150的輸出產生一數位信號並將表示此數位信號的一回授信號111 傳送給積分器150。在圖1所示的例子中，回授電路包括一比較器104、一多工器(multiplexer)108和一數位/類比轉換器(DAC)106。換言之，積分器150、比較器104、多工器108和數位/類比轉換器106共同構成一回授回路。回授回路包括由積分器150、比較器104和多工器108所構成的一前饋路徑(feed forward path)以及一包含數位/類比轉換器106之一反饋路徑(backward path)。
與積分器150耦接之比較器104將積分器150的輸出與一第二參考信號進行比較，並根據其比較結果產生一比較器輸出信號。在一實施例中，積分器150的輸出包括相對應積分電容在前一次轉換週期中所儲存的電荷以及採樣的類比信號和回授信號111之重疊部分的積分結果。
信號PH2 控制比較器104，且比較器104在信號PH2 為高電位時工作。在一實施例中，比較器104的非反相輸入端與地相連。因此，第二參考信號的電壓位準基本上為零。比較器104能根據比較結果產生1位元之數位信號(例如，邏輯1或邏輯0)。比較器輸出信號(例如，1位元之數位信號)將被傳送給多工器108。
在一實施例中，多工器108為由系統時脈信號SCLK 控制的柱形位移暫存器(barrel shift register)。多工器108根據系統時脈信號SCLK 將來自比較器104的數位信號(例如，1位元之數位信號)傳送給一輸出通道(例如，與所選輸入通道相對應的一數位濾波器)。輸出通道包括數位濾波器F1 、F2 、F3 和F4 ，例如，降頻濾波器(decimation filter)，將數位信號(例如，來自比較器104的1位元之數位信號)抽取成多位元數位輸出信號。因此，數位濾波器(例如，F1 、 F2 、F3 和F4 )可分別輸出與多個輸入通道相對應的多個數位輸出信號。
另外，多工器108可栓鎖住(latch)來自與每個輸入通道對應的比較器104的1位元之數位信號。因此，在當下的轉換週期中，多工器108將前一轉換週期中所產生的每個輸入通道的1位元之數位信號栓鎖住，直到新的1位元之數位信號產生。在當下的轉換週期中，根據系統時脈信號SCLK 選取一個輸入通道時，多工器108將前一轉換週期中所產生的所選輸入通道的1位元之數位信號傳送給數位/類比轉換器106。在一實施例中，在第一轉換週期中，多工器108將1位元之數位信號(例如，邏輯0)傳送給數位/類比轉換器106。
在一實施例中，數位/類比轉換器106可為1位元之數位/類比轉換器。數位/類比轉換器106接收來自多工器108的1位元之數位信號，並根據一參考電壓VREF 將1位元之數位信號轉換成一類比信號(例如，一電壓信號)。數位/類比轉換器106所產生的類比信號可作為傳送給積分器150的回授信號111。在一實施例中，當1位元之數位信號為邏輯1時，數位/類比轉換器106將回授信號111設定為-VREF ，當1位元之數位信號為邏輯0時，數位/類比轉換器106將回授信號111設定為VREF 。數位/類比轉換器106係由信號PH1 和PH2 所控制。由此，根據多工器108的1位元之數位信號可設定回授信號111的值。
更具體而言，在當下轉換週期的一時脈週期內，根據系統時脈信號SCLK 選擇通道1時，調變器110接收來自通道1的類比信號(例如，類比電壓信號V1 )以及來自數位/類比 轉換器106的回授信號111，並產生1位元之數位信號。在一實施例中，來自數位/類比轉換器106的回授信號111係根據前一轉換週期所產生的通道1的1位元之數位信號和參考信號VREF 而產生之。比較器104可產生1位元之數位信號給多工器108。因此，多工器108中與通道1對應的前一個1位元之數位信號由當下轉換週期所產生的新1位元之數位信號所取代。多工器108將當下轉換週期所產生的1位元之數位信號輸出給相應的數位濾波器F1 。在系統時脈信號SCLK 的下一個時脈週期時，下一個輸入通道(例如，通道2)被選取，且對應的濾波器接收相應的1位元之數位信號。例如，通道1、通道2、通道3和通道4被依次選取，而數位濾波器F1 、F2 、F3 和F4 則依次接收與各通道相對應的1位元之數位信號。數位濾波器(例如，F1 、F2 、F3 和F4 )可累積相應輸入通道的多個轉換週期的1位元之數位信號，並產生多位元之數位輸出信號。
雖然圖1所示為多通道類比/數位轉換器100，本發明卻並不限於此。例如，調變器110也可以應用於單通道類比/數位轉換器。
多通道類比/數位轉換器100的操作將結合圖2的時序圖進行描述。在一實施例中，圖2所示為多通道類比/數位轉換器100工作時的系統時脈信號SCLK 、開關S1A 、S2A 、S3A 、S4A 、S1B 、S2B 、S3B 和S4B 的狀態，以及信號PH2 和信號PH1 的波形。圖2僅用於說明，本發明並不限於此。在圖2所示的例子中，當相應的狀態波形為高電位時，開關導通，而當相應的狀態波形為低電位時，開關斷開。
在圖2所示的例子中，系統時脈信號SCLK 的時脈週期係 分為兩個階段，即當系統時脈信號SCLK 為低電位時的階段S1 以及當系統時脈信號SCLK 為高電位時的階段S2 。例如，每個時脈週期，如T1 、T2 、T3 、T4 、T5 等皆包括階段S1 和階段S2 。在每個時脈週期的階段S1 中，信號PH1 設為高電位，而信號PH2 設為低電位。類似地，在每個時脈週期的階段S2 中，信號PH1 設為低電位，而信號PH2 設為高電位。在一實施例中，由於信號PH1 和信號PH2 為非重疊時脈信號，信號PH1 和信號PH2 的脈波寬度小於系統時脈信號SCLK 的脈波寬度，進而避免重疊。
在一實施例中，在時脈週期T1 期間，多通道類比/數位轉換器100被供電後首先選取通道1。與通道1相對應之開關S1A 和S1B 導通，而與其它輸入通道(例如，通道2、通道3和通道4)相對應之開關斷開。在一實施例中，在經過半個時脈週期的延遲後，開關S1B 導通，如時脈週期T1 期間，開關S1A 導通、在時脈週期T1 的階段S2 和時脈週期T2 的階段S1 期間，開關S1B 導通。在時脈週期T1 的階段S2 期間，開關122和124係根據信號PH2 的高電位而導通。同時，在時脈週期T1 的階段S2 期間，開關126和128係根據信號PH1 的低電位斷開。因此，通道1的類比信號(例如，類比電壓信號V1 )可經由導通的開關S1A 、124和122被傳送給採樣電容120，並被採樣。通道1上與類比電壓信號V1 對應的電荷係被儲存於採樣電容120上。
在時脈週期T2 的階段S1 期間，開關122和124係根據信號PH2 的低電位而斷開，而開關126和128係根據PH1 的高電位而導通。因此，儲存於採樣電容120的電荷可經由導通的開關126、128和S1B 傳送給積分電容Ci1 。
另外，數位/類比轉換器106根據前一轉換週期中通道1的1位元之數位信號產生一回授信號111給積分器150。時脈週期T2的階段S2期間，信號PH2為高電位，比較器104將積分器150的輸出與第二參考信號進行比較。通道1的1位元之數位信號係由比較器104產生且由多工器108栓鎖。數位濾波器F1 接收此1位元之數位信號。
通道2在時脈週期T2的期間被選取。通道2的操作順序類似於通道1的操作順序。根據信號PH2 在時脈週期T2 的階段S2 期間為高電位，開關S2A 、122和124導通，且開關126和128斷開。通道2的類比信號(例如，一類比電壓信號V2 )可被傳送給採樣電容120，並進行採樣。在時脈週期T3 的階段S1 期間，根據信號PH1 的高電位，開關122和124斷開，而開關126和128導通。由於開關S1B 在時脈週期T2 的階段S1 之後斷開，且開關S2B 在時脈週期T2 的階段S2 和時脈週期T3 的階段S1 期間導通，因此儲存在採樣電容120的電荷在時脈週期T3 的階段S1 期間可被傳送給積分電容Ci2 。接著，在時脈週期T3 的階段S2 期間，比較器104開始工作，並產生通道2的1位元之數位信號給多工器108。數位濾波器F2 可接收此1位元之數位信號。
同理，通道3在時脈週期T3 的期間被選取，並在時脈週期T4 的階段S2 期間產生一1位元之數位信號。通道4在時脈週期T4 的期間被選取，並在時脈週期T5 的階段S2期間產生一1位元之數位信號。如果有多個輸入通道，在連續的時脈週期期間可依次選取這些輸入通道。因此，多個輸入通道的類比信號可依次且週期性地的被轉換成數位信號。例如，如果有四個輸入通道，至少需要四個時脈週期(例如，T1 、 T2 、T3 和T4 )來完成所有輸入通道的一個轉換週期。在每個轉換週期期間，數位濾波器(例如，F1 、F2 、F3 或F4 )接收與輸入通道(例如，通道1、通道2、通道3或通道4)相對應的1位元之數位信號。接著，下一個轉換週期從時脈週期T5 開始。同樣，每個輸入通道被依次選取，並依次對每個類比信號進行採樣。因此，在多個轉換週期期間，每個數位濾波器累積相對應輸入通道的1位元之數位信號，並以預定速率(例如，耐奎斯特頻率Fs)，對每個輸入通道進行抽取且產生多位元之數位輸出信號。
在一實施例中，假設過採樣比為OSR，則一個轉換週期所需的時間即為N*OSR個時脈，其中N表示輸入通道的總數目。有利的是，在一實施例中，在一個轉換週期內，分別依次對各個輸入通道的類比信號進行採樣、並將其轉換成1位元之數位信號。因此，可同步在多個轉換週期內擷取多個輸入通道的多位元之數位輸出信號。因此，在一實施例中，多通道類比/數位轉換器100的效率得到改善且其能耗降低。
另外，為了加速轉換，可透過增加具有輔助控制時脈信號(例如，PH1 和PH2 )的另一開關陣列(例如，類似於開關122、124、126和128)和一採樣電容(例如，類似於採樣電容120)來採用雙重採樣技術。在這種架構中，類比/數位轉換器的轉換速度可增加一倍，且靜態之能量損耗並不會隨之增加。其它採樣技術，例如，三重採樣技術也可用來加速類比/數位轉換器100的轉換。
圖3所示為根據本發明一實施例的類比/數位轉換器(例如，多通道類比/數位轉換器100)之操作流程300。圖3結合圖1進行描述。在系統時脈信號SCLK 的一個時脈週期內， 多通道類比/數位轉換器100選取一個輸入通道(例如，通道1、通道2、通道3或通道4)來接收類比信號。在步驟310中，在一開關陣列的控制之下，在上述時脈週期內，採樣電路130對所選輸入通道的類比信號進行採樣。在步驟320中，在相對應開關(例如，S1B 、S2B 、S3B 或S4B )的控制之下，採樣電容120上的電荷可被傳送給對應的積分電容(例如，Ci1 、Ci2 、Ci3 或Ci4 )。積分器150對採樣的類比信號和回授信號111之重疊部分進行積分。在轉換週期開始之前，積分電容可任意被分配給輸入通道。有利地是，輸入通道和積分電容的隨機分配可減少由積分電容的不匹配所引起的不同通道之間的不匹配。
在步驟330中，一比較器(例如，比較器104)可根據積分結果產生一1位元之數位信號。更具體而言，比較器104將一積分器輸出與一參考信號(例如，電壓值為零)進行比較，進而產生1位元之數位信號，並將其傳送給多工器108。積分器輸出係根據相對應積分電容所儲存之電荷以及根據採樣的類比信號和回授信號111之一積分結果而產生。在步驟340中，多工器108輸出1位元之數位信號給數位/類比轉換器106和相對應的數位濾波器(例如，F1 、F2 、F3 或F4 )。因此，回授信號111可用以表示1位元之數位信號。在步驟350中，相對應的數位濾波器可根據1位元之數位信號產生多位元之數位輸出信號。更具體而言，相對應的數位濾波器可累積相對應輸入通道在多個轉換週期期間的1位元之數位信號，並產生此多位元之數位輸出信號。
有利地是，在步驟310中，多個輸入通道可依次被選取，且相對應的類比信號可被採樣。同理，其它輸入通道的類比 信號可依次經由步驟310至340轉換成數位輸出信號。有利地是，可避免因同步採樣而在多輸入通道中使用傳統之採樣/保持模組，進而可降低電路的成本。
圖4所示為根據本發明一實施例的電子系統400方塊圖。在一實施例中，電子系統400採用上述的多通道類比/數位轉換器100。多通道類比/數位轉換器100具有多個輸入通道(例如，通道1、通道2、通道3、…、通道N)，以分別接收來自多個裝置(例如，裝置402、404、406、408)，的類比信號，並分別將這些類比信號轉換成數位輸出信號(例如，輸出1、輸出2、輸出3、…、輸出N)。這些數位輸出信號可由各種不同接收器(例如，接收器422、424、426、428)接收。多通道類比/數位轉換器100包括一調變器110，用以將類比信號轉換成1位元之數位信號，以及多個數位濾波器(例如，F1 、F2 、F3 和F4 )，用以根據1位元之數位信號產生多位元之數位輸出信號。裝置402、404、406、408可為用以產生類比信號之各種類型裝置，如音頻系統、視頻系統等。接收器422、424、426、428可為接收數位信號的各種裝置。例如，多通道類比/數位轉換器100可將表示電池電壓的類比電壓監測信號轉換成數位信號。電池管理系統可接收數位信號，並控制此電池。
因此，在一實施例中，用以將一類比信號轉換成一數位信號的類比/數位轉換器(例如，多通道類比/數位轉換器100)可包括多個輸入通道(例如，通道1、通道2、通道3、通道4等)、與多個輸入通道耦接之一採樣電路130、與採樣電路130耦接之一積分器150、以及與積分器150耦接之一回授電路。多個輸入通道在其相對應開關導通時接收一類比 信號。採樣電路130包括一能量儲存單元120，以對來自所選輸入通道的類比信號進行採樣，以及一用以控制能量儲存單元120之開關陣列。積分器150包括多個並聯耦接之電容(例如，積分電容)以及與採樣電路130耦接之一誤差放大器102。這些積分電容分別耦接至相對應的開關。當相對應的開關導通時，其中一個積分電容儲存採樣電容120上的電荷。
回授電路包括一與積分器150耦接之比較器104、與比較器104耦接之一多工器108、以及與採樣電路130耦接之一數位/類比轉換器106。比較器104將積分器150的輸出與一參考信號(例如，零伏)進行比較，並根據比較結果產生一比較器輸出信號。多工器108根據比較器輸出信號提供數位信號。數位/類比轉換器106根據數位信號產生一回授信號111。多通道類比/數位轉換器100還包括用以提供多位元之數位輸出信號的輸出通道。
有利地是，多通道類比/數位轉換器100以同步和交錯模式對多個輸入通道進行類比/數位轉換。在一實施例中，無需使用多個採樣/保持模組或多個類比/數位轉換器對多個輸入通道的類比信號進行轉換。因此，可降低電路的成本並提升電路效率。另外，也可以減少/避免多個類比/數位轉換器之間的不匹配。
當積分器150只包括一個積分電容及一與此積分電容串聯的開關，且只包括一個輸入通道和一個數位濾波器時，上述實施例也可應用在單通道類比/數位轉換器中。
上文具體實施模式和附圖僅為本發明之常用實施例。顯然，在不脫離後附申請專利範圍所界定的本發明精神和保護 範圍的前提下可以有各種增補、修改和替換。本領域技術人員應該理解，本發明在實際應用中可根據具體的環境和工作要求在不背離發明準則的前提下在形式、架構、佈局、比例、材料、元素、組件及其它方面有所變化。因此，在此披露之實施例僅用於說明而非限制，本發明之範圍由後附申請專利範圍及其合法等同物界定，而不限於此前之描述。
100‧‧‧多通道類比/數位轉換器
102‧‧‧誤差放大器
104‧‧‧比較器
106‧‧‧數位/類比轉換器
108‧‧‧多工器
110‧‧‧調變器
111‧‧‧回授信號
120‧‧‧能量儲存單元/採樣電容
122、124、126、128‧‧‧開關
130‧‧‧採樣電路
150‧‧‧積分器
300‧‧‧操作流程
310、320、330、340、350‧‧‧步驟
400‧‧‧電子系統
402、404、406、408‧‧‧裝置
422、424、426、428‧‧‧接收器
以下結合附圖和具體實施例對本發明的技術方法進行詳細的描述，以使本發明的特徵和優點更為明顯。其中：圖1所示為根據本發明一實施例之類比/數位轉換器方塊圖。
圖2所示為多通道類比/數位轉換器工作時的系統時脈信號SCLK 、開關S1A 、S2A 、S3A 、S4A 、S1B 、S2B 、S3B 和S4B 的狀態，以及信號PH2 和信號PH1 的波形。
圖3所示為根據本發明一實施例的類比/數位轉換器之操作流程。
圖4所示為根據本發明一實施例的電子系統方塊圖。
100‧‧‧多通道類比/數位轉換器
102‧‧‧誤差放大器
104‧‧‧比較器
106‧‧‧數位/類比轉換器
108‧‧‧多工器
110‧‧‧調變器
111‧‧‧回授信號
120‧‧‧能量儲存單元/採樣電容
122、124、126、128‧‧‧開關
130‧‧‧採樣電路
150‧‧‧積分器

Claims (18)

  1. 一種類比/數位轉換器，包括：複數個輸入通道，其係耦接至與之相對應的可由一系統時脈信號控制的一開關，接收相對應的一類比信號；一採樣電路，其係耦接至該複數個輸入通道，對該類比信號進行採樣並提供一採樣類比信號；一積分器，其係耦接至該採樣電路，接收該採樣類比信號和一回授信號並對該採樣類比信號和該回授信號之一重疊部分進行積分；以及一回授電路，其係耦接至該積分器，根據該積分器的一輸出產生一數位信號並將表示該數位信號的該回授信號傳送給該積分器；其中，該積分器包括一積分電容，該積分電容與一開關串聯耦接，並且該複數個輸入通道與該積分電容隨機分配。
  2. 如申請專利範圍第1項的類比/數位轉換器，其中，該採樣電路包括耦接至該輸入通道之一能量儲存單元以及耦接至該能量儲存單元之一開關陣列，其中該能量儲存單元係儲存來自該輸入通道的一電荷，該開關陣列係控制該能量儲存單元。
  3. 如申請專利範圍第2項的類比/數位轉換器，其中，當該開關導通時，該積分電容儲存來自該能量儲存單元的該電荷。
  4. 如申請專利範圍第1項的類比/數位轉換器，其中，該積分器包括耦接至該採樣電路之一誤差放大器，比 較一參考信號以及該回授信號和該採樣類比信號之重疊部分並產生一誤差信號。
  5. 如申請專利範圍第1項的類比/數位轉換器，其中，該回授電路包括耦接至該積分器之一比較器，比較該積分器的該輸出以及一參考信號，並根據一比較結果產生一比較器輸出信號。
  6. 如申請專利範圍第5項的類比/數位轉換器，其中，該回授電路包括耦接至該比較器之一多工器，根據該比較器輸出信號產生該數位信號。
  7. 如申請專利範圍第1項的類比/數位轉換器，其中，該回授電路包括耦接至該積分器之一數位/類比轉換器，產生該回授信號。
  8. 如申請專利範圍第1項的類比/數位轉換器，進一步包括：一濾波器，其係耦接至該回授電路，對該數位信號進行降頻。
  9. 一種信號轉換方法，包括：利用一採樣電路對一類比信號進行採樣並提供一採樣的類比信號；在一開關的控制下，將該採樣電路上的一電荷傳送給一積分電容；藉以複數個輸入通道接收該類比信號；對該採樣的類比信號和一回授信號之一重疊部分進行積分； 根據該重疊部分的一積分結果產生一第一數位信號；產生表示該第一數位信號的該回授信號；以及根據該第一數位信號產生一多位元數位信號。
  10. 如申請專利範圍第9項的信號轉換方法，該積分步驟包括：將一參考信號與該回授信號和該採樣的類比信號之該重疊部分進行比較；以及根據該參考信號和該重疊部分的一差值，產生一誤差信號。
  11. 如申請專利範圍第9項的信號轉換方法，該產生該第一數位信號的步驟包括：根據該積分電容以前所儲存的該電荷和該重疊部分之該積分結果產生一積分器輸出；將該積分器輸出與一參考信號進行比較；以及根據一比較結果產生該第一數位信號。
  12. 一種將多個類比信號轉換成多個數位輸出信號的類比/數位轉換器，包括：多個輸入通道，接收該多個類比信號；一採樣電路，其係耦接至該多個輸入通道，對來自該多個輸入通道中之一所選輸入通道的相對應之一類比信號進行採樣並提供一採樣的類比信號；一積分器，其係耦接至該採樣電路，接收該採樣的類比信號和一回授信號並對該採樣的類比信號和該回授信號之一重疊部分進行積分； 一回授電路，其係耦接至該積分器，根據該積分器的一輸出產生一數位信號並將表示該數位信號的該回授信號傳送給該積分器；以及多個耦接至該回授電路之輸出通道，產生該多個數位輸出信號。
  13. 如申請專利範圍第12項的類比/數位轉換器，其中，該多個輸入通道耦接至多個開關。
  14. 如申請專利範圍第12項的類比/數位轉換器，其中，該採樣電路包括與該多個輸入通道耦接之一能量儲存單元以及與該能量儲存單元耦接之一開關陣列，其中該能量儲存單元儲存來自該所選輸入通道的一電荷，該開關陣列控制該能量儲存單元。
  15. 如申請專利範圍第12項的類比/數位轉換器，其中，該積分器包括並聯耦接之多個電容，其中，該多個電容分別耦接至多個開關，且當一相對應之開關導通時，該多個電容中相對應的一電容則儲存來自一能量儲存單元的電荷。
  16. 如申請專利範圍第12項的類比/數位轉換器，其中，該回授電路包括耦接至該積分器之一比較器，其係將該積分器的該輸出與一參考信號進行比較，並根據一比較結果產生一比較器輸出信號。
  17. 如申請專利範圍第16項的類比/數位轉換器，其中，該回授電路包括耦接至該比較器之一多工器，其係根據該比較器輸出信號產生該數位信號。
  18. 如申請專利範圍第12項的類比/數位轉換器，其中，該回授電路包括耦接至該積分器之一數位/類比轉換器，產生該回授信號。
TW098103609A 2008-02-06 2009-02-05 類比/數位轉換器及其信號轉換方法 TWI461002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6374408P 2008-02-06 2008-02-06
US12/317,939 US7796069B2 (en) 2008-02-06 2008-12-31 Analog to digital converters

Publications (2)

Publication Number Publication Date
TW200935761A TW200935761A (en) 2009-08-16
TWI461002B true TWI461002B (zh) 2014-11-11

Family

ID=40931144

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098103609A TWI461002B (zh) 2008-02-06 2009-02-05 類比/數位轉換器及其信號轉換方法

Country Status (4)

Country Link
US (1) US7796069B2 (zh)
JP (1) JP2009189004A (zh)
CN (1) CN101505152B (zh)
TW (1) TWI461002B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044837B2 (en) * 2007-03-26 2011-10-25 Freescale Semiconductor, Inc. Analogue to digital converters
US8193959B2 (en) * 2008-02-06 2012-06-05 O2Micro, Inc. Analog to digital converters
WO2011089859A1 (ja) * 2010-01-20 2011-07-28 パナソニック株式会社 Δσａｄｃ
TWI395411B (zh) * 2010-02-12 2013-05-01 Novatek Microelectronics Corp 多通道類比數位轉換電路與其類比數位轉換方法
JP2011259191A (ja) * 2010-06-09 2011-12-22 Asahi Kasei Electronics Co Ltd Δς変調器
CN102404007B (zh) * 2010-09-13 2014-04-23 凹凸电子（武汉）有限公司 模数转换器及模数转换方法
US8294607B2 (en) * 2010-10-29 2012-10-23 General Electric Company Multichannel digitizer and method of digitizing
KR101758310B1 (ko) * 2011-01-11 2017-07-27 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
US8643522B2 (en) * 2011-06-07 2014-02-04 Microchip Technology Incorporated Multichannel analog to digital converter apparatus and method for using
US9136857B2 (en) * 2012-07-02 2015-09-15 Ifineon Technologies Ag ADC with sample and hold
CN103713695B (zh) * 2012-09-29 2017-03-08 英业达科技有限公司 服务器
JP5900536B2 (ja) 2013-09-30 2016-04-06 株式会社デンソー センサ信号検出装置
JP6097211B2 (ja) * 2013-12-25 2017-03-15 アズビル株式会社 多入力積分回路
US9236878B2 (en) 2014-02-14 2016-01-12 Infineon Technologies Ag Analog-to-digital conversion
US20150256151A1 (en) * 2014-03-06 2015-09-10 Texas Instruments Incorporated Method and apparatus to reduce noise in ct data acquisition systems
US9276604B2 (en) * 2014-06-16 2016-03-01 Infineon Technologies Ag Feed forward double-sampling modulator
CN104242941A (zh) * 2014-09-29 2014-12-24 清华大学 基于数模转换器共享的两路时间交织逐次逼近模数转换器
JP6383272B2 (ja) * 2014-12-05 2018-08-29 アズビル株式会社 多入力積分回路、多入力δς変調器、およびａ／ｄ変換器
US9509325B1 (en) * 2015-05-07 2016-11-29 Texas Instruments Incorporated Diagnostic monitoring for analog-to-digital converters
KR20170010515A (ko) * 2015-07-20 2017-02-01 삼성전자주식회사 적분기 및 sar adc를 포함하는 반도체 장치
TWI590591B (zh) * 2016-02-25 2017-07-01 昇佳電子股份有限公司 類比數位轉換裝置
JP6753330B2 (ja) 2017-02-15 2020-09-09 株式会社デンソー Δς変調器、δσａ／ｄ変換器およびインクリメンタルδσａ／ｄ変換器
CN107495958A (zh) * 2017-08-15 2017-12-22 上海市奉贤区中心医院 一种颈部神经信号记录方法
CN107907866B (zh) * 2017-12-15 2020-02-18 深圳先进技术研究院 一种用于阵列雷达信号数字化的电路、方法及装置
CN108181435B (zh) * 2018-01-29 2024-05-31 天津同阳科技发展有限公司 空气质量检测设备
US10305507B1 (en) * 2018-03-20 2019-05-28 Texas Instruments Incorporated First-order sigma-delta analog-to-digital converter
US10355709B1 (en) * 2018-08-24 2019-07-16 Analog Devices, Inc. Multiplexed sigma-delta analog-to-digital converter
CN111787249B (zh) * 2020-07-15 2024-01-09 江苏尚飞光电科技股份有限公司 一种32通道电荷采集读出电路及其控制方法
CN112969042B (zh) * 2021-03-01 2022-12-06 锐芯微电子股份有限公司 运算电路和图像传感器的读出电路
CN112968703B (zh) * 2021-05-18 2021-10-12 北京思凌科半导体技术有限公司 模数转换器的控制电路及电子设备
CN117579074B (zh) * 2023-11-15 2024-08-06 珠海科创储能科技有限公司 信号采样电路、信号采样方法、装置以及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956517B1 (en) * 2004-06-12 2005-10-18 L-3 Integrated Systems Company Systems and methods for multi-channel analog to digital conversion
US7064100B2 (en) * 2001-12-04 2006-06-20 Henkel Komanditgesellschaft Auf Aktien (Henkel Kgaa) Method for producing bleach activator granules
TW200633378A (en) * 2004-11-01 2006-09-16 Broadcom Corp A method and system for frequency feedback adjustment in digital receivers
TW200635237A (en) * 2005-03-25 2006-10-01 Himax Tech Inc Analog-to-digital converter
US7142606B2 (en) * 2002-09-27 2006-11-28 Freescale Semiconductor, Inc. Method and apparatus for shared processing a plurality of signals
US7265705B1 (en) * 2006-08-10 2007-09-04 National Semiconductor Corporation Opamp and capacitor sharing scheme for low-power pipeline ADC

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1011012B (zh) * 1987-06-25 1990-12-26 哈尔滨电工学院 数字反馈式两次采样高精度模-数转换器
JPH01137831A (ja) * 1987-11-25 1989-05-30 Mitsubishi Electric Corp アナログーデジタル変換器
US5208597A (en) 1988-10-13 1993-05-04 Crystal Semiconductor Compensated capacitors for switched capacitor input of an analog-to-digital converter
US5150120A (en) 1991-01-03 1992-09-22 Harris Corp. Multiplexed sigma-delta A/D converter
US5248971A (en) * 1992-05-19 1993-09-28 Mandl William J Method and apparatus for multiplexed oversampled analog to digital modulation
US5351050A (en) 1992-11-03 1994-09-27 Crystal Semiconductor Corporation Detent switching of summing node capacitors of a delta-sigma modulator
JPH07249989A (ja) * 1994-03-11 1995-09-26 Yamaha Corp アナログ／ディジタル変換器
US6518903B1 (en) * 2000-01-06 2003-02-11 International Business Machines Corporation Analog-to-digital converter
CN1252934C (zh) * 2000-12-20 2006-04-19 北京和利时系统工程股份有限公司 一种模数转换电路
JP2007295197A (ja) * 2006-04-24 2007-11-08 Matsushita Electric Ind Co Ltd Δς変調器及びａ／ｄ変換器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064100B2 (en) * 2001-12-04 2006-06-20 Henkel Komanditgesellschaft Auf Aktien (Henkel Kgaa) Method for producing bleach activator granules
US7142606B2 (en) * 2002-09-27 2006-11-28 Freescale Semiconductor, Inc. Method and apparatus for shared processing a plurality of signals
US6956517B1 (en) * 2004-06-12 2005-10-18 L-3 Integrated Systems Company Systems and methods for multi-channel analog to digital conversion
TW200633378A (en) * 2004-11-01 2006-09-16 Broadcom Corp A method and system for frequency feedback adjustment in digital receivers
TW200635237A (en) * 2005-03-25 2006-10-01 Himax Tech Inc Analog-to-digital converter
US7265705B1 (en) * 2006-08-10 2007-09-04 National Semiconductor Corporation Opamp and capacitor sharing scheme for low-power pipeline ADC

Also Published As

Publication number Publication date
JP2009189004A (ja) 2009-08-20
US20090195423A1 (en) 2009-08-06
CN101505152A (zh) 2009-08-12
TW200935761A (en) 2009-08-16
US7796069B2 (en) 2010-09-14
CN101505152B (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
TWI461002B (zh) 類比/數位轉換器及其信號轉換方法
TWI496421B (zh) 類比／數位轉換器
US8193959B2 (en) Analog to digital converters
JP4774159B2 (ja) アナログ−デジタル変換用積分及び折返し回路
CN100471068C (zh) 高精度模拟/数字转换器
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US8017901B2 (en) Photodetector
US20100103014A1 (en) Multi-Level Feed-Back Digital-To-Analog Converter Using A Chopper Voltage Reference For A Switched Capacitor Sigma-Delta Analog-To-Digital Converter
US6140950A (en) Delta-sigma modulator with improved full-scale accuracy
TWI496422B (zh) 差量調變裝置
US9124290B2 (en) Method and apparatus for separating the reference current from the input signal in sigma-delta converter
US20050275580A1 (en) Double-sampled integrator system and method thereof
CN113922822A (zh) 模数转换装置及电池管理系统
US7348916B2 (en) Pipeline A/D converter and method of pipeline A/D conversion
EP2088677B1 (en) Analog to digital converters
US8736309B2 (en) Non-overlapping clock generator circuit and method
US4524346A (en) Circuit arrangement for converting an analog AC voltage signal to a digital signal
CN111181567B (zh) Δς调制器、δς调制型a/d转换器以及增量式δς调制型a/d转换器
CN101350622A (zh) 一种dem算法的量化器电路及实现方法
CN103618553A (zh) 一种经改良的完全精确的三角积分调制器
JP2004165905A (ja) 半導体集積回路
KR101471611B1 (ko) 레퍼런스 전압 변동 방지 기법을 적용한 다채널 ｓａｒ 타입 ａｄｃ 장치 및 방법
US20240106448A1 (en) Data-dependent glitch and inter-symbol interference minimization in switched-capacitor circuits
US20230299787A1 (en) Delta-sigma modulator
JP5585465B2 (ja) アナログデジタル変換器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees