CN103713695B - 服务器 - Google Patents

服务器 Download PDF

Info

Publication number
CN103713695B
CN103713695B CN201210371437.7A CN201210371437A CN103713695B CN 103713695 B CN103713695 B CN 103713695B CN 201210371437 A CN201210371437 A CN 201210371437A CN 103713695 B CN103713695 B CN 103713695B
Authority
CN
China
Prior art keywords
signal
slot
unit
receive
impulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210371437.7A
Other languages
English (en)
Other versions
CN103713695A (zh
Inventor
孙彦龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haining Economic Development Industrial Park Development and Construction Co., Ltd
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201210371437.7A priority Critical patent/CN103713695B/zh
Publication of CN103713695A publication Critical patent/CN103713695A/zh
Application granted granted Critical
Publication of CN103713695B publication Critical patent/CN103713695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种服务器,包括主机板、配置于主机板上的第一插槽以及扩充卡。扩充卡包括多个第二插槽与脉冲产生单元。所述多个第二插槽适于分别插设扩充元件。脉冲产生单元耦接所述第一插槽与多个第二插槽,用以接收来自于第一插槽的第一数据信号与系统脉冲信号,并依据第一数据信号与系统脉冲信号,产生多个操作脉冲信号及分别对应于所述多个操作脉冲信号的多个第二数据信号,且将所述多个操作脉冲信号及所述多个第二数据信号分别提供给所述多个第二插槽,其中所述多个脉冲信号分别具有不重叠的时钟脉冲。

Description

服务器
技术领域
本发明涉及一种服务器,特别是一种具有一转多功能的扩充卡的服务器。
背景技术
在电脑系统或服务器体积愈来愈小,然而所需功能却愈来愈多的情况下,要如何在有限的空间中,实现最多的功能,就是各个厂商所要突破的挑战。在目前的技术来说,利用扩充卡(Riser Card)来节省空间,并且扩充电脑系统或服务器的功能,就是一个可以考虑的选择。
一般来说,由于当时对于功能扩充的需求没有那么多,且当时对主机板上的元件集成度的要求也没有那么高,因此扩充卡的设计上都为一转一的功能。但是,随着电子产业的快速发展,对于主机板上的元件集成度的要求越来越高,为了扩充主机板的使用功能,需要配置多个扩充卡以进行功能扩充。然而,由于电脑系统或服务器的空间有限,仍无法同时配置多个扩充卡来进行功能,因此扩充卡仍有改善的空间。
发明内容
本发明所要解决的技术问题是提供一种服务器,以提供一转多功能的扩充卡,以减少主机板的电路元件的使用成本,并增加使用的便利性。
为了实现上述目的,本发明提供了一种服务器,包括一主机板、配置于该主机板上的一第一插槽以及一扩充卡,其中,该扩充卡包括:
多个第二插槽,适于分别插设一扩充元件;以及
一脉冲产生单元,耦接该第一插槽与该多个第二插槽,用以接收来自于该第一插槽的一第一数据信号与一系统脉冲信号,并依据该第一数据信号与该系统脉冲信号,产生多个操作脉冲信号及分别对应于该多个操作脉冲信号的多个第二数据信号,且将该多个操作脉冲信号及该多个第二数据信号分别提供给该多个第二插槽,其中该多个操作脉冲信号分别具有不重叠的时钟脉冲。
上述的服务器,其中,该脉冲产生单元包括:
一锁相回路单元,用以接收一参考脉冲信号与一控制信号,并依据该控制信号,对该参考脉冲信号进行处理,以产生一锁相信号;
一第一缓冲单元,用以接收该参考脉冲信号,以产生一缓冲信号;
一选择单元,耦接该锁相回路单元与该第一缓冲单元,用以接收该锁相信号、该缓冲信号与该控制信号,并依据该控制信号,而选择输出该锁相信号或该缓冲信号;
一脉冲分配单元,耦接该选择单元,用以接收该锁相信号或该缓冲信号,并将该锁相信号或该缓冲信号进行分配,以产生该多个操作脉冲信号及该多个第二数据信号;
多个第二缓冲单元,耦接该脉冲分配单元,用以分别接收该多个操作脉冲信号及该多个第二数据信号,并对该多个操作脉冲信号及该多个第二数据信号缓冲后输出;以及
一控制单元,耦接该锁相回路单元、该选择单元与该脉冲分配单元,用以接收该数据信号与该系统脉冲信号,以产生该控制信号。
上述的服务器,其中,该多个第二缓冲单元的数量对应该多个第二插槽的数量。
上述的服务器,其中,该脉冲产生单元通过一系统管理汇流排接收该第一数据信号与该系统脉冲信号。
上述的服务器,其中,该多个第二插槽为具有周边装置连接快速(PeripheralComponent Interconnection Express,PCIE)通信协定的插槽。
本发明的技术效果在于:
本发明通过其所配置的扩充卡依据来自第一插槽的第一数据信号与系统脉冲信号,产生对应第二插槽的数量的操作脉冲信号及分别对应所述操作脉冲的第二数据信号,以分别提供给所述的第二插槽,且所述的操作脉冲分别具有不同的时钟脉冲。如此一来,服务器具备一转多功能的扩充卡,可有效减少主机板的电路元件的使用成本,并增加使用的便利性。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为本发明的服务器的框图;
图2为本发明的脉冲产生单元的详细电路示意图。
其中,附图标记
100 服务器
110 主机板
111 第一插槽
120 扩充卡
121、122 第二插槽
130 脉冲产生单元
210 锁相回路单元
220 第一缓冲单元
230 选择单元
240 脉冲分配单元
251、252 第二缓冲单元
260 控制单元
CS 控制信号
DAT 第一数据信号
DAT1、DAT2 第二数据信号
CLK 系统脉冲信号
CLK1、CLK2 操作脉冲信号
S1 参考脉冲信号
S2 锁相信号
S3 缓冲信号
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
以下所列举的各实施例中,将以相同的标号代表相同或相似的元件。
请参考图1所示,其为本发明的服务器的示意图。服务器100包括主机板(Motherboard)110,配置于主机板110上的第一插槽111与扩充卡120。扩充卡120耦接于主机板110,例如透过扩充卡120上所设置的金手指插设于主机板110的第一插槽111上,以增加主机板的使用功能。
扩充卡120包括多个第二插槽121、122与脉冲产生单元130。第二插槽121、122分别适于插设一扩充元件。其中,所述第二插槽121、122例如为具有周边装置连接快速(Peripheral Component Interconnection Express,PCIE)通信协定的插槽,以便插设具有对应的具有周边装置连接快速通信协定的扩充元件,以减少主机板110的电路元件的使用成本,并增加主机板110的使用功能。
脉冲产生单元130耦接第一插槽111与第二插槽121、122。脉冲产生单元130用以从接收来自于第一插槽111的第一数据信号DAT与系统脉冲信号CLK,并依据第一数据信号DAT与系统脉冲信号CLK,产生操作脉冲信号CLK1、CLK2及分别对应操作脉冲信号CLK1、CLK2的第二数据信号DAT1、DAT2,且将操作脉冲信号CLK1、CLK2及第二数据信号DAT1、DAT2分别提供给第二插槽121、122。其中,操作脉冲信号CLK1、CLK2分别具有不重叠的时钟脉冲。在本实施例中,脉冲产生单元130例如透过系统管理汇流排(System ManagementBus,SMBus)与第一插槽110耦接,以接收来自于第一插槽的第一数据信号DAT与系统脉冲信号CLK。
本实施例通过脉冲产生单元130对所接收到的一组第一数据信号DAT与系统脉冲信号CLK进行相应的处理后,以产生2组时钟脉冲不互相重叠的时钟脉冲的操作脉冲信号CLK1与CLK2,以及分别对应操作脉冲CLK1与CLK2的第二数据信号DAT1与DAT2。并且,操作脉冲信号CLK1与CLK2及第二数据信号DAT1与DAT2再输出给第二插槽121与122,使得插设于第二插槽121与122的扩充元件可以获得其所需的操作脉冲信号及第二数据信号,以进行相应的运作。如此一来,扩充卡120便具有一转多的功能。
在所述实施例中,第二插槽的数量仅绘出2个,即第二插槽121与122。但本发明不限于此,第二插槽的数量可依使用者视需求,将第二插槽的数量调整为3个或3个以上。并且,当第二插槽的数量调整为3个或3个以上时,脉冲产生单元130产生的操作脉冲信号及第二数据信号的数量也会对应第二插槽的数量。举例来说,当第二插槽的数量为3个时,脉冲产生单元130也会产生3个操作脉冲信号及对应此3个操作脉冲信号的3个第二数据信号,以分别提供给这3个第二插槽。其余则类推。
请参考图2所示,其为本发明的脉冲产生单元的详细示意图。脉冲产生单元130包括锁相回路单元210、第一缓冲单元220、选择单元230、脉冲分配单元240、第二缓冲单元251、252与控制单元260。
锁相回路单元210,用以接收参考脉冲信号S1与控制信号CS,并依据控制信号CS,对参考脉冲信号S1进行处理,以产生锁相信号S2。其中,所述参考脉冲信号S1例如为一对差动脉冲信号。
在本实施例中,锁相回路单元210用以对参考脉冲信号S1进行处理,例如对参考脉冲信号S1进行频率及相位的处理,以产生对应的锁相信号S2。举例来说,当控制信号CS例如为高逻辑准位时,锁相回路单元210例如以高频宽锁相回路模式对参考脉冲信号S1进行频率及相位的处理,以产生对应的锁相信号S2。当控制信号CS例如为低逻辑准位,锁相回路单元210例如以低频宽锁相回路模式对参考脉冲信号S1进行频率及相位的处理,以产生对应的锁相信号S2。
第一缓冲单元220用以接收参考脉冲信号S1,以产生缓冲信号S3。也就是说,第一缓冲单元220将参考脉冲信号S1进行缓冲后,以产生对应的缓冲信号S3。其中,第一缓冲单元220例如为运作放大器(Operation Amplifier,OPA)。
选择单元230耦接锁相回路单元210与第一缓冲单元220,用以接收锁相信号S2、缓冲信号S3与控制信号CS,并依据控制信号CS,而选择输出锁相信号S2或缓冲信号S3。举例来说,当控制信号CS为高逻辑准位,选择单元230例如选择输出锁相信号S2。当控制信号为低逻辑准位,选择单元230例如选择输出缓冲信号S3。在本实施例中,选择单元230例如为多工器(Multiplexer)。
脉冲分配单元240耦接选择单元230,用以接收锁相信号S2或缓冲信号S3,并将锁相信号S2或缓冲信号S3进行分配,以产生操作脉冲信号CLK1与CLK2及分别对应操作脉冲信号CLK1与CLK2的第二数据信号DAT1与DAT2。也就是说,脉冲分配单元240会将所接收到的锁相信号S2或缓冲信号S3进行处理,并将处理的结果作为操作脉冲信号CLK1与CLK2及第二数据信号DAT1与DAT2,亦即将一组锁相信号S2或缓冲信号S3转换成两组操作脉冲信号CLK1与CLK2及第二数据信号DAT1与DAT2输出。
第二缓冲单元251、252耦接脉冲分配单元240,用以分别接收操作脉冲信号CLK1与CLK2及第二数据信号DAT1与DAT2,并对操作脉冲信号CLK1与CLK2及第二数据信号DAT1与DAT2缓冲后,再输出给第二插槽121与122,使得插设于第二插槽121与122上的扩充元件可以取得对应的操作脉冲信号及第二数据信号,以进行相应的操作。其中第二缓冲单元251、252例如为运算放大器。
在本实施例中,第二缓冲单元的数量对应第二插槽的数量。也就是说,当第二插槽的数量为2个(即第二插槽121、122)时,第二缓冲单元的数量也为2个(即第二缓冲单元251、252)。当第二插槽的数量为3个或3个以上时,第二缓冲单元的数量亦调整为3个或3个以上,且第二缓冲单元一对一耦接对应的第二插槽。
控制单元260耦接锁相回路单元210、选择单元230与脉冲分配单元240,用以接收第一数据信号DAT与系统脉冲信号CLK,以产生控制信号CS。在一实施例中,控制单元260例如可以正缘触发的方式,对第一数据信号DAT与系统脉冲信号CLK进行处理,以产生对应逻辑准位的控制信号CS。
举例来说,假设系统脉冲信号CLK由低逻辑准位转换为高逻辑准位,此时控制单元260接收到的第一数据信号DAT为高逻辑准位,则控制单元260会产生高逻辑准位的控制信号CS。假设系统脉冲信号CLK由低逻辑准位转换为高逻辑准位,此时控制单元260接收到的第一数据信号DAT为低逻辑准位,则控制单元260会产生低逻辑准位的控制信号CS。
在另一实施例中,控制单元260例如可以负缘触发的方式,对第一数据信号DAT与系统脉冲信号CLK进行处理,以产生对应逻辑准位的控制信号CS。举例来说,假设系统脉冲信号CLK由高逻辑准位转换为低逻辑准位,此时控制单元260接收到的第一数据信号DAT为高逻辑准位,则控制单元260会产生高逻辑准位的控制信号CS。假设系统脉冲信号CLK由高逻辑准位转换为低逻辑准位,此时控制单元260接收到的第一数据信号DAT为低逻辑准位,则控制单元260会产生低逻辑准位的控制信号CS。
如此一来,通过依据一对的第一数据信号DAT与系统脉冲信号CLK,产生对应第二插槽121与122的数量的操作脉冲信号CLK1与CLK2,使得扩充卡120可具备一转多的功能,以减少主机板100的电路元件的使用成本,并增加使用的便利性。
本发明的实施例的服务器,通过其所配置的扩充卡依据来自第一插槽的第一数据信号与系统脉冲信号,产生对应第二插槽的数量的操作脉冲信号及分别对应所述操作脉冲信号的第二数据信号,以分别提供给所述的第二插槽,且所述的操作脉冲分别具有不同的时钟脉冲。如此一来,服务器具备一转多功能的扩充卡,可有效减少主机板的电路元件的使用成本,并增加使用的便利性。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (4)

1.一种服务器,包括一主机板、配置于该主机板上的一第一插槽以及一扩充卡,其特征在于,该扩充卡包括:
多个第二插槽,适于分别插设一扩充元件;以及
一脉冲产生单元,耦接该第一插槽与该多个第二插槽,用以接收来自于该第一插槽的一第一数据信号与一系统脉冲信号,并依据该第一数据信号与该系统脉冲信号,产生多个操作脉冲信号及分别对应于该多个操作脉冲信号的多个第二数据信号,且将该多个操作脉冲信号及该多个第二数据信号分别提供给该多个第二插槽,其中该多个操作脉冲信号分别具有不重叠的时钟脉冲,
其中,该脉冲产生单元包括:
一锁相回路单元,用以接收一参考脉冲信号与一控制信号,并依据该控制信号,对该参考脉冲信号进行处理,以产生一锁相信号;
一第一缓冲单元,用以接收该参考脉冲信号,以产生一缓冲信号;
一选择单元,耦接该锁相回路单元与该第一缓冲单元,用以接收该锁相信号、该缓冲信号与该控制信号,并依据该控制信号,而选择输出该锁相信号或该缓冲信号;
一脉冲分配单元,耦接该选择单元,用以接收该锁相信号或该缓冲信号,并将该锁相信号或该缓冲信号进行分配,以产生该多个操作脉冲信号及该多个第二数据信号;
多个第二缓冲单元,耦接该脉冲分配单元,用以分别接收该多个操作脉冲信号及该多个第二数据信号,并对该多个操作脉冲信号及该多个第二数据信号缓冲后输出;以及
一控制单元,耦接该锁相回路单元、该选择单元与该脉冲分配单元,用以接收该数据信号与该系统脉冲信号,以产生该控制信号。
2.如权利要求1所述的服务器,其特征在于,该多个第二缓冲单元的数量对应该多个第二插槽的数量。
3.如权利要求1所述的服务器,其特征在于,该脉冲产生单元通过一系统管理汇流排接收该第一数据信号与该系统脉冲信号。
4.如权利要求1所述的服务器,其特征在于,该多个第二插槽为具有周边装置连接快速通信协定的插槽。
CN201210371437.7A 2012-09-29 2012-09-29 服务器 Active CN103713695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210371437.7A CN103713695B (zh) 2012-09-29 2012-09-29 服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210371437.7A CN103713695B (zh) 2012-09-29 2012-09-29 服务器

Publications (2)

Publication Number Publication Date
CN103713695A CN103713695A (zh) 2014-04-09
CN103713695B true CN103713695B (zh) 2017-03-08

Family

ID=50406742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210371437.7A Active CN103713695B (zh) 2012-09-29 2012-09-29 服务器

Country Status (1)

Country Link
CN (1) CN103713695B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1550065A (zh) * 2001-08-31 2004-11-24 �����ɷ� 产生非重叠时脉相位之电路装置
TWM304853U (en) * 2006-06-22 2007-01-11 Cameo Communications Inc PCI-Express multi-mode expansion board and communication device having the same
US7395286B1 (en) * 2004-01-05 2008-07-01 National Semiconductor Corporation Method for generating non-overlapping N-phases of divide-by-N clocks with precise 1/N duty ratio using a shift register
TWM338525U (en) * 2008-01-17 2008-08-11 Inventec Corp Main board circuit and riser card
CN101505152A (zh) * 2008-02-06 2009-08-12 凹凸电子(武汉)有限公司 模数转换器及模数转换的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7650549B2 (en) * 2005-07-01 2010-01-19 Texas Instruments Incorporated Digital design component with scan clock generation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1550065A (zh) * 2001-08-31 2004-11-24 �����ɷ� 产生非重叠时脉相位之电路装置
US7395286B1 (en) * 2004-01-05 2008-07-01 National Semiconductor Corporation Method for generating non-overlapping N-phases of divide-by-N clocks with precise 1/N duty ratio using a shift register
TWM304853U (en) * 2006-06-22 2007-01-11 Cameo Communications Inc PCI-Express multi-mode expansion board and communication device having the same
TWM338525U (en) * 2008-01-17 2008-08-11 Inventec Corp Main board circuit and riser card
CN101505152A (zh) * 2008-02-06 2009-08-12 凹凸电子(武汉)有限公司 模数转换器及模数转换的方法

Also Published As

Publication number Publication date
CN103713695A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
US7945803B2 (en) Clock generation for multiple clock domains
US7198197B2 (en) Method and apparatus for data acquisition
US7934115B2 (en) Deriving clocks in a memory system
US20080092001A1 (en) Method and device for data communication
US7668022B2 (en) Integrated circuit for clock generation for memory devices
US7496779B2 (en) Dynamically synchronizing a processor clock with the leading edge of a bus clock
CN102262523A (zh) 显示卡、多屏幕显示系统、以及多屏幕同步显示方法
US9020053B2 (en) Clocking architectures in high-speed signaling systems
US9760525B2 (en) Sideband signal consolidation fanout using a clock generator chip
CN201878182U (zh) 一种基于fpga的总线型通信系统
US20040236977A1 (en) Method and apparatus for programmable sampling clock edge selection
CN112445740A (zh) 一种数据异步采集方法、系统和设备
CN108429549A (zh) 同源时序自适应方法、装置和芯片
US6845461B1 (en) High-speed bus with embedded clock signals
CN103713695B (zh) 服务器
CN103592594A (zh) 电路测试系统及电路测试方法
US9148155B1 (en) Clock distribution architecture for integrated circuit
CN106487364A (zh) 一种时钟缓冲器电路和集成电路
CN102754407B (zh) 串行接收机及其方法与通信系统
CN101877586A (zh) 计算机时钟电路
CN114839517A (zh) 芯片测试的时钟同步方法、装置、系统和设备
US7965582B2 (en) Circuit and method for recovering clock data in highly integrated semiconductor memory apparatus
TW202127853A (zh) 菊鏈式同步乙太網路時脈回復
CN112540642A (zh) 一种多时钟域处理方法、装置、设备和介质
JP2901657B2 (ja) クロック信号供給装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191213

Address after: Room 207, main office building, No.118 Longxing Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province

Patentee after: Haining Economic Development Industrial Park Development and Construction Co., Ltd

Address before: 201114 Shanghai City Caohejing Export Processing Zone Pu Xing Road No. 789

Co-patentee before: Yingda Co., Ltd.

Patentee before: Yingda Technology Co., Ltd.