TWI455321B - 薄膜電晶體陣列基板、發光面板及其製造方法、以及電子機器 - Google Patents

薄膜電晶體陣列基板、發光面板及其製造方法、以及電子機器 Download PDF

Info

Publication number
TWI455321B
TWI455321B TW099133019A TW99133019A TWI455321B TW I455321 B TWI455321 B TW I455321B TW 099133019 A TW099133019 A TW 099133019A TW 99133019 A TW99133019 A TW 99133019A TW I455321 B TWI455321 B TW I455321B
Authority
TW
Taiwan
Prior art keywords
light
layer
electrode
wiring
substrate
Prior art date
Application number
TW099133019A
Other languages
English (en)
Other versions
TW201143100A (en
Inventor
Toshiaki Higashi
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW201143100A publication Critical patent/TW201143100A/zh
Application granted granted Critical
Publication of TWI455321B publication Critical patent/TWI455321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體陣列基板、發光面板及其製造方法、以及電子機器
本申請案依2009年9月30日提出之日本專利申請案No. 2009-226156而主張優先權，其全部內容以引用方式併入本文。
本發明係關於一種薄膜電晶體陣列基板。
已知近年來，作為行動電話及隨身聽等電子機器之顯示裝置，已應用將有機電致發光元件(以下簡稱為「有機EL元件」)等的發光元件進行二維排列之顯示面板(發光元件型顯示面板)者。特別是應用主動矩陣驅動方式之發光元件型顯示面板與廣泛普及之液晶顯示裝置比較，具有顯示反應速度快、視野角依存性小，並可高亮度高對比化、顯示畫質高精細化等之特長。此外，由於發光元件型顯示面板並非如液晶顯示裝置需要背光及導光板，因此具有可進一步薄型輕量化之特長。
此種顯示面板在謀求畫質之高精細化及大畫面化時，因為來自驅動器之配線長係依具有發光元件之像素的配置位置而不同，所以信號延遲及電壓下降顯著。為了解決此種問題，必須在上述顯示面板中應用低電阻之配線構造。例如在日本特開2009-116206號公報中記載有：在排列有具備有機EL元件之複數個像素的有機EL面板中，藉由使用鋁單體或鋁合金作為電源線之配線材料，以減低配線電阻。
此處，有機EL元件如習知，例如具有在玻璃基板等之一面側依序積層陽極(anode)電極、有機EL層(發光功能層)及陰極(cathode)電極之元件構造。而後，以超過發光臨限值之方式，藉由在陽極電極與陰極電極之間施加電壓，依據在有機EL層內注入之電洞與電子再結合時產生的能量而在有機EL層上放射光(激發光)(參照日本特開2009-116206號公報)。
應用上述之主動矩陣驅動方式的顯示面板，各像素中除了發光元件之外，還需要具備作為切換元件之薄膜電晶體(TFT)等的電路元件。此種電路元件係藉由經過複數次之成膜、圖案化製程，在基板上積層形成導電層及絕緣膜而構成。此時基板要求非常潔淨之狀態。
但是，因為成膜、圖案化製程愈多，愈容易在基板上發生微粒子(微小異物)，所以殘留之微粒子導致陽極電極與陰極電極短路、發生點缺陷而製造良率降低(不良發生率上昇)。亦即，比較液晶元件構造與有機EL元件構造時，因為有機EL元件中之發光功能層遠比液晶元件中之液晶層薄，所以因微粒子而發生點缺陷的機率變高。此外，如上述，在謀求顯示面板之畫質高精細化及大畫面化情況下，微粒子之影響相對變大。
按照實施形態之觀點(aspect)，薄膜電晶體陣列基板具有：基板；薄膜電晶體，其形成於基板上；及配線，其配設於前述基板上。前述配線供施加用於驅動包含前述薄膜電晶體之電路的電壓。前述配線之各個表面的至少一部分係以陽極氧化膜構成。
按照實施形態之另外觀點，發光面板具有：基板；發光元件，其形成於前述基板上；薄膜電晶體，其用於驅動前述發光元件；及配線，其施加用於藉由前述薄膜電晶體而驅動前述發光元件之電壓。前述配線之各個表面的至少一部分係以陽極氧化膜構成。
按照實施形態之又另外觀點，在基板上至少配設有發光元件、及具有用於驅動該發光元件之薄膜電晶體的複數個像素之發光面板的製造方法，其具備以下製程：形成施加用於驅動前述發光元件之電壓的配線；及藉由陽極氧化處理而形成前述配線之各個表面的至少一部分。
本發明之優點在以下之說明中陳述，其部分可由說明內容輕易得知，或是可藉由實施本發明而得知。本發明之優點藉由以下特別指出之手段及組合即可瞭解及獲得。
以下，就實施形態之薄膜電晶體陣列基板、發光面板及其製造方法以及電子機器，顯示實施形態詳細而作說明。首先，就應用實施形態之薄膜電晶體陣列基板的發光面板及其製造方法作說明。此處作為應用實施形態之薄膜電晶體陣列基板的發光面板，顯示排列了具備有機EL元件之複數個像素的顯示面板而作說明。
(發光面板)
第1A圖、第1B圖係顯示應用實施形態之薄膜電晶體陣列基板的顯示面板之例的概略平面圖。第1A圖係顯示顯示面板之第1例的概略平面圖，第1B圖係顯示顯示面板之第2例的概略平面圖。此外，第2圖係顯示第1B圖所示之顯示面板中的像素排列狀態及配線層之配設狀態一例的概略平面圖。
此處，在顯示於第2圖之平面圖中，為了方便說明，僅顯示從顯示面板之一面側(基板之有機EL元件的形成面側)觀看之顯示區域中的各像素之像素電極、及設於劃定各像素(或發光元件)之形成區域的隔壁層之開口部、以及設於顯示區域外之周邊區域的外部連接用端子墊的配置。此外，在第2圖所示之平面圖中，僅顯示各像素之像素電極與各配線層之配置關係，而省略設於發光驅動各像素之有機EL元件(發光元件)用的發光驅動電路(參照後述之第3圖)之電晶體等的顯示。另外，第1A圖、第1B圖、第2圖中為了明瞭像素電極及各配線層、端子墊、隔壁層等之配置及被覆狀態，而權宜地劃影線。
應用實施形態之薄膜電晶體陣列基板的顯示面板(發光面板)10，例如第1A圖、第1B圖、第2圖所示，在玻璃基板等之透明基板11的一面側(紙面這一側)設有顯示區域20及其周圍之周邊區域30。顯示區域20中，複數個像素PIX矩陣狀地排列於行方向(圖面左右方向)及列方向(圖面上下方向)。
此處，在設於各像素PIX之像素電極14的周圍，例如第2圖所示，在列方向配設有資料線Ld。此外，在與該資料線Ld正交之行方向配設有選擇線Ls及電源電壓線(例如陽極線)La。在選擇線Ls之一方端部設置端子墊PLs，並在電源電壓線La之一方端部設有端子墊PLa。此外，在資料線Ld之一方端部設有省略圖示之端子墊。而後，在顯示面板10中，以對排列於基板11上之複數個像素電極14共同相對之方式，形成有由單一之電極層(全面電極)構成的對向電極(例如陰極電極)，其詳細內容於後述。
此外，在顯示面板10之顯示區域20，如第1A圖、第1B圖所示，至少在包含各像素PIX之像素電極14相互的邊界區域之區域設有隔壁層17。換言之，在形成於包含顯示區域20之區域的隔壁層17中至少設有各像素PIX之像素電極14露出的開口部。被該隔壁層17包圍而像素電極(例如陽極電極)14露出之區域，被劃定為用於形成各像素PIX之有機EL元件(發光元件)的EL元件形成區域(參照後述之第4圖)。而後，該EL元件形成區域及包含其周圍之邊界區域的隔壁層17之區域，被劃定為各像素PIX之像素形成區域(參照後述之第4圖)。
另外，在顯示面板10之周邊區域30，於既定之位置配置有連接於選擇線Ls及電源電壓線La之端子墊PLs、PLa、連接於資料線Ld之端子墊(省略圖示)、及連接對向電極(例如陰極電極)之接觸電極Ecc。各端子墊PLs、PLa(包含連接於資料線Ld之端子墊)例如電性連接於省略圖示之顯示面板外部的軟性基板及驅動用的驅動器IC等，供給既定之驅動信號及驅動電壓。另外，顯示於第1A圖、第1B圖之顯示面板10，作為配置於周邊區域30之端子墊PLs、PLa及接觸電極Ecc，具有不同之構造。就此等具體之構成於後述(參照第8A圖、第8B圖、第9A圖、第9B圖)，不過實施形態之顯示面板10中亦可應用任何構造。
(像素)
第3圖係顯示排列於本實施形態之顯示面板的各像素(發光元件及發光驅動電路)之電路構成例的等價電路圖。
例如第3圖所示，像素PIX具備發光驅動電路DC與有機EL元件(發光元件)OEL。發光驅動電路DC具有具備1個至複數個電晶體(例如非晶矽薄膜電晶體等)之電路構成。此外，有機EL元件OEL藉由供給由發光驅動電路DC所控制之發光驅動電流而進行發光動作。
發光驅動電路DC具體而言例如第3圖所示，具備電晶體Tr11、電晶體(驅動電晶體)Tr12及電容器Cs。電晶體Tr11之閘極端子經由接點N14而連接於選擇線Ls，汲極端子經由接點N13而連接於資料線Ld，源極端子連接於接點N11。電晶體Tr12之閘極端子連接於接點N11，汲極端子經由接點N15而連接於電源電壓線La，源極端子連接於接點N11，電晶體Tr12連接於接點N11。電容器Cs連接於電晶體Tr12之閘極端子(接點N11)及源極端子(接點N12)之間。
此處，電晶體Tr11、Tr12均應用n通道型之薄膜電晶體。電晶體Tr11、Tr12係p通道型時，源極端子及汲極端子彼此相反。此外，電容器Cs係形成於電晶體Tr12之閘極‧源極間的寄生電容，或是附加設於該閘極‧源極間之輔助電容，或是由此等寄生電容與輔助電容構成之電容成分。
此外，有機EL元件OEL之陽極(成為陽極電極之像素電極14)連接於上述發光驅動電路DC之接點N12，陰極(成為陰極電極之對向電極16；參照後述之第6A圖、第6B圖)經由接觸電極Ecc例如直接或間接地連接於既定之低電位電源。因此，對排列於基板11上之複數個像素電極14，利用共同對向的單一電極層(全面電極)來構成成為陰極電極之對向電極16，而對例如全部之像素PIX(有機EL元件OEL)共同施加既定之低電壓(基準電壓Vsc；例如接地電位Vgnd)。
另外，顯示於第3圖之像素PIX(發光驅動電路DC及有機EL元件OEL)中，選擇線Ls經由顯示於第1A圖、第1B圖、第2圖之端子墊PLs而連接於省略圖示之選擇驅動器。選擇驅動器以既定之時序把將像素PIX設定為選擇狀態用之選擇電壓Vsel施加於選擇線Ls。此外，資料線Ld經由省略圖示之連接墊而連接於資料驅動器。資料驅動器以與上述像素PIX之選擇狀態同步的時序，將與影像資料相應之階調電壓Vdata施加於資料線Ld。
此外，電源電壓線La經由顯示於第1A圖、第1B圖、第2圖之端子墊PLa例如直接或間接地連接於既定之高電位電源。此處，電源電壓線La中，在設於各像素PIX之有機EL元件OEL的像素電極(陽極電極)14上施加能流出與影像資料相應的發光驅動電流的既定之高電壓(電源電壓Vsa)。將該高電壓設定成電位比施加於有機EL元件OEL之對向電極16的基準電壓Vsc高的電壓。
而後，具有此種電路構成之像素PIX中的驅動控制動作，首先是在既定之選擇期間，從省略圖示之選擇驅動器對選擇線Ls施加選擇位準(例如高位準)之選擇電壓Vsel。藉此，設於發光驅動電路DC之電晶體Tr11進行接通(ON)動作，將像素PIX設定為選擇狀態。與該時序同步，而從省略圖示之資料驅動器，將與影像資料相應之階調電壓Vdata施加於資料線Ld。藉此，接點N11(亦即電晶體Tr12之閘極端子)經由電晶體Tr11而連接於資料線Ld，並在接點N11上施加與階調電壓Vdata相應之電位。
此處，電晶體Tr12之汲極‧源極間電流(亦即流入有機EL元件OEL之發光驅動電流)的電流值，係藉由汲極‧源極間之電位差及閘極‧源極間之電位差來決定。亦即，在顯示於第3圖之發光驅動電路DC中，可藉由階調電壓Vdata控制流入電晶體Tr12之汲極‧源極間的電流之電流值。
因此，電晶體Tr12在與接點N11相應之電位(亦即階調電壓Vdata)的導通狀態下進行接通動作，具有既定電流值之發光驅動電流從高電位側之電源電壓Vsa，經由電晶體Tr12及有機EL元件OEL而流入低電位側之基準電壓Vsc(接地電位Vgnd)。藉此，有機EL元件OEL以與階調電壓Vdata(亦即影像資料)相應之亮度階調進行發光動作。此外，此時依據施加於接點N11之階調電壓Vdata，而在電晶體Tr12之閘極‧源極間的電容器Cs中儲存電荷(充電)。
其次，在上述選擇期間結束後的非選擇期間，從選擇驅動器施加非選擇位準(斷開位準(OFF Level)；例如低位準)之選擇電壓Vsel至選擇線Ls。藉此，發光驅動電路DC之電晶體Tr11進行斷開動作，設定成非選擇狀態，而電性遮斷資料線Ld與接點N11。此時，藉由保持儲存於上述電容器Cs之電荷，而保持電晶體Tr12之閘極‧源極間的電位差，並在電晶體Tr12之閘極端子(接點N11)上施加相當於階調電壓Vdata之電壓。
因此，與上述選擇狀態同樣地，與發光動作狀態相同程度之電流值的發光驅動電流從電源電壓Vsa，經由電晶體Tr12而流入有機EL元件OEL，繼續發光動作狀態。該發光動作狀態以持續至寫入與下一個影像資料相應之階調電壓Vdata，例如持續1個訊框期間之方式作控制。而後，就2維排列於顯示面板10之全部像素PIX，藉由按各行依序執行此種驅動控制動作，而執行顯示希望之影像資訊的動作。
(像素之裝置構造)
其次，就具有上述電路構成之像素(發光驅動電路及有機EL元件)的具體裝置構造(平面佈局及剖面構造)作說明。此處係顯示具有將有機EL層中發光之光經由基板而射出至視野側(基板之另一面側)的底部發光型之發光構造的有機EL顯示面板。
第4圖係顯示可應用於本實施形態之像素的一例之平面佈局圖。此外，第5A圖、第5B圖係本實施形態之像素的重要部分放大圖。另外，第4圖、第5A圖、第5B圖中主要顯示形成第3圖所示之發光驅動電路DC的各電晶體及配線等之層，且為了明瞭各電晶體之電極及各配線層、像素電極，而權宜地劃影線來顯示。
此外，第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖係本實施形態之顯示面板的重要部分剖面圖。此處，第6A圖、第6B圖分別係顯示沿著具有第4圖所示之平面佈局的像素中之VIA-VIA線(本說明書中，權宜地使用「VI」作為對應於第4圖中所示之羅馬數字的「6」之符號。以下相同)、及沿著VIB-VIB線之剖面的概略剖面圖。此外，第7A圖、第7B圖、第7C圖、第7D圖分別係顯示沿著第5A圖、第5B圖所示之重要部分平面佈局中之VIIC-VIIC線(本說明書中，權宜地使用「VII」作為對應於第5A圖、第5B圖中所示之羅馬數字的「7」之符號。以下相同)、VIID-VIID線、VIIE-VIIE線及VIIF-VIIF線之剖面的概略剖面圖。第8A圖、第8B圖分別係顯示沿著具有第1A圖、第1B圖所示之平面佈局的顯示面板中之VIIIG-VIIIG線(本說明書中，權宜地使用「VIII」作為對應於第1A圖、第1B圖中所示之羅馬數字的「8」之符號。以下相同)之剖面的概略剖面圖。第9A圖、第9B圖分別係顯示沿著具有第1A圖、第1B圖所示之平面佈局的顯示面板中之IXH-IXH線(本說明書中，權宜地使用「IX」作為對應於第1A圖、第1B圖中所示之羅馬數字的「9」之符號。以下相同)之剖面的概略剖面圖。
顯示於第4圖之像素PIX，具體而言如第6A圖、第6B圖所示，係設於在基板11之一面側(圖面上面側)上所設定的各像素形成區域Rpx。該像素形成區域Rpx中至少設定有機EL元件OEL之形成區域(EL元件形成區域)Rel、以及與鄰接之像素PIX間的邊界區域。
在第4圖所示之像素形成區域Rpx的圖面上方及下方的邊緣區域，分別以延伸於行方向(圖面左右方向)之方式配設有選擇線Ls及電源電壓線La。另外，在像素形成區域Rpx之圖面右方的邊緣區域，以與選擇線Ls及電源電壓線La正交而延伸於列方向(圖面上下方向)之方式配設有資料線Ld。
此外，如第4圖、第6A圖、第6B圖所示，在設定於像素形成區域Rpx之上下及左右邊緣區域的邊界區域，橫跨在上下及左右方向鄰接而排列之像素PIX的像素形成區域Rpx而形成有隔壁層17。而後，劃定藉由隔壁層17之側壁17e包圍四方，而像素電極14露出的區域，作為EL元件形成區域Rel。
例如第4圖、第5A圖、第5B圖、第6A圖、第6B圖、第7A圖所示，資料線Ld設於比選擇線Ls及電源電壓線La下層側(基板11側)。資料線Ld係藉由將用於形成電晶體Tr11、Tr12之閘極電極Tr11g、Tr12g的閘極金屬層予以圖案化，並以與該該閘極電極Tr11g、Tr12g相同製程而形成。如第4圖、第7A圖所示，資料線Ld經由設於在其上被覆而成膜之閘極絕緣膜12的接觸孔CH3(相當於接點N13)而連接於電晶體Tr11的汲極電極Tr11d。此處，如第6A圖、第7A圖所示，資料線Ld係在與對向電極16之間有閘極絕緣膜12、絕緣膜13及隔壁層17介入，因此可減低寄生電容，可抑制供給至資料線Ld之信號(階調電壓Vdata)的延遲。
此外，例如第4圖、第5A圖、第5B圖、第6A圖、第6B圖、第7B圖、第7D圖所示，選擇線Ls及電源電壓線La設於比電晶體Tr11及Tr12之源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d上層側。選擇線Ls及電源電壓線La例如藉由含有數重量%之1至2種高熔點金屬或稀土類元素之鋁合金材料而形成。特別是本實施形態中，例如第6B圖、第7D圖所示，至少電源電壓線La之表層利用由陽極氧化膜構成之絕緣膜Fao被覆而絕緣。另外，本實施形態中，例如第6B圖、第7B圖所示，具有選擇線Ls之表層亦利用由陽極氧化膜構成之絕緣膜Fao被覆而絕緣的面板構造。
而後，如第4圖、第5A圖、第7B圖所示，選擇線Ls經由設於下層之絕緣膜13的接觸孔CH4a而連接於中間層Lm。中間層Lm進一步經由設於下層之閘極絕緣膜12的接觸孔CHb而電性連接於電晶體Tr11之閘極電極Tr11g。中間層Lm具有將構成後述之電晶體Tr11、Tr12的源極、汲極金屬層SD及構成有機EL元件OEL之透明電極層ITO予以積層的構成。此外，在中間層Lm之下層設有半導體層SMC及雜質層OHM。此外，如第4圖、第5B圖、第7D圖所示，電源電壓線La經由設於下層之絕緣膜13的接觸孔CH5而電性連接於電晶體Tr12之汲極電極Tr12d。
此處，形成上述選擇線Ls及電源電壓線La之鋁合金中含有的高熔點金屬，例如可良好地應用鈦(Ti)、鉭(Ta)、鋯(Zr)、鎢(W)及鉬(Mo)等。具體而言，作為選擇線Ls及電源電壓線La之配線材料，可應用鋁一鈦(0.5%~1.5%)、鋁-鉭(1.0%~2.0%)、鋁-鋯(0.5%~3%)、鋁-鎢(1.0%~2.0%)、鋁-鉬(0.5%~1.5%)等的鋁合金。上述括弧內之數字表示鋁中含有之各高熔點金屬的重量%。此外，形成選擇線Ls及電源電壓線La之鋁合金中含有的稀土類元素，例如可良好地應用釹(Nd)、釓(Gd)、鈧(Sc)等。具體而言，作為選擇線Ls及電源電壓線La之配線材料，可應用鋁-鈧(0.5~2.5%)等的鋁合金。
而後，如第1A圖、第1B圖、第2圖所示，此種選擇線Ls及電源電壓線La的一方端部延伸至顯示區域20外之周邊區域30，並連接於端子墊PLs、PLa。就連接於電源電壓線La之端子墊PLa的第1例具體顯示時，例如第9A圖所示，電源電壓線La經由設於絕緣膜13之接觸孔CH9而電性連接於上部墊層PD2。此處，電源電壓線La之表層未利用由陽極氧化膜構成之絕緣膜Fao予以被覆。為了實現此種端子構造，在後述之顯示面板的製造方法中，係藉由將端子墊PLa附近之電源電壓線La預先利用阻劑等被覆作成不露出之狀態，而進行陽極氧化，可避免表層絕緣膜化。此外，上部墊層PD2與上述之中間層Lm同樣地，具有將構成後述之電晶體Tr11、Tr12的源極、汲極金屬層SD、及構成有機EL元件OEL之透明電極層ITO予以積層的構成。此外，在上部墊層PD2之下層設有半導體層SMC及雜質層OHM。進一步，上部墊層PD2經由設於雜質層OHM、半導體層SMC及閘極絕緣膜12之接觸孔CH8，而電性連接於下層之下部墊層PD1。此處，下部墊層PD1與上述之資料線Ld同樣地，藉由構成電晶體Tr11、Tr12之閘極金屬層而形成。
此外，就端子墊PLa之第2例具體顯示時，例如第9B圖所示，電源電壓線La經由設於絕緣膜13之接觸孔CH9而電性連接於上部墊層PD2。此處，電源電壓線La之表層利用由陽極氧化膜構成之絕緣膜Fao予以被覆。而後，上部墊層PD2經由設於雜質層OHM、半導體層SMC及閘極絕緣膜12之複數個接觸孔CH7、CH8而電性連接於下層之下部墊層PD1。
另外，就設於選擇線Ls之端部的端子墊PLs(參照第1A圖、第1B圖、第2圖)，亦與上述之端子墊PLa同樣地應用顯示於第9A圖、第9B圖之端子構造的任何一種，不過省略圖示。此外，在設於資料線Ld之端部的端子墊(省略圖示)中，由於資料線Ld係藉由構成電晶體Tr11、Tr12之閘極金屬層SD而形成，因此可應用其端部來作為顯示於第9A圖、第9B圖之端子構造的下部墊層PD1。而後，藉由經由設於閘極絕緣膜12之接觸孔而電性連接資料線Ld之端部(下部墊層PD1)與上部墊層，而應用與第9A圖、第9B圖概略同等之端子構造。此處，顯示於第9A圖、第9B圖之端子構造，在端子墊PLa、PLs(包含設於資料線Ld之端部的端子墊)中亦可為應用任何構造者。
此外，顯示於第3圖之發光驅動電路DC的電晶體Tr11及Tr12，具體而言如第4圖所示，係以沿著資料線Ld而延伸於列方向(圖面上下方向)之方式而配置。本實施形態中，電晶體Tr11、Tr12之通道的寬度方向係設定為與資料線Ld並行。
此處，各電晶體Tr11、Tr12具有習知之場效型薄膜電晶體構造。亦即，如第4圖、第6A圖、第7A圖所示，電晶體Tr11、Tr12分別具有閘極電極Tr11g、Tr12g、經由閘極絕緣膜12而至少形成於與各閘極電極Tr11g、Tr12g對應之區域的半導體層SMC、以延伸於該半導體層SMC之兩端部的方式所形成之源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d。
另外，如第6A圖、第7A圖所示，在各電晶體Tr11、Tr12之源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d上，以整合之方式形成有構成後述之有機EL元件OEL的像素電極14之透明電極層ITO。此外，至少在源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d與半導體層SMC之間形成有雜質層OHM。雜質層OHM具有利用由包含n型雜質之非晶矽構成的n+矽層等而形成，而實現半導體層SMC與源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d之歐姆連接的功能。另外，本實施形態之顯示面板10具有在源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d以及與此等電極同時形成之配線層的下層，雜質層OHM與半導體層SMC延伸所形成的基板構造。此外，在各電晶體Tr11、Tr12之源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d對向的半導體層SMC上形成有通道保護層BL。通道保護層BL藉由氧化矽或氮化矽等形成，並具有防止對半導體層SMC造成蝕刻損傷的功能。
而後，以對應於第3圖所示之發光驅動電路DC的電路構成之方式，電晶體Tr11之閘極電極Tr11g如第4圖、第5A圖、第7B圖所示，經由設於閘極絕緣膜12之接觸孔CH4b、中間層Lm、及設於絕緣膜13之接觸孔CH4a而連接於選擇線Ls。此外，電晶體Tr11之汲極電極Tr11d如第4圖、第5A圖、第7A圖所示，經由設於閘極絕緣膜12之接觸孔CH3而連接於資料線Ld。此外，電晶體Tr11之源極電極Tr11s如第4圖、第5A圖、第7C圖所示，經由設於閘極絕緣膜12之接觸孔CH1而連接於電晶體Tr12之閘極電極Tr12g。此處，接觸孔CH1對應於第3圖所示之發光驅動電路DC的接點N11，接觸孔CH3對應於接點N13，接觸孔CH4a、CH4b對應於接點N14。
此外，如第4圖、第5A圖、第6A圖、第7C圖所示，電晶體Tr12之閘極電極Tr12g經由設於閘極絕緣膜12之接觸孔CH1而電性連接於上述電晶體Tr11之源極電極Tr11s。此外，閘極電極Tr12g直接連接於電容器Cs之下部電極Eca。此外，如第4圖、第5B圖、第7D圖所示，電晶體Tr12之汲極電極Tr12d經由設於絕緣膜13之接觸孔CH5電性連接於上述電源電壓線La。此外，如第4圖、第6A圖所示，電晶體Tr12之源極電極Tr12s直接連接於兼用為後述之電容器Cs的上部電極Ecb之有機EL元件OEL的像素電極14。此處，接觸孔CH1對應於第3圖所示之發光驅動電路DC的接點N11，接觸孔CH5對應於接點N15。此外，源極電極Tr12s與像素電極14(上部電極Ecb)之連接點對應於第3圖所示之發光驅動電路DC的接點N12。
如第4圖、第6A圖、第6B圖所示，電容器Cs具有下部電極Eca、與該下部電極Eca對向之上部電極Ecb、及介於下部電極Eca與上部電極Ecb之間的閘極絕緣膜12。此處，閘極絕緣膜12兼用作為電容器Cs之介電質層。此外，上部電極Ecb係兼用後述之有機EL元件OEL的像素電極14。亦即，將電容器Cs設於有機EL元件OEL之下層側(基板11側)。
如第4圖、第6A圖、第6B圖所示，有機EL元件OEL具有依序積層像素電極(陽極電極)14、有機EL層(發光功能層)15及對向電極(陰極電極)16之元件構造。像素電極14設於上述電晶體Tr11、Tr12之閘極絕緣膜12上，並如上述兼用作為電容器Cs之上部電極Ecb。此外，像素電極14之一部分延伸而直接連接於電晶體Tr12之源極電極Tr12s，並從上述發光驅動電路DC供給既定之發光驅動電流。
如第4圖、第6A圖、第6B圖所示，有機EL層15形成於在藉由形成於基板11上之隔壁層17的側壁17e所劃定之EL元件形成區域Rel中露出的像素電極14上。有機EL層15例如由電洞注入層(或是包含電洞注入層之電洞輸送層)15a及電子輸送性發光層15b所形成。此處，有機EL層15係指電洞注入層、發光層及電子注入層等之載子輸送層中，以有機材料形成作為發光層而發揮功能之層者。
對向電極16係以對2維排列於基板11上之各像素PIX的像素電極14共同對向之方式設置。對向電極16例如以對應於基板11之顯示區域20的方式，藉由單一之電極層(全面電極)而形成。此外，對向電極16設置成不僅在各像素PIX之EL元件形成區域Rel，亦在劃定該EL元件形成區域Rel之隔壁層17及絕緣膜13上延伸。再者，對向電極16設置成一部分延伸至顯示區域20外之周邊區域30，並經由配置於周邊區域30之接觸電極Ecc而電性連接於陰極線Lc。就該陰極接觸部之第1例具體顯示時，例如第8A圖所示，對向電極16電性連接於接觸電極Ecc，該接觸電極Ecc經由設於絕緣膜13之接觸孔CH6而電性連接於絕緣膜13下層之陰極線Lc。此處，接觸電極Ecc之表層未利用由陽極氧化膜構成之絕緣膜Fao予以被覆。亦即，此情況下，亦在後述之顯示面板的製造方法中，藉由將接觸電極Ecc預先藉由阻劑等被覆來作成不露出之狀態，而進行陽極氧化，可避免表層絕緣膜化。
此外，就陰極接觸部之第2例具體顯示時，例如第8B圖所示，對向電極16電性連接於接觸電極Ecc，並且經由設於絕緣膜13之接觸孔CH6b直接連接於絕緣膜13下層之陰極線Lc。此外，接觸電極Ecc經由設於絕緣膜13之接觸孔CH6a而連接於陰極線Lc。此處，接觸電極Ecc之表層利用由陽極氧化膜構成之絕緣膜Fao予以被覆。
藉此，通過接觸電極Ecc及連接於陰極線Lc之連接墊(省略圖示)，將既定之基準電壓Vsc(陰極電壓；例如接地電位Vgnd)施加於對向電極16。此處陰極線Lc具有將構成上述之電晶體Tr11、Tr12的源極、汲極金屬層SD及構成有機EL元件OEL之透明電極層ITO予以積層的構成，並以在其下層半導體層SMC及雜質層OHM整合之方式延伸。
另外，顯示於第8A圖、第8B圖之陰極接觸部的連接構造亦可應用任何之構造，亦包含上述之端子墊的端子構造(參照第9A圖、第9B圖)，亦可應用任意之組合。
此外，設於陰極線Lc之端部的端子墊(省略圖示)，由於陰極線Lc係藉由構成電晶體Tr11、Tr12之源極、汲極層SD而形成，因此應用其端部作為顯示於第9A圖、第9B圖之端子構造的上部墊層PD2。而後，藉由經由設於閘極絕緣膜12之接觸孔電性連接陰極線Lc之端部(上部墊層PD2)與下部墊層PD1，而應用與第9A圖、第9B圖概略同等之端子構造。
此處，本實施形態之顯示面板10中，由於具有底部發光型之發光構造，因此像素電極14係藉由摻雜錫的氧化銦(氧化銦錫(Indium Thin Oxide)；ITO)等之光透過率高的透明電極材料而形成。另外，對向電極16包含鋁(Al)單體及鋁合金等具有高的光反射率之電極材料。
如第1A圖、第1B圖、第6A圖、第6B圖所示，將隔壁層17至少格柵狀地設於2維排列於顯示面板10之複數個像素PIX相互的邊界區域。此處，隔壁層17例如藉由可使用乾式蝕刻法予以圖案化之絕緣材料，例如感光性之絕緣材料的聚醯亞胺系樹脂材料而形成。
此外，如第1A圖、第1B圖、第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖所示，絕緣膜13設於基板11之概略整個區域。如第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖所示，絕緣膜13至少以被覆像素PIX相互之邊界區域的方式而設於基板11上。藉此，在顯示區域20中，電晶體Tr11、Tr12及由構成該電晶體Tr11、Tr12之源極電極Tr11s、Tr12s、汲極電極Tr11d、Tr12d的源極、汲極金屬層而形成之配線層，係藉由絕緣膜13及隔壁層17被覆。此外，在周邊區域30中，由源極、汲極金屬層SD而形成之配線層係藉由絕緣膜13被覆。
而後，在形成了上述發光驅動電路DC、有機EL元件OEL(像素電極14、有機EL層15、對向電極16)、絕緣膜13及隔壁層17之基板11的一面側形成密封層18，而密封顯示面板10。此處，如第9A圖、第9B圖所示，在周邊區域30中以至少端子墊PLs、PLa露出之方式而在密封層18上形成開口部CH10。另外，顯示面板10亦可係除密封層18之外，或是取代密封層18而應用貼合省略圖示之金屬蓋(密封蓋)或玻璃等之密封基板的密封構造者。
在具有以上說明之裝置構造的像素PIX中，依據經由資料線Ld而供給之與影像資料相應的階調電壓Vdata，既定電流值之發光驅動電流在電晶體Tr12之汲極‧源極間流動而供給至像素電極14，藉此，有機EL元件OEL以與該影像資料相應之希望亮度階調而進行發光動作。
此時，藉由顯示面板10之像素電極14具有高的光透過率，且對向電極16具有高的光反射率(亦即藉由有機EL元件OEL係底部發光型)，在各像素PIX之有機EL層15中發光之光透過像素電極14而直接，或是被對向電極16反射後，透過基板11而射出至視野側之基板11的另一面側(第6A圖、第6B圖之圖面下方)。
(發光面板之製造方法)
其次，就本實施形態之顯示面板的製造方法作說明。
第10A圖、第10B圖、第10C圖、第11A圖、第11B圖、第11C圖、第12A圖、第12B圖、第12C圖、第13A圖、第13B圖、第14A圖、第14B圖係顯示本實施形態之顯示面板的製造方法之製程剖面圖。
此處，為了圖示方便，將顯示於第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖之顯示面板10的各部剖面，權宜上以鄰接之方式配置而顯示。圖中之(VIA-VIA)、(VIB-VIB)、(VIIC-VIIC)、(VIID-VIID)、(VIIF-VIIF)、(VIIIG-VIIIG)、(IXH-IXH)分別顯示第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖所示之各剖面中的製程剖面。此外，就應用第9B圖所示之端子構造(第2例)作為端子墊，應用第8B圖所示之連接構造(第2例)作為陰極接觸部的情況作說明。
上述之顯示面板的製造方法，首先如第10A圖、第10B圖、第10C圖、第11A圖、第11B圖所示，在玻璃基板等之基板11的一面側形成構成上述發光驅動電路DC(參照第3圖、第4圖)之電晶體Tr11、Tr12、電容器Cs、資料線Ld、選擇線Ls、及電源電壓線La。
具體而言，首先如第10A圖所示，在對應於設定在透明之基板11的一面側(圖面上面側)之各像素PIX的像素形成區域Rpx內之EL元件形成區域Rel(參照第4圖、第6A圖、第6B圖)的各區域形成電容器Cs之下部電極Eca。此處，下部電極Eca係藉由在基板11上堆積ITO或摻雜鋅的氧化銦(銦鋅氧化物(Indium Zinc Oxide))等光透過率高的透明電極材料膜後，使用光微影法(Photolithography)予以圖案化而形成。此處，將透明之電極材料膜予以圖案化時係使用濕式蝕刻。
其次，如第10B圖所示，藉由將形成於基板11之一面側的同一個閘極金屬層使用光微影法予以圖案化，而在上述EL元件形成區域Rel以外之顯示區域20中同時形成閘極電極Tr11g、Tr12g及資料線Ld。此時如第4圖、第5A圖、第7C圖所示，係以閘極電極Tr12g之一端延伸於下部電極Eca上的方式圖案化形成，而電性連接閘極電極Tr12g與下部電極Eca。此外，此時在基板11之周邊區域30中同時形成端子墊PLa之下部墊層PD1。另外，就端子墊PLs亦同樣地形成下部墊層，不過省略圖示。此處，用於形成閘極電極Tr11g、Tr12g、資料線Ld及下部墊層PD1之閘極金屬層，較佳為例如應用鉬單體或是鉬-鈮(MoNb)等包含鉬之合金。此外，將閘極金屬層予以圖案化時係使用濕式蝕刻。
其次，如第10C圖所示，在基板11之整個區域連續地被覆形成由氮化矽等構成之閘極絕緣膜12、由本質非晶矽等構成之半導體膜SMCx、及由氮化矽等構成之絕緣膜。其後，藉由使用光微影法將氮化矽等之絕緣膜予以圖案化，而在對應於半導體膜SMCx上之閘極電極Tr11g及Tr12g的區域形成通道保護層BL。此處，將由氮化矽等構成之絕緣膜予以圖案化而形成通道保護層BL時，係使用濕式蝕刻。
其次，如第11A圖所示，在基板11之整個區域被覆形成由n型非晶矽等構成的雜質層OHMx。其後，使用光微影法，以使資料線Ld及電晶體Tr11、Tr12之閘極電極Tr11g、Tr12g的既定位置之上面露出的方式，藉由將雜質層OHMx、半導體膜SMCx及閘極絕緣膜12一起圖案化，而分別形成第4圖所示之接觸孔CH3、CH4a、CH1。此時，同時亦形成電源電壓線La之下部墊層PD1(包含選擇線Ls及資料線Ld之下部墊層，不過省略圖示)的既定位置之上面露出的接觸孔CH7、CH8。此處，將雜質層OHMx、半導體膜SMCx及閘極絕緣膜12圖案化時，係使用乾式蝕刻。
其次，如第11B圖所示，在基板11之一面側形成源極、汲極金屬層SD。此處，源極、汲極金屬層例如可應用在用於減低鉻(Cr)或鈦(Ti)等之遷移的過渡金屬層上，例如設置用於減低鋁單體或鋁合金等之配線電阻的低電阻金屬層的2層構造，或是進一步積層鉻等金屬層之3層構造等的積層構造。其後，藉由使用光微影法將源極、汲極金屬層SD、上述雜質層OHMx及半導體膜SMCx一起圖案化，至少在通道保護層BL之兩側，且在成為電晶體Tr11、Tr12之半導體層SMC區域的兩端部，經由用於歐姆接觸之雜質層OHM而形成源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d。此時，同時亦形成成為中間層Lm之下層的源極、汲極金屬層SD、成為陰極線Lc之下層的源極、汲極金屬層SD及成為上部墊層PD2之下層的源極、汲極金屬層SD。此處，如上述，中間層Lm係用於電性連接電晶體Tr11之閘極電極Tr11g與選擇線Ls的配線層。此外，陰極線Lc係將連接於對向電極16之接觸電極Ecc相互連接，而向對向電極16供給既定之基準電壓Vsc(接地電位Vgnd)用的配線層。此外，上部墊層PD2係用於電性連接電源電壓線La(包含選擇線Ls)與下部墊層PD1之電極層。此處，將源極、汲極金屬層SD、上述雜質層OHMx及半導體膜SMCx予以圖案化時，係使用乾式蝕刻。
藉此，形成第6A圖、第7A圖所示之薄膜電晶體構造的電晶體Tr11、Tr12。此時，電晶體Tr11之汲極電極Tr11d經由形成於閘極絕緣膜12之接觸孔CH3而電性連接於下層之資料線Ld。此外，電晶體Tr11之源極電極Tr11s經由形成於閘極絕緣膜12之接觸孔CH1而電性連接於下層之電晶體Tr12的閘極電極Tr12g。此外，設於中間層Lm之源極、汲極金屬層SD經由形成於閘極絕緣膜12之接觸孔CH4a而電性連接於下層之閘極電極Tr11g。此外，設於陰極線Lc之源極、汲極金屬層SD配設成將設於周邊區域30之既定位置的接觸電極Ecc相互電性連接。此外，設於電源電壓線La之端子墊PLa(包含選擇線Ls之端子墊PLs及資料線Ld之端子墊)的上部墊層PD2之源極、汲極金屬層SD，經由形成於閘極絕緣膜12之接觸孔CH7、CH8而電性連接於下層之下部墊層PD1。
其次，在基板11之整個區域堆積ITO或摻雜鋅的氧化銦等光透過率高的電極材料膜(透明電極層)後，藉由使用光微影法將該電極材料膜予以圖案化，如第11C圖所示，至少在各像素PIX之EL元件形成區域Rel的閘極絕緣膜12上，形成例如具有矩形狀之平面圖案的像素電極14。此時，藉由以使像素電極14之一部分延伸至電晶體Tr12之源極電極Tr12s上的方式圖案化形成，而直接連接源極電極Tr12s與像素電極14。此外，本實施形態中，形成像素電極14之透明電極層ITO係以亦整合於上述由源極、汲極金屬層SD構成之電極(源極電極Tr11s、Tr12s、汲極電極Tr11d、Tr12d)及配線層(中間層Lm、陰極線Lc、上部墊層PD2)上的方式而形成。此處，將透明電極層ITO予以圖案化時係使用濕式蝕刻。
藉此，在各像素PIX之EL元件形成區域Rel中，形成經由閘極絕緣膜12而將像素電極14與下部電極Eca對向配置之電容器Cs。亦即，像素電極14係有機EL元件OEL之陽極電極，並且兼用作為與下部電極Eca對向之上部電極Ecb，此外，閘極絕緣膜12兼用作為介電質層。此外，形成具有以源極、汲極金屬層SD為下層，以透明電極層ITO為上層之積層構造的源極電極Tr11s、Tr12s及汲極電極Tr11d、Tr12d、中間層Lm、陰極線Lc、上部墊層PD2。
如此，藉由以透明之電極材料形成電容器Cs之上部電極Ecb(像素電極14)及下部電極Eca，即使是具有底部發光型之發光構造的顯示面板，仍可實現高開口率。
其次，如第12A圖所示，在包含上述之像素電極14、電晶體Tr11、Tr12、中間層Lm、陰極線Lc及上部墊層PD2之基板11的整個區域，例如使用化學氣相生長(CVD)法，而形成由氮化矽等無機絕緣性材料構成，作為層間絕緣膜或是保護絕緣膜而發揮功能之絕緣膜13。由於已知ITO與氮化矽之密合性佳，因此本實施形態中，藉由亦將形成像素電極14之透明電極層ITO形成於上述由源極、汲極金屬層SD構成之電極及配線層上，而增大ITO與由氮化矽構成之絕緣膜的接觸面積，難以發生膜剝落等。其後，使用乾式蝕刻法，將絕緣膜13予以圖案化，而形成各像素PIX之像素電極14的上面會露出之開口部，以及中間層Lm、汲極電極Tr12d、陰極線Lc及上部墊層PD2之既定位置的上面會露出之各接觸孔CH4b、CH5、CH6a、CH6b、CH9及開口部CH10x。
其次，如第12B圖所示，例如使用濺射法在基板11之一面側形成由鋁合金等構成之配線層後，藉由使用光微影法將該配線層予以圖案化，而形成具有既定之配線圖案，且成為選擇線Ls之配線層Lsx及成為電源電壓線La之配線層Lax。此時，同時亦形成成為配置於周邊區域30之接觸電極Ecc的電極層Ecx。此處，將由鋁合金等構成之配線層予以圖案化時係使用濕式蝕刻。
此時，成為電源電壓線La之配線層Lax，在顯示區域20中經由形成於絕緣膜13之接觸孔CH5而電性連接於下層之汲極電極Tr12d。此外，配線層Lax在周邊區域30中經由形成於絕緣膜13之接觸孔CH9而電性連接於端子墊PLa之上部墊層PD2。此外，成為選擇線Ls之配線層Lsx在顯示區域20中，經由形成於絕緣膜13之接觸孔CH4b電性連接於下層之中間層Lm。此外，配線層Lsx在周邊區域30中與上述配線層Lax同樣地，經由形成於絕緣膜13之接觸孔而電性連接於端子墊PLs之上部墊層PD2。此外，成為接觸電極之電極層Ecx經由形成於絕緣膜13之接觸孔CH6a而電性連接於下層之陰極線Lc。
其次，如第12C圖所示，陽極氧化由鋁合金等構成之配線層Lax、Lsx及電極層Ecx，而在各配線層Lax、Lsx及電極層Ecx之表層形成由陽極氧化膜構成之絕緣膜Fao。藉此，由鋁合金等構成之配線層Lax、Lsx中，未被陽極氧化之配線層內部成為電源電壓線La及選擇線Ls，其上面及側面利用由陽極氧化膜構成之絕緣膜Fao予以被覆。此外，電極層Ecx中，未被陽極氧化之電極層內部成為接觸電極Ecc，其上面及側面利用由陽極氧化膜構成之絕緣膜Fao予以被覆。此處，形成於基板11上之由鋁合金等構成之配線層及電極中，表層未經絕緣膜化之區域的配線層及電極在預先藉由阻劑等被覆而不致露出的狀態下進行陽極氧化。將配線層及電極之表層全部絕緣膜化情況下，可省略藉由阻劑等被覆之製程。具體而言，如本實施形態之製造方法所示，在應用第8B圖所示之陰極接觸部的連接構造、及第9B圖所示之端子墊的端子構造之顯示面板10中，可省略以阻劑等被覆由鋁合金等構成之配線層Lax、Lsx及電極層Ecx的製程。
此外，就陽極氧化處理之具體條件，可良好地應用以下之例。
(1)　陽極氧化使用之電解液(以下之任何一種)
a)　硼酸銨水溶液
b)　稀硫酸
c)　乙二酸
d)　乙二醇與水之混合液，其容積比為7：3~9：1程度，再者為酒石酸等之電解質
e)　以乙二醇稀釋酒石酸銨，調整成pH約為7.0之電解液
f)　硫酸水溶液
g)　酒石酸銨
本實施例中，a)使用2.5%硼酸銨水溶液。
(2)　電極材料(陰極)
a)　白金(Pt)
(3)　電極形狀
a)　絲網狀
b)　平板
(4)　處理電壓/處理時間
電流密度4.5mA/cm2 (3~15 mA/cm2 之範圍)，轉化電流3.4A，轉化電壓200V，最後轉化電流0.06A(設定到達該值起60秒(sec)成熟時間)
在以上述條件進行陽極氧化處理的情況下，為了例如在膜厚為400nm之由鋁合金構成的電源電壓線La及選擇線Ls之表層形成絕緣性充分之陽極氧化膜，需要形成膜厚概略為550nm以上之由鋁合金構成的配線層Lax、Lsx。亦即，需要藉由陽極氧化而將膜厚為550nm之鋁合金中，膜厚150nm部分予以絕緣膜化。
其次，在基板11上例如塗布聚醯亞胺系或丙烯酸系等之感光性的有機樹脂材料，形成例如具有1~5μm膜厚之樹脂層後，藉由將該樹脂層予以圖案化，如第1A圖、第1B圖、第13A圖所示地形成隔壁層17。此處，隔壁層17至少在顯示區域20中突出於基板11之一面側，並且具有各像素PIX之像素電極14會矩形狀地露出之開口部。
藉此，在各像素形成區域Rpx中，劃定藉由形成於隔壁層17之開口部，亦即側壁17e所包圍之區域，作為各像素PIX之EL元件形成區域Rel。此處，形成隔壁層17之感光性的有機樹脂材料，例如可良好地應用TORAY股份有限公司製之聚醯亞胺塗布材料「PHOTONICE PW-1030」或「PHOTONICE DL-1000」等。
其次，以純水洗淨基板11後，例如藉由實施氧電漿處理或UV臭氧處理等，將露出於藉由隔壁層17所劃定之各EL元件形成區域Rel的像素電極14之表面，實施對後述之電洞輸送材料或電子輸送性發光材料的有機化合物含有液親液化之處理。
如此，即使是藉由隔壁層17劃定塗布有機化合物含有液之區域，進一步藉由將各像素PIX(有機EL元件OEL)之像素電極14表面予以親液化，如後述地使用噴嘴印刷法或噴墨法塗布有機化合物含有液，而形成有機EL層15之發光層(電子輸送性發光層15b)的情況，仍可抑制有機化合物含有液洩漏或跨越至在顯示面板10之行方向上鄰接配置的不同色之像素PIX的EL元件形成區域Rel。因此，即使是製造對應於彩色顯示之顯示面板10的情況，仍可防止鄰接像素相互混色，而可良好地分別塗布紅(R)、綠(G)、藍(B)色之發光材料。
另外，本實施形態中僅就將像素電極14表面予以親液化之製程作說明，不過本發明並非限定於此者，亦可在上述之像素電極14表面進行親液化處理之後，至少實施將隔壁層17表面予以拒液化之處理。藉此，可實現隔壁層17之表面具有拒液性，並且露出於各EL元件形成區域Rel之像素電極14的表面具有親液性之基板表面。因此，由於可進一步抑制塗布於基板11表面之有機化合物含有液於隔壁層17之側壁17e逐漸推升的現象，並且充分親合地概略均勻地擴散於像素電極14之表面，因此可形成在像素電極14上之整個區域具有概略均勻之膜厚的有機EL層15(電洞輸送層15a及電子輸送性發光層15b)。
此外，本實施形態中使用之「拒液性」，係定義為在將含有成為後述之電洞輸送層之電洞輸送材料的有機化合物含有液、含有成為電子輸送性發光層之電子輸送性發光材料的有機化合物含有液、或是用於此等溶液之有機溶劑滴在絕緣性基板上等，進行接觸角測定的情況下，該接觸角概略為50°以上之狀態。此外，與「拒液性」相對之「親液性」，在本實施例中定義為上述接觸角概略為40°以下，較佳為概略10°以下之狀態。
其次，如第13B圖所示，在露出於顯示區域20之各像素PIX的EL元件形成區域Rel之像素電極14上，形成將電洞輸送層(載體輸送層)15a及電子輸送性發光層(載體輸送層)15b予以積層形成之有機EL層(發光功能層)15。
首先，使用對各像素PIX之EL元件形成區域Rel吐出連續的溶液(液流)的噴嘴印刷(或噴嘴塗布)法，或是將彼此分離之不連續的複數個液滴吐出於既定位置之噴墨法等，塗布電洞輸送材料之溶液或分散液後，使其加熱乾燥，而在像素電極14上形成電洞輸送層15a。
具體而言，作為包含有機高分子系之電洞輸送材料(載體輸送性材料)的有機化合物含有液(有機溶液)，例如係將聚伸乙二氧噻吩/聚苯乙烯磺酸水溶液(PEDOT/PSS；使導電性聚合物之聚伸乙二氧噻吩PEDOT與摻雜物之聚苯乙烯磺酸PSS分散於水系溶劑之分散液)塗布於EL元件形成區域Rel。其後，以100℃以上之溫度條件將搭載基板11之載台加熱，進行乾燥處理而除去殘留溶劑，藉以使有機高分子系之電洞輸送材料僅固定於露出於各EL元件形成區域Rel的像素電極14上，而形成電洞輸送層15a。
此處，由於露出於各EL元件形成區域Rel之像素電極14的上面，藉由上述之親液化處理而對包含電洞輸送材料之有機化合物含有液具有親液性，因此塗布之有機化合物含有液充分親合地擴散於像素電極14上。另外，由於隔壁層17於係形成為相對於塗布之有機化合物含有液的液面高度是夠高的，且感光性之有機樹脂材料對該有機化合物含有液一般具有拒液性，因此可防止有機化合物含有液洩漏或跨越至鄰接之像素PIX的EL元件形成區域Rel。
其次，在形成於各EL元件形成區域Rel之電洞輸送層15a上，使用噴嘴印刷法或噴墨法等塗布電子輸送性發光材料之溶液或分散液後，使其加熱乾燥而形成電子輸送性發光層(載體輸送層)15b。
具體而言，將作為包含有機高分子系之電子輸送性發光材料(載體輸送性材料)的有機化合物含有液(有機溶液)，例如將包含聚對伸苯基伸乙烯基系聚茀系等共軛雙鍵聚合物之紅(R)、綠(G)、藍(B)色的發光材料，溶解或分散於適宜的水系溶劑或四氫萘、四甲基苯、三甲苯、二甲苯等有機溶劑之0.1wt%~5wt%的溶液塗布於上述電洞輸送層15a上。其後，在氮氣環境中將上述載台加熱進行乾燥處理而除去殘留溶劑，藉以使有機高分子系之電子輸送性發光材料固定於電洞輸送層15a上，而形成電子輸送性發光層15b。
此處，由於形成於EL元件形成區域Rel內之上述電洞輸送層15a的表面對包含電子輸送性發光材料之有機化合物含有液具有親液性，因此塗布於各EL元件形成區域Rel之有機化合物含有液會在電洞輸送層15a上充分親合地擴散。另外，由於隔壁層17係設定為相對於塗布之有機化合物含有液的高度是夠高的，且感光性之有機樹脂材料對該有機化合物含有液一般具有拒液性，因此可防止有機化合物含有液洩漏或跨越至鄰接之像素PIX的EL元件形成區域Rel。
其次，如第14A圖所示，在形成了上述隔壁層17及有機EL層15(電洞輸送層15a及電子輸送性發光層15b)之基板11的至少顯示區域20中，形成具有光反射特性，並經由各像素PIX之有機EL層15而與像素電極14對向之共同的對向電極(陰極電極)16。此時，對向電極16係以使一部分除顯示區域20之外亦延伸於周邊區域30的方式形成，藉此直接連接於接觸電極Ecc，並且經由形成於絕緣膜13之接觸孔CH6b而直接連接於下層之陰極線Lc。
此處，作為對向電極16可應用例如使用真空蒸鍍法或濺射法積層1~10nm膜厚之鈣(Ca)、鋇(Ba)、鋰(Li)、銦(In)等功函數低之電子注入層(陰極電極)，與100nm以上膜厚之鋁(Al)、鉻(Cr)、銀(Ag)、鈀(Pd)之任何一種的單體，或由包含此等至少一種之合金構成的高功函數的薄膜(饋電電極)之電極構造。此處，將構成對向電極16之電極層予以圖案化時係使用濕式蝕刻。另外，此種電極構造的情況，只須將上述對向電極16中，僅上述高功函數之薄膜經由接觸電極Ecc及接觸孔CH6b而連接於陰極線Lc即可。
其次，在形成上述對向電極16後，如第14B圖所示，在基板11之一面側整個區域，使用CVD法等形成由二氧化矽膜或氮化矽膜等構成之密封層18。其後，以使形成於基板11之周邊區域的端子墊PLa、PLs(包含省略圖示之資料線Ld的端子墊)之上面露出的方式而在密封層18中形成開口部CH10。此處，開口部CH10例如以整合於上述開口部CH10x(參照第12A圖)之方式而形成。藉此，具有第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖所示之剖面構造的顯示面板10完成。另外，亦可為除上述密封層18之外，或是取代密封層18而將金屬蓋(密封蓋)或玻璃等之密封基板與基板11對向而接合者。
如此，本實施形態之顯示面板(發光面板)及其製造方法的特徵為：在連接於基板11上所形成之電晶體Tr11、Tr12的配線層中，至少形成於最上層之配線層(電源電壓線La、選擇線Ls)由鋁合金材料構成，且其表層利用由陽極氧化膜構成之絕緣膜Fao予以被覆。
(作用效果之驗證)
其次，就應用具有上述特徵之薄膜電晶體陣列基板的顯示面板及其製造方法中特有的作用效果詳細作說明。
第15A圖、第15B圖係顯示成為上述實施形態之比較對象的顯示面板之一例的重要部分剖面圖。此處為了容易與上述實施形態作比較，就與第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖同等之剖面，使用((VIA-VIA)、(VIB-VIB)、(VIIC-VIIC)、(VIID-VIID)、(VIIF-VIIF)、(VIIIG-VIIG)、(IXH-IXH))之註記。此外，第16A圖、第16B圖、第17A圖、第17B圖係顯示成為比較對象之顯示面板的製造方法之製程剖面圖。此處為了容易與上述實施形態作比較，與第10A圖、第10B圖、第10C圖、第11A圖、第11B圖、第11C圖、第12A圖、第12B圖、第12C圖、第13A圖、第13B圖、第14A圖、第14B圖同樣地，權宜地鄰接各部之剖面作配置而顯示。圖中之(VIA-VIA)、(VIB-VIB)、(VIIC-VIIC)、(VIID-VIID)、(VIIF-VIIF)、(VIIIG-VIIIG)、(IXH-IXH)分別顯示在第15A圖、第15B圖所示之各剖面中的製程剖面。另外，就與上述實施形態同等之構成，註記同一符號而簡化其說明。
成為比較對象之顯示面板如第15A圖、第15B圖所示，與上述實施形態不同之處為：在連接於基板11上所形成之電晶體Tr11、Tr12的配線層中，被覆形成於最上層之配線層(電源電壓線La、選擇線Ls)的絕緣膜並非陽極氧化膜，而係由氮化矽等無機之絕緣性材料構成。
亦即，在顯示面板之顯示區域中，經由設於絕緣膜13a之接觸孔而電性連接於電晶體Tr11的閘極電極Tr11g之選擇線Ls、及電性連接於電晶體Tr12之汲極電極的電源電壓線La，係利用由氮化矽膜等構成之絕緣膜13b被覆。此處，設於選擇線Ls及電源電壓線La下層之絕緣膜13a對應於上述實施形態中之絕緣膜13。
另外，在顯示面板之周邊區域，經由設於絕緣膜13a之接觸孔而電性連接於陰極線Lc之接觸電極Ecc，係經由設於被覆該接觸電極Ecc之絕緣膜13b的接觸孔而電性連接於有機EL元件OEL之對向電極16。此外，經由設於絕緣膜13a之接觸孔而電性連接於端子墊PLs、PLa之上部墊層PD2的選擇線Ls及電源電壓線La藉由絕緣膜13b予以被覆。
具有此種面板構造之顯示面板的製造方法與上述之實施形態同樣，首先如第16A圖所示，在基板11之一面側形成構成發光驅動電路DC之電晶體Tr11、Tr12、電容器Cs、資料線Ld、中間層Lm、陰極線Lc、端子墊PLa之上部墊層PD2及下部墊層PD1。
其次，如第16B圖所示，使用CVD法在基板11之整個區域形成由氮化矽等構成之絕緣膜13a後，使用乾式蝕刻法形成中間層Lm、汲極電極Tr12d、陰極線Lc及上部墊層PD2之既定位置的上面會露出之接觸孔及開口部。其後，使用濺射法在基板11上形成由鋁合金等構成之配線層後，藉由使用濕式蝕刻法予以圖案化，而形成具有既定之配線圖案的選擇線Ls及電源電壓線La。此時，同時在周邊區域30中形成接觸電極Ecc。
此時，電源電壓線La在顯示區域20中，經由形成於絕緣膜13a之接觸孔而電性連接於下層之汲極電極Tr12d。此外，電源電壓線La在周邊區域30中，經由形成於絕緣膜13a之接觸孔而電性連接於端子墊PLa的上部墊層PD2。此外，選擇線Ls在顯示區域20中，經由形成於絕緣膜13a之接觸孔而電性連接於下層的中間層Lm。此外，選擇線Ls在周邊區域30中，與上述電源電壓線La同樣地，經由形成於絕緣膜13a之接觸孔而電性連接於端子墊PLs的上部墊層PD2(省略圖示)。此外，接觸電極Ecc經由形成於絕緣膜13a之接觸孔而電性連接於下層的陰極線Lc。
其次，如第16C圖所示，使用CVD法在基板11之整個區域被覆形成由氮化矽等構成之絕緣膜13b後，使用乾式蝕刻法形成像素電極14、接觸電極Ecc及上部墊層PD2之既定位置的上面會露出之接觸孔及開口部。此處，在EL元件形成區域Rel、端子墊PLa及PLs之形成區域，藉由以單一之蝕刻製程連續地蝕刻絕緣膜13b及13a，而形成像素電極14及上部墊層PD2之上面會露出的接觸孔及開口部。另外，在接觸電極Ecc之形成區域藉由蝕刻絕緣膜13b而形成接觸電極Ecc之上面會露出的接觸孔。
其次，如第17A圖所示，在基板11上之至少顯示區域中形成由感光性之有機樹脂材料構成，且具有各像素PIX之像素電極14會露出的開口部之隔壁層17。藉此劃定各像素PIX之EL元件形成區域Rel。
其次，將露出於各EL元件形成區域Rel之像素電極14的表面進行親液化處理後，如第17B圖所示，在各像素電極14上形成由電洞輸送層15a及電子輸送性發光層15b構成之有機EL層15。其次，在基板11之至少顯示區域20形成具有光反射特性之對向電極16。此處，對向電極16係以經由各像素PIX之有機EL層15而共同對向於各像素電極14之方式，藉由單一之電極層(全面電極)而形成。此時，對向電極16連接於配置於周邊區域30並在設於絕緣膜13b之接觸孔內露出的接觸電極Ecc。藉此，對向電極16經由接觸電極Ecc而電性連接於陰極線Lc。
具有此種面板構造之顯示面板中，形成包含電晶體Tr11、Tr12之發光驅動電路DC後，為了形成絕緣膜13a、13b、選擇線Ls及電源電壓線La等之配線層，需要反覆進行數次成膜製程及圖案化製程。一般而言，瞭解在成膜、圖案化製程中，於濺射時、阻劑洗淨時及蝕刻時等會發生微粒子(微小的異物)，並殘留於基板11上。特別是在多用於將絕緣膜13a、13b成膜時之CVD法及乾式蝕刻製程中，容易發生微粒子。此種微粒子存在於基板上時，在成膜時進入膜中而粒子化，阻礙來自有機EL元件OEL(發光元件)之發光，而有導致點缺陷及亮度降低等之像素不良，且使製造良率降低的問題。然後，這種微粒子的問題，特別是欲實現顯示面板之畫質的高精細化及大畫面化的情況下，其影響相對變大。
對此，上述實施形態之顯示面板10中，具有利用由陽極氧化膜構成之絕緣膜Fao被覆選擇線Ls、電源電壓線La等之配線層表層的面板構造。藉此，本實施形態之製造方法中，由於藉由在選擇線Ls及電源電壓線La等之配線層形成後，進行陽極氧化處理，可將該配線層之表層絕緣膜化，因此，可節省比較對象所示之將絕緣膜13b成膜及圖案化之製程。亦即，由於本實施形態之製造方法中，可減少絕緣膜13b成膜時使用之CVD製程及圖案化時使用之乾式蝕刻製程的次數，因此可抑制微粒子之發生，減低顯示面板(薄膜電晶體陣列基板)之不良發生率，而改善製造良率。
再者，作為選擇線Ls及電源電壓線La等之配線層，藉由應用鋁單體或包含鋁之合金材料，可在表層形成具有良好絕緣特性之陽極氧化膜(絕緣膜Fao)。此外，藉由應用鋁單體或包含鋁之合金材料作為配線層，可充分減低配線電阻。因此，即使是將顯示面板10予以高精細化及大畫面化的情況，仍可抑制信號延遲及電壓下降，以與影像資料相應之適切的亮度階調使像素PIX進行發光動作，並可抑制畫質惡化。
另外，上述之實施形態中，作為設於像素PIX之發光驅動電路DC，係顯示藉由與影像資料相應地調整(既定)寫入各像素PIX(具體而言，為發光驅動電路DC之電晶體Tr12的閘極端子；接點N11)之階調電壓Vdata的電壓值，控制流入有機EL元件OEL之發光驅動電流的電流值，以希望之亮度階調進行發光動作之電壓既定型的階調控制方式之電路構成(參照第3圖)。本發明並非限定於此者，亦可為具有藉由與影像資料相應地調整(既定)寫入各像素PIX之階調電流的電流值，控制流入有機EL元件OEL之發光驅動電流的電流值，以希望之亮度階調進行發光動作之電流既定型的階調控制方式之電路構成者。以下顯示其一例。
(像素之其他例)
第18圖係顯示排列於本實施形態之顯示面板的像素之其他電路構成例之等價電路圖。此外，第19圖係顯示可應用於本實施形態之像素的其他例之平面佈局圖。此處，就與上述實施形態所示之像素(參照第3圖)同一或同等之構成，註記同等之符號而顯示，並簡化其說明。
如第18圖所示，像素PIX之其他電路構成具備：具有3個電晶體之發光驅動電路DC與有機EL元件OEL。具體而言發光驅動電路DC具備電晶體Tr21~Tr23與電容器Cs。電晶體Tr21之閘極端子經由接點N24而連接於選擇線Ls，汲極端子經由接點N25而連接於電源電壓線La，源極端子連接於接點N21。電晶體Tr22之閘極端子經由接點N24而連接於選擇線Ls，源極端子經由接點N23而連接於資料線Ld，汲極端子連接於接點N22。電晶體(驅動電晶體)Tr23之閘極端子連接於接點N21，汲極端子經由接點N25而連接於電源電壓線La，源極端子連接於接點N22。電容器Cs連接於電晶體Tr23之閘極端子(接點N21)及源極端子(接點N22)間。
此外，有機EL元件OEL與上述實施形態所示之像素(參照第3圖)同樣地，陽極(成為陽極電極之像素電極14；參照後述之第19圖)連接於上述發光驅動電路DC之接點N22，陰極(成為陰極電極之對向電極)連接於既定之低電位電源(基準電壓Vsc；例如接地電位Vgnd)。
而後，具有此種電路構成之像素PIX中的驅動控制動作，係以在既定之處理周期期間內執行使與影像資料相應之電壓成分保持的寫入動作(選擇期間)；與該寫入動作結束後，以與影像資料相應之亮度階調使有機EL元件OEL進行發光動作之發光動作(非選擇期間)的方式作控制。
首先，在對像素PIX之寫入動作(選擇期間)中，藉由將選擇位準(接通位準；例如高位準)之選擇電壓Vsel施加至選擇線Ls，而將像素PIX設定為選擇狀態。而後，在將低位準(基準電壓Vsc以下之電壓位準；例如負電壓)之電源電壓Vsa施加至電源電壓線La的狀態下，將設定成與影像資料相應之負的電流值之階調電流Idata供給至資料線Ld。
藉此，階調電流Idata從像素PIX以被抽出之方式在資料線Ld方向流動，而將比低位準之電源電壓Vsa更加低電位的電壓施加於電晶體Tr23之源極端子(接點N22)。
因此，藉由在接點N21及N22間(亦即電晶體Tr23之閘極‧源極間)產生電位差，電晶體Tr23進行接通動作，對應於階調電流Idata之寫入電流從電源電壓線La經由電晶體Tr23、接點N22、電晶體Tr22、接點N23而在資料線Ld方向流動。
此時，在電容器Cs中儲存對應於在接點N13及N14間產生之電位差的電荷，並作為電壓成分而保持。此外，將基準電壓Vsc以下之電壓位準的電源電壓Vsa施加至電源電壓線La，進一步以寫入電流從像素PIX在資料線Ld方向上抽出之方式設定。藉此，因為施加於有機EL元件OEL之陽極(接點N22)的電位成為比陰極電位(基準電壓Vsc)低，所以有機EL元件OEL中無電流流入，而不進行發光動作(非發光動作)。
其次，在寫入動作結束後之發光動作(非選擇期間)中，藉由在選擇線Ls中施加非選擇位準(低位準)之選擇電壓Vsel，而將像素PIX設定成非選擇狀態。此時，由於在上述寫入動作中儲存之電荷被保持在電容器Cs中，因此電晶體Tr23維持接通狀態。而後，藉由將高位準(比基準電壓Vsc高之電壓位準)之電源電壓Vsa施加至電源電壓線La，既定之發光驅動電流從電源電壓線La經由電晶體Tr23、接點N22而流入有機EL元件OEL。
此時，由於藉由電容器Cs所保持之電壓成分相當於在電晶體Tr23中流入對應於階調電流Idata之寫入電流的情況的電位差，因此流入有機EL元件OEL之發光驅動電流成為與該寫入電流概略同等之電流值，有機EL元件OEL以與影像資料相應之亮度階調進行發光動作。
(像素之裝置構造)
具有第18圖所示之電路構成的像素，例如可藉由第19圖所示之裝置構造(平面佈局)而實現。第19圖中，電性連接電晶體Tr21之源極電極Tr21s、電晶體Tr23之閘極電極Tr23g與電容器Cs之下部電極Eca的接觸孔CH21，係對應於第18圖所示之等價電路的接點N21。此外，電晶體Tr23之源極電極Tr23s與成為電容器Cs之上部電極Ecb的像素電極14之連接點，係對應於接點N22。此外，電性連接電晶體Tr22之源極電極Tr22s與資料線Ld的接觸孔CH23，係對應於接點N23。此外，電性連接電晶體Tr21之閘極電極Tr21g、電晶體Tr22之閘極電極Tr22g與中間層Lm的接觸孔CH24a，及電性連接中間層Lm與選擇線Ls之接觸孔CH24b，係對應於接點N24。此外，電性連接電晶體Tr21之汲極電極Tr21d、電晶體Tr23之汲極電極Tr23d與電源電壓線La的接觸孔CH25，係對應於接點N25。
而後，排列包含此等接點N21~N25之像素PIX的顯示面板，在上述實施形態中可大致照樣應用顯示於第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖之重要部分剖面圖的構造。因此，即使在具備顯示於第18圖、第19圖之其他例的像素PIX(發光驅動電路DC及有機EL元件OEL)之顯示面板(薄膜電晶體陣列基板)中，仍與上述實施形態同樣地，可應用利用由陽極氧化膜構成之絕緣膜被覆連接於基板11上所形成之電晶體Tr21~Tr23的配線層中，至少形成於最上層之配線層(電源電壓線La、選擇線Ls)的表層之面板構造。因此，由於可減少絕緣膜之成膜、圖案化製程，因此可抑制微粒子之發生，減低顯示面板(薄膜電晶體陣列基板)之不良發生率，並改善製造良率。
另外，顯示於第3圖、第18圖之像素PIX，不過是顯示可應用於本發明之電路構成的一例者，本發明並非限定於此者。此外，在上述之像素PIX的裝置構造(參照第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖)中，係顯示在藉由源極、汲極金屬層SD所形成之源極、汲極電極及配線層上，將構成像素電極14之透明電極層ITO予以積層的電極、配線構造，不過本發明並非限定於此者。本發明亦可為具有透明電極層ITO僅電性連接於發光驅動電路DC之驅動電晶體的電晶體Tr12或Tr23的源極電極，而不形成於其他電極及配線層上的構造者。
此外，上述之實施形態中，作為有機EL元件OEL之元件構造，係就具有底部發光型之發光構造的情況作說明，不過本發明並非限定於此者，亦可為具有頂部發光型之發光構造者。此外，上述之實施形態中，係就有機EL層15係由電洞輸送層15a及電子輸送性發光層15b構成的情況作說明，不過本發明並非限定於此者。亦即，應用於本發明之有機EL元件OEL亦可為有機EL層15例如具有僅由電洞輸送兼電子輸送性發光層構成的元件構造者，或是亦可為由電洞輸送性發光層及電子輸送層構成者，此外，亦可為在此等層之間有適宜的電荷輸送層介入者，再者，亦可為具有其他電荷輸送層之組合者。此外，上述各實施例中，係將像素電極14作為陽極電極，將對向電極16作為陰極電極，不過不限於此，亦可為將像素電極14作為陰極電極，將對向電極16作為陽極電極。此時，有機EL層15只要是接觸於像素電極14之載體輸送層為電子輸送性之層即可。
再者，上述之實施形態中係顯示藉由發光驅動電路DC而發光驅動之發光元件係應用有機EL元件OEL的情況，不過本發明並非限定於此者，只要是電流控制型之發光元件，例如亦可為發光二極體等其他發光元件。
(發光面板之應用例)
其次，就應用上述實施形態之顯示面板(具備薄膜電晶體陣列之發光面板)的電子機器，參照圖式作說明。顯示於上述實施形態之顯示面板10，例如係可應用於數位相機、攜帶型個人電腦、行動電話等各種電子機器者。
第20A圖、第20B圖係顯示本實施形態之應用例的數位相機之構成的立體圖，第21圖係顯示本實施形態之應用例的攜帶型個人電腦的構成之立體圖，第22圖係顯示本實施形態之應用例的行動電話之構成圖。
第20A圖、第20B圖中，數位相機200概略具備本體部201、透鏡部202、操作部203、具備上述實施形態所示之顯示面板10的顯示部204、及快門按鈕205。藉此，由於在顯示部204中可應用抑制點缺陷及亮度降低等之像素不良的發生之顯示面板10，可以與影像資料相應之適切的亮度階調使像素進行發光動作，因此可實現良好且均勻之畫質。
此外，第21圖中，個人電腦210概略具備本體部211、鍵盤212、及具備上述實施形態所示之顯示面板10的顯示部213。在此情況下，亦由於在顯示部213中可應用抑制點缺陷及亮度降低等之像素不良的發生之顯示面板10，可以按照影像資料之適切的亮度階調使像素進行發光動作，因此可實現良好且均勻之畫質。
此外，第22圖中，行動電話220概略具備操作部221、受話口222、送話口223、具備上述實施形態所示之顯示面板10的顯示部224。在此情況下，亦由於在顯示部224中可應用抑制點缺陷及亮度降低等之像素不良的發生之顯示面板10，可以與影像資料相應之適切的亮度階調使像素進行發光動作，因此可實現良好且均勻之畫質。
另外，上述實施形態中，係就將薄膜電晶體陣列基板應用於有機EL顯示面板(發光面板)的情況作詳細說明，不過本發明並非限定於此者。本發明亦可應用於一種曝光裝置，其例如具備將具有有機EL元件OEL之複數個像素PIX排列在一個方向上之發光元件陣列，將與影像資料相應地從發光元件陣列射出之光照射至感光體鼓(drum)而曝光。此外，本發明並非限定於發光面板者，只要是應用在基板上排列驅動控制用之薄膜電晶體的薄膜電晶體陣列基板者，亦可應用於例如液晶顯示裝置及2維感測器等。
熟悉本技術之業者當可輕易想到其他優點及修改。因此，本發明之廣義態樣不受此處所示及所述之詳細說明與代表性之具體實施例所限制。因而在不脫離由隨附之申請專利範圍與其均等物所定義之一般發明概念的精神或範圍下可作各種修改。
10．．．顯示面板
11．．．基板
12．．．閘極絕緣膜
13、13a、13b．．．絕緣膜
14．．．像素電極
15．．．有機EL層(發光功能層)
15a．．．電洞輸送層(載體輸送層)
15b．．．電子輸送性發光層(載體輸送層)
16．．．對向電極
17．．．隔壁層
17e．．．側壁
18．．．密封層
20．．．顯示區域
30．．．周邊區域
200．．．數位相機
201．．．本體部
202．．．透鏡部
203．．．操作部
204．．．顯示部
205．．．快門按鈕
210．．．個人電腦
211．．．本體部
212．．．鍵盤
213．．．顯示部
220．．．行動電話
221．．．操作部
222．．．受話口
223．．．送話口
224．．．顯示部
BL．．．通道保護層
CH1、CH3、CH4a、CH4b、CH5、CH6、CH6a、CH6b、CH7、CH8、CH9、CH21、CH22、CH23、CH24a、CH24b、CH25．．．接觸孔
CH10、CH10x．．．開口部
Cs．．．電容器
DC．．．發光驅動電路
Ecc．．．接觸電極
Eca．．．下部電極
Ecb．．．上部電極
Ecx．．．電極層
Fao．．．絕緣膜
Idata．．．階調電流
ITO．．．透明電極層
La．．．電源電壓線
Lc．．．陰極線
Ld．．．資料線
Lm．．．中間層
Ls．．．選擇線
Lax、Lsx．．．配線層
N11~N15、N21~N25．．．接點
OEL．．．有機EL元件(發光元件)
OHM、OHMx．．．雜質層
PD1．．．下部墊層
PD2．．．上部墊層
PIX．．．像素
PLa、PLs．．．端子墊
Rel．．．有機EL元件OEL之形成區域(EL元件形成區域)
Rpx．．．像素形成區域
SD．．．源極、汲極金屬層
SMC．．．半導體層
SMCx．．．半導體膜
Tr11、Tr12、Tr21~Tr23．．．電晶體
Tr12．．．驅動電晶體
Tr11d、Tr12d、Tr21d、Tr23d．．．汲極電極
Tr11g、Tr12g、Tr21g~Tr23g．．．閘極電極
Tr11s、Tr12s、Tr21s~Tr23s．．．源極電極
Vgnd．．．接地電位
Vsa．．．電源電壓
Vdata．．．階調電壓
Vsel．．．選擇電壓
Vsc．．．基準電壓
納入並構成本說明書之一部分的附圖係圖解本發明之具體實施例，並結合上述之發明內容及具體實施例的實施方式闡述本發明之原理。
本發明藉由以上的詳細說明及附圖應可更充分理解，不過僅係用於說明者，而並非限定本發明之範圍者。
第1A圖、第1B圖係顯示應用實施形態之薄膜電晶體陣列基板的顯示面板之例的概略平面圖。
第2圖係顯示實施形態之顯示面板中的像素排列狀態及配線層之配設狀態一例的概略平面圖。
第3圖係顯示排列於實施形態之顯示面板的各像素之電路構成例的等價電路圖。
第4圖係顯示可應用於實施形態之像素的一例之平面佈局圖。
第5A圖、第5B圖係實施形態之像素的重要部分放大圖。
第6A圖、第6B圖、第7A圖、第7B圖、第7C圖、第7D圖、第8A圖、第8B圖、第9A圖、第9B圖係實施形態之顯示面板的重要部分剖面圖。
第10A圖、第10B圖、第10C圖、第11A圖、第11B圖、第11C圖、第12A圖、第12B圖、第12C圖、第13A圖、第13B圖、第14A圖、第14B圖係顯示實施形態之顯示面板的製造方法之製程剖面圖。
第15A圖、第15B圖係顯示作為比較對象之顯示面板的一例之重要部分剖面圖。
第16A圖、第16B圖、第16C圖、第17A圖、第17B圖係顯示作為比較對象之顯示面板的製造方法之製程剖面圖。
第18圖係顯示排列於實施形態之顯示面板的像素的其他電路構成例之等價電路圖。
第19圖係顯示可應用於實施形態之像素的其他例之平面佈局圖。
第20A圖、第20B圖係顯示實施形態之應用例的數位相機之構成的立體圖。
第21圖係顯示實施形態之應用例的攜帶型個人電腦的構成之立體圖。
第22圖係顯示實施形態之應用例的行動電話之構成圖。
11．．．基板
12．．．閘極絕緣膜
13．．．絕緣膜
14．．．像素電極
15．．．有機EL層(發光功能層)
15a．．．電洞輸送層(載體輸送層)
15b．．．電子輸送性發光層(載體輸送層)
17．．．隔壁層
17e．．．側壁
CH6b．．．接觸孔
Cs．．．電容器
Eca．．．下部電極
Ecb．．．上部電極
Ecc．．．接觸電極
Tr11、Tr12．．．電晶體
La．．．電源電壓線
Lc．．．陰極線
Ld．．．資料線
Lm．．．中間層
Ls．．．選擇線
Fao．．．絕緣膜
P1a．．．端子墊
Tr12d．．．汲極電極
Tr11g．．．閘極電極
PD1．．．下部墊層
PD2．．．上部墊層

Claims (20)

  1. 一種薄膜電晶體陣列基板，係具備：基板；薄膜電晶體，其形成於基板上；配線，其配設於前述基板上，施加用於驅動包含前述薄膜電晶體之電路的電壓；外部連接用的端子部，其利用連接於前述配線的端部的導電層形成；及絕緣層，其覆蓋前述配線的與前述導電層連接的區域，露出形成前述導電層的前述端子部的區域，被前述絕緣層覆蓋的前述配線的表面之至少與前述導電層連接的區域，係以陽極氧化膜構成。
  2. 如申請專利範圍第1項之薄膜電晶體陣列基板，其中前述配線係由鋁或包含鋁之合金材料所構成。
  3. 如申請專利範圍第1項之薄膜電晶體陣列基板，其中前述配線係藉由濕式蝕刻法進行圖案化。
  4. 如申請專利範圍第1項之薄膜電晶體陣列基板，其中前述配線係施加用於驅動前述電路之電源電壓的電源電壓線。
  5. 如申請專利範圍第4項之薄膜電晶體陣列基板，其中前述電路係在前述基板上規則排列之像素，前述薄膜電晶體係依據經由前述電源電壓線而施加之前述電源電壓，來驅動前述像素之驅動電晶體。
  6. 如申請專利範圍第1項之薄膜電晶體陣列基板，其中前述陽極氧化膜之膜厚係150nm以上。
  7. 一種發光面板，係具備：基板；發光元件，其形成於前述基板上；薄膜電晶體，其用於驅動前述發光元件；配線，其施加用於藉由前述薄膜電晶體而驅動前述發光元件之電壓；及外部連接用的端子部，其利用連接於前述配線的端部的導電層形成；及絕緣層，其覆蓋前述配線的與前述導電層連接的區域，露出形成前述導電層的前述端子部的區域，被前述絕緣層覆蓋的前述配線的表面之至少與前述導電層連接的區域，係以陽極氧化膜構成。
  8. 如申請專利範圍第7項之發光面板，其中前述發光元件之各個具備：形成於前述基板上之第一電極、形成於前述第一電極上之第二電極、及形成於前述第一電極與前述第二電極間之發光層，前述配線之各個係形成於與前述第一電極同一材料且設於同一面上的層上。
  9. 如申請專利範圍第8項之發光面板，其中前述第一電極及設於與前述第一電極同一面上之層，係由透明導電材料所構成。
  10. 如申請專利範圍第7項之發光面板，其中前述配線係由鋁或包含鋁之合金材料所構成。
  11. 如申請專利範圍第7項之發光面板，其中前述配線係藉由濕式蝕刻法進行圖案化。
  12. 如申請專利範圍第7項之發光面板，其中前述配線係施加用於驅動包含前述薄膜電晶體之電路的電源電壓之電源電壓線。
  13. 如申請專利範圍第12項之發光面板，其中前述電路係在前述基板上規則排列之像素，前述薄膜電晶體係依據經由前述電源電壓線而施加之前述電源電壓，來驅動前述像素之驅動電晶體。
  14. 一種電子機器，其特徵為安裝前述申請專利範圍第7項之前述發光面板。
  15. 一種發光面板的製造方法，該發光面板在基板上至少配設有發光元件、及具有用於驅動該發光元件之薄膜電晶體的複數個像素，其具備以下製程：形成用於形成外部連接用的端子部的導電層；形成施加用於驅動前述發光元件之電壓的配線，將前述配線的端部連接於前述導電層；藉由陽極氧化處理而形成前述配線的表面之至少與前述導電層連接的區域；及形成絕緣膜，該絕緣膜係覆蓋前述配線的與前述導電層連接的區域，露出形成前述導電層的前述端子部的區 域。
  16. 如申請專利範圍第15項之發光面板的製造方法，其中前述配線係由鋁或包含鋁之合金材料所構成。
  17. 如申請專利範圍第15項之發光面板的製造方法，其中前述配線係藉由濕式蝕刻法進行圖案化。
  18. 如申請專利範圍第15項之發光面板的製造方法，其中前述配線係施加用於驅動包含前述薄膜電晶體之電路的電源電壓之電源電壓線。
  19. 如申請專利範圍第15項之發光面板的製造方法，其中前述陽極氧化處理係使用白金作為陰極材料。
  20. 如申請專利範圍第15項之發光面板的製造方法，其中用於前述陽極氧化處理之電解液係硼酸銨水溶液、稀硫酸、乙二酸、乙二醇混合液、酒石酸銨混合液、硫酸水溶液、酒石酸銨之任何一者。
TW099133019A 2009-09-30 2010-09-29 薄膜電晶體陣列基板、發光面板及其製造方法、以及電子機器 TWI455321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009226156A JP5370843B2 (ja) 2009-09-30 2009-09-30 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
TW201143100A TW201143100A (en) 2011-12-01
TWI455321B true TWI455321B (zh) 2014-10-01

Family

ID=43779791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099133019A TWI455321B (zh) 2009-09-30 2010-09-29 薄膜電晶體陣列基板、發光面板及其製造方法、以及電子機器

Country Status (5)

Country Link
US (1) US20110074749A1 (zh)
JP (1) JP5370843B2 (zh)
KR (1) KR101137798B1 (zh)
CN (1) CN102082151A (zh)
TW (1) TWI455321B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089381A (ko) * 2004-03-04 2005-09-08 삼성에스디아이 주식회사 액티브 매트릭스형 표시 장치의 제조방법
JP5875848B2 (ja) * 2011-12-16 2016-03-02 株式会社東芝 フォトカプラの製造方法及びフォトカプラ用リードフレームシート
CN104040416B (zh) * 2012-01-11 2017-05-17 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
CN102881697B (zh) * 2012-09-06 2015-01-21 广州新视界光电科技有限公司 一种可提高tft背板良率的布线结构
CN103022080B (zh) * 2012-12-12 2015-09-16 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
TWI514343B (zh) * 2014-07-30 2015-12-21 E Ink Holdings Inc 背光顯示裝置
JP6500196B2 (ja) * 2014-10-10 2019-04-17 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR101845907B1 (ko) 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
CN105789219B (zh) * 2016-03-22 2018-07-27 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
JP7276131B2 (ja) * 2017-08-02 2023-05-18 ソニーグループ株式会社 表示装置、表示装置の製造方法、及び、電子機器
KR20210035357A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
CN110676298B (zh) * 2019-09-30 2022-06-03 昆山国显光电有限公司 阵列基板及oled显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070171156A1 (en) * 2004-05-17 2007-07-26 Fuji Electric Holdings Co., Ltd. Display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0285826A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 表示パネル
KR0150418B1 (ko) * 1989-08-14 1998-10-15 미따 가쯔시게 박막트랜지스터기판의 제조방법
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3006990B2 (ja) * 1994-02-17 2000-02-07 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
KR0169385B1 (ko) * 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JP2000353809A (ja) * 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4485480B2 (ja) * 1999-03-23 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20040009816A (ko) * 2002-07-26 2004-01-31 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN100490212C (zh) * 2002-09-24 2009-05-20 夏普株式会社 有源矩阵型有机el显示体、其制造方法及其制造装置、液晶阵列及其制造方法、以及滤色片衬底、其制造方法及其制造装置
KR101352105B1 (ko) * 2007-03-22 2014-01-15 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070171156A1 (en) * 2004-05-17 2007-07-26 Fuji Electric Holdings Co., Ltd. Display device

Also Published As

Publication number Publication date
US20110074749A1 (en) 2011-03-31
JP5370843B2 (ja) 2013-12-18
KR101137798B1 (ko) 2012-04-20
CN102082151A (zh) 2011-06-01
KR20110035943A (ko) 2011-04-06
JP2011075756A (ja) 2011-04-14
TW201143100A (en) 2011-12-01

Similar Documents

Publication Publication Date Title
TWI455321B (zh) 薄膜電晶體陣列基板、發光面板及其製造方法、以及電子機器
JP6691190B2 (ja) 発光装置
JP4626659B2 (ja) 表示装置
US20060082284A1 (en) Display and array substrate
JP4953166B2 (ja) 表示パネルの製造方法
JP4251329B2 (ja) 表示装置及びその製造方法
KR101556987B1 (ko) 유기 발광 장치의 제조 방법
JP5120528B2 (ja) 表示装置の製造方法
JP5737550B2 (ja) 表示装置、表示装置の製造方法および電子機器
JP5428142B2 (ja) 表示パネルの製造方法
JP2020109452A (ja) 表示装置及び表示装置の製造方法
US7863615B2 (en) Display unit and method of manufacturing the same
JP2007101713A (ja) 表示装置
CN111180492A (zh) 阵列基板、其制作方法及双面显示装置
JP2011191434A (ja) 発光装置及びその製造方法並びに電子機器
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
JP2019003040A (ja) 表示装置
WO2019073929A1 (ja) 表示装置
JP5257828B2 (ja) 回路基板及びその接続方法
JP5119635B2 (ja) 表示装置の製造方法
KR102089248B1 (ko) 유기발광다이오드소자 및 그의 제조방법
JP2011191606A (ja) 発光装置及びその製造方法並びに電子機器
US20220140032A1 (en) Display device
JP2012073371A (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees