KR101352105B1 - 유기발광표시장치 및 그 제조방법 - Google Patents
유기발광표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR101352105B1 KR101352105B1 KR1020070028223A KR20070028223A KR101352105B1 KR 101352105 B1 KR101352105 B1 KR 101352105B1 KR 1020070028223 A KR1020070028223 A KR 1020070028223A KR 20070028223 A KR20070028223 A KR 20070028223A KR 101352105 B1 KR101352105 B1 KR 101352105B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- gate
- electrode
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 28
- 239000011241 protective layer Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 유기발광표시장치 및 그 제조방법에 관한 것으로, 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 교차하며 상기 데이터 라인과 평행하게 형성된 전원 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터 및 전원 라인과 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 발광층과, 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극의 중첩부에 형성된 반도체층과, 상기 스위칭 박막 트랜지스터의 드레인 전극, 반도체층, 게이트 절연막을 관통하여 구동 박막 트랜지스터의 게이트 전극을 노출시킨 하나의 콘택홀과, 상기 콘택홀을 통해 상기 스위칭 박막 트랜지스터의 드레인 전극 및 구동 박막 트랜지스터의 게이트 전극을 접속시킨 연결 전극을 포함하는 것을 특징으로 한다.
유기발광표시장치, 연결 전극, 발광층, 반도체층
Description
도 1은 종래의 유기발광표시장치의 기본 화소에 대한 등가 회로도
도 2는 도 1에 도시된 A부분의 확대도
도 3은 본 발명의 실시예에 따른 유기발광표시장치의 기본 화소 구조를 나타내는 평면도
도 4는 도 3에 도시된 Ⅰ-Ⅰ＇ 내지 Ⅱ-Ⅱ＇선에 따른 유기발광표시장치를 나타내는 단면도
도 5a 내지 도 5h는 도 4에 도시된 유기발광표시장치의 제조방법을 나타낸 공정단면도
* 도면의 주요 부분에 대한 부호의 설명 *
T1 : 스위칭 박막 트랜지스터 T2 : 구동 박막 트랜지스터
100 : 기판 102 : 게이트 라인
104, 130 : 게이트 전극 106 : 데이터 라인
108, 132, 134 : 반도체층 110 : 게이트 절연막
112 : 전원 라인 128, 140 : 소스 전극
122 : 화소 전극 126, 142 : 드레인 전극
150, 160 : 콘택홀 154 : 연결 전극
156 : 보호막 158 : 뱅크 절연막
162 : 화소홀 170 : 발광층
172 : 음극
본 발명은 유기발광표시장치에 관한 것으로 특히, 개구율을 향상시킬 수 있는 유기발광표시장치 및 그 제조방법에 관한 것이다.
유기발광표시장치는 유기 발광 물질에 순 방향으로 전류를 공급하면, 정공 제공층인 양극(anode electrode)과 전자 제공층인 음극(cathode electrode)간의 P(positive)-N(negative) 접합(Junction)부분을 통해 전자와 정공이 이동하면서 서로 재결합하여, 전자와 정공이 떨어져 있을 때보다 작은 에너지를 가지게 되므로, 이때 발생하는 에너지 차로 인해 빛을 방출하는 원리를 이용하는 것이다.
이러한 유기발광표시장치는 자체발광형이기 때문에 액정표시장치에 비해 시야각, 콘트라스트 등이 우수하며 백라이트가 필요하지 않기 때문에 경량 박형이 가능하고, 따라서 저전압 구동을 실현할 수 있어서 소비전력 측면에서도 유리하다.
도 1은 종래의 유기발광표시장치의 기본 화소에 대한 등가 회로도이고, 도 2는 도 1에 도시된 A부분의 확대도이다.
도 1에 도시된 유기발광표시장치의 한 화소는 유기발광 다이오드(OLED)와, 게이트 라인(GL)과, 데이터 라인(DL) 및 전원 라인(PL) 사이에 접속된 유기발광 다이오드(OLED)를 구동하는 화소 구동부(P)를 구비한다.
화소 구동부(P)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위칭 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T1)와 전원 라인(PL) 및 유기발광 다이오드(OLED) 사이에 접속된 구동 박막 트랜지스터(T2)와, 구동 박막 트랜지스터(T2)의 게이트 전극(30)과 전원 라인(PL) 사이에 접속된 스토리지 캐패시터(C)를 구비한다.
스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호를 구동 박막 트랜지스터(T2)의 게이트 전극(30) 및 스토리지 캐패시터(C)에 공급한다. 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 데이터 신호에 응답하여 전원 라인(PL)으로부터 유기발광 다이오드(OLED)로 공급되는 전류를 조절하여 유기발광 다이오드(OLED)의 밝기를 제어한다. 스토리지 캐패시터(C)는 스위칭 박막 트랜지스터(T1)로부터의 데이터 신호를 충전하고, 충전된 전압을 구동 박막 트랜지스터(T2)에 공급하여 스위칭 박막 트랜지스터(T1)가 오프(OFF)되더라도 구동 박막 트랜지스터(T2)가 일정한 전류를 공급할 수 있다.
화소 구동부(P)에서 스위칭 박막 트랜지스터(T1)의 드레인 전극(26)과 구동 박막 트랜지스터(T2)의 게이트 전극(30)은 절연막을 사이에 두고 서로 다른 층에 형성되므로 도 2와 같이, 연결 전극(54)을 통해 접속된다. 연결 전극(54)은 제 1 및 제 2 콘택홀(10, 20)을 통해 스위칭 박막 트랜지스터(T1)의 드레인 전극(26)과 구동 박막 트랜지스터(T2)의 게이트 전극(30)을 전기적으로 접속한다. 이로 인하여, 스위칭 박막 트랜지스터(T1)의 드레인 전극(26)과 구동 박막 트랜지스터(T2)의 게이트 전극(30)의 콘택부 면적이 증가되므로 화소 구동부(P)의 면적이 증가하고 그만큼 유기발광 다이오드(OLED)의 면적이 감소하여 개구율이 감소되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 콘택부의 면적을 감소시켜 유기발광 다이오드의 개구율을 향상시킬 수 있는 유기발광표시장치 및 그 제조방법을 제공하는 것에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 유기발광표시장치는 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 교차하며 상기 데이터 라인과 평행하게 형성된 전원 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터 및 전원 라인과 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 발광층과, 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극의 중첩부에 형성된 반도체층과, 상기 스위칭 박막 트랜지스터의 드레인 전극, 반도체층, 게이트 절연막을 관통하여 구동 박막 트랜지스터의 게이트 전극을 노출시킨 하나의 콘택홀과, 상기 콘택홀을 통해 상기 스위칭 박막 트랜지스터의 드레인 전극 및 구동 박막 트랜지스터의 게이트 전극을 접속시킨 연결 전극을 포함한다.
본 발명의 다른 특징에 따른 유기발광표시장치의 제조 방법은 기판 상에 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터 및 전원 라인과 접속된 구동 박막 트랜지스터를 형성하는 단계와, 상기 구동 박막 트랜지스터와 접속되도록 발광층을 형성하는 단계와, 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극의 중첩부에 반도체층을 형성하는 단계와, 상기 스위칭 박막 트랜지스터의 드레인 전극, 반도체층, 게이트 절연막을 관통하여 구동 박막 트랜지스터의 게이트 전극을 노출시키는 하나의 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 스위칭 박막 트랜지스터의 드레인 전극 및 구동 박막 트랜지스터의 게이트 전극을 접속시킨 연결 전극을 형성하는 단계를 포함한다.
본 발명의 또 다른 특징에 따른 유기발광표시장치의 제조 방법은 기판 상에 게이트 라인 및 제 1 및 제 2 게이트 전극을 포함한 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막과, 상기 게이트 절연막 상에 상기 게이트 패턴과 중첩되도록 제 1 내지 제 3 반도체층을 포함한 반도체 패턴을 형성하는 단계와, 상기 반도체 패턴이 형성된 상기 게이트 절연막 상에 데이터 라인과, 제 1 및 제 2 소스 전극과, 제 1 및 제 2 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와, 상기 소스/드레인 패턴 상에 제 1 드레인 전극 및 제 2 게이트 전극을 노출하는 제 1 콘택홀 및 제 2 드레인 전극을 노출하는 제 2 콘택홀을 포함하는 보호막을 형성하는 단계와, 상기 보호막 상에 제 2 게이트 전극 및 제 1 드레인 전극을 상기 제 1 콘택홀을 통해 연결하는 연결 전극 및 상기 제 2 콘택홀을 통해 제 2 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하는 투명 도전 패턴을 형성하는 단계와, 상기 투명 도전 패턴을 포함하는 상기 보호막 전면에 화소홀을 갖는 뱅크 절연막을 형성하는 단계와, 상기 뱅크 절연막의 화소홀을 경유하도록 발광층을 형성하는 단계와, 상기 발광층 및 상기 뱅크 절연막 상에 음극을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참고하여 본 발명의 실시예에 따른 유기발광표시장치와 그 제조방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 유기발광표시장치의 기본 화소 구조를 나타내는 평면도이며, 도 4는 도 3에 도시된 Ⅰ-Ⅰ＇ 내지 Ⅱ-Ⅱ＇선에 따른 유기발광표시장치를 나타내는 단면도이다.
도 3 및 도 4에 도시된 유기발광표시장치는 절연 기판(100) 상에 형성된 게이트 라인(102)과, 게이트 라인(102)과 교차하는 데이터 라인(106)과, 게이터 라인(102)과 교차하며 데이터 라인(106)과 나란하게 형성된 전원 라인(112)과, 게이트 라인(102) 및 데이터 라인(106)과 접속된 스위치 박막 트랜지스터(T1)와, 전원 라인(112)과 화소 전극(122) 사이에 형성되어 스위치 박막 트랜지스터(T1)와 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(112)과 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(130)의 중첩으로 형성된 스토리지 캐패시터(C)와, 화소 전극(122) 및 음극(172) 사이에 형성된 발광층(170)을 포함한 유기발광 다이오드(OLED)로 구 성된다.
스위칭 박막 트랜지스터(T1)는 게이트 라인(102)과 접속된 제 1 게이트 전극(104), 제 1 게이트 전극(104)이 형성된 절연 기판(100) 전면에 형성된 게이트 절연막(110)과, 게이트 절연막(110) 상에 제 1 게이트 전극(104)과 중첩되게 형성된 제 1 반도체층(108)과, 데이터 라인(106)에서 분기되어 제 1 반도체층(108) 상에 형성되는 제 1 소스 전극(128), 제 1 소스 전극(128)과 마주하며 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(130) 및 스토리지 캐패시터(C)와 접속된 제 1 드레인 전극(126)으로 구성된다. 제 1 반도체층(108)은 제 1 오믹 콘택층(108a) 및 제 1 활성층(108b)로 구성된다. 이러한 스위칭 박막 트랜지스터(T1)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(106)의 데이터 신호를 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(130) 및 스토리지 캐패시터(C)에 공급한다.
구동 박막 트랜지스터(T2)는 스위치 박막 트랜지스터(T1)의 제 1 드레인 전극(126)과 연결 전극(154)을 통해 접속된 제 2 게이트 전극(130), 제 2 게이트 전극(130)과 중첩되게 형성된 제 2 반도체층(132)과, 제 2 반도체층(132) 상에 전원 라인(112)과 접속된 제 2 소스 전극(140), 제 2 소스 전극(140)과 평행하고 화소 전극(122)과 접속된 제 2 드레인 전극(142)으로 구성된다. 제 2 반도체층(132)은 제 2 오믹 콘택층(132a) 및 제 2 활성층(132b)로 구성된다. 이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 데이터 신호에 응답하여 전원 라인(112)으로부터 유기발광 다이오드(OLED)로 공급되는 전류를 조절한다.
구동 박막 트랜지스터(T2)는 도 1과 같이, 스위칭 박막 트랜지스터(T1)보다 크게 형성된다. 또한, 구동 박막 트랜지스터(T2)의 제 2 소스 전극(140)은 해당 화소의 상단부에서 전원 라인(112)로부터 돌출되고 절곡되어 해당 화소의 하부 쪽으로 길게 형성된다. 제 2 드레인 전극(142)은 제 2 소스 전극(140)의 수직부를 둘러싸도록 "ㄷ"자형으로 형성된다. 이에 따라, 구동 박막 트랜지스터(T2)의 제 2 소스 전극(140) 및 제 2 드레인 전극(142)이 서로 마주하는 채널폭이 크게 형성되므로 유기발광 다이오드(OLED)에 구동 전류를 빠르고 안정적으로 공급할 수 있다.
연결 전극(154)은 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(130)과 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(126) 제 1 콘택홀(150)을 통해 연결시킨다.
구체적으로, 제 1 드레인 전극(126)은 게이트 절연막(110)을 사이에 두고 제 2 게이트 전극(130)과 중첩되고, 그 중첩 영역에 개구부(60)를 갖는다. 제 1 콘택홀(150)은 제 1 드레인 전극(126)과 제 2 게이트 전극(130)의 중첩부에서 제 1 드레인 전극(126)의 개구부를 경유하도록 보호막(156), 게이트 절연막(110)을 관통하여 제 2 게이트 전극(130)을 노출시킨다. 이때, 제 1 콘택홀(150) 형성시 제 1 드레인 전극(126) 아래의 게이트 절연막(110)이 언더컷되는 것을 방지하기 위하여 게이트 절연막(110)과 제 1 드레인 전극(126) 사이에 제 3 반도체층(134)을 형성한다. 제 3 반도체층(134)은 제 3 오믹 콘택층(134a) 및 제 3 활성층(134b)로 구성되며, 제 2 게이트 전극(130)과 중첩되는 영역 즉, 제 1 드레인 전극(126)의 개구부(60)와 중첩된 개구부를 갖는다. 제 1 콘택홀(150) 형성시 제 3 반도체층(134)은 보호막(156) 및 게이트 절연막(110) 보다 식각비가 작으므로 도 4와 같이, 계단 형태로 형성되면서 게이트 절연막(110)의 언더컷을 방지한다. 이에 따라, 게이트 절연막(110)의 언더컷을 방지하여 언더컷으로 인한 연결 전극(154)의 단선을 방지한다.
또한, 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(130)과 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(126)이 하나의 콘택홀을 경유한 연결 전극(154)에 의해 연결되므로 이 콘택부의 면적을 감소시키고 그만큼 유기발광 다이오드의 개구율을 향상시킬 수 있다.
스토리지 캐패시터(C)는 전원 라인(112)과 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(130)이 게이트 절연막(110)을 사이에 두고 중첩됨으로써 형성된다. 이러한 스토리지 캐패시터(C)는 스위칭 박막 트랜지스터(T1)로부터의 데이터 신호를 충전하고, 충전된 전압을 구동 박막 트랜지스터(T2)에 공급하여 스위칭 박막 트랜지스터(T1)가 오프(OFF)되더라도 구동 박막 트랜지스터(T2)가 일정한 전류를 공급할 수 있다.
유기발광 다이오드(OLED)는 보호막(156) 상에 형성된 화소 전극(122)과, 뱅크 절연막(158)을 관통하는 화소홀(162)을 통해 노출된 화소 전극(122)과 뱅크 절연막(158) 상에 형성된 발광층(170)과, 발광층(170)이 형성된 뱅크 절연막(158) 전면에 형성된 음극(172)으로 구성된다. 이러한 유기발광 다이오드(OLED)는 구동 박막 트랜지스터(T2)로 공급되는 구동 전류에 따라 발광하여 구동 전류에 비례하는 밝기를 표시한다. 음극(172)은 그라운드에 접속되어 형성된다.
도 5a 내지 도 5h는 도 4에 도시된 유기발광표시장치의 제조방법을 나타낸 공정단면도이다.
도 5a를 참조하면, 절연 기판(100) 상에 게이트 라인(102), 제 1 및 제 2 게이트 전극(104, 130)을 포함하는 게이트 패턴이 형성된다.
구제적으로, 절연 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝되어 게이트 라인(102), 제 1 및 제 2 게이트 전극(104, 130)을 포함하는 게이트 패턴이 형성된다.
게이트 금속층의 재료로는 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(Mo alloy), 구리(Cu) 등이 이용된다.
도 5b를 참조하면, 게이트 패턴 상에 게이트 절연막(110), 활성층 및 오믹 콘택층으로 구성된 제 1 내지 제 3 반도체층(108, 132, 134)을 포함하는 반도체 패턴이 순차적으로 형성된다.
구체적으로, 게이트 패턴을 포함하는 절연 기판 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(110), 비정질실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질실리콘층을 순차적으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 비정질실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질실리콘층을 패터닝하여 활성층(108b, 132b, 134b) 및 오믹 콘택층(108a, 132a, 134a)으로 이루어진 제 1 내지 제 3 반도체층(108, 132, 134)을 포함하는 반도체 패턴이 형성된다. 제 3 반도체층(134)은 제 2 게이트 전극(130)과 중첩되고, 그 중첩 영역에 개구부(50)를 갖는다. 게이트 절연막(110)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
도 5c를 참조하면, 반도체 패턴 상에 데이터 라인(106), 제 1 및 제 2 소스 전극(128, 140), 제 1 및 제 2 드레인 전극(126, 142)을 포함하는 소스/드레인 패턴이 형성된다.
이어서, 소스/드레인 금속층을 스퍼터링 등의 증착 방법으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 소스/드레인 금속층을 패터닝 하여 데이터 라인(106), 제 1 및 제 2 소스 전극(128, 140), 제 1 및 제 2 드레인 전극(126, 142)을 포함하는 소스/드레인 패턴을 형성한다. 제 1 드레인 전극(126)은 제 2 게이트 전극(130)과 중첩되는 영역 즉, 제 3 반도체층(134)의 개구부(50)와 중첩된 영역에 개구부(60)를 갖도록 형성된다. 이어서, 제 1 소스 전극(128)과 제 1 드레인 전극(126) 사이로 노출된 제 1 오믹 콘택층(108a)과, 전원 라인(112)과 제 2 드레인 전극(142) 및 제 2 소스 전극(140)과 제 2 드레인 전극(142) 사이로 노출된 제 2 오믹 콘택층(132a)이 제거된다. 소스/드레인 금속층의 재료로는 게이트 라인(102)과 같은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(Mo alloy), 구리(Cu) 등이 이용된다.
도 5d를 참조하면, 소스/드레인 패턴이 형성된 게이트 절연막(110) 상에 제 1 및 제 2 콘택홀(150, 160)을 포함하는 보호막(156)이 형성된다.
구체적으로, 소스/드레인 패턴이 형성된 게이트 절연막(110) 상에 보호막(156)이 형성된 후, 마스크를 이용한 공정 및 식각 공정에 의해 보호막(156) 및 게이트 절연막(110)을 패터닝하여 제 2 게이트 전극(130)을 노출시키는 제 1 콘택 홀(150), 제 2 드레인 전극(142)을 노출시키는 제 2 콘택홀(160)이 형성된다. 여기서, 제 1 콘택홀(150)은 보호막(156) 및 게이트 절연막(110)을 관통하여 형성된다.
보호막(156)은 게이트 절연막(110)과 같은 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
이어서, 도 5e와 같이 보호막(156) 상에 연결 전극(154) 및 화소 전극(122)을 포함하는 투명 도전패턴이 형성된다.
구체적으로, 보호막(156) 상에 투명 도전층을 증착한 후 마스크를 이용한 포토리쏘그리피 공정 및 식각 공정에 의해 투명 도전층을 패터닝하여 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(130)과 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(126)을 연결하는 연결 전극(154)과, 제 2 드레인 전극(142)과 전기적으로 연결되는 화소 전극(122)이 형성된다. 연결 전극(154)은 제 1 콘택홀(150)과, 제 1 드레인 전극(126)의 개구부(60) 및 제 3 반도체층(134)의 개구부(50)를 경유해서 형성되어, 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(130)과 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(126)을 연결시킨다.
투명 도전층으로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO) 등이 있다.
도 5f를 참조하면, 투명 도전패턴이 형성된 보호막(156) 상에 화소홀(162)을 갖는 뱅크 절연막(158)이 형성된다.
구체적으로, 보호막(156) 상에 스핀 코팅이나 스핀리스 코팅 공정으로 유기절연물질을 형성한 후, 포토리쏘그래피 공정 및 식각 공정에 의해 유기절연물질을 패터닝함으로써 화소 전극(122)을 노출시키는 화소홀(162)을 형성한다.
도 5g를 참조하면, 화소 전극(122) 상에 뱅크 절연막(158) 및 화소홀(162)을 경유하는 발광층(170)이 형성된다.
구체적으로, 스크린 마스크를 이용한 증착 공정을 통해 뱅크 절연막(158)의 화소홀(162) 내에 발광층(170)을 형성한다. 발광층(170)은 적색(R), 녹색(G) 및 청색(B)을 각각 구현하는 발광층들이 순차적으로 해당 화소 영역에 형성된다.
이어서 도 5h와 같이, 발광층(170)이 형성된 뱅크 절연막(158) 전면에 음극(172)이 형성된다.
구체적으로, 열증착법을 통해 뱅크 절연막(158) 전면에 음극(172)이 형성된다. 음극(172)은 Al, Mg, Ag, Ca 또는 MgAg 등과 같은 반사율이 높은 금속으로 형성된다.
이와 같은 유기발광표시장치는 구동 박막 트랜지스터의 제 2 게이트 전극과 스위칭 박막 트랜지스터의 제 1 드레인 전극이 하나의 콘택홀을 경유한 연결 전극에 의해 연결되므로 이 콘택부의 면적을 감소시키고 그만큼 유기발광 다이오드의 개구율을 향상시킬 수 있다.
또한, 스위칭 박막 트랜지스터의 제 1 드레인 전극과 게이트 절연막 사이에 반도체층을 추가로 형성함으로써, 게이트 절연막의 언더컷을 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 의한 유기발광표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 구동 박막 트랜지스터의 제 2 게이트 전극과 스위칭 박막 트랜지스터의 제 1 드레인 전극이 하나의 콘택홀을 경유한 연결 전극에 의해 연결되므로 이 콘택부의 면적을 감소시키고 그만큼 유기발광 다이오드의 개구율을 향상시킬 수 있다.
둘째, 스위칭 박막 트랜지스터의 제 1 드레인 전극과 게이트 절연막 사이에 반도체층을 추가로 형성함으로써, 게이트 절연막의 언더컷을 방지할 수 있다.
Claims (8)
- 기판 상에 화소 영역을 정의하는 게이트 라인과 데이터 라인과,상기 게이트 라인과 교차하며 상기 데이터 라인과 평행하게 형성된 전원 라인과,상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와,상기 스위칭 박막 트랜지스터 및 전원 라인과 접속된 구동 박막 트랜지스터와,상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터를 덮도록 상기 기판 전면에 형성된 보호막과,상기 구동 박막 트랜지스터와 접속되도록 상기 보호막 상에 형성되며, 화소 전극, 발광층 및 음극을 포함하는 유기발광 다이오드와,상기 스위칭 박막 트랜지스터의 드레인 전극, 반도체층, 게이트 절연막 및 상기 보호막을 관통하여 상기 구동 박막 트랜지스터의 게이트 전극 상부면을 노출시키는 콘택홀과,상기 콘택홀에 의해 노출된 상기 구동 박막 트랜지스터의 게이트 전극 상부면을 덮도록 상기 화소 전극과 동일 물질로 상기 보호막 상에 형성되어, 상기 스위칭 박막 트랜지스터의 드레인 전극과 상기 구동 박막 트랜지스터의 게이트 전극을 서로 연결시키는 연결 전극을 포함하는 것을 특징으로 하는 유기발광표시장치.
- 삭제
- 제 1 항에 있어서,상기 전원 라인과 상기 구동 박막 트랜지스터의 게이트 전극이 상기 게이트 절연막을 사이에 두고 중첩되어 형성된 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 유기발광표시장치.
- 제 1 항에 있어서,상기 콘택홀은 상기 스위칭 박막 트랜지스터의 드레인 전극 및 반도체층을 관통하여 형성된 개구부에 대응되는 상기 게이트 절연막 및 보호막을 더 제거하여 형성된 것을 특징으로 하는 유기발광표시장치.
- 기판 상에 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터 및 전원 라인과 접속된 구동 박막 트랜지스터를 형성하는 단계와,상기 스위칭 박막 트랜지스터와 상기 구동 박막 트랜지스터를 덮도록 상기 기판 상에 보호막을 형성하는 단계와,상기 스위칭 박막 트랜지스터의 드레인 전극, 반도체층, 게이트 절연막 및 상기 보호막을 관통하여 상기 구동 박막 트랜지스터의 게이트 전극 상부면을 노출시키는 콘택홀을 형성하는 단계와,상기 구동 박막 트랜지스터와 접속되도록 상기 보호막 상에 화소 전극, 발광층 및 음극을 포함하는 유기발광 다이오드를 형성하는 단계와,상기 스위칭 박막 트랜지스터의 드레인 전극과 상기 구동 박막 트랜지스터의 게이트 전극을 서로 연결하기 위해, 상기 콘택홀에 의해 노출된 상기 구동 박막 트랜지스터의 게이트 전극 상부면을 덮도록 상기 보호막 상에 상기 화소 전극과 동일 물질로 연결 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광표시장치의 제조방법.
- 제 5 항에 있어서,상기 전원 라인과 상기 구동 박막 트랜지스터의 게이트 전극이 상기 게이트 절연막을 사이에 두고 중첩되도록 스토리지 캐패시터를 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 유기발광표시장치의 제조방법.
- 제 5 항에 있어서,상기 콘택홀은 상기 스위칭 박막 트랜지스터의 드레인 전극 및 반도체층을 관통하여 형성된 개구부에 대응되는 상기 게이트 절연막 및 보호막을 더 제거하여 형성된 것을 특징으로 하는 유기발광표시장치의 제조방법.
- 기판 상에 게이트 라인 및 제 1 및 제 2 게이트 전극을 포함한 게이트 패턴을 형성하는 단계와,상기 게이트 패턴이 형성된 기판 상에 게이트 절연막과, 상기 게이트 절연막 상에 상기 게이트 패턴과 중첩되도록 제 1 및 제 2 반도체층과, 상기 제 2 게이트 전극과 중첩된 영역에 개구부를 갖는 제 3 반도체층을 포함한 반도체 패턴을 형성하는 단계와,상기 반도체 패턴이 형성된 상기 게이트 절연막 상에 데이터 라인과, 제 1 및 제 2 소스 전극과, 상기 제 3 반도체층의 개구부와 중첩된 영역에 개구부를 갖는 제 1 드레인 전극 및 제 2 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와,상기 소스/드레인 패턴 상에 상기 제 3 반도체층의 개구부 및 상기 제 1 드레인 전극의 개구부를 경유하고, 상기 2 게이트 전극을 노출하는 제 1 콘택홀 및 제 2 드레인 전극을 노출하는 제 2 콘택홀을 포함하는 보호막을 형성하는 단계와,상기 보호막 상에 제 2 게이트 전극 및 제 1 드레인 전극을 상기 제 1 콘택홀을 통해 연결하는 연결 전극 및 상기 제 2 콘택홀을 통해 제 2 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하는 투명 도전 패턴을 형성하는 단계와,상기 투명 도전 패턴을 포함하는 상기 보호막 전면에 화소홀을 갖는 뱅크 절연막을 형성하는 단계와,상기 뱅크 절연막의 화소홀을 경유하도록 발광층을 형성하는 단계와,상기 발광층 및 상기 뱅크 절연막 상에 음극을 형성하는 단계를 포함하고,상기 제 3 반도체층은 상기 제 2 게이트 전극과 제 1 드레인 전극의 중첩부에 형성되고, 상기 제 1 콘택홀은 상기 중첩부에 형성된 것을 특징으로 하는 유기발광표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070028223A KR101352105B1 (ko) | 2007-03-22 | 2007-03-22 | 유기발광표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070028223A KR101352105B1 (ko) | 2007-03-22 | 2007-03-22 | 유기발광표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080086251A KR20080086251A (ko) | 2008-09-25 |
| KR101352105B1 true KR101352105B1 (ko) | 2014-01-15 |
Family
ID=40025651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070028223A KR101352105B1 (ko) | 2007-03-22 | 2007-03-22 | 유기발광표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101352105B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101458900B1 (ko) * | 2008-10-15 | 2014-11-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치 |
| JP5370843B2 (ja) * | 2009-09-30 | 2013-12-18 | カシオ計算機株式会社 | 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器 |
| KR101698543B1 (ko) * | 2009-11-19 | 2017-01-23 | 엘지디스플레이 주식회사 | 유기 발광소자 및 그 제조방법 |
| KR102033615B1 (ko) * | 2013-09-27 | 2019-10-17 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR102135916B1 (ko) * | 2013-12-18 | 2020-07-20 | 엘지디스플레이 주식회사 | 초고해상도 평판 표시장치용 박막 트랜지스터 기판 |
| KR102156780B1 (ko) * | 2014-04-29 | 2020-09-16 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시 장치 및 이의 제조 방법 |
| KR20160002925U (ko) | 2015-02-13 | 2016-08-23 | 엔팩토리주식회사 | 창문 부착형 대기환경 정보제공 장치 |
| KR20160109083A (ko) | 2015-03-09 | 2016-09-21 | 엔팩토리주식회사 | 휴대용 앱세서리를 이용한 공기품질 정보제공 시스템 및 방법 |
| KR102456061B1 (ko) * | 2015-10-08 | 2022-10-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR101590055B1 (ko) | 2015-10-23 | 2016-02-02 | 엔팩토리주식회사 | 대기환경 정보를 활용한 창문 부착형 앱세서리 장치 |
| KR102642017B1 (ko) * | 2016-11-30 | 2024-02-28 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058148A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기 전기발광소자 및 그의 제조 방법 |
| KR20040062095A (ko) * | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR20050049838A (ko) * | 2003-11-24 | 2005-05-27 | 삼성에스디아이 주식회사 | 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치 |
-
2007
- 2007-03-22 KR KR1020070028223A patent/KR101352105B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058148A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기 전기발광소자 및 그의 제조 방법 |
| KR20040062095A (ko) * | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR20050049838A (ko) * | 2003-11-24 | 2005-05-27 | 삼성에스디아이 주식회사 | 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080086251A (ko) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101352105B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| US10672339B2 (en) | Organic light-emitting display device | |
| EP3163624B1 (en) | Organic light emitting display device and method of manufacturing the same | |
| US10032843B2 (en) | Organic light emitting display device and method of manufacturing the same | |
| KR101980780B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US9859345B2 (en) | Organic light emitting display device including a partition wall and method of manufacturing the same | |
| KR101640803B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| US7309955B2 (en) | Organic electroluminescent display device and fabricating method thereof | |
| US9653520B2 (en) | Organic light emitting display panel and method of manufacturing the same | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| KR101432110B1 (ko) | 유기 발광 장치 및 그 제조 방법 | |
| KR101100885B1 (ko) | 유기 발광 표시 장치용 박막 트랜지스터 표시판 | |
| US10403696B2 (en) | Organic light emitting display device and method of fabricating the same | |
| KR101232159B1 (ko) | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 | |
| KR101100891B1 (ko) | 박막트랜지스터 기판 및 이를 포함한 디스플레이장치 | |
| KR20090068505A (ko) | 유기발광다이오드 표시장치 및 이의 제조 방법 | |
| KR20110015240A (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
| KR20100137272A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR20080062308A (ko) | 유기 전계발광소자 및 그 제조방법 | |
| KR101469477B1 (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR101212153B1 (ko) | 유기 전계발광소자 및 그 제조방법 | |
| US7271017B2 (en) | Organic electroluminescent display device and fabricating method thereof | |
| KR20160058297A (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR20100011525A (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR20100035455A (ko) | 유기발광 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 7 |