KR101458900B1 - 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치 - Google Patents

박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR101458900B1
KR101458900B1 KR1020080101055A KR20080101055A KR101458900B1 KR 101458900 B1 KR101458900 B1 KR 101458900B1 KR 1020080101055 A KR1020080101055 A KR 1020080101055A KR 20080101055 A KR20080101055 A KR 20080101055A KR 101458900 B1 KR101458900 B1 KR 101458900B1
Authority
KR
South Korea
Prior art keywords
contact layer
impurity
semiconductor
thin film
film transistor
Prior art date
Application number
KR1020080101055A
Other languages
English (en)
Other versions
KR20100041978A (ko
Inventor
박용환
정병성
최준후
문상호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080101055A priority Critical patent/KR101458900B1/ko
Priority to US12/420,769 priority patent/US8426863B2/en
Publication of KR20100041978A publication Critical patent/KR20100041978A/ko
Application granted granted Critical
Publication of KR101458900B1 publication Critical patent/KR101458900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 따른 박막 트랜지스터는 절연 기판, 기판 위에 형성되어 있는 게이트 전극, 게이트 전극 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 쌍을 이루어 마주하는 개구부를 가지는 반도체, 개구부에 형성되어 있으며 도전형 불순물을 포함하는 저항성 접촉층, 저항성 접촉층과 각각 접촉하도록 형성되어 있는 소스 전극 및 드레인 전극을 포함한다.
유기 발광 표시 장치, 결정질 반도체, 저항성 접촉층

Description

박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치{THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF, ORGANIC LIGHT EMITTING DEVICE INCLUDING THE THIN FILM TRANSISTOR}
본 발명은 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치에 관한 것이다.
일반적으로 능동형 평판 표시 장치는 영상을 표시하는 복수의 화소를 포함하며, 주어진 표시 정보에 따라 각 화소의 휘도를 제어함으로써 영상을 표시한다. 이중에서 유기 발광 표시 장치는 자기 발광형이고 소비 전력이 작으며 시야각이 넓고 화소의 응답 속도가 빨라서, 액정 표시 장치를 능가할 차세대 표시 장치로서 각광받고 있다.
유기 발광 표시 장치의 각 화소는 유기 발광 소자(organic light emitting element)와 이를 구동하는 구동 트랜지스터 및 구동 트랜지스터에 데이터 전압을 인가하는 스위칭 트랜지스터 등을 포함한다. 트랜지스터는 박막 트랜지스터(thin film transistor, TFT)의 형태로 만들어지는데, 이 박막 트랜지스터는 활성층(active layer)의 종류에 따라 다결정(poly-crystalline) 규소 박막 트랜지스터 와 비정질(amorphous) 규소 박막 트랜지스터 등으로 나눌 수 있다.
그런데 다결정 규소 박막 트랜지스터의 경우, 일반적으로 다결정 규소층을 형성하고 그 상부에 저항성 접촉층을 형성한 후, 결정화 공정을 진행한다.
이러한 구조의 경우 결정화 공정시에 저항성 접촉층의 불순물이 반도체로 확산되고, 채널 부분의 저항성 접촉층을 제거하더라도 반도체의 채널 영역에는 확산된 불순물이 존재하게 된다.
이러한 불순물은 누설 전류를 발생하여 박막 트랜지스터의 전기적 특성을 떨어뜨리고 이를 포함하는 표시 장치를 제조 할 때 표시 얼룩으로 나타난다.
따라서 본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터의 채널 영역에 불순물이 확산되는 것을 방지하여 누설 전류가 발생하지 않도록 하는 것이다.
본 발명의 기술적 과제를 달성하기 위한 박막 트랜지스터는 절연 기판, 기판 위에 형성되어 있는 게이트 전극, 게이트 전극 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 쌍을 이루어 마주하는 개구부를 가지는 반도체, 개구부에 형성되어 있으며 도전형 불순물을 포함하는 저항성 접촉층, 저항성 접촉층과 각각 접촉하도록 형성되어 있는 소스 전극 및 드레인 전극을 포함한다.
반도체는 저항성 접촉층과 인접하며 저항성 접촉층과 동일한 불순물을 포함 하는 불순물 영역을 포함할 수 있다.
반도체의 불순물 영역은 저항성 접촉층보다 저농도로 불순물을 포함할 수 있다.
반도체의 불순물 영역은 저항성 접촉층 사이에 위치하는 반도체 폭의 1/100 이하일 수 있다.
상기한 과제를 달성하기 위한 본 발명의 다른 박막 트랜지스터는 절연 기판, 기판 위에 형성되어 있는 게이트 전극, 게이트 전극 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 한 쌍의 저항성 접촉층, 한 쌍의 저항성 접촉층 위에 형성되는 한 쌍의 불순물 영역 및 불순물 영역 사이를 연결하는 진성 영역을 포함하는 반도체, 불순물 영역 위에 형성되어 있는 소스 전극 및 드레인 전극을 포함한다.
불순물 영역의 불순물 농도는 저항성 접촉층의 불순물 농도보다 낮을 수 있다.
불순물 영역의 불순물 농도는 저항성 접촉층으로부터 멀수록 옅어질 수 있다.
불순물 영역의 불순물은 저항성 접촉층의 불순물과 동일 물질일 수 있다.
불순물 영역은 저항성 접촉층 측면에 인접하여 형성된 측면 불순물 영역을 더 포함할 수 있다.
측면 불순물 영역은 저항성 접촉층 사이에 위치하는 반도체 폭의 1/100을 넘지 않을 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터의 제조 방법은 기판 위에 게이트 전극을 형성하는 단계, 게이트 전극 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 도전형 불순물을 포함하며 마주하는 한 쌍의 제1 비정질 패턴을 형성하는 단계, 제1 비정질 패턴 위에 비정질 규소막을 형성하는 단계, 비정질 규소막을 제1 비정질 패턴이 노출될 때까지 식각하여 제2 비정질 패턴을 형성하는 단계, 제1 및 제2 비정질 패턴을 결정화하여 각각 저항성 접촉층 및 반도체를 형성하는 단계, 저항성 접촉층과 각각 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
제1 비정질 패턴은 1,000Å이상의 두께로 형성할 수 있다.
비정질 규소막은 300~600Å의 두께로 형성할 수 있다.
제2 비정질 패턴은 제1 비정질 패턴보다 폭을 넓게 형성할 수 있다.
도전형 불순물은 인(P)일 수 있다.
상기한 과제를 달성하기 위한 본 발명에 따른 다른 박막 트랜지스터의 제조 방법은 기판 위에 게이트 전극을 형성하는 단계, 게이트 전극 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 도전형 불순물을 포함하며 마주하는 한 쌍의 제1 비정질 패턴을 형성하는 단계, 제1 비정질 패턴 위에 비정질 규소막을 형성한 후 패터닝하여 제2 비정질 패턴을 형성하는 단계, 제1 및 제2 비정질 패턴을 결정화 하여 각각 저항성 접촉층 및 반도체를 형성하는 단계, 저항성 접촉층과 중첩하는 부분의 반도체와 각각 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
제1 및 제2 비정질 패턴을 결정화 하여 각각 다결정 규소로 이루어지는 저항성 접촉층 및 반도체를 형성하는 단계에서 제1 비정질 패턴이 포함하는 도전형 불순물이 제2 비정질 패턴 내부로 확산될 수 있다.
제2 비정질 패턴의 두께는 600Å 이하일 수 있다.
도전형 불순물은 인(p)일 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치는 절연 기판 위에 서로 교차하는 제1 신호선 및 제2 신호선, 제1 신호선 및 제2 신호선과 연결되어 있는 스위칭 박막 트랜지스터, 스위칭 박막 트랜지스터와 연결되어 있는 구동 박막 트랜지스터, 그리고 구동 박막 트랜지스터와 연결되어 있는 발광 다이오드를 포함하고, 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터 중 적어도 하나는 절연 기판 위에 형성되어 있는 게이트 전극, 게이트 전극 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 쌍을 이루어 마주하는 개구부를 가지는 반도체, 개구부에 형성되어 있으며 도전형 불순물을 포함하는 저항성 접촉층, 저항성 접촉층과 각각 접촉하도록 형성되어 있는 소스 전극 및 드레인 전극을 포함한다.
반도체 중 저항성 접촉층과 인접한 영역은 저항성 접촉층과 동일한 불순물을 포함할 수 있다.
영역은 저항성 접촉층보다 저농도로 불순물을 포함할 수 있다.
영역은 저항성 접촉층 사이에 위치하는 반도체 폭의 1/100 이하일 수 있다.
상기한 과제를 달성하기 위한 다른 유기 발광 표시 장치는 절연 기판 위에 서로 교차하는 제1 신호선 및 제2 신호선, 제1 신호선 및 제2 신호선과 연결되어 있는 스위칭 박막 트랜지스터, 스위칭 박막 트랜지스터와 연결되어 있는 구동 박막 트랜지스터, 그리고 구동 박막 트랜지스터와 연결되어 있는 발광 다이오드를 포함하고, 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터 중 적어도 하나는 절연 기판 위에 형성되어 있는 게이트 전극, 게이트 전극 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 게이트 전극을 중심으로 쌍을 이루어 마주하며 도전형 불순물을 포함하는 저항성 접촉층, 저항성 접촉층 사이를 포함하는 저항성 접촉층 위에 형성되어 있으며 저항성 접촉층과 동일한 불순물을 포함하는 불순물 영역을 포함하는 반도체, 저항성 접촉층과 중첩하는 반도체 위에 형성되어 있는 소스 전극 및 드레인 전극을 포함한다.
불순물 영역의 농도는 저항성 접촉층보다 저 농도일 수 있다.
불순물 영역은 저항성 접촉층과 중첩하는 부분일 수 있다.
불순물 영역은 저항성 접촉층의 측면에 인접한 측면 불순물 영역을 더 포함 할 수 있다.
측면 불순물 영역은 저항성 접촉층 사이에 위치하는 반도체 폭의 1/100을 넘지 않을 수 있다.
이와 같이 저항성 접촉층을 먼저 형성하고 반도체를 형성하면 결정화를 진행하더라도 반도체에 불순물이 확산되는 것을 방지할 수 있어 누설 전류를 감소시킬 수 있다.
따라서 표시 장치의 표시 품질을 향상할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
그러면 본 발명의 한 실시예에 따른 박막 트랜지스터에 대하여 도 1을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터의 단면도이다.
도 1을 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에는 산화 규소(SiO2)로 이루어진 완충막(buffer layer)(111)이 형성되어 있다.
완충막(111) 위에는 게이트 전극(124)이 형성되어 있다. 게이트 전극(124)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함하는 몰리브덴 함유 금속, 크롬(Cr) 또는 크롬 합금을 포함하는 크롬 함유 금속, 티타늄(Ti) 또는 티타늄 합금을 포함하는 티타늄 함유 금속, 탄탈륨(Ta) 또는 탄탈륨 합금을 포함하는 탄탈륨 함유 금속 및 텅스텐(W) 또는 텅스텐 합금을 포함하는 텅스텐 함유 금속 따위의 내화성 금속(refractory metal) 또는 알루미늄(Al), 구리(Cu) 또는 은(Ag) 따위의 저저항성 금속으로 만들어질 수 있다.
게이트 전극(124) 위에는 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어지는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 미세 결정질 규소(microcrystalline silicon) 또는 다결정 규소(polycrystalline silicon) 따위의 결정질 규소로 이루어진 반도체(154) 및 저항성 접촉층(163, 165)이 형성되어 있다.
반도체(154)는 게이트 전극(124)을 중심으로 분리되어 있는 한 쌍의 개구부(503, 505)를 포함하고, 저항성 접촉층(163, 165)은 개구부(503, 505) 내에 형성되어 있다.
저항성 접촉층(163, 165)은 인(P)과 같은 도전형 불순물을 포함한다. 저항성 접촉층(163, 165)과 인접한 반도체(154)는 저항성 접촉층(163, 165)과 동일한 불순물을 포함하는 불순물 영역(A1)을 포함한다. 불순물 영역(A1)의 불순물 농도는 저항성 접촉층(163, 165)의 불순물 농도 보다 저농도이며, 불순물 영역(A1)의 폭은 저항성 접촉층(163, 165) 사이에 위치하는 반도체(154) 폭의 1/100 이하이다. 그리고 반도체(154)는 불순물 영역(A1) 사이에 저항성 접촉층(163, 165)과 동일한 불순물이 존재하지 않는 진성 영역(A2)을 포함한다.
저항성 접촉층(163, 165) 위에는 각각 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다.
소스 전극(173) 및 드레인 전극(175)은 내화성 금속 또는 알루미늄(Al), 구리(Cu) 또는 은(Ag) 따위의 저 저항성 금속으로 만들어질 수 있으며, 단일막 외에 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo) 따위의 다중막으로 형성될 수 있다.
그럼 이러한 박막 트랜지스터를 형성하는 방법을 도 2 내지 도 5와 기 설명한 도 1을 참조하여 상세히 설명한다.
도 2 내지 도 5는 본 발명의 한 실시예에 따라 박막 트랜지스터를 제조 하는 방법을 순서대로 도시한 단면도이다.
먼저 도 2에 도시한 바와 같이, 절연 기판(110)을 전열처리(pre-compaction) 한다. 전열처리는 약 500 내지 800℃에서 기판을 미리 열처리함으로써 기판이 열에 의해 미리 팽창 및 수축되도록 하는 것이다. 이러한 전열처리에 따라 후술하는 고상 결정화 단계에서 기판이 열에 의해 팽창 또는 수축되는 것을 방지하여 정렬 오차(misalign)가 발생하는 것을 방지할 수 있다.
이후 기판(111) 위에 산화 규소 또는 질화 규소 따위로 완충막(111)을 형성한다. 그리고 완충막(111) 위에 도전 물질을 증착한 후 패터닝하여 게이트 전극(124)을 형성한다.
그런 다음 게이트 전극(124) 위에 산화 규소 또는 질화 규소를 증착하여 게이트 절연막(140)을 형성한다.
다음 도 3에 도시한 바와 같이, 게이트 절연막(140) 위에 인(p) 따위의 도전형 불순물을 고농도로 포함하는 제1 비정질 규소막을 형성한 후 패터닝하여 저항성 접촉층(163, 165)을 형성한다. 제1 비정질 규소막은 1,000Å이상의 두께로 형성하며 화학적 기상 증착 등의 방법으로 형성한다.
다음 도 4에 도시한 바와 같이, 저항성 접촉층(163, 165) 위에 불순물을 포함하지 않는 제2 비정질 규소막(150)을 형성한다. 제2 비정질 규소막(150)은 제1 비정질 규소막 보다 얇은 두께로 형성하며, 300~600Å의 두께 범위로 형성하는 것이 바람직하다.
그리고 제2 비정질 규소막(150) 위에 감광막 패턴(PR)을 형성한다. 감광막 패턴(PR)은 저항성 접촉층(163, 165) 사이의 채널이 형성되는 부분(A2) 위에 형성한다.
다음 도 5에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로 저항성 접촉층(163, 165)이 노출될 때까지 제2 비정질 규소막을 식각하여 반도체(154)를 형성한다. 이때 저항성 접촉층(163, 165) 위에 제2 비정질 규소막이 남겨지지 않도록 과식각하며, 저항성 접촉층(163, 165)의 상부가 일부 제거될 수 있다.
다음 도 1에 도시한 바와 같이, 감광막 패턴(PR)을 제거하고 결정화 공정을 진행하여 반도체(154) 및 저항성 접촉층(163, 165)을 결정화한다.
결정화는 고상 결정화(solid phase crystallization, SPC), 액상 결정 화(liquid phase recrystallization, LPR) 또는 엑시머 레이저 열처리(excimer laser annealing, ELA) 등의 방법으로 수행할 수 있으며, 이 중에서 대면적에 비교적 용이하게 형성할 수 있는 고상 결정화 방법이 바람직하다. 고상 결정화 방법은 약 500 내지 750℃에서 열처리하는 방법으로 수행될 수 있으며, 그 중에서도 약 690 내지 705℃에서 전계 급속 열처리(field-enhanced rapid thermal annealing, FERTA) 방법으로 열처리할 수 있다.
이때, 저항성 접촉층(163, 165)의 불순물이 반도체(154)로 확산되어 저항성 접촉층(163, 165)보다 저농도인 불순물 영역(A1)을 형성한다. 불순물 영역(A1)은 결정화가 진행되는 동안 저항성 접촉층(163, 165)으로부터 불순물이 확산되어 형성되며 저항성 접촉층(163, 165)로부터 확산된 거리는 저항성 접촉층(163, 165) 사이의 반도체(154) 길이(CL)의 1/100이 넘지 않는다.
이후, 도전 물질을 증착한 후 패터닝하여 저항성 접촉층(163, 165)과 접촉하는 소스 전극(173) 및 드레인 전극(175)을 형성한다.
본 발명의 실시예에서와 같이 저항성 접촉층(163, 165)을 형성하고, 반도체(154)를 형성함으로써 반도체(154)의 채널 영역에 저항성 접촉층(163, 165)으로부터 불순물이 확산되는 것을 최소화할 수 있어 채널 영역에 존재하는 불순물로 인한 누설 전류가 발생하지 않는다.
[제2 실시예]
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 단면도이다.
도 6에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에는 산화 규소로 이루어진 완충막(111)이 형성되어 있다.
완충막(111) 위에는 게이트 전극(124)이 형성되어 있으며, 게이트 전극(124) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 게이트 전극(124)을 중심으로 쌍을 이뤄 마주하는 저항성 접촉층(163, 165)이 형성되어 있다.
저항성 접촉층(163, 165) 사이를 포함하는 저항성 접촉층(163, 165) 위에는 반도체(154)가 형성되어 있다.
반도체(154)는 미세 결정질 규소 또는 다결정 규소로 이루어지며, 저항성 접촉층(163, 165)은 인(P)과 같은 도전형 불순물을 포함한다.
반도체(154)는 저항성 접촉층(163, 165)과 동일한 도전성 불순물을 포함하는 불순물 영역(B1, B2)을 포함하며, 불순물 영역(B1, B2)의 불순물 농도는 저항성 접촉층(163, 165)보다 저농도이다.
불순물 영역(B1, B2)은 저항성 접촉층(163, 165)과 접촉하는 반도체(154)의 제1 영역(B1) 및 제2 영역(B2)에 형성된다. 제1 영역(B1)은 저항성 접촉층(163, 165) 상부에서 저항성 접촉층(163, 165)과 중첩하고, 제2 영역(B2)은 저항성 접촉층(163, 165) 사이에 위치하는 반도체(154)의 가장자리 부분이다. 제2 영역(B2)의 폭은 반도체(154)의 두께와 같으며, 저항성 접촉층(163, 165) 사이의 반도체(154) 길이(B2+B3)의 1/100을 넘지 않는다. 반도체(154)의 두께는 600Å 이하일 수 있다.
그리고 반도체(154)는 제2 영역(B2) 사이에 위치하며 도전형 불순물이 존재 하지 않는 진성 영역(B3)을 포함한다.
여기서 저항성 접촉층(163, 165)과 반도체(154)는 도전형 불순물의 농도에 의하여만 구별되는 하나의 반도체로 이해할 수 있다. 즉, 저항성 접촉층(163, 165)에 해당하는 영역이 가장 고농도로 도전형 불순물을 포함하는 영역이고, 저항성 접촉층(163, 165) 주변의 제1 영역(B1)과 제2 영역(B2)은 저항성 접촉층(163, 165)보다 도전형 불순물의 농도가 낮은 영역이며, 진성 영역(B3)은 도전형 불순물이 거의 포함되지 않은 영역이다. 제1 영역(B1)과 제2 영역(B2)의 도전형 불순물의 농도는 저항성 접촉층(163, 165)으로부터 멀어질수록 옅어지며, 제1 영역(B1)의 위 표면에까지 도전형 불순물이 분포한다.
반도체(154) 위에는 게이트 전극(124)을 중심으로 분리되어 있는 한 쌍의 소스 전극(173)및 드레인 전극(175)이 형성되어 있다.
그럼 이러한 박막 트랜지스터를 형성하는 방법을 도 7 및 도 8과 기 설명한 도 6을 참조하여 상세히 설명한다.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터를 제조 하는 방법을 순서대로 도시한 단면도이고, 도 8은 결정화 시에 깊이에 따른 인의 함량을 나타낸 그래프이다.
먼저 도 2 및 3에 도시한 바와 같이, 절연 기판(110)을 전열처리하고, 절연 기판(110) 위에 완충막(111), 게이트 전극(124) 및 게이트 절연막(140)을 형성한다.
다음 도 7에 도시한 바와 같이, 게이트 절연막(140) 위에 인(p) 따위의 도 전형 불순물을 고농도로 포함하는 제1 비정질 규소막을 형성한 후 패터닝하여 저항성 접촉층(163, 165)을 형성한다. 제1 비정질 규소막은 제1 실시예와 달리 600Å이하의 두께로 형성한다.
다음 도 8에 도시한 바와 같이, 저항성 접촉층(163, 165) 위에 불순물을 포함하지 않는 제2 비정질 규소막을 형성한 후 패터닝하여 반도체(154)를 형성한다. 제2 비정질 규소막은 600Å이하의 두께로 형성한다.
다음 도 6에 도시한 바와 같이, 결정화 공정을 진행하여 반도체(154) 및 저항성 접촉층(163, 165)을 결정화한다. 결정화 공정은 도 1에서와 같은 방법으로 진행할 수 있다.
이때, 저항성 접촉층(163, 165)의 불순물이 반도체(154)로 확산되어 불순물 영역(B1, B2)이 형성된다. 따라서 제1 영역(B1)과 제2 영역(B2)의 도전형 불순물의 농도는 저항성 접촉층(163, 165)으로부터 멀어질수록 옅어질 수 있다. 또한 반도체(154)의 두께가 600Å 이하이므로 불순물이 제1 영역(B1)의 위 표면에까지 확산될 수 있다.
이후 도전 물질을 증착한 후 패터닝하여 반도체(154)의 불순물 영역(B1)과 접촉하는 소스 전극(173) 및 드레인 전극(175)을 형성한다.
소스 전극 및 드레인 전극이 반도체와 바로 접촉하면 오믹컨택(ohmic contact)이 형성되지 않는다.
이때, 저항성 접촉층(163, 165)의 불순물이 채널 영역으로도 확산되어 불순물 영역(B2)을 형성하나 형성되는 불순물 영역(B2)의 폭은 전체 채널 길이에 비해 서 짧기 때문에 채널로 이용할 수 있는 진성 영역(B3)을 충분히 확보할 수 있다.
이처럼 본 발명의 실시예에서는 저항성 접촉층을 형성한 후 반도체를 형성하기 때문에 저항성 접촉층으로부터 확산되는 불순물이 존재하지 않는 진성 영역을 용이하게 형성할 수 있다. 따라서 채널 영역에 존재하는 불순물로 인해서 누설 전류 등이 발생하지 않는다
[실시예 3]
이러한 박막 트랜지스터는 유기 발광 표시 장치의 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터로 사용될 수 있으며, 첨부한 도면을 참조하여 도 1 및 도 5의 박막 트랜지스터를 포함하는 유기 발광 표시 장치에 대해서 설명한다.
도 10은 본 발명의 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 10을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(PX)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(121), 데이터 신호를 전달하는 복수의 데이터선(171) 및 구동 전압을 전달하는 복수의 구동 전압선(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 박막 트랜지스터(switching thin film transistor)(Qs), 구동 박막 트랜지스터(driving thin film transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)(LD)를 포함한다.
스위칭 박막 트랜지스터(Qs)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 박막 트랜지스터(Qd)에 연결되어 있다. 스위칭 박막 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 박막 트랜지스터(Qd)에 전달한다.
구동 박막 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 박막 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 박막 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
축전기(Cst)는 구동 박막 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 박막 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 박막 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 박막 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진 다. 유기 발광 다이오드(LD)는 구동 박막 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 박막 트랜지스터(Qs) 및 구동 박막 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 박막 트랜지스터(Qs)와 구동 박막 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 박막 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
그러면 도 10에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 11 및 도 12을 참고하여 상세하게 설명한다.
도 11은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 12는 도 11의 유기 발광 표시 장치를 XII-XII 선을 따라 자른 단면도이다.
절연 기판(110) 위에 스위칭 제어 전극(switching control electrode)(124a)을 포함하는 게이트선(121) 및 구동 제어 전극(driving control gate)(124b)이 형성되어 있다.
게이트선(121)은 기판의 한 방향을 따라 길게 뻗어 있으며 위로 확장되어 있는 스위칭 제어 전극(124a)과 외부 구동 회로와 연결하기 위한 끝 부분(129)을 포함한다.
구동 제어 전극(124b)은 게이트선(121)과 분리되어 있으며, 위쪽으로 길게 뻗은 유지 전극(127)을 포함한다.
게이트선(121) 및 구동 제어 전극(124b)은 도 1의 게이트 전극(124)과 동일한 물질로 형성될 수 있다.
게이트선(121)과 구동 제어 전극(124b) 위에는 구동 게이트 절연막(140p)이 형성되어 있다. 구동 게이트 절연막(140p) 위에는 구동 제어 전극(124b)과 중첩하는 위치에 구동 저항성 접촉층(163b, 165b) 및 구동 반도체(154b)가 형성되어 있다. 구동 저항성 접촉층(163b, 165b) 및 구동 반도체(154b)는 미세 결정질 규소 또는 다결정 규소 따위의 결정질 규소로 이루어진다.
구동 반도체(154b)는 게이트 전극(124b)을 중심으로 분리되어 있는 한 쌍의 개구부(503, 505)를 포함하고, 구동 저항성 접촉층(163b, 165b)은 개구부(503, 505) 내에 형성되어 있다.
구동 저항성 접촉층(163b, 165b)은 인(P)과 같은 도전형 불순물을 포함한다. 구동 저항성 접촉층(163b, 165b)과 인접한 구동 반도체(154b)는 구동 저항성 접촉층(16b3, 165b)과 동일한 불순물을 포함하는 불순물 영역(A1)을 포함한다. 불순물 영역(A1)의 불순물 농도는 구동 저항성 접촉층(163b, 165b)의 불순물 농도 보다 저농도이며, 불순물 영역(A1)의 폭은 구동 저항성 접촉층(163b, 165b) 사이에 위치하는 구동 반도체(154b) 폭의 1/100 이하이다. 그리고 구동 반도체(154b)는 불순물 영역(A1) 사이에 구동 저항성 접촉층(163b, 165b)과 동일한 불순물이 존재하지 않는 진성 영역(A2)을 포함한다. 진성 영역(A2)에는 구동 박막 트랜지스터의 채널(channel)이 형성된다.
구동 반도체(154b) 및 구동 게이트 절연막(140p) 위에는 구동 입력 전 극(173b)을 포함하는 구동 전압선(172)과 구동 출력 전극(175b)이 형성되어 있다.
구동 전압선(172)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 구동 전압을 전달한다. 구동 전압선(172)은 구동 반도체(154b) 위로 뻗어 있는 구동 입력 전극(173b)을 포함하며, 구동 전압선(172)의 일부는 구동 제어 전극(124b)의 유지 전극(127)과 중첩하여 유지 축전기(storage capacitor, Cst)를 형성한다.
구동 출력 전극(175b)은 구동 전압선(172)과 분리되어 있으며 섬형이다.
구동 입력 전극(173b)과 구동 출력 전극(175b)은 각각 구동 반도체(154b)의 저항성 접촉층(163b, 165b) 위에 위치하며, 구동 반도체(154b)의 진성 영역(A2)을 중심으로 서로 마주한다.
구동 전압선(172)과 구동 출력 전극(175b)은 도 1의 소스 전극 및 드레인 전극과 동일한 물질로 형성될 수 있다.
구동 전압선(172) 및 구동 출력 전극(175b) 위에는 스위칭 게이트 절연막(140q)이 형성되어 있다.
스위칭 게이트 절연막(140q) 위에는 스위칭 제어 전극(124a)과 중첩하는 위치에 스위칭 반도체(154a)가 형성되어 있다. 스위칭 반도체(154a)는 비정질 규소로 이루어진다.
스위칭 반도체(154a) 위에는 한 쌍의 저항성 접촉층(163a, 165a)이 형성되어 있다. 저항성 접촉층(163a, 165a)은 비정질 규소에 n형 또는 p형 불순물이 도핑되어 있을 수 있으며 약 500Å의 두께를 가진다.
저항성 접촉층(163a, 165a) 및 스위칭 게이트 절연막(140q) 위에는 스위칭 입력 전극(173a)을 포함하는 데이터선(171)과 스위칭 출력 전극(175a)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 신호를 전달한다. 데이터선(171)의 일부분은 스위칭 반도체(154a)와 중첩하는 스위칭 입력 전극(173a)을 이룬다.
스위칭 출력 전극(175a)은 스위칭 반도체(154a) 위에서 스위칭 입력 전극(173a)과 마주한다.
스위칭 입력 전극(173a)을 포함하는 데이터선(171)과 스위칭 출력 전극(175a)은 구동 전압선(172)과 구동 출력 전극(175b)과 동일한 물질로 형성될 수 있다.
데이터선(171) 및 스위칭 출력 전극(175a) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 산화규소 또는 질화규소 따위의 무기 물질 또는 폴리아크릴 따위의 유기 물질로 만들어질 수 있다.
보호막(180)에는 스위칭 출력 전극(175a) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 접촉 구멍(183a, 182)이 형성되어 있고, 보호막(180) 및 스위칭 게이트 절연막(140q)에는 구동 출력 전극(175b)을 드러내는 접촉 구멍(185b)이 형성되어 있으며, 보호막(180), 스위칭 게이트 절연막(140q) 및 구동 게이트 절연막(140p)에는 각각 구동 제어 전극(124b) 및 게이트선(121)의 끝 부분(129)을 각각 드러내는 접촉 구멍(183b, 181)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191), 연결 부재(85) 및 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185b)을 통하여 구동 출력 전극(175b)과 전기적으로 연결되어 있으며, ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
연결 부재(85)는 접촉 구멍(183a, 183b)을 통하여 스위칭 출력 전극(175b)과 구동 제어 전극(124b)을 전기적으로 연결한다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 또는 데이터선(171)의 끝 부분(179)과 연결되어 있다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 또는 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
화소 전극(191) 및 연결 부재(85) 위에는 유기 절연막(361)이 형성되어 있다. 유기 절연막(361)은 화소 전극(191)의 가장자리 주변을 둑(bank)처럼 둘러싸는 개구부(opening)(365)를 가진다.
개구부(365)에는 유기 발광 부재(370)가 형성되어 있다. 유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조일 수 있다.
발광층은 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 고분자 물질 또는 저분자 물질 또는 이들의 혼합물로 만들어질 수 있다.
부대층은 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음)에서 선택된 하나 이상의 층을 포함할 수 있다.
유기 발광 부재(370)는 각 화소별로 적색, 녹색 및 청색 따위의 색을 발광하는 발광층을 각각 배열하여 화소별로 원하는 색을 구현할 수도 있고, 하나의 화소에 적색, 녹색 및 청색의 발광층을 수직 또는 수평 형성하여 백색(white) 발광층을 형성하고 백색 발광층의 하부 또는 상부에 적색, 녹색 및 청색의 색을 구현하는 색 필터를 형성하여 원하는 색을 구현할 수도 있다.
또한 적색, 녹색 및 청색 화소를 포함한 3색 구조 외에, 적색, 녹색, 청색 및 백색 화소를 포함한 4색 구조를 스트라이프(stripe) 또는 바둑판 형태로 배치하여 휘도를 개선할 수도 있다.
유기 발광 부재(370) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 기판의 전면(全面)에 형성되어 있으며, 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W) 또는 이들의 합금 따위의 불투명 도전체로 만들어질 수 있다.
공통 전극(270)은 화소 전극(191)과 쌍을 이루어 유기 발광 부재(370)에 전류를 흘려 보낸다.
이러한 유기 발광 표시 장치에서, 화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다.
이와 같이 본 발명의 한 실시예에서는 구동 박막 트랜지스터에 결정질 반도체를 포함함으로써 높은 전하 이동도(carrier mobility), 안정성 및 균일성을 확보할 수 있다. 그리고 저항성 접촉층 위에 반도체를 형성하여 저항성 접촉층의 불순물을 포함하지 않는 진성 영역을 형성할 수 있어 누설 전류가 발생하지 않아 발광 소자에 흐르는 전류량을 늘릴 수 있어 휘도를 높일 수 있다.
한편 스위칭 박막 트랜지스터는 데이터 전압을 제어하는 역할을 하기 때문에 온 오프(on/off) 특성이 중요하며, 특히 오프 전류(off current)를 줄이는 것이 중요하다. 그런데 미세 결정질 또는 다결정 반도체는 오프 전류가 크기 때문에 스위칭 박막 트랜지스터를 통과하는 데이터 전압이 감소하고 크로스 토크가 발생할 수 있다. 따라서 본 발명에서 스위칭 박막 트랜지스터는 오프 전류가 작은 비정질 반도체로 형성함으로써 데이터 전압의 감소를 방지하고 크로스 토크를 줄일 수 있다.
그러나 도 11 및 12의 유기 발광 표시 장치의 스위칭 박막 트랜지스터도 필요에 따라 도 1 의 박막 트랜지스터로 형성할 수 있다. 또한 구동 및 스위칭 박막 트랜지스터 중 적어도 하나는 도 5의 박막 트랜지스터로 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2 내지 도 5는 본 발명의 한 실시예에 따라 박막 트랜지스터를 제조 하는 방법을 순서대로 도시한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 단면도이다.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터를 제조 하는 방법을 순서대로 도시한 단면도이다.
도 9는 결정화 시에 깊이에 따른 인의 함량을 나타낸 그래프이다.
도 10은 본 발명의 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 11은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 12는 도 11의 유기 발광 표시 장치를 XII-XII 선을 따라 자른 단면도이다.
<도면 부호의 설명>
110: 절연 기판 121: 게이트선
124a, 124a: 제어 전극 127: 유지 전극
140: 게이트 절연막 154, 154a, 154b: 섬형 반도체
163, 165, 163a, 163b, 165a, 165b: 저항성 접촉 부재
171: 데이터선 172: 구동 전압선
173a, 173b: 입력 전극 175a, 175b: 출력 전극
180: 보호막
183a, 183b, 185a, 185b: 접촉 구멍
191: 화소 전극 270: 공통 전극
370: 발광 부재
Cst: 유지 축전기 ILD: 구동 전류
LD: 유기 발광 소자 PX: 화소
Qs: 스위칭 트랜지스터 Qd: 구동 트랜지스터

Claims (28)

  1. 절연 기판,
    상기 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 쌍을 이루어 마주하는 개구부를 가지는 반도체,
    상기 개구부에 형성되어 있으며 도전형 불순물을 포함하는 저항성 접촉층,
    상기 저항성 접촉층과 각각 접촉하도록 형성되어 있는 소스 전극 및 드레인 전극
    을 포함하는 박막 트랜지스터.
  2. 제1항에서,
    상기 반도체는 상기 저항성 접촉층과 인접하며 상기 저항성 접촉층과 동일한 불순물을 포함하는 불순물 영역을 포함하는 박막 트랜지스터.
  3. 제2항에서,
    상기 반도체의 불순물 영역은 상기 저항성 접촉층보다 저농도로 불순물을 포함하는 박막 트랜지스터.
  4. 제3항에서,
    상기 반도체의 불순물 영역은 상기 저항성 접촉층 사이에 위치하는 상기 반도체 폭의 1/100 이하인 박막 트랜지스터.
  5. 절연 기판,
    상기 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 한 쌍의 저항성 접촉층,
    상기 한 쌍의 저항성 접촉층 위에 형성되는 한 쌍의 불순물 영역 및 상기 불순물 영역 사이를 연결하는 진성 영역을 포함하는 반도체,
    상기 불순물 영역 위에 형성되어 있는 소스 전극 및 드레인 전극
    을 포함하는 박막 트랜지스터.
  6. 제5항에서,
    상기 불순물 영역의 불순물 농도는 상기 저항성 접촉층의 불순물 농도보다 낮은 박막 트랜지스터.
  7. 제6항에서,
    상기 불순물 영역의 불순물 농도는 상기 저항성 접촉층으로부터 멀수록 옅어지는 박막 트랜지스터.
  8. 제6항에서,
    상기 불순물 영역의 불순물은 상기 저항성 접촉층의 불순물과 동일 물질인 박막 트랜지스터.
  9. 제5항에서,
    상기 불순물 영역은 상기 저항성 접촉층 측면에 인접하여 형성된 측면 불순물 영역을 더 포함하는 박막 트랜지스터.
  10. 제9항에서,
    상기 측면 불순물 영역은 상기 저항성 접촉층 사이에 위치하는 상기 반도체 폭의 1/100을 넘지 않는 박막 트랜지스터.
  11. 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 도전형 불순물을 포함하며 마주하는 한 쌍의 제1 비정질 패턴을 형성하는 단계,
    상기 제1 비정질 패턴 위에 비정질 규소막을 형성하는 단계,
    상기 비정질 규소막을 상기 제1 비정질 패턴이 노출될 때까지 식각하여 제2 비정질 패턴을 형성하는 단계,
    상기 제1 및 제2 비정질 패턴을 결정화하여 각각 저항성 접촉층 및 반도체를 형성하는 단계,
    상기 저항성 접촉층과 각각 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  12. 제11항에서,
    상기 제1 비정질 패턴은 1,000Å이상의 두께로 형성하는 박막 트랜지스터의 제조 방법.
  13. 제11항에서,
    상기 비정질 규소막은 300~600Å의 두께로 형성하는 박막 트랜지스터의 제조 방법.
  14. 제11항에서,
    상기 제2 비정질 패턴은 상기 제1 비정질 패턴보다 폭을 넓게 형성하는 박막 트랜지스터의 제조 방법.
  15. 제11항에서,
    상기 도전형 불순물은 인(P)인 박막 트랜지스터의 제조 방법.
  16. 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 도전형 불순물을 포함하며 마주하는 한 쌍의 제1 비정질 패턴을 형성하는 단계,
    상기 제1 비정질 패턴 위에 비정질 규소막을 형성한 후 패터닝하여 제2 비정질 패턴을 형성하는 단계,
    상기 제1 및 제2 비정질 패턴을 결정화 하여 각각 저항성 접촉층 및 반도체를 형성하는 단계,
    상기 저항성 접촉층과 중첩하는 부분의 상기 반도체와 각각 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  17. 제16항에서,
    상기 제1 및 제2 비정질 패턴을 결정화 하여 각각 다결정 규소로 이루어지는 저항성 접촉층 및 반도체를 형성하는 단계에서 상기 제1 비정질 패턴이 포함하는 도전형 불순물이 상기 제2 비정질 패턴 내부로 확산되는 박막 트랜지스터의 제조 방법.
  18. 제17항에서,
    상기 제2 비정질 패턴의 두께는 600Å 이하인 박막 트래지스터의 제조 방법.
  19. 제18항에서,
    상기 도전형 불순물은 인(p)인 박막 트랜지스터의 제조 방법.
  20. 절연 기판 위에 서로 교차하는 제1 신호선 및 제2 신호선,
    상기 제1 신호선 및 상기 제2 신호선과 연결되어 있는 스위칭 박막 트랜지스터,
    상기 스위칭 박막 트랜지스터와 연결되어 있는 구동 박막 트랜지스터, 그리고
    상기 구동 박막 트랜지스터와 연결되어 있는 발광 다이오드를 포함하고,
    상기 구동 박막 트랜지스터 및 상기 스위칭 박막 트랜지스터 중 적어도 하나는
    상기 절연 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 쌍을 이루어 마주하는 개구부를 가지는 반도체,
    상기 개구부에 형성되어 있으며 도전형 불순물을 포함하는 저항성 접촉층,
    상기 저항성 접촉층과 각각 접촉하도록 형성되어 있는 소스 전극 및 드레인 전극
    을 포함하는 유기 발광 표시 장치.
  21. 제20항에서,
    상기 반도체 중 상기 저항성 접촉층과 인접한 영역은 상기 저항성 접촉층과 동일한 불순물을 포함하는 유기 발광 표시 장치.
  22. 제21항에서,
    상기 영역은 상기 저항성 접촉층보다 저농도로 불순물을 포함하는 유기 발광 표시 장치.
  23. 제22항에서,
    상기 영역은 상기 저항성 접촉층 사이에 위치하는 상기 반도체 폭의 1/100 이하인 유기 발광 표시 장치.
  24. 절연 기판 위에 서로 교차하는 제1 신호선 및 제2 신호선,
    상기 제1 신호선 및 상기 제2 신호선과 연결되어 있는 스위칭 박막 트랜지스터,
    상기 스위칭 박막 트랜지스터와 연결되어 있는 구동 박막 트랜지스터, 그리고
    상기 구동 박막 트랜지스터와 연결되어 있는 발광 다이오드를 포함하고,
    상기 구동 박막 트랜지스터 및 상기 스위칭 박막 트랜지스터 중 적어도 하나는
    상기 절연 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극을 중심으로 쌍을 이루어 마주하며 도전형 불순물을 포함하는 저항성 접촉층,
    상기 저항성 접촉층 사이를 포함하는 상기 저항성 접촉층 위에 형성되어 있으며 상기 저항성 접촉층과 동일한 불순물을 포함하는 불순물 영역을 포함하는 반도체,
    상기 저항성 접촉층과 중첩하는 상기 반도체 위에 형성되어 있는 소스 전극 및 드레인 전극
    을 포함하는 유기 발광 표시 장치.
  25. 제24항에서,
    상기 불순물 영역의 농도는 상기 저항성 접촉층보다 저 농도인 유기 발광 표시 장치.
  26. 제25항에서,
    상기 불순물 영역은 상기 저항성 접촉층과 중첩하는 부분인 유기 발광 표시 장치.
  27. 제26항에서,
    상기 불순물 영역은 상기 저항성 접촉층의 측면에 인접한 측면 불순물 영역을 더 포함 하는 유기 발광 표시 장치.
  28. 제27항에서,
    상기 측면 불순물 영역은 상기 저항성 접촉층 사이에 위치하는 상기 반도체 폭의 1/100을 넘지 않는 유기 발광 표시 장치.
KR1020080101055A 2008-10-15 2008-10-15 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치 KR101458900B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080101055A KR101458900B1 (ko) 2008-10-15 2008-10-15 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치
US12/420,769 US8426863B2 (en) 2008-10-15 2009-04-08 Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080101055A KR101458900B1 (ko) 2008-10-15 2008-10-15 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20100041978A KR20100041978A (ko) 2010-04-23
KR101458900B1 true KR101458900B1 (ko) 2014-11-12

Family

ID=42098069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101055A KR101458900B1 (ko) 2008-10-15 2008-10-15 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US8426863B2 (ko)
KR (1) KR101458900B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975957B1 (ko) * 2012-10-04 2019-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106611794B (zh) * 2015-10-22 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制作方法
KR102410396B1 (ko) * 2015-12-31 2022-06-20 엘지디스플레이 주식회사 수평 전계형 액정 표시장치 및 그 제조방법
KR20170087568A (ko) * 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250389B1 (ko) 1996-05-17 2000-04-01 아끼구사 나오유끼 박막트랜지스터와 그 제조방법 및 액정표시장치
JP3190878B2 (ja) 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
JP2006245260A (ja) 2005-03-03 2006-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、及び電気光学装置、並びに電子機器
KR20080086251A (ko) * 2007-03-22 2008-09-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250389B1 (ko) 1996-05-17 2000-04-01 아끼구사 나오유끼 박막트랜지스터와 그 제조방법 및 액정표시장치
JP3190878B2 (ja) 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
JP2006245260A (ja) 2005-03-03 2006-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、及び電気光学装置、並びに電子機器
KR20080086251A (ko) * 2007-03-22 2008-09-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20100090222A1 (en) 2010-04-15
KR20100041978A (ko) 2010-04-23
US8426863B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
KR101427581B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101651224B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7830476B2 (en) Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
KR101383712B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101294260B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
US8907341B2 (en) Thin-film semiconductor device and method for fabricating thin-film semiconductor device
KR101251998B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR20090110624A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
US20060131585A1 (en) Thin film transistor array panel
US20080197357A1 (en) Display panel and manufacturing method
US20100012943A1 (en) Thin film transistor and manufacturing method thereof
KR101458900B1 (ko) 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치
KR101293565B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101240648B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
KR20080070327A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20070071412A (ko) 스위칭 소자의 제조 방법 및 표시 기판
KR101293566B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080062281A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100601372B1 (ko) 유기 전계 발광 표시 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6