TWI455125B - 可變電阻性記憶體字線開關 - Google Patents

可變電阻性記憶體字線開關 Download PDF

Info

Publication number
TWI455125B
TWI455125B TW096117464A TW96117464A TWI455125B TW I455125 B TWI455125 B TW I455125B TW 096117464 A TW096117464 A TW 096117464A TW 96117464 A TW96117464 A TW 96117464A TW I455125 B TWI455125 B TW I455125B
Authority
TW
Taiwan
Prior art keywords
word line
sub
switch
voltage
signal communication
Prior art date
Application number
TW096117464A
Other languages
English (en)
Other versions
TW200818189A (en
Inventor
Byung-Gil Choi
Woo-Yeong Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200818189A publication Critical patent/TW200818189A/zh
Application granted granted Critical
Publication of TWI455125B publication Critical patent/TWI455125B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

可變電阻性記憶體字線開關
本發明係關於可變電阻性記憶體裝置，且更特定言之係關於具有階層式字線結構之可變電阻性記憶體裝置。
隨著高密度及低功率消耗需求持續增加，已出現新一代記憶體裝置。新生代記憶體裝置包括用於低功率消耗之非揮發性特徵及用於高密度之可縮放性。已存在三個基本類型之新生代記憶體裝置，包括相變隨機存取記憶體(PRAM)、電阻性隨機存取記憶體(RRAM)及磁性隨機存取記憶體(MRAM)。
如圖1中所示，大體上由參考數字100指示記憶體裝置之單位記憶體單元。單位記憶體單元100具有連接至開關元件112(諸如，電晶體或二極體)之可變電阻性材料部件110。此處，可變電阻性材料部件110及開關元件112串聯地連接於位元線BL與字線WL之間。根據可變電阻性材料部件110之特定特徵，該記憶體裝置可為PRAM、RRAM或MRAM中之一者。若可變電阻性材料部件110包括上電極、下電極及上電極與下電極之間的相變材料，則可將該記憶體裝置歸類為PRAM。若該可變電阻性材料部件係由上電極及下電極製成，其中兩者之間存在金屬氧化錯合物(CMO)，則可將該記憶體裝置歸類為RRAM。若該可變電阻性材料部件係由上電極及下電極製成，其中上電極為磁性的，電極之間存在絕緣材料，則可將該記憶體裝置歸類為MRAM。
三個基本類型之新生代記憶體裝置之共同特徵在於，當發生寫入操作或讀取操作時，電流自位元線BL流動至字線WL，或自字線WL流動至位元線BL。為說明之簡單起見，以下描述假定可變電阻性材料為相變材料，但應瞭解，本揭示案涵蓋所有類型之新生代記憶體裝置。
參看圖2，記憶體陣列或裝置200包括複數個如關於圖1而描述之單位記憶體單元100。記憶體陣列200包括連接至記憶體區塊BLK0至BLKn之列解碼器及主字線(MWL)驅動器210、分別連接至每一MWL之主字線MWL_0至MWL_1、各自連接至主字線MWL_0至MWL_1中之一者的子字線(SWL)驅動器220、各自連接至主字線之子字線驅動器之子字線SWL及在每一記憶體區塊中之穿過記憶體單元連接至子字線的位元線BL。每一子字線驅動器均位於記憶體區塊中，並回應於主字線電壓而向相應子字線供應適當電壓。該等子字線驅動器為反相器類型，包括PMOS電晶體222及NMOS電晶體224。PMOS 222向子字線供應較高電壓且NMOS 224向子字線供應較低電壓。
因為每一子字線驅動器具有PMOS及NMOS，所以子字線驅動器之佈局包括一井區以使每一PMOS電晶體與相應NMOS電晶體隔離。因此，具有井區之每一子字線驅動器之佈局區域為減小記憶體陣列200之尺寸而引入對最小尺寸之限制。另外，因為主字線之電壓不同於子字線之電壓，所以若主字線與子字線短路(諸如，歸因於製程問題)，則修理可能係困難的。
藉由一種可變電阻性記憶體字線開關及相關方法來解決此等及其他問題。提供例示性實施例。
一例示性可變電阻性記憶體裝置包括：一主字線；一與該主字線信號通訊之字線連接開關；一與該字線連接開關信號通訊之子字線；及一與一開關元件之一第一端子信號通訊的具有一可變電阻之可變電阻性記憶體單元，該開關元件之一第二端子經安置而與該子字線信號通訊。
另一例示性可變電阻性記憶體裝置包括：一主字線；一與該主字線信號通訊之字線連接開關；一與該字線連接開關信號通訊之子字線；一與一開關元件之一第一端子信號通訊的具有一可變電阻器之可變電阻性記憶體單元，該開關元件之一第二端子經安置而與該子字線信號通訊；一與該子字線信號通訊之子字線預充電開關；一與該子字線預充電開關信號通訊之預充電電壓選擇器，其中該預充電電壓選擇器具有一與一大於一寫入電壓之第一電壓信號通訊的第一開關及一與一小於該第一電壓且大於一讀取電壓之第二電壓信號通訊的第二開關；及一安置於該預充電電壓選擇器與該子字線預充電開關之間以去能子字線之預充電的預充電去能開關。
用於控制一可變電阻性記憶體裝置中之子字線之電壓的例示性方法包括：將一電壓自一主字線可開關地傳送至該子字線；及大體上阻斷自該子字線至該裝置之一可變電阻性記憶體單元的前向電流。
自將結合附圖而進行閱讀之例示性實施例之以下描述將進一步瞭解本揭示案。
本揭示案之例示性實施例可藉由僅使用一開關元件(諸如，一電晶體)來將主字線連接至子字線而減小佈局尺寸。另外，主字線之電壓可具有與一相關聯之子字線大體上相同之電壓，此保護讀取及寫入操作。為防止對未選定之記憶體單元之幹擾，未選定之子字線在發生寫入操作時具有一第一增高電壓，且在發生讀取操作時具有一第二增高電壓。
現參看圖3，大體上由參考數字300指示根據本揭示案之例示性實施例之記憶體裝置。記憶體裝置300包括複數個記憶體組BANK0至BANK3、列解碼器及主字線驅動器設備310以及行解碼器及資料輸入/輸出電路設備320。每一記憶體組包括複數個記憶體扇區SEC1至SEC7，其中之每一者均具有複數個記憶體區塊BLK0至BLK3。
在操作過程中，列解碼器及主字線驅動器設備310選擇一主字線並向其供應一適當電壓。行解碼器及資料輸入/輸出電路設備320在每一記憶體區塊中選擇一位元線並將資料寫至記憶體單元或自記憶體單元讀取資料。
現將詳細說明BANK3中之記憶體扇區SEC7。應瞭解，此記憶體組及其他記憶體組中之其他扇區具有類似結構。因此，省略重複描述。SEC7包括記憶體區塊BLK0、BLK1、BLK2及BLK3以及在每一區塊中連接於每一SWL與相應MWL之間的字線連接部件330。亦即，MWL形成於SEC7上，且SWL在每一記憶體區塊中連接在一起。每一記憶體區塊具有記憶體單元，其可與關於圖1而描述之記憶體單元相同。每一字線連接部件330形成於該等記憶體區塊之間且僅包括一NMOS電晶體。亦即，不存在相應PMOS電晶體。NMOS電晶體之閘極連接至一子字線選擇信號(SA)，NMOS電晶體之汲極連接至MWL，且NMOS電晶體之源極連接至SWL。
在替代實施例中，NMOS電晶體可完全由PMOS電晶體替換。亦即，根據本揭示案之記憶體裝置300具有僅包含一電晶體之字線連接部件330，使得佈局尺寸可小於(例如)圖2之記憶體裝置200。
舉例而言，可變電阻性記憶體裝置300包括：一主字線；一回應於子字線選擇信號而與該主字線信號通訊之字線連接開關；一與該字線連接開關信號通訊之子字線；及一與一開關元件之一第一端子信號通訊的具有一可變電阻之可變電阻性記憶體單元，該開關元件之一第二端子經安置而與該子字線信號通訊。
如圖4所示，大體上由參考數字400指示一字線連接部件或開關之電路。電路400包括用於將一MWL連接至一或多個SWL之字線連接部件410。電路400表示一例示性階層式字線結構，其中一主字線連接至四個子字線。四個子字線僅為例示性的，且應瞭解，在替代實施例中可調整指派給一主字線之子字線的數目。
字線連接部件410位於記憶體區塊之間(此處在BLK1與BLK2之間)，且具有四個NMOS電晶體412。每一電晶體具有連接至四個子字線選擇信號SA00至SA11中之相應子字線選擇信號的閘極、連接至MWL的汲極，及連接至子字線SWL0至SWL3中相應子字線的源極。另外，每一子字線連接至記憶體單元(諸如，圖1之單元100)之二極體的陰極引出端。因此，當寫入操作或讀取操作發生時，寫入電流或讀取電流分別流動至一子字線。
舉例而言，圖3之可變電阻性記憶體裝置300可經修改以包括與主字線信號通訊之至少一第二字線連接開關、與該第二字線連接開關信號通訊之至少一第二子字線，及一與第一及第二字線連接開關中之每一者之一控制輸入端信號通訊的子字線選擇信號產生器。
參看圖5，大體上由參考數字500指示具有圖4之字線連接部件410之記憶體裝置之時序圖。在圖500中，假定啟動SWL0。此處，/CE為晶片賦能，/WE為寫入賦能，且SA為子字線選擇信號。虛線部分指示未選定之線。實線部分指示選定之線。
在待用模式中，所有MWL皆處於第一電壓(VPP)，其可藉由增高VCC而獲得。另外，所有SA處於一第二電壓(VPP＋Vt)，使得所有SWL經由電晶體N0至N3皆具有該第一電壓。記憶體單元中之二極體處於反向偏壓狀態，因而穿過可變電阻性材料之電流在待用模式中並不流動。
在寫入操作中，當/CE及/WE轉到低位準時，寫入操作開始。列解碼器選擇一MWL且主字線驅動器驅動該選定之MWL以自第一電壓獲取VSS。未選定之MWL仍具有第一電壓。另外，子字線選擇信號中之一者SA00仍具有第二電壓，而其他子字線選擇信號(即，SA01、SA10及SA11)驅動以自第二電壓獲取VSS。因此，僅N0電晶體開啟，且可將選定之MWL之VSS轉移至SWL0。歸因於經由資料輸入/輸出電路傳遞之位元線之資料電壓與選定之SWL0之VSS之間的電壓差，寫入電流穿過可變電阻性材料自位元線流動至SWL0。在寫入操作期間，未選定之SWL處於浮動狀態。若位元線與未選定之SWL之間的電壓差可處於記憶體單元之二極體的內建電位(Vbi)之下，則穿過未選定之記憶體單元之電流在寫入操作中並不流動。當發生讀取操作時，時序圖500同樣適用。
現參看圖6，大體上由參考數字600指示根據本揭示案之另一實施例之字線連接部件或開關。字線連接部件或開關600包括預充電部件620，其中VPP_SWLP為子字線預充電電壓。記憶體裝置進一步包括預充電部件620以當發生寫入操作或讀取操作時防止未選定之SWL之浮動狀態。該預充電部件具有複數個電晶體N4至N7，其中之每一者均具有連接至預充電信號PS00至PS11中之相應預充電信號的閘極、連接至子字線預充電電壓(VPP_SWLP)之汲極及連接至子字線中之相應子字線之源極。
VPP_SWLP可為與第一電壓VPP相同之位準。預充電信號PS00至PS11為由反相器產生之子字線選擇信號SA00至SA11之反相信號。反相器可位於列解碼器及主字線驅動器中。另外，預充電部件可僅包含PMOS電晶體而非NMOS電晶體。在此情況下，子字線選擇信號直接連接至PMOS電晶體之閘極。另外，N4及N6朝向記憶體區塊之左側定位並回應於相應預充電信號而分別對SWL0及SWL2預充電。N5及N7朝向記憶體區塊之右側定位並回應於相應預充電信號而分別對SWL1及SWL3預充電。(在圖6中，指示預充電部件之間的記憶體區塊)。
可使用此方法來使預充電部件之所需尺寸最小化。因此，該預充電部件可當發生寫入或讀取操作時將未選定之SWL預充電為VPP_SWLP。
舉例而言，圖4之可變電阻性記憶體裝置400可經修改以包括與子字線信號通訊之至少一子字線預充電開關。
如圖7中所示，大體上由參考數字700指示包括圖6之字線連接部件600之記憶體裝置的時序圖。在圖700中，假定已啟動SWL0。此處，/CE為晶片賦能，/WE為寫入賦能，SA為子字線選擇信號，且PS為預充電信號。虛線指示未選定之線。實線指示選定之線。
在待用模式中，所有MWL皆處於第一電壓VPP，此可藉由增高VCC來獲得。所有SA皆處於VSS，且預充電信號PS00至PS11皆處於VPP_SWLP＋Vt，使得所有SWL經由各別電晶體N4至N7皆具有VPP_SWLP。記憶體單元中之二極體處於反向偏壓狀態，因此穿過電阻性可變材料之電流在待用模式中並不流動。
在寫入操作中，當/CE及/WE轉到低位準時，寫入操作開始。列解碼器選擇一MWL，且主字線驅動器驅動該MWL以自第一電壓獲取VSS。未選定之MWL仍具有第一電壓。另外，子字線選擇信號中之一者(諸如，SA00)驅動以具有VPP＋Vt，且其他子字線選擇信號具有VSS。因此，僅N0電晶體開啟，且可將選定之MWL之VSS轉移至SWL0。此外，僅預充電部件中之N4藉由PS00之"低位準"而關閉，且預充電部件中之其他電晶體保持開啟，使得未選定之SWL可處於VPP_SWLP。歸因於由資料輸入/輸出電路傳遞之位元線之資料電壓與選定之SWL0之VSS之間的電壓差，寫入電流穿過可變電阻性材料自位元線流動至SWL0。
當發生讀取操作時，時序圖700同樣適用。當發生寫入操作時施加至位元線之寫入電壓不同於當發生讀取操作時施加至位元線之讀取電壓，原因在於寫入電壓大於讀取電壓。
參看圖8，大體上由參考數字800指示根據本揭示案另一實施例之具有字線連接部件、預充電部件及電壓開關部件的記憶體裝置。返回參看圖6，記憶體裝置600僅具有一子字線預充電電壓VPP_SWLP。VPP_SWLP大於寫入電壓以維持未選定之SWL與位元線之間的二極體之反向偏壓。另外，可藉由增高VCC來產生VPP_SWLP。由位元線之寫入電壓確定VPP_SWLP以防止干擾未選定之記憶體單元。若可回應於寫入操作(相對於讀取操作)而控制未選定之子字線之預充電電壓，則可進一步降低記憶體裝置之功率消耗。
圖8之記憶體裝置800包括預充電部件810、預充電電壓選擇器或電壓開關部件820及主字線驅動器830。因此，記憶體裝置800不同於圖6之記憶體裝置600之處在於其具有電壓開關部件820。電壓開關部件820包括回應於寫入信號/WR之第一開關S0及回應於讀取信號RD或待用信號STB之第二開關S1。第一開關S0在寫入操作期間向一主字線驅動器且向預充電部件810供應第一增高電壓VPP_WR。第二開關S1在讀取操作期間向該主字線驅動器且向預充電部件810供應第二增高電壓VPP_RD。此處，VPP_WR大於VPP_RD。因此，因為記憶體裝置800根據執行寫入操作還是讀取操作而選擇性地使用VPP_WR及VPP_RD，所以可進一步降低功率消耗。
舉例而言，圖6之可變電阻性記憶體裝置600可經修改而包括與子字線預充電開關信號通訊之預充電電壓選擇器，該預充電電壓選擇器具有與一大於寫入電壓之第一電壓信號通訊之第一選擇器開關及與一小於該第一電壓且大於讀取電壓之第二電壓信號通訊的第二選擇器開關。
現參看圖9，大體上由參考數字900指示包括一電壓開關部件及一主字線驅動器之電路。舉例而言，電路900可用於圖8之記憶體裝置800。電路900包括預充電電壓選擇器或電壓開關部件820、包括控制部件831及驅動部件832之主字線驅動器830。此處，VPP_WR為用於寫入操作之第一增高電壓。VPP_RD為用於讀取操作之第二增高電壓。/WR為指示寫入操作之信號。RD為指示讀取操作之信號。VPP_SWLP連接至預充電部件。/MWLS為主字線選擇信號。如本文中所使用，"/"表示該信號由負邏輯值啟動。
此處，主字線驅動器830包括控制部件831及驅動部件832。該控制部件包括第一PMOS電晶體及第一NMOS電晶體，且該驅動部件包括第二PMOS電晶體及第二NMOS電晶體。
在控制部件831中，第一PMOS電晶體具有連接至預充電電壓選擇器820之源極、連接至/MWLS之閘極及連接至共用端子之汲極。第一NMOS電晶體具有連接至共用端子之汲極、連接至/MWLS之閘極，及接地之源極。
在驅動部件832中，第二PMOS具有連接至共用端子之閘極、連接至預充電電壓選擇器820之源極及連接至MWL之汲極。第二NMOS具有連接至共用端子之閘極、連接至MWL之汲極，及接地之源極。
表1展示根據操作條件之電路800及900的信號狀態。
因此，在待用模式中，所有MWL及所有SWL皆具有VPP_RD。對於讀取操作，選定之MWL具有VSS且選定之SWL具有VSS，但未選定之MWL及未選定之SWL具有VPP_RD。對於寫入操作，選定之MWL具有VSS且選定之SWL具有VSS，但未選定之MWL及未選定之SWL具有VPP_WR。
如圖10中所示，大體上由參考數字1000指示具有一控制開關之記憶體裝置。記憶體裝置1000具有控制開關840以賦能或去能根據本揭示案之此實施例之預充電部件。該控制開關可由模式暫存器集(MRS)控制以賦能預充電部件。另外，記憶體裝置100類似於圖8之記憶體裝置800，因此省略重複描述。
舉例而言，可變電阻性記憶體裝置可包括：主字線；與該主字線信號通訊之字線連接開關；與該字線連接開關信號通訊之子字線；與一開關元件之一第一端子信號通訊之具有一可變電阻器的可變電阻性記憶體單元，該開關元件之一第二端子經安置以與該子字線信號通訊；與該子字線信號通訊之子字線預充電開關；與該子字線預充電開關信號通訊之預充電電壓選擇器，該預充電電壓選擇器具有與一大於寫入電壓之第一電壓信號通訊之第一開關，及與一小於該第一電壓且大於讀取電壓之第二電壓信號通訊之第二開關；及安置於該預充電電壓選擇器與該子字線預充電開關之間以去能子字線之預充電的預充電去能開關。
參看圖11，大體上由參考數字1100指示另一例示性實施例記憶體裝置。記憶體裝置1100在每一字線連接部件中具有一放電開關或電晶體1140，並具有一主字線預充電開關或電晶體1150。主字線預充電開關或電晶體1150安置於電壓開關部件820與MWL之間，其中控制輸入端或閘極與開關驅動器1130信號通訊以獲得MWLS信號。放電開關或電晶體1140各自相對於字線連接部件410而安置，且連接於MWL與地面之間，其中控制輸入端或閘極與開關驅動器1130信號通訊。另外，記憶體裝置1100類似於圖10之記憶體裝置1000，因此省略重複描述。
若主字線具有較大電阻，則將主字線自VPP_WR或VPP_RD放電至VSS可能花費過多時間。因此，放電所需之時間可能限制高速操作。因此，記憶體電路1100提供構成放電電晶體1140及預充電電晶體1150之例示性電晶體。
表2展示根據操作條件的電路1100之信號狀態。
舉例而言，圖10之可變電阻性記憶體裝置1000可經修改而包括一開關驅動器；一連接於預充電電壓選擇器與主字線之間而使一控制輸入端與該開關驅動器信號通訊的主字線預充電開關；及連接於主字線與地面之間而使一控制輸入端與該開關驅動器信號通訊之至少一放電開關。
儘管在本文中已參考附圖描述了說明性實施例，但應瞭解，本揭示案並不限於此等精確實施例，且在不脫離本揭示案之範疇或精神的情況下，一般熟習此項技術者可實現各種其他變化及修改。所有此等變化及修改皆意欲包含於如隨附申請專利範圍中所陳述的本揭示案之範疇內。
100．．．單位記憶體單元
110．．．可變電阻性材料部件
112．．．開關元件
200．．．記憶體陣列或裝置
210．．．列解碼器及主字線驅動器
220．．．子字線驅動器
222．．．PMOS電晶體
224．．．NMOS電晶體
300．．．記憶體裝置
310．．．列解碼器及主字線驅動器設備
320．．．行解碼器及資料輸入/輸出電路設備
330．．．字線連接部件
400．．．電路
410．．．字線連接部件
412．．．NMOS電晶體
500．．．時序圖
600．．．字線連接部件或開關
620．．．預充電部件
700．．．時序圖
800．．．記憶體裝置
810．．．預充電部件
820．．．預充電電壓選擇器或電壓開關部件
830．．．主字線驅動器
831．．．控制部件
832．．．驅動部件
840．．．控制開關
900．．．電路
1000．．．記憶體裝置
1100．．．記憶體裝置
1130．．．開關驅動器
1140．．．放電開關或電晶體
1150．．．預充電開關或電晶體
BANK0至BANK3．．．記憶體組
BL．．．位元線
BLK0至BLKn．．．記憶體區塊
MWL．．．主字線
MWL_0至MWL_1．．．主字線
MWLS．．．信號
N0至N7．．．電晶體
PS．．．預充電信號
PS00至PS11．．．預充電信號
RD．．．讀取信號
S0．．．第一開關
S1．．．第二開關
SA．．．子字線選擇信號
SA00至SA11．．．子字線選擇信號
SEC1至SEC7．．．記憶體扇區
STB．．．信號
SWL．．．子字線
SWL0至SWL3．．．子字線
VCC．．．電壓
VPP．．．第一電壓
VPP＋Vt．．．第二電壓
VPP_RD．．．第二增高電壓
VPP_SWLP．．．子字線預充電電壓
VPP_SWLP＋Vt．．．電壓
VPP_WR．．．第一增高電壓
VSS．．．電壓
WL．．．字線
/CE．．．晶片賦能
/MWLS．．．主字線選擇信號
/WE．．．寫入賦能
/WR．．．寫入信號
圖1展示作為背景材料而提供之單位記憶體單元之示意性電路圖；圖2展示作為背景材料而提供之記憶體裝置之示意圖；圖3展示根據本揭示案之例示性實施例之記憶體裝置的示意圖；圖4展示根據圖3之記憶體裝置之字線開關的示意性電路圖；圖5展示具有根據圖4之字線開關之記憶體裝置的時序圖；圖6展示根據本揭示案之例示性實施例之記憶體裝置的另一字線開關之例示性電路圖；圖7展示具有根據圖6之字線開關之記憶體裝置的時序圖；圖8展示根據本揭示案之例示性實施例之具有字線連接部件、預充電部件及電壓開關部件的記憶體裝置之示意性電路圖；圖9展示包括根據圖8之電壓開關部件及主字線驅動器之電路的示意性電路圖；圖10展示根據本揭示案之例示性實施例之具有控制開關的記憶體裝置的示意性電路圖；及圖11展示根據本揭示案之例示性實施例之具有放電電晶體及預充電電晶體之記憶體裝置的示意性電路圖。
100．．．單位記憶體單元
400．．．電路
410．．．字線連接部件
412．．．NMOS電晶體
BLK1至BLK2．．．記憶體區塊
MWL．．．主字線
N0至N3．．．電晶體
SA00至SA11．．．子字線選擇信號
SWL0至SWL3．．．子字線

Claims (16)

  1. 一種可變電阻性記憶體裝置，其包含：一主字線，其具有一電壓；一第一字線連接開關，其與該主字線作信號通訊；一子字線，其具有該電壓，與該第一字線連接開關作信號通訊；一可變電阻性記憶體單元，其具有一可變電阻，與一開關元件的一第一端子作信號通訊，該開關元件的一第二端子被設置成與該子字線作信號通訊；一子字線預充電開關，其與該子字線作信號通訊；以及一預充電電壓選擇器，其與該子字線預充電開關作信號通訊，該預充電電壓選擇器具有一第一選擇器開關和一第二選擇器開關，該第一選擇器開關與大於一寫入電壓的一第一電壓作信號通訊，且該第二選擇器開關與小於該第一電壓的一第二電壓作信號通訊。
  2. 如請求項1之裝置，其中，該第一字線連接開關係單一電晶體。
  3. 如請求項2之裝置，其中，該單一電晶體係NMOS。
  4. 如請求項1之裝置，其進一步包含：一第二字線連接開關，其與該主字線作信號通訊；一第二子字線，其與該第二字線連接開關作信號通訊；以及一子字線選擇信號產生器，其與該等第一和第二字 線連接開關中之各者的控制輸入端作信號通訊。
  5. 如請求項4之裝置，其中，該子字線選擇信號產生器選擇該第一子字線而未選擇該第二子字線，該子字線選擇信號產生器在一讀取操作或一寫入操作之期間內針對未受選擇的該第二子字線而斷開該第二字線連接開關。
  6. 如請求項5之裝置，其中，在一待用模式中，該等第一和第二字線連接開關閉合，且該主字線具有實質上與該等第一和第二子字線相同的電壓電位。
  7. 如請求項4之裝置，其中，該子字線選擇信號產生器選擇該第一子字線而未選擇該第二子字線，該子字線選擇信號產生器在一讀取操作或一寫入操作之期間內針對受選擇的該第一子字線而閉合該第一字線連接開關。
  8. 如請求項1之裝置，其中，該子字線預充電開關的控制輸入端與該字線連接開關的控制輸入端作反相信號通訊。
  9. 如請求項1之裝置，其進一步包含：一主字線預充電電晶體，其與該主字線作信號通訊。
  10. 如請求項1之裝置，其進一步包含：一主字線放電電晶體，其與該主字線作信號通訊。
  11. 一種可變電阻性記憶體裝置，其包含：一主字線，其具有一電壓；一字線連接開關，其與該主字線作信號通訊；一子字線，其具有該電壓，與該字線連接開關作信 號通訊；一可變電阻性記憶體單元，其具有一可變電阻，與一開關元件的一第一端子作信號通訊，該開關元件的一第二端子被設置成與該子字線作信號通訊；一子字線預充電開關，其與該子字線作信號通訊；以及一預充電電壓選擇器，其與該子字線預充電開關作信號通訊，該預充電電壓選擇器具有一第一選擇器開關和一第二選擇器開關，該第一選擇器開關與大於一寫入電壓的一第一電壓作信號通訊，該第二選擇器開關與小於該第一電壓且大於一讀取電壓的一第二電壓作信號通訊。
  12. 如請求項11之裝置，其進一步包含：一NOR閘，其與該第二選擇器開關的一控制輸入端作信號通訊，該NOR閘具有一第一輸入端和一第二輸入端，該第一輸入端係用於接收指示一讀取信號的輸入，且該第二輸入端係用於接收指示一待用信號的輸入。
  13. 如請求項11之裝置，其進一步包含：一主字線驅動器，其在該預充電電壓選擇器與該主字線之間作信號通訊，以將該主字線驅動成受該預充電電壓選擇器選擇的該電壓。
  14. 如請求項13之裝置，該主字線驅動器包含：一第一PMOS電晶體，其具有連接至該預充電電壓選擇器的一源極、連接至指示主字線選擇的一信號線的 一閘極、及連接至一共用端子的一汲極；一第一NMOS電晶體，其具有連接至該共用端子的一汲極、連接至指示主字線選擇的該信號線的一閘極、及接地的一源極；一第二PMOS，其具有連接至該共用端子的一閘極、連接至該預充電電壓選擇器的一源極、及連接至該主字線的一汲極；以及一第二NMOS，其具有連接至該共用端子的一閘極、連接至該主字線的一汲極、及接地的一源極。
  15. 一種可變電阻性記憶體裝置，其包含：一主字線；一字線連接開關，其與該主字線作信號通訊；一子字線，其與該字線連接開關作信號通訊；一可變電阻性記憶體單元，其具有一可變電阻器，與一開關元件的一第一端子作信號通訊，該開關元件的一第二端子被設置成與該子字線作信號通訊；一子字線預充電開關，其與該子字線作信號通訊；一預充電電壓選擇器，其與該子字線預充電開關作信號通訊，該預充電電壓選擇器具有一第一開關和一第二開關，該第一開關與大於一寫入電壓的一第一電壓作信號通訊，該第二開關與小於該第一電壓且大於一讀取電壓的一第二電壓作信號通訊；以及一預充電去能開關，其係設置在該預充電電壓選擇器與該子字線預充電開關之間，用以停止對子字線之預 充電。
  16. 如請求項15之可變電阻性記憶體裝置，其進一步包含：一開關驅動器；一主字線預充電開關，其連接在該預充電電壓選擇器與該主字線之間，有一控制輸入端與該開關驅動器作信號通訊；以及至少一放電開關，其連接在該主字線與接地端之間，有一控制輸入端與該開關驅動器作信號通訊。
TW096117464A 2006-10-02 2007-05-16 可變電阻性記憶體字線開關 TWI455125B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097008A KR100819099B1 (ko) 2006-10-02 2006-10-02 가변저항 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
TW200818189A TW200818189A (en) 2008-04-16
TWI455125B true TWI455125B (zh) 2014-10-01

Family

ID=39260964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096117464A TWI455125B (zh) 2006-10-02 2007-05-16 可變電阻性記憶體字線開關

Country Status (3)

Country Link
US (2) US7633788B2 (zh)
KR (1) KR100819099B1 (zh)
TW (1) TWI455125B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848133B2 (en) * 2007-12-31 2010-12-07 Intel Corporation Phase change memory with bipolar junction transistor select device
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8125829B2 (en) * 2008-05-02 2012-02-28 Micron Technology, Inc. Biasing system and method
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
JP5175769B2 (ja) * 2009-02-25 2013-04-03 株式会社東芝 半導体記憶装置
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8737157B2 (en) 2010-05-05 2014-05-27 Micron Technology, Inc. Memory device word line drivers and methods
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
KR101201858B1 (ko) * 2010-08-27 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
WO2012058324A2 (en) 2010-10-29 2012-05-03 Rambus Inc. Resistance change memory cell circuits and methods
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
TWI488192B (zh) 2011-11-10 2015-06-11 Ind Tech Res Inst 非揮發性記憶體的寫入時序控制電路和控制方法
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US9147473B2 (en) 2013-08-01 2015-09-29 Micron Technology, Inc. Apparatuses and methods for driving a voltage of a wordline of a memory
KR20150099092A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9165647B1 (en) * 2014-06-04 2015-10-20 Intel Corporation Multistage memory cell read
KR20150140042A (ko) * 2014-06-05 2015-12-15 에스케이하이닉스 주식회사 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치
KR20170068163A (ko) * 2015-12-09 2017-06-19 에스케이하이닉스 주식회사 반도체 메모리 장치
US9941002B2 (en) 2016-08-16 2018-04-10 Vanguard International Semiconductor Corporation Resistive memory and memory cell
US10043901B2 (en) 2016-10-04 2018-08-07 Vanguard International Semiconductor Corporation Ultra-high voltage devices
KR102586179B1 (ko) * 2018-10-04 2023-10-10 에스케이하이닉스 주식회사 반도체 장치
US10910027B2 (en) 2019-04-12 2021-02-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10937476B2 (en) * 2019-06-24 2021-03-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US11205470B2 (en) 2020-04-20 2021-12-21 Micron Technology, Inc. Apparatuses and methods for providing main word line signal with dynamic well

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459692A (en) * 1992-07-07 1995-10-17 Oki Electric Industry Co., Ltd. Semiconductor memory device and method for reading data therefrom
US6256254B1 (en) * 1999-05-03 2001-07-03 Samsung Electronics Co., Ltd. Semiconductor memory device decoder
US6327202B1 (en) * 2000-08-25 2001-12-04 Micron Technology, Inc. Bit line pre-charge in a memory
US6493268B1 (en) * 2000-07-13 2002-12-10 Stmicroelectronics S.R.L. Circuit device for performing hierarchic row decoding in non-volatile memory devices
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US20040196719A1 (en) * 2003-04-04 2004-10-07 Renesas Technology Corp. Semiconductor memory device having reduced current dissipation in data holding mode
US20050270883A1 (en) * 2004-06-08 2005-12-08 Beak-Hyung Cho Memory device with reduced word line resistance
US20050281080A1 (en) * 2004-06-16 2005-12-22 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US20060023497A1 (en) * 2004-07-28 2006-02-02 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device and read method
US20060059405A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a high volume memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425394A (en) * 1987-07-21 1989-01-27 Mitsubishi Electric Corp Nonvolatile semiconductor memory device
US6258264B1 (en) * 1998-04-10 2001-07-10 Transgenomic, Inc. Non-polar media for polynucleotide separations
US6774892B2 (en) * 2000-09-13 2004-08-10 Seiko Epson Corporation Display driver IC
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
JP2003242771A (ja) * 2002-02-15 2003-08-29 Toshiba Corp 半導体記憶装置
AU2003298758A1 (en) * 2002-12-04 2004-06-23 Gabor Felber Improved molded foams
JP4499740B2 (ja) * 2003-12-26 2010-07-07 パナソニック株式会社 記憶素子、メモリ回路、半導体集積回路
US20060270863A1 (en) * 2005-05-27 2006-11-30 Amyris Biotechnologies Conversion of amorpha-4,11-diene to artemisinin and artemisinin precursors
KR100739241B1 (ko) * 2005-06-24 2007-07-12 주식회사 하이닉스반도체 플래시 메모리 장치의 블록 워드라인 프리챠지 회로
JP5100035B2 (ja) * 2005-08-02 2012-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7224614B1 (en) * 2005-12-29 2007-05-29 Sandisk Corporation Methods for improved program-verify operations in non-volatile memories

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459692A (en) * 1992-07-07 1995-10-17 Oki Electric Industry Co., Ltd. Semiconductor memory device and method for reading data therefrom
US6256254B1 (en) * 1999-05-03 2001-07-03 Samsung Electronics Co., Ltd. Semiconductor memory device decoder
US6493268B1 (en) * 2000-07-13 2002-12-10 Stmicroelectronics S.R.L. Circuit device for performing hierarchic row decoding in non-volatile memory devices
US6327202B1 (en) * 2000-08-25 2001-12-04 Micron Technology, Inc. Bit line pre-charge in a memory
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US20040196719A1 (en) * 2003-04-04 2004-10-07 Renesas Technology Corp. Semiconductor memory device having reduced current dissipation in data holding mode
US20050270883A1 (en) * 2004-06-08 2005-12-08 Beak-Hyung Cho Memory device with reduced word line resistance
US20050281080A1 (en) * 2004-06-16 2005-12-22 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US20060023497A1 (en) * 2004-07-28 2006-02-02 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device and read method
US20060059405A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a high volume memory

Also Published As

Publication number Publication date
TW200818189A (en) 2008-04-16
KR100819099B1 (ko) 2008-04-03
US20100110769A1 (en) 2010-05-06
US20080080229A1 (en) 2008-04-03
US8040716B2 (en) 2011-10-18
US7633788B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
TWI455125B (zh) 可變電阻性記憶體字線開關
JP5614150B2 (ja) 抵抗変化型メモリデバイス
US8094477B2 (en) Resistance change semiconductor storage device
US9025386B1 (en) Embedded charge trap multi-time-programmable-read-only-memory for high performance logic technology
KR0152168B1 (ko) 반도체 기억장치
KR100489357B1 (ko) 불휘발성 강유전체 메모리 장치의 셀 어레이와, 그의 구동장치 및 방법
EP1639602B1 (en) Low power manager for standby operation of a memory system
US6985374B2 (en) Ferroelectric memory device
JP2004355689A (ja) 半導体装置
JP2010218615A (ja) 可変抵抗素子のフォーミング方法
JP2006179158A (ja) 半導体装置
US5602784A (en) Power consumption reducing circuit having word-line resetting ability regulating transistors
JP2005135458A (ja) 半導体記憶装置
KR19990000091A (ko) 강유전체 메모리 셀들을 구비한 불 휘발성 메모리 장치 및 그것의 기입 방법
KR102280872B1 (ko) 기록 보조 전압 부스트를 이용하는 메모리 회로
JP3998447B2 (ja) 不揮発性半導体メモリ装置
JP2010231828A (ja) 半導体記憶装置
US7760575B2 (en) Memory leakage control circuit and method
US6785179B1 (en) Charge sharing between bit lines within a memory circuit to increase recharge speed
US20090059691A1 (en) Semiconductor integrated circuit and multi test method thereof
US6201727B1 (en) Nonvolatile ferroelectric random access memory device with segmented plate line scheme and a method for driving a plate line segment therein
KR100232415B1 (ko) 워드 드라이버 회로와 그를 이용한 메모리 회로
JP5315940B2 (ja) 磁気ランダムアクセスメモリ
US20070247959A1 (en) Semiconductor memory device
JP2001184868A (ja) 半導体記憶装置及び配線の電位固定方法