TWI454876B - 用於電壓定標之設備，系統，及處理器 - Google Patents

用於電壓定標之設備，系統，及處理器 Download PDF

Info

Publication number
TWI454876B
TWI454876B TW100117393A TW100117393A TWI454876B TW I454876 B TWI454876 B TW I454876B TW 100117393 A TW100117393 A TW 100117393A TW 100117393 A TW100117393 A TW 100117393A TW I454876 B TWI454876 B TW I454876B
Authority
TW
Taiwan
Prior art keywords
units
voltage
driver
coupled
power
Prior art date
Application number
TW100117393A
Other languages
English (en)
Other versions
TW201227205A (en
Inventor
Malay Trivedi
Tong H Kim
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201227205A publication Critical patent/TW201227205A/zh
Application granted granted Critical
Publication of TWI454876B publication Critical patent/TWI454876B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Power Sources (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Description

用於電壓定標之設備，系統，及處理器
本揭露主要有關於積體電路，尤其，透過晶粒上電壓調節器之可變電壓的傳遞。
計算裝置大部分的時間都花在閒置狀態中。因此，閒置狀態中之電力節省對於抑制耗電量很關鍵。
一些處理器可允許隨活動調整核心電壓。例如，一些中央處理單元(CPU)可具有產生電壓識別(VID)信號的能力。VID信號可向電源單元表示由CPU所需之電壓量。供應此可變電壓之一常見方式可為透過使用外部電壓調節器(VR)。然而，外部VR可能比固定電壓調節器更貴且可能需要更大的實體板面積。另外，外部VR在調整其輸出上可能很慢。因此，外部VR可能不是很適合支援小時間增量上的CPU之動態省電。
現今存在若干不使用外部VR之晶粒上省電技術。這些技術包括時脈定標、時脈閘控、及電力閘控。時脈定標可意指根據工作負載定標時脈頻率以節省動態現行電力。時脈閘控可意指當處理器之某些邏輯區塊不處理任何資料時保持邏輯區塊之狀態，以避免切換電力消耗。雖然時脈定標及/或時脈閘控可減少動態電力消耗，仍可能需要外部VR來改變供應電壓以減少漏電。
電力閘控可意指關閉目前未在使用中之處理器的某些邏輯區塊之電力，以減少處理器之整體漏電。電力閘控可表現為對供應電壓之開/關控制。理想上，電力閘控之邏輯區塊完全不消耗電力。因此，電力閘控很適合將邏輯區塊待命或休眠模式。然而，由於與進入或離開電力閘控狀態關聯之固有潛伏，在正常操作的條件下可能無法容許電力閘控。
需要節省甚至更多電力，尤其是在當無法完全斷電處理器之一或更多電力域但也沒有正在處理時間敏感資料的情況中。此外，由於外部VR可能很貴且無效率，在晶粒上具有符合下列需求的細粒度之電力傳遞機制可能為有利：可變電壓位準之傳遞而不使用外部VR；基於程序角落之Vcc調諧以符合產品要求；以共同輸入電壓在不同電壓以不同時脈頻率操作不同邏輯區塊；以及從共同輸入電壓產生可變電壓位準以減少平台VR軌之數量。
 【發明內容及實施方式】
在下列詳細說明中，參照形成其之一部分的附圖，且其中以可實行本發明的例示實施例的方式加以顯示。應了解到可利用其他實施例且可做出結構或邏輯改變而不背離本發明之範疇。因此，下列詳細說明不應作限制性解釋，且由所附之申請專利範圍及其等效者界定根據本發明的實施例之範疇。
以有助於了解本發明之實施例的方式，可依序以多個離散操作敘述各種操作，然而，說明順序不應理解為暗示這些操作為順序相依。
可使用詞「耦合的」及「連接的」，及其衍生詞。應了解到這些詞不意圖為互相之同義詞。確切地，在特定實施例中，「連接的」可用來表示兩或更多元件處於互相實體或電接觸中。「耦合的」可意指兩或更多元件處於互相實體或電接觸中。然而，「耦合的」亦可意指兩或更多元件並非處於互相實體或電接觸中，但仍互相合作或互動。
為了說明，在形式「A/B」或形式「A及/或B」中之詞組意指(A)、(B)、或(A及B)。為了說明，在形式「A、B、及C的至少一者」中之詞組意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B、及C)。為了說明，在形式「(A)B」中之詞組意指(B)或(AB)，亦即A為非必須元件。
說明可使用詞語「在一實施例中」或「在實施例中」，其可各指相同或不同實施例之一或更多。此外，有關於本發明之實施例所使用之「包含」、「包括」、「具有」等詞，為同義詞。
說明可使用諸多詞，如「運算放大器」、「閘」、「電晶體」、「電阻器」、「PMOS」、及「NMOS」等等來代表用於各種實施例中之各種構件。應了解到可以各種方式實行這些構件及/或由類似功能之構件取代。例如，可以多個電阻器及/或電晶體實行一「電阻器」或一「運算放大器」。因此，在此整份揭露中使用的詞僅為說明目的，不應限制性解釋。
計算裝置之處理器可具有若干電力域。每一電力域可具有其自己的鎖相迴路(PLL)以獨立控制其之時脈頻率並可管理其自己的耗電量。電力閘控，連同時脈閘控、時脈定標，可減少處理器之耗電量。典型上，一電力閘(PGT)單元可與一電力域內之一邏輯區塊關聯，且一電力域可含有多個PGT單元。電子設計自動化(EDA)工具的供應商可在其EDA工具中提供各種標準電力閘(PGT)單元的示意圖，亦稱為PGT胞。PGT單元可透過稱為自動布局及路由(APR)之程序自動映射至其個別的邏輯區塊。
正常的PGT單元可支援兩種操作模式，其中與PGT單元關聯的邏輯區塊可在正常電壓下操作之完全啟通模式，以及其中可完全斷電邏輯區塊(亦即從PGT單元接收近乎0伏特)之完全關閉模式。
根據各種實施例，高速低失落(HS-LDO)電壓調節電路可耦合至處理器內之一電力域的諸PGT單元，以提供PGT單元第三種操作模式：可變電壓模式。在此可變電壓模式中，PGT單元之輸出電壓可隨處理器之實際負載而變。例如，當電力域未正在處理時間敏感資料但無法被完全斷電時，處理器可輸出VID信號，以向HS-LDO電路表示希望有較低電壓以節省電力。同樣地，當處理器之負載增加時，HS-LDO電路可命令電力域內之所有PGT單元提供較高電壓以符合處理器之需求。
在各種實施例中，當禁能HS-LDO電路時，PGT單元可在完全啟通或完全關閉操作模式下作用，其中與PGT單元關聯之邏輯區塊在全電壓下正常操作或斷電，從PGT單元接收0伏特。在各種實施例中，當致能HS-LDO電路時，PGT單元可在可變電壓模式下作用。在可變電壓模式中，HS-LDO電路可命令電力域內之所有PGT單元依據VID信號或某些其他電壓控制信號來提供輸出至其個別的邏輯區塊。
在各種實施例中，當致能HS-LDO電路且PGT單元在可變電壓模式中操作時，與PGT單元關聯之邏輯區塊可接收比在正常操作情況下之完全啟通電壓更低之電壓信號。然而，邏輯區塊仍保持在現行操作中，相較於待命或休眠狀態，其中邏輯區塊僅保持其狀態資訊但不現行處理任何資訊。因此，HS-LDO電路可無與某些其他電力節省方式關聯之進入一離開潛伏。
第1圖為根據各種實施例的一示範HS-LDO電壓調節電路之區塊圖。在實施例中，如所示，HS-LDO電路100可包括中央化低速迴路(LSL)110及各種其他構件。
在各種實施例中，中央化LSL 110可包括運算放大器(op-amp)105。op-amp 105可在其輸入端子之一接收參考電壓Vref 101。op-amp 105可在其輸出端子產生設定點電壓信號，Vset 102。op-amp 105的輸出端子可經由一或更多構件(其可包括N級複製103及P級複製104)進一步耦合至op-amp 105之第二輸入端子。在op-amp 105的輸出端子及第二輸入端子之間的耦合可形成反饋迴路。op-amp 105可產生約等於輸入Vref 101之輸出Vset 102，與單位增益緩衝器放大器類似。將在此揭露的後面段落中提供N級複製103及P級複製104的細節。
在各種實施例中，可藉由外部參考電壓產生器或藉由未顯示於第1圖中之HS-LDO電路100的構件產生Vref 101。可藉由帶隙參考產生器、梯形電阻器、或某些其他已知裝置來產生參考電壓。可依據處理器之VID信號，或依據某些其他電壓控制信號來動態產生Vref 101。
在各種實施例中，op-amp 105可包括運算跨導放大器(OTA)。在HS-LDO電路100中使用OTA可提供較大的空間節省以及HS-LDO電路100之較佳穩定性。在各種實施例中，op-amp 105可包括第1圖中未顯示之額外的輸入/輸出端子。
在各種實施例中，HS-LDO電路100可進一步包括多個N級預先驅動器單元130及多個P級驅動器單元140，以傳遞Vset 102至多個PGT單元150。將在此揭露的後面段落中提供N級預先驅動器單元130及P級驅動器單元140的細節。
第2圖為繪示根據各種實施例在HS-LDO電路100之各種構件間的結構關係之區塊圖。在各種實施例中，如所示，參考電壓產生器210可產生Vref 101。可將Vref 101提供至op-amp 105。op-amp 105之輸出端子可耦合至多個N級預先驅動器單元130。每一N級預先驅動器單元130可耦合至多個P級驅動器單元140。每一P級放大器140可進一步耦合至多個PGT單元150。HS-LDO電路100可具有樹狀結構，其中每一級的構件從op-amp 105接續扇出。此結構可幫助自HS-LDO電路100的其餘之部分分離並隔離LSL 110，且可確保HS-LDO電路100中之其餘部分中的變異，包括PGT單元150之負載170的暫態改變，不會使LSL 110及Vset 102不穩定。另外，以樹狀結構，更多PGT單元150可耦合至LSL 110，改善HS-LDO電路100的可定標性。
參照回第1圖，如所示，在各種實施例中，每一PGT單元150可提供Vout 160至與PGT單元關聯之邏輯區塊。邏輯區塊在第1圖中顯示為負載170。在各種實施例中，每一PGT單元150及其關聯的P級驅動器單元140可形成高速迴路(HSL)120。將在此揭露的後面段落中提供HSL 120的更多細節。雖然習知低失落(LDO)電壓調節器電路亦可傳遞可變電壓至負載170，自LSL 110解耦合HSL 120可幫助HS-LDO電路100將負載170之快速電流/電壓暫態步階維持在指定容忍範圍內。另外，習知LDO電路會因為其之補償需求而需要大量的晶粒上電容。
在各種實施例中，HS-LDO電路100亦可包括各種濾波器131，其係放置在N級預先驅動器單元130及P級驅動器單元140之間並耦合至它們。濾波器131可進一步將LSL 110自HS-LDO電路100的其餘部分隔離。例如，在各種實施例中，Vset 102可為低頻信號。因此，濾波器131可用來切斷任何頻率，包括封裝件共振頻率，典型在300 MHz附近，以排除任何封裝件寄生噪聲。濾波器131亦可防止因在負載170之無法預期的變異導致之在輸出級所經歷到之噪聲假信號(noise glitch)的反饋。在各種實施例中，濾波器131可包括RC濾波器及/或AC補償器。
第3圖為根據各種實施例之一示範N級預先驅動器單元及耦合至一PGT單元的一P級驅動器單元的區塊圖。如所示，在各種實施例中，N級預先驅動器單元330可包括電流源331、第一偏壓電阻器333、第二偏壓電阻器334、第一N型電晶體335、及第二N型電晶體336。N型電晶體335及336兩者可為N型MOSFET或NMOS。如所示，信號Vset 332可代表由第1圖中之op-amp 105所產生之設定點電壓信號，其約可等於Vref 101。在各種實施例中，Vset 332可耦合至N型電晶體335之閘極端子，並可作為N級預先驅動器單元330的DC偏壓設定點。在各種實施例中，N型電晶體335可以與常見的閘極放大器般類似的方式作用，因Vset 332信號可為AC地線。在各種實施例中，於穩態操作期間，N級預先驅動器單元330可產生大約等於Vset 332減掉N型電晶體335之臨限電壓Vth的輸出337。在各種實施例中，可相應地選擇電阻器333及334以設定偏壓電壓，以產生N級預先驅動器單元之輸出337。
在各種實施例中，耦合至PGT單元340之P級驅動器單元可包括電流槽341、第一偏壓電阻器343、第二偏壓電阻器344、第一P型電晶體346、及PGT單元350。P型電晶體346可為P型MOSFET或PMOS。如所示，相應N級預先驅動器單元之輸出337可耦合至P型電晶體346的閘極端子並作為PGT單元350的DC偏壓設定點。在各種實施例中，P型電晶體346可以與常見的閘極放大器般類似之方式作用，因N級預先驅動器單元330的輸出337可為AC地線。PGT單元350可提供Vout 360至負載370。在各種實施例中，可相應地選擇電阻器343及344以設定偏壓電壓，所以PGT 350可操作並傳遞DC電流至負載370。
在各種實施例中，在穩態操作期間，PGT單元350可產生大約等於N級預先驅動器單元的輸出337加上P型電晶體346的臨限電壓Vth之Vout 360。如前述，N級預先驅動器單元330可藉由N型電晶體335的Vth下移Vset 332，且耦合至PGT單元340之P級驅動器單元可藉由P型電晶體346的Vth上移N級預先驅動器單元的輸出337。因此，PGT單元350可產生大約等於Vset 332的Vout 360，且於是約等於Vref 101，只要將N型電晶體335的Vth選擇成約與P型電晶體346的Vth相同。在各種實施例中，匹配N型電晶體335及P型電晶體346的Vth可幫助維持HS-LDO電路100之全操作範圍。
在各種實施例中，N型及P型電晶體的臨限電壓可在350 mV附近。在各種實施例中，Vout 360可在介於350 mV至970 mV之間的範圍中，或由電壓控制信號，如VID信號所表示之任何電壓。
在各種實施例中，PGT單元350與關聯的P級驅動器單元可形成HSL 120。當PGT單元350的負載370在短時間框內(如1 ns內)急遽上升，這會導致對Vout 360之突然的壓降。此突然的電壓改變可稱為AC電壓降(AC voltage droop)。P型電晶體346可檢測此下降，並可令電阻器343及344上的電流增加，藉此增加跨PGT單元350之閘極和源極端子的電壓，其則可輸出較高電流來補償電壓降。同樣地，當至PGT單元350之負載370在短時間框內急遽減少時，這會導致Vout 360中之一尖峰。P型電晶體346可檢測此下降，並可令電阻器343及344上的電流減少，藉此減少在PGT單元350之閘極和源極端子之間的電壓，其則可降低輸出電流來補償電壓降。在各種實施例中，自LSL 110解耦合HSL 120可改善HS-LDO電路100的穩定性。
雖第3圖僅繪示單一N級預先驅動器單元及耦合至一PGT單元的單一P級驅動器單元，在各種實施例中，單一N級預先驅動器單元330可耦合至數百個P級驅動器單元。同樣地，單一P級驅動器單元可耦合至數百個PGT單元350。每一PGT單元350可耦合至其自己的P型電晶體346。然而，耦合至相同P級驅動器單元之PGT單元350會共享偏壓電阻器343及344。這可減少HS-LDO電路100之複雜度及空間需求，因每一PGT單元350不需要個別的偏壓電路。
在各種實施例中，可依據電阻器333、334、343、及344和HSL 120之希望的頻寬選擇電流源331及電流槽341。電阻器333及334和電阻器343及344可或可不相同。在各種實施例中，N型電晶體335及336可或可不結構上相同。在各種實施例中，N型電晶體335及336可或可不與P型電晶體346具有相同實體尺寸。
再參照回第1圖，在各種實施例中，N級複製103可為所有N級預先驅動器單元330的複製，且P級複製104可為所有P級驅動器單元的複製，無PGT單元350及負載370。在LSL 110中之複製103及104可進一步改善至op-amp 105的反饋迴路之準確度。在各種實施例中，當負載370不需要電壓位準之精確傳遞時，LSL 110亦可耦合至負載370而不需經過N級預先驅動器單元及P級驅動器單元。
第4圖為繪示根據各種實施例之HS-LDO電路之一示範操作的一部分之流程圖。在各種實施例中，如所示，在區塊410中HS-LDO電路100可等待控制信號。控制信號可或可不為來自處理器之VID信號。在區塊420中HS-LDO電路100可接收控制信號。控制信號可向HS-LDO電路100表示與HS-LDO電路100關聯之PGT單元150應在完全啟通或完全關閉模式中操作，如區塊430及440中所示。在這兩種操作模式中，一額外的選擇邏輯，未圖示，可禁能HS-LDO電路100以讓PGT單元150在切換模式中操作，作用為對與PGT單元150關聯之負載170的開/關切換器。或者，如在區塊450中所示，控制信號可向HS-LDO電路100表示與HS-LDO電路100關聯之PGT單元150應在可變電壓模式中操作。在此模式中，該額外選擇邏輯可致能HS-LDO電路100，藉此令PGT單元150輸出由控制信號所指之電壓。在各種實施例中，一旦已處理過控制信號，HS-LDO電路100可繼續在區塊410中等待下一個控制信號。
在各種實施例中，在區塊430、440、及450中，選擇邏輯可以菊鏈方式依序啟通/關閉電力域內之所有的PGT單元150。這可減緩當負載170被啟通/關閉時其所需之電流的坡度，並防止當正在同時啟通/關閉電力域內之上千個PGT單元150時供應電壓之短時脈衝波(glitch)。
第5圖為繪示根據各種實施例將HS-LDO電路整合到處理器之電力域的兩種方式之區塊圖。在集總電力閘方法中，如第5(a)圖中所示，可將PGT單元放置在位在電力域510之PGT頂層511及PGT底層513上的焊球間距內。標準電力閘單元可典型比焊球間距更小。因此，可利用焊球間距內的空閒的空間來添加HS-LDO電路構件到焊球間距。
在分散式電力閘方法中，如第5(b)圖中所示，可在整個電力域520中散佈多個PGT單元521。標準PGT單元，如由EDA供應商提供的那些，可具有低填充因子，致使可將HS-LDO電路構件之各種構件插入PGT單元521中，例如，前述用來致能/禁能PGT單元521的選擇邏輯。另外，亦可添加含有LSL 110及HS-LDO電路之其他構件的前端522至電力域520，以被所有PGT單元521共享。在各種實施例中，可藉由APR程序輔助將HS-LDO電路添加至PGT單元的程序。在各種實施例中，在集總方法或分散式方法中實行HS-LDO電路所需之額外空間為微不足道。在各種實施例中，HS-LDO電路增加晶片面積少於3%。
第6圖繪示適合用來實施本發明之各種實施例的一示範電腦系統。如所示，計算系統600可包括若干處理器或處理器核心602，及系統記憶體604。為了此申請案之目的，且包括申請專利範圍，詞「處理器」或「處理器核心」可視為同義詞，除非上下文清楚另有所指。處理器602(或計算系統600之其他元件)可含有如前述之一或更多電力域、一或更多HS-LDO電路、及一或更多PGT單元。
另外，計算系統600可包括儲存裝置606(如碟盤、硬碟機、光碟唯讀記憶體(CDROM)、及諸如此類)、輸入/輸出裝置608(如鍵盤、游標控制、及諸如此類)、及通訊介面610(如網路介面卡、數據機及諸如此類)。該些元件可經由代表一或更多匯流排之系統匯流排612互相耦合。在多個匯流排的情況中，由一或更多匯流排橋接器(未圖示)橋接它們。
這些元件的每一者可執行此技藝中已知的習知功能。尤其，系統記憶體604及大量貯存606可用來儲存實行一或更多操作系統、驅動器、應用程式、及諸如此類(在此統一標示成622)之編程指令的工作副本及永久副本。
可透過，例如，如光碟(CD)之散佈媒體(未圖示)，或透過通訊介面610(從散佈伺服器(未圖示))在工廠或現場將編程指令的永久副本放置於永久貯存606中。亦即，可採用具有代理器程式之實行例的一或更多散佈媒體來散佈代理器並編程各種計算裝置。
這些元件602至612的其他構成為已知，且相應地未進一步加以敘述。
雖已在此顯示並敘述特定實施例，此技藝中具有通常知識者應可認知到可以各式各樣的替代及/或等效實行例來代替所示及所述之特定實施例，而不脫離本發明之實施例的範疇。此申請案意圖涵蓋在此所討論之實施例的任何調適或變化。因此，本發明之實施例顯然不應僅受限於申請專利範圍及其等效者。
100．．．高速低失落電路
101．．．參考電壓
102．．．設定點電壓信號
103．．．N級複製
104．．．P級複製
105．．．運算放大器
110．．．低速迴路
120．．．高速迴路
130．．．N級預先驅動器單元
131．．．濾波器
140．．．P級驅動器單元
150．．．電力閘單元
160．．．vout
170．．．負載
210．．．參考電壓產生器
330．．．N級預先驅動器單元
331．．．電流源
332．．．設定點電壓信號
333．．．第一偏壓電阻器
334．．．第二偏壓電阻器
335．．．第一N型電晶體
336．．．第二N型電晶體
337．．．輸出
340．．．電力閘單元
341．．．電流槽
343．．．第一偏壓電阻器
344．．．第二偏壓電阻器
346．．．第一P型電晶體
350．．．電力閘單元
360．．．Vout
370．．．負載
510．．．電力域
511．．．PGT頂層
513．．．PGT底層
520．．．電力域
521．．．電力閘單元
522．．．前端
600．．．計算系統
602．．．處理器或處理器核心
604．．．系統記憶體
606．．．儲存裝置
608．．．輸入/輸出裝置
610．．．通訊介面
612．．．系統匯流排
將藉由附圖中所示之例示性而非限制性圖解敘述本揭露之實施例，圖中類似參考符號標示類似元件，且其中：
第1圖為根據各種實施例的一示範高速低失落(HS-LDO)電壓調節電路之區塊圖；
第2圖為繪示根據各種實施例在HS-LDO電路之各種構件間的結構關係之區塊圖；
第3圖為根據各種實施例之一示範N級預先驅動器單元及耦合至一PGT單元的一P級驅動器單元的區塊圖；
第4圖為繪示根據各種實施例之HS-LDO電路之一示範操作的一部分之流程圖；
第5圖為繪示根據各種實施例將HS-LDO電路整合到處理器之電力域的兩種方式之區塊圖；以及
第6圖為繪示適合用來實施本發明之各種實施例的一示範電腦系統的區塊圖。
100．．．高速低失落電路
101．．．參考電壓
102．．．設定點電壓信號
103．．．N級複製
104．．．P級複製
105．．．運算放大器
110．．．低速迴路
120．．．高速迴路
130．．．N級預先驅動器單元
131．．．濾波器
140．．．P級驅動器單元
150．．．電力閘單元
160．．．Vout
170．．．負載

Claims (35)

  1. 一種用於電壓定標之設備，包含：複數電力閘單元，其中該些複數電力閘單元之個別者具有完全啟通輸出模式及完全關閉輸出模式；以及電壓調節電路，耦合至該些複數電力閘單元以致能該些複數電力閘單元具有可變電壓輸出模式，除了該些完全啟通及完全關閉輸出模式之外；其中為了致能該可變電壓輸出模式，該電壓調節電路包含複數驅動器單元，各組態成致能一或更多該些複數電力閘單元之一或更多個別輸出電流回應於一耦合至該一或更多該些複數電力閘單元之負載的負載改變而變化。
  2. 如申請專利範圍第1項所述之設備，其中該電壓調節電路進一步包含：運算放大器，具有組態成接收參考電壓之第一輸入端子，與該運算放大器之輸出端子耦合以形成反饋迴路之第二輸入端子；以及複數預先驅動器單元，分別耦合至該運算放大器之該輸出端子，其中該些複數驅動器單元的個別者進一步耦合至該些複數電力閘單元之一或更多者，以及其中該些複數驅動器單元及該些複數預先驅動器單元合作地令該些複數電力閘單元之一或更多者至少部分依據該參考電壓而產生輸出電壓。
  3. 如申請專利範圍第2項所述之設備，其中該運算放 大器包含運算跨導放大器。
  4. 如申請專利範圍第2項所述之設備，其中該運算放大器組態成從組態成依據電壓識別信號產生該參考電壓之參考電壓產生器接收該參考電壓。
  5. 如申請專利範圍第2項所述之設備，其中該些複數驅動器單元及該些複數預先驅動器單元組態成合作地令該些複數電力閘單元之一或更多者產生等於該參考電壓之輸出電壓。
  6. 如申請專利範圍第2項所述之設備，其中該反饋迴路進一步包括預先驅動器單元及驅動器單元。
  7. 如申請專利範圍第2項所述之設備，其中該些複數預先驅動器單元之個別者包括N型電晶體，以及其中該些複數驅動器單元的該些個別者包括P型電晶體。
  8. 如申請專利範圍第1至7項之任一項所述之設備，進一步包含耦合至該些複數電力閘單元之選擇邏輯，以依據控制信號選擇性致能或禁能該電壓調節電路。
  9. 如申請專利範圍第2項所述之設備，其中該些複數預先驅動器單元之個別者耦合至至少10個驅動器單元，以及其中該些複數驅動器單元的個別者耦合至至少10個電力閘單元。
  10. 如申請專利範圍第2項所述之設備，其中該些複數預先驅動器單元之個別者及該些複數驅動器單元的個別者進一步包含一或更多偏壓電阻器。
  11. 如申請專利範圍第2項所述之設備，進一步包含 耦合在該些複數預先驅動器單元與該些複數驅動器單元之間的一或更多濾波器。
  12. 一種用於電壓定標之系統，包含：參考電壓產生器，產生參考電壓；複數電力閘單元，其中該些複數電力閘單元之個別者具有完全啟通輸出模式及完全關閉輸出模式；以及電壓調節電路，耦合至該些複數電力閘單元以致能該些複數電力閘單元具有可變電壓輸出模式，除了該些完全啟通及完全關閉輸出模式之外；其中為了致能該可變電壓輸出模式，該電壓調節電路包含複數驅動器單元，各組態成致能一或更多該些複數電力閘單元之一或更多個別輸出電流回應於一耦合至該一或更多該些複數電力閘單元之負載的負載改變而變化。
  13. 如申請專利範圍第12項所述之系統，其中該電壓調節電路進一步包含：運算跨導放大器，具有組態成接收該參考電壓之第一輸入端子，與該運算跨導放大器之輸出端子耦合以形成反饋迴路之第二輸入端子；以及複數預先驅動器單元，分別耦合至該運算跨導放大器之該輸出端子，其中該些複數預先驅動器單元的個別者進一步耦合至一或更多該些複數驅動器單元，以及其中該些複數驅動器單元及該些複數預先驅動器單元合作地令該些複數電力閘單元之一或更多者至少部分依據 該參考電壓而產生輸出電壓。
  14. 如申請專利範圍第12項所述之系統，進一步包括耦合至該些複數電力閘單元之選擇邏輯，以依據控制信號控制該些複數電力閘單元在該完全啟通輸出模式、該完全關閉輸出模式、或該可變電壓輸出模式下操作。
  15. 如申請專利範圍第12項所述之系統，其中該參考電壓產生器包含帶隙電壓參考產生器。
  16. 如申請專利範圍第13項所述之系統，其中該些複數預先驅動器單元之該些個別者包括N型電晶體，以及其中該些複數驅動器單元的該些個別者包括P型電晶體。
  17. 一種用於電壓定標之處理器，包含：複數鎖相迴路電路，組態成產生複數時脈資訊；複數電力域單元，耦合至該些複數鎖相迴路電路的個別者，該些複數電力域單元的個別者組態成依據該些複數時脈資訊的個別者操作，其中該些複數電力域單元的個別者進一步包括：複數電力閘單元，組態成提供或關閉至該些複數電力域單元的該些個別者之電力；以及電壓調節電路，耦合至該些複數電力閘單元，以供應可變電壓於可變電壓輸出模式，除了完全啟通輸出模式及完全關閉輸出模式之外，至該些複數電力域單元的該些個別者以減少耗電量同時將該些複數電力域單元保持在現行操作狀態中；其中為了致能該可變電壓輸出模式，該電壓調節電路 包含複數驅動器單元，各組態成致能一或更多該些複數電力閘單元之一或更多個別輸出電流回應於一耦合至該一或更多該些複數電力閘單元之負載的負載改變而變化。
  18. 如申請專利範圍第17項所述之處理器，其中該些複數電力域單元的該些個別者的該電壓調節電路進一步包含：運算跨導放大器，具有組態成接收參考電壓之第一輸入端子，與該運算跨導放大器之輸出端子耦合以形成反饋迴路之第二輸入端子；以及複數預先驅動器單元，分別耦合至該輸出端子，其中該些複數預先驅動器單元的個別者進一步耦合至一或更多該些複數驅動器單元，以及其中該些複數驅動器單元的個別者進一步耦合至該些複數電力閘單元之一或更多者。
  19. 如申請專利範圍第17項所述之處理器，其中該些複數電力域單元的該些個別者進一步包含耦合至該些複數電力閘單元之選擇邏輯，以依據控制信號控制該些複數電力閘單元在該完全啟通輸出模式、該完全關閉輸出模式、或該可變電壓輸出模式下操作。
  20. 如申請專利範圍第18或19項所述之處理器，其中該反饋迴路進一步包括另外複數預先驅動器單元及另外複數驅動器單元，其分別為該些複數預先驅動器單元及該些複數驅動器單元的複製。
  21. 一種用於電壓定標之設備，包含： 處理器晶片，具有各由低失落電壓調節電路所供應之多數電力域，其中各低失落電壓調節電路包括：(i)至少一電力閘電晶體，以提供包括切換啟通模式、切換關閉模式、即可變電壓輸出模式之不同供應模式；及(ii)電壓調節控制電路，以被致能於該可變電壓模式期間且被除能於該切換啟通模式及切換關閉模式期間。
  22. 如申請專利範圍第21項所述之設備，其中該電壓調節控制電路包含至少一類比控制迴路，用以調節於該可變電壓模式期間來自該至少一電力閘電晶體之輸出電壓，該類比控制迴路將被除能於該切換啟通模式及切換關閉模式期間。
  23. 如申請專利範圍第21項所述之設備，進一步包含：選擇邏輯，供各低失落電壓調節電路除能該電壓調節控制電路於該切換啟通模式及切換關閉模式。
  24. 如申請專利範圍第21至23項之任一項所述之設備，其中各低失落電壓調節電路之該電壓調節控制電路進一步包含：(i)運算放大器，具有組態成接收參考電壓之第一輸入端子，與該運算放大器之輸出端子耦合以形成反饋迴路之第二輸入端子；(ii)預先驅動器單元，耦合至該運算放大器之該輸 出端子；及(iii)驅動器單元，其中該預先驅動器單元耦合至該驅動器單元，該驅動器單元耦合至該至少一電力閘電晶體以令其依據該參考電壓而產生輸出電壓於該可變電壓模式期間。
  25. 如申請專利範圍第24項所述之設備，其中該運算放大器包含運算跨導放大器。
  26. 如申請專利範圍第24項所述之設備，其中該運算放大器組態成從組態成依據電壓識別信號產生該參考電壓之帶隙參考電壓產生器接收該參考電壓。
  27. 如申請專利範圍第24項所述之設備，其中該預先驅動器單元包括N型電晶體，以及其中該驅動器單元包括P型電晶體。
  28. 如申請專利範圍第24項所述之設備，其中該預先驅動器單元及該驅動器單元進一步包含一或更多偏壓電阻器。
  29. 如申請專利範圍第24項所述之設備，進一步包含：耦合在該預先驅動器單元與該驅動器單元之間的濾波器。
  30. 如申請專利範圍第24項所述之設備，其中該反饋迴路為第一反饋迴路，其係解耦合自該驅動器單元所形成之第二反饋迴路及該該至少一電力閘電晶體。
  31. 一種用於電壓定標之系統，包含： 處理器晶片；外部電壓供應，用以提供電力給該處理器晶片；以及I/O裝置，耦合至該處理器晶片，用以提供使用者存取至計算系統，該處理器晶片具有二或更多具備分離電力域之邏輯區塊，其中各電力域被供電自相關至少一電力閘單元，其具有耦合至該外部電壓供應之供應輸入、控制輸入、及用以提供內部電壓供應至個別電力域之供應輸出；其中各電力域具有低失落控制電路，耦合至其相關至少一電力閘單元之該供應輸入及選擇邏輯，該低失落控制電路係控制該至少一電力閘單元以提供可變電壓輸出於可變電壓輸出模式下，該選擇邏輯係除能該低失落控制電路以節省切換模式之電力，其中至少一電力閘電晶體將被：(i)切換啟通以耦合該外部電壓供應至該內部電壓供應於啟通模式、或(ii)切換關閉以自該內部電壓供應去耦合該外部電壓供應於關閉模式。
  32. 如申請專利範圍第31項所述之系統，其中該低失落控制電路包括低速迴路電路及高速迴路電路。
  33. 如申請專利範圍第31項所述之系統，其中該至少一電力閘單元包含P型電晶體裝置。
  34. 如申請專利範圍第31項所述之系統，其中該選擇邏輯以菊鏈方式依序啟通/關閉電力域內之電力閘單元。
  35. 如申請專利範圍第31至34項之任一項所述之系統，其中各電力域包括從共同低失落控制電路所控制之多數電力閘單元。
TW100117393A 2010-06-25 2011-05-18 用於電壓定標之設備，系統，及處理器 TWI454876B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/824,134 US8441149B2 (en) 2010-06-25 2010-06-25 Distributed power delivery scheme for on-die voltage scaling

Publications (2)

Publication Number Publication Date
TW201227205A TW201227205A (en) 2012-07-01
TWI454876B true TWI454876B (zh) 2014-10-01

Family

ID=45115932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117393A TWI454876B (zh) 2010-06-25 2011-05-18 用於電壓定標之設備，系統，及處理器

Country Status (7)

Country Link
US (3) US8441149B2 (zh)
JP (1) JP5347168B2 (zh)
KR (1) KR101420559B1 (zh)
CN (3) CN105045362B (zh)
DE (1) DE102011102152B4 (zh)
TW (1) TWI454876B (zh)
WO (1) WO2011162963A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8880014B2 (en) 2010-06-07 2014-11-04 Skyworks Solutions, Inc. CMOS RF switch device and method for biasing the same
US9072479B2 (en) * 2011-05-06 2015-07-07 Welch Allyn, Inc. Variable control for handheld device
KR102456266B1 (ko) * 2013-07-16 2022-10-18 라이온 세미컨덕터 인크. 재구성 가능한 전력 조정기
KR102081564B1 (ko) 2013-12-04 2020-02-26 삼성전자 주식회사 파워 게이팅 회로 및 이를 포함하는 전자 시스템
US9176511B1 (en) 2014-04-16 2015-11-03 Qualcomm Incorporated Band-gap current repeater
US9882383B2 (en) * 2014-12-23 2018-01-30 Intel Corporation Smart power delivery network
US10242719B2 (en) * 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
JP6989504B2 (ja) * 2016-07-26 2022-01-05 ソニーセミコンダクタソリューションズ株式会社 送信装置、送信方法、および通信システム
CN106849620B (zh) 2016-12-30 2019-09-13 华为技术有限公司 电压调整方法、控制器和芯片
US10218273B2 (en) 2017-06-26 2019-02-26 Advanced Micro Devices, Inc. On die voltage regulation with distributed switches
US11537154B2 (en) 2020-12-09 2022-12-27 Samsung Electronics Co., Ltd. Mobile devices and methods controlling power in mobile devices
US11953963B2 (en) 2022-02-16 2024-04-09 Zetagig Inc. Apparatuses and methods for an array of devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085148A1 (en) * 2001-11-07 2003-05-08 Boehm Frank H Surgical kit for repairing leaks in fluid carrying vessels and organs and method thereof
US20030168915A1 (en) * 2002-03-11 2003-09-11 Zhang Kevin X. Dynamic voltage scaling scheme for an on-die voltage differentiator design
US20070005995A1 (en) * 2005-06-30 2007-01-04 Kardach James P Power management system for computing platform
US20070055896A1 (en) * 2005-09-02 2007-03-08 Er Kim S Voltage regulator having reduced droop
US20080111534A1 (en) * 2006-11-09 2008-05-15 Krishnan Ravichandran Dynamically configurable voltage regulator for integrated circuits
US20090170768A1 (en) * 2007-03-26 2009-07-02 William Marsh Rice University Water-soluble carbon nanotube compositions for drug delivery and medicinal applications

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812860A (en) * 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
JP2001006358A (ja) * 1999-06-18 2001-01-12 Mitsubishi Electric Corp 電圧発生回路およびそれを搭載した半導体記憶装置
US6996538B2 (en) * 2000-03-07 2006-02-07 Unisone Corporation Inventory control system and methods
JP2009123235A (ja) * 2000-06-16 2009-06-04 Renesas Technology Corp 半導体集積回路装置
JP3878431B2 (ja) * 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
US6559492B1 (en) * 2001-11-07 2003-05-06 Intel Corporation On-die switching power converter with stepped switch drivers and method
US6922783B2 (en) * 2002-01-16 2005-07-26 Hewlett-Packard Development Company, L.P. Method and apparatus for conserving power on a multiprocessor integrated circuit
JP2004114319A (ja) * 2002-09-24 2004-04-15 Ricoh Co Ltd 電源供給装置
JP2005122574A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 半導体集積回路
US7307907B2 (en) * 2003-12-11 2007-12-11 Texas Instruments Incorporated SRAM device and a method of operating the same to reduce leakage current during a sleep mode
US7061301B2 (en) * 2003-12-19 2006-06-13 Power Integrations, Inc. Method and apparatus switching a semiconductor switch with a multi-state drive circuit
JP2007116569A (ja) * 2005-10-24 2007-05-10 Niigata Seimitsu Kk オペアンプの開放利得調整回路
JP2007219856A (ja) * 2006-02-16 2007-08-30 Toshiba Corp 定電圧電源回路
CN101039121B (zh) * 2006-03-15 2010-12-29 宏碁股份有限公司 无线信号接收系统及方法
US7385435B2 (en) 2006-06-29 2008-06-10 Intel Corporation Programmable power gating circuit
KR101316788B1 (ko) * 2007-01-08 2013-10-11 삼성전자주식회사 반도체 집적 회로 장치
KR101348170B1 (ko) 2007-01-31 2014-01-09 재단법인서울대학교산학협력재단 반도체 집적 회로 장치 및 그것의 전력 제어 방법
US8618788B2 (en) 2007-03-30 2013-12-31 Malay Trivedi Dynamically adjusted multi-phase regulator
JP2008262360A (ja) * 2007-04-11 2008-10-30 Renesas Technology Corp マイクロコンピュータ
JP2009123253A (ja) 2007-11-12 2009-06-04 Funai Electric Co Ltd 光ピックアップ
US7768309B2 (en) * 2007-12-03 2010-08-03 Luich Thomas M Low-noise PECL output driver
TWI349842B (en) 2007-12-12 2011-10-01 Univ Nat Chiao Tung Self-aware adaptive power control system
US7952160B2 (en) 2007-12-31 2011-05-31 Intel Corporation Packaged voltage regulator and inductor array
US8749213B2 (en) * 2009-06-09 2014-06-10 Silergy Technology Mixed mode control for switching regulator with fast transient responses

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085148A1 (en) * 2001-11-07 2003-05-08 Boehm Frank H Surgical kit for repairing leaks in fluid carrying vessels and organs and method thereof
US20030168915A1 (en) * 2002-03-11 2003-09-11 Zhang Kevin X. Dynamic voltage scaling scheme for an on-die voltage differentiator design
US20070005995A1 (en) * 2005-06-30 2007-01-04 Kardach James P Power management system for computing platform
US20070055896A1 (en) * 2005-09-02 2007-03-08 Er Kim S Voltage regulator having reduced droop
US20080111534A1 (en) * 2006-11-09 2008-05-15 Krishnan Ravichandran Dynamically configurable voltage regulator for integrated circuits
US20090170768A1 (en) * 2007-03-26 2009-07-02 William Marsh Rice University Water-soluble carbon nanotube compositions for drug delivery and medicinal applications

Also Published As

Publication number Publication date
US20110316339A1 (en) 2011-12-29
KR101420559B1 (ko) 2014-07-18
CN102386774A (zh) 2012-03-21
DE102011102152B4 (de) 2014-06-26
WO2011162963A2 (en) 2011-12-29
US20130318387A1 (en) 2013-11-28
KR20130032324A (ko) 2013-04-01
JP5347168B2 (ja) 2013-11-20
DE102011102152A1 (de) 2011-12-29
CN102386774B (zh) 2015-07-15
CN202268805U (zh) 2012-06-06
JP2012027900A (ja) 2012-02-09
US9263885B2 (en) 2016-02-16
US8441149B2 (en) 2013-05-14
WO2011162963A3 (en) 2012-04-19
TW201227205A (en) 2012-07-01
CN105045362A (zh) 2015-11-11
US10114399B2 (en) 2018-10-30
CN105045362B (zh) 2018-02-13
US20160179122A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
TWI454876B (zh) 用於電壓定標之設備，系統，及處理器
US10345881B2 (en) Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US11249509B2 (en) Adaptive voltage converter
US7543164B2 (en) Power savings in a voltage supply controlled according to a work capability operating mode of an integrated circuit
US7028196B2 (en) System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
JP2007148952A (ja) 半導体集積回路
KR20070089439A (ko) 복수의 파워도메인을 포함하는 반도체 집적 회로
US6801025B2 (en) Method and apparatus for control of voltage regulation
US20220197519A1 (en) Multi-level memory system power management apparatus and method
KR20090094329A (ko) 인러쉬가 제한된 파워 아일랜드를 구비한, 시스템, 방법 및 집적 회로
US10908673B2 (en) Reliable digital low dropout voltage regulator
US10678283B2 (en) Voltage compensation circuit including low dropout regulators and operation method thereof
US11374568B2 (en) Semiconductor apparatus including power gating circuits
US10739845B2 (en) Apparatus for power consumption reduction in electronic circuitry and associated methods
JP2004047810A (ja) 半導体集積回路
CN112214092B (zh) 一种ssd硬盘电源时序控制电路及方法
EP2795423B1 (en) Apparatus and method for managing power in a computing system
US11675403B2 (en) Electronic circuit for outputting voltage based on a plurality of input voltages