TWI453916B - 無線晶片及其製造方法 - Google Patents

無線晶片及其製造方法 Download PDF

Info

Publication number
TWI453916B
TWI453916B TW098108949A TW98108949A TWI453916B TW I453916 B TWI453916 B TW I453916B TW 098108949 A TW098108949 A TW 098108949A TW 98108949 A TW98108949 A TW 98108949A TW I453916 B TWI453916 B TW I453916B
Authority
TW
Taiwan
Prior art keywords
layer
film
thin film
insulating film
antenna
Prior art date
Application number
TW098108949A
Other languages
English (en)
Other versions
TW200933896A (en
Inventor
Koji Dairiki
Junya Maruyama
Tomoko Tamura
Eiji Sugiyama
Yoshitaka Dozen
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200933896A publication Critical patent/TW200933896A/zh
Application granted granted Critical
Publication of TWI453916B publication Critical patent/TWI453916B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

無線晶片及其製造方法
本發明係相關於無線晶片及其製造方法。
近年來，藉由無線傳輸和接收資料之無線晶片積極發展。傳輸和接收資料之無線晶片被稱作IC晶片、RF標籤、無線標籤、電子標籤、無線處理器、無線記憶體、RFID(射頻識別)、RF晶片、IC標籤、IC商標、電子晶片等(例如、見參考1：日本專利先行開放號碼2004-221570(圖13))。在目前實際使用的無線晶片之中主要使用利用矽基底的無線晶片。
雖然無線晶片試著降低成本，但是因為矽基底昂貴所以難以降低無線晶片的成本。此外，商業用的矽基底是圓形的，其直徑最多大約30cm。因此，難以大量生產；如此，難以降低無線晶片的成本。
而且，期望在各種領域積極使用無線晶片並且藉由裝附和安裝於各種物體使用無線晶片。因此，無線晶片必須體小量輕。此外，因為裝附無線晶片的某些物體是有彈性的，所以需要無線晶片可容易被處理成有彈性的形狀。
鑑於上述情況，本發明的目的係減少無線晶片的成本，另外係藉由使無線晶片能夠大量生產以降低無線晶片的成本，而且係提供體小量輕的無線晶片。
根據本發明設置一薄膜積體電路形成在第一基材和第二基材之間的無線晶片。與矽基底所形成的無線晶片比較，根據本發明的無線晶片實現體小、薄型、及量輕。此外，因為從基底剝離薄膜積體電路，所以無線晶片可容易被處理成有彈性的形狀。
包括在根據本發明的無線晶片之薄膜積體電路至少具有有著單一汲極結構的n型(n通道類型)薄膜電晶體、具有單一汲極結構的型(p通道類型)薄膜電晶體、和充作天線的導電層。
詳細說明包括在根據本發明的無線晶片之薄膜積體電路的結構。根據本發明的一特徵，薄膜積體電路包含：第一薄膜電晶體和第二薄膜電晶體，設置在第一絕緣層上；第二絕緣層，覆蓋第一薄膜電晶體和第二薄膜電晶體；第一導電層，與第二絕緣層接觸並且充作源極或汲極配線；第三絕緣層，覆蓋第一導電層；第二導電層，與第三絕緣層接觸並且充作天線；及第四絕緣層，覆蓋第二導電層，其中包括在第一薄膜電晶體之第一半導體層具有通道形成區和n型雜質區，及其中包括在第二薄膜電晶體之第二半導體層具有通道形成區和p型雜質區。
此外，包括在根據本發明的無線晶片之薄膜積體電路至少具有有著LDD(少量摻雜汲極)結構的n型薄膜電晶體、具有單一汲極結構的p型薄膜電晶體、及充作天線的導電層。因為從天線供應無線晶片的電力供應，所以難以穩定電力供應並且必須盡可能控制電力消耗。若電力消耗增加，則因為必須輸入強力電磁波，所以產生例如增加閱讀機/寫入機的電力消耗、對人體或其他裝置有不利影響、或限制無線晶片和閱讀機/寫入機之間的通訊距離等不利點。然而，因為根據本發明的無線晶片具有有著LDD結構的n型薄膜電晶體，所以可減少漏流，實現低電力消耗。因此，即使當執行諸如綴字處理等複雜處理時，仍可實現穩定的電力供應而不會有不穩定的電力供應。另外，無須輸入強力電磁波；如此可提高與閱讀機/寫入機之間的通訊距離。
詳細說明包括在根據本發明的無線晶片之薄膜積體電路的結構。根據本發明的另一特徵，薄膜積體電路包含：第一薄膜電晶體和第二薄膜電晶體，設置在第一絕緣層上；第二絕緣層，覆蓋第一薄膜電晶體和第二薄膜電晶體；第一導電層，與第二絕緣層接觸並且充作源極或汲極配線；第三絕緣層，覆蓋第一導電層；第二導電層，與第三絕緣層接觸並且充作天線；及第四絕緣層，覆蓋第二導電層。第一薄膜電晶體具有與閘電極層的側表面接觸並且與第一n型雜質區重疊之側牆絕緣層，及具有通道形成區、第一n型雜質區、和第二n型雜質區。第一n型雜質區中的雜質元素濃度低於第二n型雜質區中的雜質元素濃度。第二薄膜電晶體具有通道形成區和p型雜質區。
在具有上述結構的薄膜積體電路中，包括在第一薄膜電晶體和第二薄膜電晶體中的半導體層之每一通道長度都是1μm到3μm。此外，包括在第一薄膜電晶體和第二薄膜電晶體中的每一閘電極層都具有氮化鉭和氮化鉭層上的鎢層。
第一導電層具有第一鈦層、第一鈦層上的鋁矽層、和鋁矽層上的第二鈦層。此外，第一導電層具有氮化鈦層、氮化鈦層上的第一鈦層、第一鈦層上的鋁層、及鋁層上的第二鈦層。
第二導電層具有鋁層。此外，第二導電層具有鈦層和鈦層上的鋁層。
第一絕緣層具有氧化矽層、氧化矽層上的氧化氮化矽層、及氧化氮化矽層上的氧氮化矽層。此外，第一絕緣層具有第一氧氮化矽層、第一氧氮化矽層上的氧化氮化矽層、及氧化氮化矽層上的第二氧氮化矽層。而且，第一絕緣層具有氧化氮化矽層及氧化氮化矽層上的氧氮化矽層。
第二絕緣層具有單層或疊層的無機層。此外，第三絕緣層具有有機層和有機層上的無機絕緣層。而且，第三絕緣層具有單層或疊層的無機層。另外，第四絕緣層具有有機層。而且，第一基材和第二基材的其中之一或二者在一表面上具有黏附層。
根據本發明的無線晶片之製造方法，複數無線晶片係由在基底上形成剝離層、在剝離層上形成複數薄膜積體電路、然後移除剝離層、接著以基材密封薄膜積體電路加以形成。因為根據本發明的製造方法，每次可形成大量無線晶片，所以可降低無線晶片成本。此外，使用側邊尺寸無限制的基底(例如、玻璃基底)取代矽基底；因此，可大幅提高無線晶片的生產量。與取用圓形矽基底的無線晶片比較，此種優點相當佔優勢。
根據本發明的另一特徵，製造無線晶片之方法包含以下步驟：在基底上形成剝離層；在剝離層上形成第一絕緣層；在第一絕緣層上形成無定形半導體層；藉由使無定形半導體層結晶以形成結晶半導體層；在結晶半導體層上形成閘絕緣層；在閘絕緣層上形成充作閘電極之第一導電層；使用第一導電層當作掩模，藉由添加雜質元素到結晶半導體層內以形成第一n型雜質區和p型雜質區；形成與第一導電層的側表面接觸並且與部分第一n型雜質區重疊之側牆絕緣層；使用側牆絕緣層當作掩模，藉由添加雜質元素到第一n型雜質區以形成第二n型雜質區和第三n型雜質區；形成與第二絕緣層接觸並且充作源極或汲極配線之第二導電層；形成用以覆蓋第二導電層之第三絕緣層；及形成與第三絕緣層接觸並且充作天線之第三導電層。
在上述步驟之後，還有下列四步驟。其中之一些步驟係藉由蝕刻第一絕緣層、閘絕緣層、第二絕緣層、和第三絕緣層以露出剝離層加以形成開口；形成覆蓋第三導電層之第四絕緣層；及藉由引進蝕刻劑到開口並且移除剝離層以從基底剝離具有至少包括結晶半導體層、閘絕緣層、及第一導電層的薄膜電晶體之薄膜積體電路。
另外一些步驟係形成覆蓋第三導電層之第四絕緣層；藉由蝕刻第一絕緣層、閘絕緣層、第二絕緣層、第三絕緣層、及第四絕緣層以露出剝離層加以形成開口；及藉由引進蝕刻劑到開口並且移除剝離層以從基底剝離具有至少包括結晶半導體層、閘絕緣層、及第一導電層的薄膜電晶體之薄膜積體電路。
另外一些步驟係藉由蝕刻第一絕緣層、閘絕緣層、第二絕緣層、及第三絕緣層以露出剝離層加以形成開口；形成覆蓋第三導電層之第四絕緣層；藉由引進蝕刻劑到開口以選擇性去除剝離層；及藉由物理方法(物理力)從基底剝離具有至少包括結晶半導體層、閘絕緣層、及第一導電層的薄膜電晶體之薄膜積體電路。
其他一些步驟係形成覆蓋第三導電層之第四絕緣層；藉由蝕刻第一絕緣層、閘絕緣層、第二絕緣層、第三絕緣層、及第四絕緣層以露出剝離層加以形成開口；藉由引進蝕刻劑到開口以選擇性去除剝離層；及藉由物理方法(物理力)從基底剝離具有至少包括結晶半導體層、閘絕緣層、及第一導電層的薄膜電晶體之薄膜積體電路。
根據本發明的其他特徵，在根據具有上述步驟的本發明製造無線晶片之方法中的基底是玻璃基底。另一選擇是，基底是石英基底。此外，藉由濺射法在氧氣中形成含鎢或鉬的一層當作剝離層。藉由濺射法在氧氣中形成含鎢的氧化物(WOx ：x的值滿足0<x<3)之一層當作剝離層。而且，形成含矽的一層當作剝離層。形成含鎢或鉬的一層當作剝離層。另外，形成含鎢或鉬的一層並且在其上形成含矽的氧化物之一層當作剝離層。而且，蝕刻劑是含有鹵素氟化物的氣體或液體。
根據利用除了矽基底以外的基底形成薄膜積體電路之本發明，因為每次可形成大量無線晶片，所以可降低無線晶片成本。此外，因為使用從基底剝離的薄膜積體電路，所以可獲得體小、薄型、量輕之無線晶片。另外，能夠設置容易被處理成有彈性的之無線晶片。
雖然將參照附圖以實施例說明本發明，但是應明白精於本技藝之人士將容易發現各種變化和修正。因此，除非此些變化和修正悖離本發明的範圍，不然應視作包括在本發明內。需注意的是在下文說明的本發明結構中，在不同圖式中以相同參照符號表示相同部位。
[實施例模式]
將參照圖式說明根據本發明的無線晶片製造方法。
首先，在基底10的一表面上形成剝離層11(見圖2A的橫剖面圖和圖3的俯視圖)。在一表面上形成絕緣層之玻璃基底、石英基底、金屬基底、或不鏽鋼基底；能夠承受此處理的處理溫度之耐熱塑膠基底；諸如此類被用於基底10。若此種基底被用於基底10，則明顯不限制尺寸和形狀；因此，只要例如使用側邊是1m或更多之矩形基底，就能夠完全提高無線晶片的產量。與採用圓形矽基底的無線晶片之例子比較，此種優點相當佔優勢。此外，隨後從基底10剝離在基底10上形成的薄膜積體電路。尤其是，根據本發明所設置的無線晶片不具有基底10。因此，剝離薄膜積體電路之基底10可被重新使用任意次數。因此，若重新使用基底10，則能夠降低無線晶片成本。作為能夠重新使用的基底10，石英基底是相當理想的。
需注意的是，在此實施例模式中，薄膜形成在基底10的一表面上，然後以照相平版印刷法形成圖型以選擇性設置剝離層11；然而，在本發明中此處理並不是一定必要的。若不需要，可不需要選擇性設置剝離層而是設置在整個表面上。
藉由已知方法(濺射法、電漿CVD法等)以從鎢、鉬、鈦、鉭、鈮、鎳、鈷、鋯、鋅、釕、銠、鈀、鋨、銥、及矽中的一元素所形成的一層或疊層形成剝離層11。
當剝離層11具有單層結構時，形成一鎢層、一鉬層、或含鎢和鉬的混合物之一層較佳。另一選擇是，形成含鎢的氧化物或氧氮化物之一層、含鉬的氧化物或氧氮化物之一層、或含鎢和鉬的混合物之氧化物或氧氮化物之一層。需注意的是，例如鎢和鉬的混合物對應於鎢和鉬的合金。此外，鎢的氧化物又被稱作氧化鎢。
當剝離層11具有疊層結構時，形成鎢層、鉬層、或含鎢和鉬的混合物之一層當作第一層並且形成鎢、鉬、或鎢和鉬的混合物之氧化物、氮化物、氧氮化物當作第二層較佳。
當剝離層11被形成具有含鎢的一層和含鎢的氧化物之一層的疊層結構時，可利用藉由形成含鎢的一層和含氧化矽的一層在其上加以在鎢層和氧化矽層之間的介面形成含鎢的氧化物之一層。在形成含鎢的氮化物、氧氮化物、及氧化氮化物之一層的例子中也是相同的。形成含鎢的一層，然後形成氮化矽層、氧氮化矽層、或氧化氮化矽層在其上。需注意的是，形成含鎢的一層，然後形成在其上之氧化矽層、氧氮化矽層、氧化氮化矽層等接著充作為基座的絕緣層。
當剝離層11被形成具有含鎢的一層和含鎢的氧化物之一層的疊層結構時，首先，可藉由濺射法形成含鎢的一層，然後藉由濺射法形成含氧化鎢的一層。另一選擇是，首先，可藉由濺射法形成含鎢的一層，然後藉由氧化部分鎢層形成氧化鎢層。
以WOx 表示鎢的氧化物，其中x的範圍從2到3(2≦x<3較佳)。有x是2(WO2 ),.5(W2 O5 ),2.75(W4 O11 ),3(WO3 )等例子。在形成鎢的氧化物中，並不特別限制上述x值，依據蝕刻率決定該值較理想。
然而，含鎢的氧化物之一層係藉由在具有最理想的蝕刻率之氧氣中以濺射法加以形成的。因此，為了縮短製造時間，藉由濺射法在氧氣中形成含鎢的氧化物之一層當作剝離層較佳。
雖然根據上述處理剝離層11被形成與基底10接觸，但是本發明並不侷限於此處理。當作基座的絕緣層可被形成與基底10接觸，及剝離層11可被形成與絕緣層接觸。
然後，當作基座的絕緣層被形成覆蓋剝離層11。藉由已知方法(濺射法、電漿CVD法等)以含矽的氧化物或矽的氮化物之一層或疊層形成當作基座的絕緣層。矽的氧化材料是對應於氧化矽，氧氮化矽、氧化氮化矽等之含矽和氧的材料。矽的氮化物材料是對應於氮化矽，氧氮化矽、氧化氮化矽等之含矽和氮的材料。
當當作基座的絕緣層例如具有兩層結構時，形成氧化氮化矽層當作第一層及氧氮化矽層當作第二層較理想。當當作基座的絕緣層具有三層結構時，形成氧化矽層當作第一層的絕緣層12、氧化氮化矽層當作第二層的絕緣層13、及氧氮化矽層當作第三層的絕緣層14較理想。另一選擇是，形成氧氮化矽層當作絕緣層12，氧化氮化矽層當作絕緣層13，及氧氮化矽層當作絕緣層14。圖2A所示的橫剖面圖為當作基座的絕緣層具有三層結構之例子。當作基座的絕緣層充作防止雜質從基底10進入。
然後，無定形半導體層(例如、含無定形矽的一層)被形成在當作基座的絕緣層14上。藉由已知方法(濺射法、LPCVD法、電漿CVD法等)將無定形半導體層形成厚度25nm到200nm。接著，藉由已知結晶方法(雷射結晶法、RTA法、使用金屬元素促進結晶之熱結晶法、結合雷射結晶法和使用金屬元素促進結晶之熱結晶法等)使無定形半導體層結晶以形成結晶半導體層。之後，獲得的結晶半導體層被形成想要的圖型形狀以形成結晶半導體層15及16。
結晶半導體層15及16的製造處理特別例子如下。首先，藉由使用電漿CVD法形成66nm厚的無定形半導體層。然後，在使含有為金屬元素促進結晶的鎳之溶液在無定形半導體層上之後，對無定形半導體層執行除氫處理(在500℃一小時)和熱結晶處理(在550℃四小時)以形成結晶半導體層。之後，藉由執行雷射光照射形成結晶半導體層15及16，若需要的話，使用照相平版印刷法執行圖型化處理。
需注意的是在藉由雷射結晶法形成結晶半導體層之例子中使用連續振盪或脈衝振盪氣體雷射或固體雷射。下列雷射可被用作氣體雷射：準分子雷射、YAG雷射、YVO4 雷射、YLF雷射、YAIO3 雷射、玻璃雷射、紅寶石雷射、藍寶石雷射等。另一方面，使用諸如摻雜Cr,Nd,Er,Ho,Ce,Co,Ti,或Tm的YAG、YVO4 、YLF、或YAIO3 等晶體的雷射被使用當作固體雷射。
此外，當藉由使用金屬元素促進結晶使無定形半導體層結晶時，除了可以短時間內在低溫中結晶之外還使晶體生長在相同方向的有利點，反之，因為金屬元素留在結晶半導體層因此特性不穩定所以OFF電流增加的不利點。因此，形成在結晶半導體層上充作除氣點之無定形半導體層較理想。因為必須使充作除氣點的無定形半導體層含有磷或氬的雜質元素，所以最好是藉由能夠具有高濃度的氬之無定形半導體層的濺射法形成無定形半導體層較理想。之後，藉由執行熱處理(RTA法、使用退火爐的熱退火)在無定形半導體層擴散金屬元素並且接著去除含金屬元素的無定形半導體層。因此，可減少結晶半導體層中的金屬含量或可去除金屬元素。
然後，形成覆蓋結晶半導體層15及16的閘絕緣層17(見圖2B)。藉由已知方法(電漿CVD法或濺射法)以含矽的氧化物或矽的氮化物之一層或疊層形成閘絕緣層17。尤其是，以含氧化矽的一層、含氧氮化矽的一層、或含氧化氮化矽的一層之單一層或疊層形成閘絕緣層17。
接著，第一導電層和第二導電層被堆疊在閘絕緣層17上。藉由已知方法(電漿CVD法或濺射法)形成厚度20nm到100nm的第一導電層。藉由已知方法形成厚度100nm到400nm的第二導電層。
從鉭、鎢、鈦、鉬、鋁、銅、鉻、鈮中的一元素或含該元素當作主要成分之合金材料或化合物材料形成第一導電層和第二導電層。另一選擇是，從摻雜諸如磷等雜質元素的多晶矽為代表之半導體材料形成第一導電層和第二導電層。第一導電層和第二導電層的組合例子如下。氮化鉭(TaN；不限制鉭和氮的組成比例)層和鎢層、氮化鎢(WN；不限制鎢和氮的組成比例)層和鎢層、氮化鉬(MoN；不限制鉬和氮的組成比例)層和鉬層等因為鎢或氮化鉭具有高的耐熱性，所以在形成第一導電層和第二導電層之後能夠執行旨在熱激活的熱處理。此外，在三層結構取代兩層結構的例子中，使用鉬層、鋁層、和鉬層之結構較理想。
然後，藉由使用照相平版印刷法和蝕刻處理形成抗蝕掩模用以形成閘電極並且執行閘線以形成每一個都充作閘電極之導電層(又稱作閘電極層)18到21。
接著，移除用以形成導電層18到21之抗蝕掩模並且以照相平版印刷法重新形成抗蝕掩模22。接著，藉由添加利用離子摻雜法或離子植入法給予n型導電性到結晶半導體層15之雜質元素形成n型雜質區23及24以形成低濃度區。屬於族15的元素被用於給予n型導電性之雜質元素並且例如使用磷或砷就足夠。
接下來，移除抗蝕掩模22並且以照相平版印刷法重新形成抗蝕掩模25(見圖4A)。接著，藉由添加給予p型導電性到結晶半導體層16之雜質元素形成p型雜質區26和27。例如，硼被用於給予p型導電性的雜質元素。
然後，移除抗蝕掩模25並且絕緣層28被形成覆蓋閘絕緣層17及導電層18到21(見圖4B)。藉由已知方法(電漿CVD法或濺射法)以含諸如矽、矽的氧化物、或矽的氮化物等無機材料之一層或疊層(又稱作無機層)中或含諸如有機樹脂等有機材料之一層或疊層(又稱作有機層)形成絕緣層28。
接著，利用主要用於垂直方向的各向異性蝕刻選擇性地由蝕刻絕緣層28以形成與導電層18到21的側表面接觸之絕緣層(下文中稱作側牆絕緣層)29和30(見圖5A)。側牆絕緣層29及30被使用當作摻雜用的掩模以接著形成LDD區。
然後，藉由照相平版印刷法形成抗蝕掩模31。接著，利用側牆絕緣層29當作掩模，藉由添加給予n型導電性到結晶半導體層15之雜質元素以形成第一n型雜質區(又稱作LDD區)34及35和第二n型雜質區32及33(見圖5B)。含在第一n型雜質區34及35的雜質元素濃度低於含在第二n型雜質區32及33的雜質元素濃度。
需注意的是，形成LDD區有兩方法。在一方法中，閘電極具有兩層或更多的疊層結構，在此處對閘電極執行錐形蝕刻或各向異性蝕刻並且形成閘電極的較低層之導電層被使用當作掩模。在另一方法中側牆絕緣層被使用當作掩模。藉由前一方法所形成的薄膜電晶體被稱作GOLD(少量摻雜汲極所重疊的閘)。然而，因為在此GOLD結構中執行錐形蝕刻或各向異性蝕刻，所以難以控制LDD區的寬度，並且若最好不執行蝕刻處理，則無法形成LDD區。然而，因為在本發明使用以絕緣層當作掩模的後一方法，所以與前一方法比較，容易控制LDD區的寬度並且一定可以形成LDD區。
經由上述處理，完成n型薄膜電晶體36和p型薄膜電晶體37。n型薄膜電晶體36具有包括第一n型雜質區34和35、第二n型雜質區32和33、及通道形成區38之活性層；閘絕緣層17；及都充作閘電極之導電層18和19。薄膜電晶體36的此種結構被稱作LDD結構。
P型薄膜電晶體37具有包括p型雜質區26和27及通道形成區39之活化層；閘絕緣層17；及都充作閘電極之導電層20和21。薄膜電晶體37的此種結構被稱作單一汲極結構。
此外，經由上述處理完成之薄膜電晶體36和薄膜電晶體37的每一通道長度是0.5μm到5μm，最好是1μm到3μm。根據上述特徵，可提高反應速度。需注意的是依據電路可分開設定通道長度。例如，包括在不需要高速操作的電力供應電路之薄膜電晶體的通道長度是3μm，反之，在其他電路中的薄膜電晶體之通道長度是1μm較佳。
然後，移除抗蝕掩模31並且以單層或疊層形成絕緣層以便覆蓋薄膜電晶體36及37。(見圖6A)。藉由已知方法(SOG法、微滴放電法等)以諸如矽的氧化物或矽的氮化物等無機材料；諸如聚亞醯胺、聚醯胺、苯環丁烯、丙烯酸、或環氧樹脂等有機材料等等之一層或疊層以形成覆蓋薄膜電晶體36和37之絕緣層。
此外，藉由SOG法或微滴放電法從矽氧烷形成覆蓋薄膜電晶體36及37的絕緣層。矽氧烷係由結合矽和氧所形成的骨架結構所組成。至少含有氫(諸如烷基或芳香烴等)、氟基的有機基或至少含有氫和氟基的有機基作為取代基較理想。
圖6A的橫剖面圖是覆蓋薄膜電晶體36及37的絕緣層具有三層結構之例子。作為它的結構，例如含氧化矽的一層被形成當作第一絕緣層40、含氮化矽的一層被形成當作第二絕緣層41、及含氧化矽的一層被形成當作第三絕緣層42較理想。
需注意的是，在形成絕緣層40到42之前或在絕緣層40到42之中形成一或複數薄膜之後，執行旨在恢復半導體層的晶性、活化添加到半導體層的雜質元素、或氫化半導體層之熱處理較理想。將熱退火法、雷射退火法、RTA法等應用到熱處理較理想。
然後，藉由以照相平版印刷法蝕刻絕緣層40到42以形成用以露出p型雜質區26及27和n型雜質區32及33之接觸孔。接著，導電層被形成以便填滿接觸孔並且被圖型化處理以形成都充作源極或汲極配線之導電層43到45。
藉由已知方法(電漿CVD法或濺射法)以鈦、鋁、及釹的一元素、或含該元素當作主要成分之合金材料或化合物材料的單一層或疊層形成導電層43到45。例如，含鋁當作主要成分之合金材料對應於主要成分是鋁之含鎳的合金材料或主要成分是鋁的之含鎳和碳及矽的其中之一或二者的合金材料。例如，關於導電層43到45，利用屏障層、鋁矽層(Al-Si；添加矽的鋁)、和屏障層的疊層結構，或屏障層、鋁矽(Al-Si)層、氮化鈦(TiN；不限制鈦和氮的組成比例)、和屏障層的疊層結構。需注意的是，屏障層對應於從鈦、鈦的氮化物、鉬、或鉬的氮化物所形成的薄膜。鋁或鋁矽具有低電阻值並且不昂貴，是形成導電層43到45的最佳材料。此外，當設置上及下屏障層時可防止產生鋁或鋁矽的小丘。另外，當設置下屏障層時可在鋁或鋁矽和結晶半導體層之間獲得接觸較佳。而且，不管在結晶半導體層上所形成的細薄天然氧化薄膜，當因為鈦是具有高還原特性的元素所以形成鈦的屏障層時，可減少此天然氧化薄膜並且可獲得與結晶半導體層的接觸較佳。
接著，形成絕緣層46以便覆蓋導電層43到45(見圖6的橫剖面圖和圖7的俯視圖)。藉由已知方法(SOG法、微滴放電法等)以無機材料或有機材料的單層或疊層形成絕緣層46。絕緣層46是被形成用以減緩薄膜電晶體的不均勻以獲得平面。因此，從有機材料形成絕緣層46較佳。
接下來，藉由照相平版印刷法蝕刻絕緣層46以形成露出導電層43及45之接觸孔。接著，形成導電層以便填滿接觸孔並且被圖型處理以形成都充作天線之導電層47及48。以鋁、鈦、銀、和銅的一元素，或含該元素當作主要成分之合金材料或化合物材料的單層或疊層形成導電層47及48。例如，利用屏障層和鋁層；屏障層、鋁層、和屏障層等疊層結構較理想。屏障層對應於鈦、鈦的氮化物、鉬、鉬的氮化物等。
包括經由上述處理完成的薄膜電晶體36,37等和都充作天線之導電層47及48的元素族全被稱作薄膜積體電路52。雖然未圖示在此處理中，但是可藉由已知方法形成保護層以便覆蓋薄膜積體電路52。保護層對應於含諸如DLC(鑽型碳)等碳的層、含氮化矽的層、含氧化氮化矽的層等。
然後，藉由照相平版印刷法蝕刻絕緣層12到14、17,40到42、及46以形成開口49及50以便露出剝離層11(見圖8A)。
接著，藉由已知方法(SOG法、微滴放電法等)形成絕緣層51，以便覆蓋薄膜積體電路52(見圖8之橫剖面圖和圖9之俯視圖)。從環氧樹脂等有機材料形成絕緣層51較佳。絕緣層51被形成使得薄膜積體電路52不分散。換言之，因為薄膜積體電路52體小、薄型、並且量輕，所以未與基底緊密接觸的薄膜積體電路52在移除剝離層之後不會分散。然而，薄膜積體電路52增加重量，如此可藉由在薄膜積體電路52的周圍形成絕緣層51以防止從基底10分散。此外，雖然只有細薄且量輕，但是藉由形成絕緣層51薄膜積體電路52並不具有線圈形狀，如此可確保某些強度。雖然絕緣層51以圖8B所示的結構形成在薄膜積體電路52的上表面和側表面，但是本發明並不侷限於此結構並且絕緣層51可只形成在薄膜積體電路52的上表面。根據上述說明，在以蝕刻絕緣層12到14、17、40到42、46形成開口49及50的處理之後執行形成絕緣層51的處理。然而，本發明並不侷限於此順序。可在絕緣層46上形成絕緣層51的處理之後執行藉由蝕刻複數絕緣層以形成開口的處理。在此順序的例子中，只在薄膜積體電路52的上表面形成絕緣層51。
接著，藉由引進蝕刻劑到開口49及50去除剝離層11(見圖10A之橫剖面圖和圖11之俯視圖)。含鹵素氟化物或鹵間化合物的氣體或液體被用作蝕刻劑。例如，三氟化氯(ClF3 )被用作含鹵素氟化物的氣體。因此，從基底10剝離薄膜積體電路52。
此外，三氟化氮(NF3 )、三氟化溴(BrF3 )、或氟化氫(HF)被使用當作另一蝕刻劑。在使用氟化氫(HF)的例子中，含矽的氧化物之一層被使用當作剝離層。
然後，薄膜積體電路52的其中一表面被裝附於第一基材53以完全從基底10剝離薄膜積體電路52(見圖10B)。
接著，薄膜積體電路52的其中一表面被裝附於第二基材54。之後，執行疊層處理，使得利用第一基材53和第二基材54密封薄膜積體電路52(見圖1)。因此，完成利用第一基材53和第二基材54密封薄膜積體電路52的無線晶片。
第一基材53和第二基材54都對應於疊層薄膜(從聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等所形成)、纖維材料的紙、堆疊基座薄膜(聚酯、聚醯胺、無機汽相澱積薄膜、各種紙等)和黏附合成樹脂薄膜(丙烯基合成樹脂、環氧基合成樹脂等)之薄膜等等。
藉由熱壓縮結合對物體執行疊層處理以形成疊層薄膜。在執行疊層處理中，以熱處理熔化被設置用於疊層薄膜的最上層表面之黏附層或被設置用於最外層(非黏附層)之一層以施加壓力加以黏附。
第一基材53和第二基材54的表面可被設置有黏附層或不設置。黏附層對應於含諸如熱凝樹脂、紫外線可熟化樹脂、環氧樹脂基黏附劑、或樹脂添加劑等黏附劑的一層。
[實施例1]
在此實施例中，形成都被使用當作剝離層的七個樣本(見表1)。檢驗在使用三氟化氯(ClF3 )氣體蝕刻這些樣本時的蝕刻率之溫度依從性。參照圖25說明實驗結果。
下文詳細說明製造樣本1到7的剝離層之方法。在樣本1中，在氬氣和氧氣中以濺射法形成氧化鎢層(WOx )。在樣本2中，以濺射法形成鎢層，接著在550℃中10分鐘之久以LRTA在鎢層表面上形成氧化鎢層。在樣本3中，以濺射法形成鎢層，接著在450℃中4分鐘之久以LRTA在鎢層表面上形成氧化鎢層。在樣本4中，以濺射法形成鎢層。在樣本5中，以濺射法形成矽層。在樣本6中，以CVD法形成矽層。在樣本7中，以濺射法形成鎢層，接著幾乎完全藉由GRTA氧化鎢層以形成氧化鎢層。
樣本1的剝離層具有由氧化鎢層所形成的單層結構。樣本2及3的剝離層都具有鎢層和鎢層上的氧化鎢層之疊層結構。樣本4的剝離層具有鎢層的單層結構。樣本5及6的剝離層都具有矽層的單層結構。樣本7的剝離層具有氧化鎢層的單層結構。需注意的是在具有疊層結構的例子中之蝕刻率對應於複數層的蝕刻率
需注意的是，樣本及7的LRTA(照射燈快速熱退火)意謂以鹵素燈快速熱退火。樣本3的GRTA(氣體快速熱退火)意謂利用以擴散爐加熱的輻射熱和氣體快速熱退火。在樣本7中，WOx 的x值被指定是3，其為ESCA(化學分析的電子光譜)所檢驗的結果。在樣本1到3中，WOx 的x值滿足0<x<3，不包括3。這是因為樣本1到3和樣本7之間的蝕刻率有很大的差異。因此，樣本1到3之WOx 的x值包括3，有可能是x值是2(WO2 )、x值是2.5(W2 O5 )、或x值是2.75(W4 O11 )的情況。此外，樣本2及3之表面的氧化在表1中意謂在鎢層表面上形成氧化鎢層。另外，樣本7的幾乎完全氧化意謂使鎢層成為幾乎完全氧化鎢層。
雖然在樣本1到3中WOx 的x值滿足0<x<3，不包括3，但是考慮到將各種特徵應用到樣本1到3之WOx 的x值，及考慮到樣本1到3的主要成分之WOx 的x值滿足0<x<3，在許多例子中，最好是2≦x<3。換言之，也有樣本1到3包括x值滿足3之WO3 的例子。
此外，在圖25中，水平軸表示1000/T(絕對溫度)，其單位是[/K]。垂直軸表示每一樣本的蝕刻率，其單位是[mm/h]。
根據圖25，在室溫25℃的蝕刻率以下列順序連續遞減：樣本1>樣本5≒樣本6>樣本4>樣本2≒樣本3>樣本7。50℃的蝕刻率以下列順序連續遞減：樣本1>樣本2≒樣本3≒樣本4≒樣本5≒樣本6>樣本7。100℃的蝕刻率以下列順序連續遞減：樣本1>樣本2≒樣本3≒樣本4>樣本5≒樣本6>樣本7。150℃的蝕刻率以下列順序連續遞減：樣本1>樣本2≒樣本3>樣本4>樣本5>樣本6>樣本7。
根據圖25，樣本1(WOx )的蝕刻率具有溫度依從性，及隨著溫度越低蝕刻率越低。此外，與其他樣本比較，樣本1的蝕刻率採用最高值。樣本2到4的蝕刻率都具有溫度依從性，及在大部分樣本中隨著溫度越低蝕刻率越低。因此，可明白樣本1到4適用於高溫處理。
樣本5和樣本6的蝕刻率都具有比較小的溫度依從性，及在任一溫度中蝕刻率幾乎採用完全相同值。樣本7的蝕刻率(WO3 )幾乎沒有溫度依從性，與其他樣本比較，其採用最低值。上述實驗結果證明最適合形成與樣本1中的剝離層相同之剝離層。此外，還發現盡可能在高溫執行蝕刻處理較佳。
在根據本發明的製造無線晶片之方法中，可藉由與上述樣本1到7相同的方法製造剝離層。
[實施例2]
根據上述實施例模式，以蝕刻劑完全去除剝離層11，以便從基底10剝離薄膜積體電路52(見圖11)。然而，本發明並不侷限於此實施例模式，而是可藉由引進蝕刻劑到開口以選擇性去除剝離層11取代完全去除(見圖18A)。然後，在選擇性去除剝離層11之後，可藉由物理方法(物理力)從基底10剝離薄膜積體電路52(見圖18B)。需注意的是以物理方法(物理力)剝離薄膜積體電路52意謂藉由從外部施加諸如從噴嘴或超音波吹送之氣體的風壓等此種應力。當以物理方法(物理力)剝離薄膜積體電路52時，可將剝離層11留在基底10上或從基底10將剝離層11和薄膜積體電路52二者都剝離。
如上述，可藉由使用選擇性並且共同使用物理方法(物理力)去除剝離層11取代以蝕刻劑完全去除剝離層11之方法，在短時間內執行剝離處理；因此，可提高生產量。
此實施例將說明形成精密閘電極的處理。首先，在具有絕緣表面的基底10上形成剝離層11、絕緣層12到14、及結晶半導體層15及16(見圖19A)。接著，在整個表面上形成導電層70及71(見圖19A)。然後，藉由使用光掩模在導電層71上形成抗蝕掩模72及73。接下來，藉由諸如氧氣電漿處理等已知蝕刻處理蝕刻抗蝕掩模72及73以形成新的抗蝕掩模74及75(見圖19B)。經由上述處理的抗蝕掩模74及75可被形成的如此精密以致於超過照相平版印刷法能夠形成抗蝕掩模的限制。當藉由使用抗蝕掩模74及75執行蝕刻處理時，可形成精密的閘電極。
此外，首先，藉由使用照相平版印刷法當作不同於上述的方法形成抗蝕掩模72及73(見圖20A)。然後，使用抗蝕掩模72及73藉由執行蝕刻處理以形成導電層76到79。之後，在抗蝕掩模72及73和導電層76到79的疊層本體之中，只有導電層76到79的側表面被選擇性蝕刻而沒有去除抗蝕掩模72及73。另外在此方法中，和上述方法一樣，充作閘電極的導電層85及86可被形成的如此精密以致於超過照相平版印刷法能夠形成抗蝕掩模的限制(見圖20B)。
只要連同以上述任一方法所形成的精密閘電極一起微型化半導體層，則能夠形成精密薄膜電晶體。只要微型化薄膜電晶體，則更能高度整合薄膜電晶體成微型化；因此，能夠實現高性能。此外，因為通道形成區的寬度被窄化，很快能夠產生通道，因此實現高速操作。
此實施例說明不僅薄膜電晶體而且包括浮動閘電極的記憶體電晶體被形成在具有絕緣表面的基底上之例子的橫剖面圖。
首先，在具有絕緣表面的基底10上形成剝離層11和絕緣層12到14。然後，在絕緣層14上形成薄膜電晶體36及37和記憶體電晶體80(見圖21)。記憶體電晶體80具有夾置在充作閘電極的導電層81和充作閘電極的導電層82之間的絕緣層83。充作內閘電極之導電層81被電隔離，及電子被儲存在此導電層81及以電子量區分”0”或”1”。在上述記憶體電晶體的例子中，有即使在切斷電力供應時仍不會喪失記憶體內容的優點。需注意的是本發明並不侷限於使用導電層當作閘電極的上述實施例模式，而是例如也可使用矽簇狀化合物層當作閘電極。
需注意的是不僅如上述都包括記憶體電晶體80的EPROM(電子式可程式化唯讀記憶體)、EEPROM(電子式可拭除唯讀記憶體)、或快閃記憶體，而且諸如DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FeRAM(鐵墊隨機存取記憶體)、遮罩ROM、保險絲PROM(可程式化唯讀記憶體)、或抗保險絲PROM也可被使用當作記憶體電路。
此外，若容易重寫用於無線晶片的記憶體電路之記憶體內容，則可偽造無線晶片。如此，使用只能寫入一次的只寫一次記憶體較理想。在只寫一次記憶體中，使用中斷薄膜電晶體使得資料無法寫入之方法或使用利用雷射光寫入記憶體內容取代用電力寫入資料之方法較理想。
因為從天線供應無線晶片的電力供應，所以難以穩定電力供應，必須盡可能控制電力消耗。若電力消耗增加，則必須輸入之強力電磁波，如此產生不利點，例如閱讀機/寫入機的電力消耗增加，則對其他裝置或人體有不利的影響，或無線晶片和閱讀機/寫入機之間的通訊距離受限。如此，此實施例說明能夠控制電力消耗的無線晶片之結構。
根據此實施例所示的無線晶片之其中一特徵，使用具有雙閘結構的薄膜電晶體。具有雙閘結構的薄膜電晶體是具有底閘電極和頂閘電極的薄膜電晶體。圖17圖示包括底閘電極61及頂閘電極62之n型薄膜電晶體36和包括底閘電極63及頂閘電極64之p型薄膜電晶體37。
為了控制電力消耗，施加偏壓到底閘電極61及63之方法是有效的。尤其是，施加負偏壓到n型薄膜電晶體36的底閘電極61能夠使臨界電壓增加及使漏流減少。此外，施加正偏壓能夠使臨界電壓減少及使電流容易在通道形成區流動。可在高速或低電壓操作薄膜電晶體36。
施加負偏壓到p型薄膜電晶體37的底閘電極63能夠使臨界電壓增加及使漏流減少。此外，施加負偏壓能夠使臨界電壓減少及使電流容易在通道形成區流動。因此，可在高速或低電壓操作薄膜電晶體37。
如上述，藉由控制施加到底閘電極的偏壓以改變薄膜電晶體36及37的臨界電壓改變和減少其漏流，結果，可控制無線晶片本身的電力消耗。因此，即使當執行諸如綴字處理等複雜處理時，仍可實現穩定的電力供應而不會有不穩定的電力供應。另外，無須輸入強力電磁波；如此可提高與閱讀機/寫入機之間的通訊距離。需注意的是藉由經由天線提供特定控制電路電力供應以切換偏壓的施加較理想。
[實施例6]
此實施例將參照圖式說明根據本發明的無線晶片之結構。本文說明的無線晶片規格符合15693的ISO標準，其是鄰近類型並且其通訊信號頻率是13.56MHz。此外，該接收只反應給資料讀取指令，傳輸的資料傳輸率大約13kHz，及Manchester碼被用於資料編碼形式。
無線晶片215大約包括天線部位221、電力供應部位222、及邏輯部位223。天線部位221包括用以接收外來信號及傳輸資料之天線201(見圖12)。
電力供應部位222包括用以產生透過天線201接收的外來信號所供應的電力之整流電路202及用以儲存已建立的電力供應之儲存電容器203。
邏輯部位223包括解調變接收信號之解調變電路204、產生時脈信號之時脈產生/補償電路205、用以識別和決定每一碼之電路206、產生從記憶體讀取資料的信號之記憶體控制器207、包含將編碼信號調變成傳輸信號之調變電阻器的調變電路208、編碼讀取資料之編碼電路209、及保留資料之遮罩ROM 211。
以識別和決定每一碼之電路206所識別和決定的碼是框的結束(EOF)、框的開始(SOF)、旗標、命令碼、遮罩長度、遮罩值等。此外，識別和決定每一碼之電路206又包括識別傳輸錯誤之循環冗餘檢查(CRC)功能。
接著，參照圖13及圖14說明具有上述結構的無線晶片之佈局的一例子。首先，說明一無線晶片的整個佈局(見圖13)。在無線晶片中，在不同層形成天線201和包括電力供應部位222和邏輯部位223之元件群組214，尤其是，天線201形成在元件群組214上。形成元件群組214之部分區域與形成天線201之部分區域重疊。在圖13所示的結構中，其被設計成形成天線201的配線寬度是150μm和配線之間的寬度是10μm，及繞組數目是15。需注意的是，如上述，本發明並不侷限於在不同層形成天線201和元件群組214之模式。此外，如圖13所示，天線201並不侷限於繞組形狀。
天線201的形狀可以是緞帶型(見圖24A及24B)、曲線型(見圖24c)、或直線型(見圖24D)。
接著，說明電力供應部位222和邏輯部位223的佈局(見圖14)。包括在電力供應部位222之整流電路202和儲存電容器203被設置在同一區。包括在邏輯部位223之解調變電路204及識別和決定每一碼之電路206被分開設置在兩處。遮罩ROM 211和記憶體控制器207被相聯設置。時脈產生/補償電路205及識別和決定每一碼之電路206被相聯設置。解調變電路204被設置在時脈產生/補償電路205及識別和決定每一碼之電路206之間。此外，雖然未圖示在圖12的方塊圖中，但是設置用於邏輯部位的偵測電容器212和用於電力供應部位的偵測電容器213。包含調變電阻器之調變電路208被設置在偵測電容器212和213之間。
在製造處理中以遮罩ROM 211在記憶體中產生記憶體內容。本文中，設置連接到高電位電力供應(又稱作VDD)之電力供應線和連接到低電位電力供應(又稱作VSS)之電力供應線的兩電力供應線，及包括在每一記憶體中的電晶體是否連接到上述電力供應線任一線可決定記憶體所儲存的記憶體內容。
然後，說明整流電路202的電路配置之一例子(見圖22A)。整流電路202具有電晶體91及92和電容器電晶體93。電晶體91的閘電極連接到天線201。電容器電晶體93的閘電極連接到高電位電力供應(VDD)。此外，電容器電晶體93的源極和汲極電極連接到接地電力供應(GND)。
接下來，說明解調變電路204的電路配置之一例子(見圖22B)。解調變電路204具有電晶體94及95、電阻元件96及99、及電容器電晶體97及98。電晶體94的閘電極連接到天線201。電容器電晶體98的閘電極連接到邏輯電路。電容器電晶體98的源極和汲極電極連接到接地電力供應(GND)。
然後，將說明包括在上述整流電路202和解調變電路204中的電容器電晶體之橫剖面結構(見圖23A)。電容器電晶體101的源極和汲極電極彼此連接，及當電容器電晶體101接通時，電容器被形成在閘電極和通道形成區之間。電容器電晶體101的此種橫剖面結構與一般薄膜電晶體的橫剖面結構相同。相同電路圖可被圖示成與圖23B一般。在如上述結構一般使用閘絕緣薄膜的電容器中，由於電晶體的臨界電壓之波動影響電容；因此，與閘電極重疊的區域102可添加雜質元素(見圖23c)。因此，不管電晶體的臨界電壓，形成電容器。在此例中的相同電路可被圖示成與圖23D一般。
此實施例可與上述實施例模式和實施例任意結合。
[實施例7]
根據本發明所製造的無線晶片之應用範圍極廣。例如藉由裝附帳單、錢幣、證券、不記名債券、或證照(駕駛執照、居留證等；見圖15A)、包裝項目(包裝紙、罐子等；見圖15)、記錄媒體(DVD軟體、視頻帶等；見圖15C)、車輛(腳踏車等；見圖15D)、飾物(皮包、玻璃等；見圖15E)、食品、衣物、居家商品、電子裝置等可使用無線晶片。電子裝置是液晶顯示裝置、EL顯示裝置、電視裝置(又稱作電視機或電視接收器)、手機等。
藉由裝附於物體表面或安裝在物體上將無線晶片210固定於物體。例如，將無線晶片210安裝於書本封面的底頁上或從此製造的包裝紙的有機樹脂上。此外，無線晶片210裝附和安裝於帳單、錢幣、證券、不記名債券、證照等上。
例如藉由提供無線晶片於上述物體之中的包裝項目、記錄媒體、個人物件、食品、衣物、居家商品、電子裝置等可提高檢測系統、出租商店等的效率。
此外，藉由應用無線晶片到控制物體的系統或分配系統可實現複雜系統。例如，有一將閱讀機/寫入機295設置在包括顯示部位294之可攜式終端機的測表面上並且將無線晶片296設置在物體297的側面上之例子(見圖16A)。在此例中，當無線晶片296保留在閱讀機/寫入機295上時，系統將有關物體297之分配處理的原料、來源、記錄等上之資訊顯示在顯示部位294中。作為另一例子，有一將閱讀機/寫入機295設置在輸送帶側面上之例子(見圖16B)。在此例中，可容易檢測物體297。
此實施例可與上述實施例模式和實施例任意組合。
[實施例8]
此實施例參照圖26說明與上述不同的無線晶片之橫剖面結構。在根據本發明的無線晶片中，薄膜積體電路被設置在第一基材53(又可稱作基底、薄膜、或帶子)和第二基材54之間。薄膜積體電路具有絕緣層12到14、設置在絕緣層12到14上之薄膜電晶體36及37、覆蓋薄膜電晶體36及37之絕緣層40到42、與絕緣層40到42接觸並且充作源極或汲極配線之導電層43到45、覆蓋導電層43到45之絕緣層46、與絕緣層46接觸並且充作天線之導電層47及48、及覆蓋導電層47及48之絕緣層51。第一基材53被設置成與絕緣層51接觸，及第二基材54被設置成與絕緣層12接觸。
每一薄膜電晶體36及37都具有半導體層、閘絕緣層、及閘電極層。在圖26所示的結構中，閘絕緣層55及56都被設置成只與閘電極層和側牆絕緣層重疊。當在形成絕緣層28(見圖4B)，然後藉由主要用於垂直方向的各向異性蝕刻選擇性蝕刻絕緣層28以形成與閘電極層測表面接觸的側牆絕緣層29及30中同時蝕刻閘絕緣層17(見圖5A)時獲得此。
雖然在薄膜電晶體中包括具有一閘電極的單閘結構和具有兩閘電極或更多的多閘結構，但是任一結構都可應用於本發明所使用的薄膜電晶體。在具有兩閘電極的電晶體之例子中，包括在薄膜電晶體的半導體層具有兩通道形成區。包括在本發明的無線晶片之薄膜電晶體具有通道長度範圍為1μm到3μm的特徵。然而，在具有兩通道形成區的薄膜電晶體之例子中，通道長度對應於兩通道形成區的通道長度之總長度。
本申請案係依據2004,8,23發表於日本專利局之日本專利申請案序號2004-242994，藉以併入其完整內容做為參考。
10．．．基底
11．．．剝離層
12．．．絕緣層
13．．．絕緣層
14．．．絕緣層
15．．．結晶半導體層
16．．．結晶半導體層
17．．．閘絕緣層
18．．．導電層
19．．．導電層
20．．．導電層
21．．．導電層
22．．．掩模
23．．．N型雜質區
24．．．N型雜質區
25．．．掩模
26．．．P型雜質區
27．．．P型雜質區
28．．．絕緣層
29．．．側牆絕緣層
30．．．側牆絕緣層
31．．．掩模
32．．．N型雜質區
33．．．N型雜質區
34．．．N型雜質區
35．．．N型雜質區
36．．．薄膜電晶體
37．．．薄膜電晶體
38．．．通道形成區
39．．．通道形成區
40．．．絕緣層
41．．．絕緣層
42．．．絕緣層
43．．．導電層
44．．．導電層
45．．．導電層
46．．．絕緣層
47．．．導電層
48．．．導電層
49．．．開口
50．．．開口
51．．．絕緣層
52．．．薄膜積體電路
53．．．第一基材
54．．．第二基材
61．．．底閘電極
62．．．頂閘電極
63．．．底閘電極
64．．．頂閘電極
70．．．導電層
71．．．導電層
72．．．抗蝕掩模
73．．．抗蝕掩模
74．．．抗蝕掩模
75．．．抗蝕掩模
76．．．導電層
77．．．導電層
78．．．導電層
79．．．導電層
80．．．記憶體電晶體
81．．．導電層
82．．．導電層
83．．．絕緣層
85．．．導電層
86．．．導電層
91．．．電晶體
92．．．電晶體
93．．．電容器電晶體
94．．．電晶體
95．．．電晶體
96．．．電阻元件
97．．．電容器電晶體
98．．．電容器電晶體
99．．．電阻元件
101．．．電容器電晶體
102．．．區域
201．．．天線
202．．．整流電路
203．．．儲存電容器
204．．．解調變電路
205．．．時脈產生/補償電路
206．．．識別和決定每一碼之電路
207．．．記憶體控制器
208．．．含調變電阻器之調變電路
209．．．編碼電路
210．．．無線晶片
211．．．遮罩唯讀記憶體
212．．．偵測電容器
213．．．偵測電容器
214．．．元件群組
215．．．無線晶片
221．．．天線部位
222．．．電力供應部位
223．．．邏輯部位
224．．．顯示部位
295．．．閱讀機/寫入機
296．．．無線晶片
297．．．物體
在附圖中：
圖1為根據本發明和其製造方法之無線晶片的說明圖；
圖2A及2B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖3為根據本發明和其製造方法之無線晶片的說明圖；
圖4A及4B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖5A及5B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖6A及6B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖7為根據本發明和其製造方法之無線晶片的說明圖；
圖8A及8B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖9為根據本發明和其製造方法之無線晶片的說明圖；
圖10A及10B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖11為根據本發明和其製造方法之無線晶片的說明圖；
圖12為根據本發明的無線晶片之結構的說明圖；
圖13為根據本發明的無線晶片之結構的說明圖；
圖14為根據本發明的無線晶片之結構的說明圖；
圖15A到15E皆為根據本發明的無線晶片之使用圖型的說明圖；
圖16A及16B皆為根據本發明的無線晶片之使用圖型的說明圖；
圖17為根據本發明之無線晶片的說明圖；
圖18A及18B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖19A及19B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖20A及20B皆為根據本發明和其製造方法之無線晶片的說明圖；
圖21為根據本發明的無線晶片之結構的說明圖；
圖22A及22B皆為根據本發明的無線晶片之結構的說明圖；
圖23A到23D皆為根據本發明的無線晶片之結構的說明圖；
圖24A到24D皆為根據本發明的無線晶片之結構的說明圖；
圖25為複數樣本中的蝕刻率之溫度依從關係圖；
圖26為根據本發明的無線晶片之結構的說明圖。
53．．．第一基材
54．．．第二基材

Claims (12)

  1. 一種半導體裝置，包含：一第一膜；該第一膜上之第一絕緣膜一積體電路，包含該第一絕緣膜上之元件群組及天線，該元件群組包含複數個電晶體，及該天線具有繞組形狀；一第二絕緣膜，覆蓋該積體電路；及一第二膜，覆蓋該第二絕緣膜，其中該第一膜在該積體電路外側的區域與該第二膜接觸，及其中，被該天線圍繞的區域包含：第一區域，該元件群組被設置在此；及第二區域，該元件群組不被設置在此。
  2. 一種半導體裝置，包含：一第一膜；該第一膜上之第一絕緣膜一積體電路，包含該第一絕緣膜上之元件群組及天線，該元件群組包含複數個電晶體，及該天線具有繞組形狀；一第二絕緣膜，覆蓋該積體電路；及一第二膜，覆蓋該第二絕緣膜，其中該第一絕緣膜的側表面與該第二絕緣膜接觸，其中該第一膜在該積體電路外側的區域與該第二膜接 觸，及其中，被該天線圍繞的區域包含：第一區域，該元件群組被設置在此；及第二區域，該元件群組不被設置在此。
  3. 一種半導體裝置，包含：一第一膜；該第一膜上之積體電路，包含：一第一絕緣膜；該第一絕緣膜上之元件群組，該元件群組包含複數個電晶體；該元件群組上之第二絕緣膜；該第二絕緣膜上之天線，該天線具有繞組形狀；及該天線上之第三絕緣膜；及一第二膜，覆蓋該積體電路，其中該第一膜在該積體電路外側的區域與該第二膜接觸，其中，被該天線圍繞的區域包含：第一區域，該元件群組被設置在此；及第二區域，該元件群組不被設置在此，及其中，設置該天線的區域包含：第三區域，該元件群組被設置在此；及第四區域，該元件群組不被設置在此。
  4. 一種半導體裝置，包含： 一第一膜；該第一膜上之積體電路，包含：一第一絕緣膜；該第一絕緣膜上之元件群組，該元件群組包含複數個電晶體；該元件群組上之第二絕緣膜；該第二絕緣膜上之天線，該天線具有繞組形狀；及該天線上之第三絕緣膜；及一第二膜，覆蓋該積體電路，其中該第一絕緣膜的側表面與該第三絕緣膜接觸，其中該第一膜在該積體電路外側的區域與該第二膜接觸，其中，被該天線圍繞的區域包含：第一區域，該元件群組被設置在此；及第二區域，該元件群組不被設置在此，及其中，設置該天線的區域包含：第三區域，該元件群組被設置在此；及第四區域，該元件群組不被設置在此。
  5. 如申請專利範圍第1至4項中任一項之半導體裝置，其中該第一膜及該第二膜包括一纖維材料。
  6. 如申請專利範圍第1至4項中任一項之半導體裝置，其中該第一膜及該第二膜包括一樹脂。
  7. 如申請專利範圍第1至4項中任一項之半導體裝 置，其中該第一絕緣膜包括一材料，選自由氧化矽、氮化矽、氧化氮化矽及氮氧化矽所構成的族群。
  8. 如申請專利範圍第1或2項之半導體裝置，其中該第二絕緣膜包括一有機材料。
  9. 如申請專利範圍第1至4項中任一項之半導體裝置，其中該積體電路包括一記憶電晶體。
  10. 如申請專利範圍第9項之半導體裝置，其中該記憶電晶體包括一浮動閘電極。
  11. 如申請專利範圍第1至4項中任一項之半導體裝置，其中該積體電路包括一寫入一次記憶體。
  12. 如申請專利範圍第3或4項之半導體裝置，其中該第二絕緣膜包括一有機材料。
TW098108949A 2004-08-23 2005-08-22 無線晶片及其製造方法 TWI453916B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004242994 2004-08-23

Publications (2)

Publication Number Publication Date
TW200933896A TW200933896A (en) 2009-08-01
TWI453916B true TWI453916B (zh) 2014-09-21

Family

ID=35967384

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098108949A TWI453916B (zh) 2004-08-23 2005-08-22 無線晶片及其製造方法
TW094128606A TWI390733B (zh) 2004-08-23 2005-08-22 無線晶片及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW094128606A TWI390733B (zh) 2004-08-23 2005-08-22 無線晶片及其製造方法

Country Status (6)

Country Link
US (2) US8288773B2 (zh)
EP (1) EP1800348A4 (zh)
KR (1) KR101191094B1 (zh)
CN (2) CN101499479B (zh)
TW (2) TWI453916B (zh)
WO (1) WO2006022169A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1709688A4 (en) * 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US8123896B2 (en) * 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8783577B2 (en) * 2005-03-15 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
EP1863090A1 (en) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101334177B1 (ko) * 2007-02-15 2013-11-28 재단법인서울대학교산학협력재단 박막 트랜지스터 및 그 제조 방법
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5292878B2 (ja) * 2008-03-26 2013-09-18 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2009131132A1 (en) * 2008-04-25 2009-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009142309A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101588576B1 (ko) * 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102160179B (zh) * 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
KR101780748B1 (ko) * 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그
US8952431B2 (en) * 2013-05-09 2015-02-10 International Business Machines Corporation Stacked carbon-based FETs
CN103545320B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
JP2016162714A (ja) * 2015-03-05 2016-09-05 セイコーエプソン株式会社 照明装置、表示装置および携帯用電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717948A (en) * 1983-03-18 1988-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6586766B2 (en) * 1998-07-16 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method of fabricating it
JP2003243918A (ja) * 2002-02-18 2003-08-29 Dainippon Printing Co Ltd 非接触ｉｃタグ用アンテナと非接触ｉｃタグ

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP4197270B2 (ja) 1994-04-29 2008-12-17 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2001237260A (ja) 2000-02-22 2001-08-31 Hitachi Ltd 半導体装置
SG142160A1 (en) * 2001-03-19 2008-05-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6887650B2 (en) * 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6872658B2 (en) 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US6646328B2 (en) * 2002-01-11 2003-11-11 Taiwan Semiconductor Manufacturing Co. Ltd. Chip antenna with a shielding layer
KR100435054B1 (ko) 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040099926A1 (en) * 2002-11-22 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
KR101032337B1 (ko) 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
JP4671600B2 (ja) 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
EP1434264A3 (en) 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP4637477B2 (ja) 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
CN100392861C (zh) 2003-01-08 2008-06-04 株式会社半导体能源研究所 半导体器件及其制作方法
TWI351566B (en) * 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
JP4637588B2 (ja) 2003-01-15 2011-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI380080B (en) 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
TWI220538B (en) 2003-10-16 2004-08-21 Nat Applied Res Laboratories Manufacturing method of metal gate
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
EP2259300B1 (en) 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
EP1589797A3 (en) * 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US8123896B2 (en) * 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717948A (en) * 1983-03-18 1988-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6586766B2 (en) * 1998-07-16 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method of fabricating it
JP2003243918A (ja) * 2002-02-18 2003-08-29 Dainippon Printing Co Ltd 非接触ｉｃタグ用アンテナと非接触ｉｃタグ

Also Published As

Publication number Publication date
CN100474629C (zh) 2009-04-01
EP1800348A4 (en) 2015-09-16
US8790994B2 (en) 2014-07-29
KR101191094B1 (ko) 2012-10-15
TW200933896A (en) 2009-08-01
EP1800348A1 (en) 2007-06-27
CN101019237A (zh) 2007-08-15
WO2006022169A1 (en) 2006-03-02
US8288773B2 (en) 2012-10-16
TW200618307A (en) 2006-06-01
CN101499479A (zh) 2009-08-05
US20120322212A1 (en) 2012-12-20
KR20070067691A (ko) 2007-06-28
CN101499479B (zh) 2010-11-03
TWI390733B (zh) 2013-03-21
US20080093464A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
TWI453916B (zh) 無線晶片及其製造方法
TWI411062B (zh) 半導體裝置製造方法以及半導體裝置和電子裝置
JP5376706B2 (ja) 半導体装置の作製方法
JP5459916B2 (ja) 半導体装置
US7482248B2 (en) Manufacturing method of semiconductor device
US8030132B2 (en) Manufacturing method of semiconductor device including peeling step
JP5461788B2 (ja) 半導体装置及びその作製方法
KR20090083362A (ko) 반도체 디바이스 및 이의 제작 방법
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
KR20080048423A (ko) 기억장치 및 반도체 장치
KR20070007308A (ko) 반도체장치의 제조방법, ｉｃ 카드, ｉｃ 태그, ｒｆｉｄ,트랜스폰더, 지폐, 유가증권, 여권, 전자 기기, 가방 및의류
JP4912641B2 (ja) 無線チップの作製方法
JP5089037B2 (ja) 半導体装置の作製方法
JP4749102B2 (ja) 半導体装置の作製方法
JP5297591B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees