TWI453843B - 用於元件之晶圓等級整合的系統與設備 - Google Patents

用於元件之晶圓等級整合的系統與設備 Download PDF

Info

Publication number
TWI453843B
TWI453843B TW097138367A TW97138367A TWI453843B TW I453843 B TWI453843 B TW I453843B TW 097138367 A TW097138367 A TW 097138367A TW 97138367 A TW97138367 A TW 97138367A TW I453843 B TWI453843 B TW I453843B
Authority
TW
Taiwan
Prior art keywords
contact
kgu
substrate
semiconductor
forming
Prior art date
Application number
TW097138367A
Other languages
English (en)
Other versions
TW200929405A (en
Inventor
Zigmund R Camacho
Henry Descalzo Bathan
Lionel Chien Hui Tay
Dioscoro A Merilo
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW200929405A publication Critical patent/TW200929405A/zh
Application granted granted Critical
Publication of TWI453843B publication Critical patent/TWI453843B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

用於元件之晶圓等級整合的系統與設備
本發明大體上係關於半導體裝置，且更明確地說，係關於元件的晶圓等級整合。
在娛樂、通訊、網路、電腦、以及家用市場領域中的許多產品中均會發現半導體裝置。在軍用、航空、自動車、工業控制器、以及辦公室器械中同樣會發現半導體裝置。該等半導體裝置會實施該些應用中每一者所需要的各式各樣電性功能。
半導體裝置的製造涉及形成一具有複數個晶粒的晶圓。每一個半導體晶粒均含有數百個甚至數千個電晶體以及其它主動與被動裝置，用以實施各式各樣電性功能。對一給定的晶圓來說，該晶圓中的每一個晶粒通常會實施相同的電性功能。前端製造通常係指在晶圓上形成該等半導體裝置。已完成的晶圓會具有一含有該等電晶體和其它主動與被動元件的主動側。後端製造則係指將該已完成的晶圓切割或單體化成個別晶粒並且封裝該晶粒以達結構性支撐與環境隔絕的目的。
半導體製造的其中一項目標便係以較低的成本來生產一適合更快速、可靠、更小、以及更高密度積體電路(IC)的封裝。覆晶封裝、晶片規模封裝(CSP)、或是晶圓等級晶片規模封裝(WLCSP)均非常適合需要高速、高密度、以及更 多接針數的IC。覆晶型式封裝涉及將該晶粒的主動側安置成朝下面向一晶片承載基板或印刷電路板(PCB)。晶粒上的主動裝置和該承載基板上的導體線路之間的電性或機械互連作用係經由一包括大量導體焊接凸塊或焊球的焊接凸塊結構來達成。該等焊接凸塊係藉由對被沉積在設置於該半導體基板上之接觸觸點上的焊劑材料套用回焊製程所構成。該等焊接凸塊會被焊接至該承載基板。覆晶半導體封裝會從該晶粒上的該等主動裝置至該承載基板提供一短距導電路徑，用以縮短訊號傳播長度、降低電容、並且達到整體更佳的電路效能。
於許多應用中會希望在二或多個半導體裝置之間達成晶圓等級晶粒整合的目的。舉例來說，某些應用會需要整合大型積體電路晶片與已封裝的已知良好單元(known good unit)。替代的應用可能會需要進一步整合被動或其它元件，用以形成一系統級封裝模組(system－in－package module)。
於其中一實施例中，本發明係一種製造一半導體封裝的方法，其包括：提供一基板，其具有一含有複數個主動電路的主動表面；在該基板的該主動表面上方形成一黏著層；將一已知良好單元(KGU)安置於該黏著層；以及藉由下面方式形成一互連結構，用以電連接該KGU與該基板上的主動電路：(a)在該基板之上的一接觸觸點與該KGU之上的 一接觸觸點之間提供一焊線，(b)在該基板中與該主動表面反向的背表面上形成一重分佈層，(c)形成一直通孔通道(THV)貫穿該基板，用以電連接該重分佈層與焊線，以及(d)形成與該重分佈層電性接觸的焊接凸塊。
於另一實施例中，本發明係一種製造一半導體封裝的方法，其包括：提供一基板，其具有一含有複數個主動電路的主動表面；在該基板的該主動表面上方形成一黏著層；將一已知良好單元(KGU)安置於該黏著層；以及形成一互連結構，用以電連接該KGU與該基板上的主動電路。
於另一實施例中，本發明係一種製造一半導體封裝的方法，其包括：提供一基板；將一已知良好單元(KGU)的第一表面安置於該基板的第一表面；形成一第一互連結構，用以電連接該KGU與基板；在該基板的第二表面之上形成一第二互連結構，該基板的第二表面與該基板的第一表面反向；以及在該KGU的第二表面之上形成一第三互連結構，該KGU的第二表面與該KGU的第一表面反向。
於另一實施例中，本發明係一種半導體封裝，其包括：一基板，其具有一含有複數個主動電路的主動表面；一黏著層，其係形成在該基板的該主動表面上方；一已知良好單元(KGU)，其會被安置於該黏著層；以及一互連結構，用以電連接該KGU與該基板上的主動電路。
本發明會參考圖式在下面實施方式的一或多個實施例 中作說明，其中，相同的符號代表相同或雷同的元件。雖然本文係以達成本發明之目的的最佳模式來說明本發明，不過，熟習本技術的人士便會明白，本文希望涵蓋可能內含在受到下面揭示內容與圖式支撐的隨附申請專利範圍及它們等效範圍所界定之本發明的精神與範疇內的替代例、修正例、以及等效例。
半導體裝置的製造涉及形成一具有複數個晶粒的晶圓。每一個晶粒均含有數百個甚至數千個電晶體以及其它主動與被動裝置，用以實施一或多項電性功能。對一給定的晶圓來說，該晶圓中的每一個晶粒通常會實施相同的電性功能。前端製造通常係指在晶圓上形成該等半導體裝置。已完成的晶圓會具有一含有該等電晶體和其它主動與被動元件的主動側。後端製造則係指將該已完成的晶圓切割或單體化成個別晶粒並且封裝該晶粒以達結構性支撐及/或環境隔絕的目的。
一半導體晶圓通常包含：一主動表面，其上放置著半導體裝置；以及一背側表面，其係利用半導體材料(舉例來說，矽)塊所形成。該主動側表面含有複數個半導體晶粒。該主動表面係由各種半導體製程所構成，其包含：分層處理、圖案化處理、摻質處理、以及熱處理。在分層製程中，會藉由各種技術在該基板上成長或沉積半導體材料，該等技術涉及：熱氧化、氮化、化學氣相沉積、蒸發、以及濺鍍。光微影術涉及以遮罩遮蔽該表面中的多個區域以及蝕除非所希的材料，以便形成特定的結構。摻質製程則會藉 由熱擴散或離子佈植來注入各種濃度的摻雜質材料。
半導體封裝、晶圓等級封裝(WLP)、以及晶片規模封裝(CSP)通常用於需要高速、高密度、以及更多接針數的積體電路(IC)。覆晶型式半導體裝置10涉及將晶粒14的主動區12安置成朝下面向一晶片承載基板或印刷電路板(PCB)16，如圖1中所示。根據該晶粒的電性設計，主動區12含有主動與被動裝置、導體層、以及介電層。電性與機械互連作用係經由一包括大量個別導體焊接凸塊或焊球22的焊接凸塊結構20來達成。該等焊接凸塊係形成在凸塊觸點或互連基座24上，該等凸塊觸點或互連基座24係被沉積在主動區12之上。凸塊觸點24會藉由主動區12中的導體線路連接至該等主動電路。該等焊接凸塊22會藉由回焊製程被電性或機械連接至承載基板16上的接觸觸點或互連基座26。該覆晶半導體裝置會從晶粒14上的該等主動裝置至承載基板16上的導體線路提供一短距導電路徑，用以縮短訊號傳播長度、降低電容、並且達到整體更佳的電路效能。
接著參考圖2a，圖中所示的係晶片規模封裝(CSP)或是晶圓等級晶片規模封裝(WLCSP)的製程中的第一步驟。晶圓或基板30係由被設置在其頂表面上的鈍化層32所構成。鈍化層32可能包含：聚亞醯胺、環苯丁烯(BCB)、聚苯并噁唑(PBO)。晶圓30包含矽或其它半導體材料塊並且包含一非常大型的晶粒，例如用於處理器、微控制器、或是數位訊號處理器(DSP)的晶粒。根據該裝置的電性設計，形成 在晶圓30內的主動區含有主動與被動裝置、導體層、以及介電層。一黏著層34會被設置在晶圓30的鈍化層32上方並且包含熱環氧樹脂。於替代實施例中，會利用晶圓等級封裝或其它半導體晶粒封裝來取代晶圓30。接觸觸點64會使用電解電鍍或無電極電鍍製程被形成在晶圓30上並且包含一導體材料。接觸觸點64會電連接形成在晶圓30之主動區內的一或多個該等裝置。接觸觸點64的形成可能進一步包含蝕刻鈍化層32，用以形成開口，於該等開口上方會沉積導體材料。藉由在接觸觸點64上形成一額外的金屬層可進一步最佳化接觸觸點64，用以達到金焊(gold bonding)的目的。該額外的金屬層包含鋁(Al)或是可與金(Au)進行黏接的另一常見接觸觸點材料。
接著參考圖2b，已知良好單元(KGU)或封裝40與41會被附接至黏著層34並且會被電連接至晶圓30(如圖2c中所示)。封裝40與41包括一或多個已事先封裝的半導體晶粒並且包含多個接觸觸點用以將封裝40與41連接至外部系統。該等封裝包含一般應用積體電路，例如濾波器、記憶體晶片、以及處理器。在利用本發明的方法連接該等封裝之後，包含在封裝40與41裡面的裝置與系統便會與形成在晶圓30裡面的裝置進行通訊。因為封裝40與41的功能可供晶圓30及其中的裝置取用，所以，晶圓30不需要包含該額外功能並且會簡化其設計。所以，使用本方法，需要用到一現成封裝已經提供之特定功能的晶圓30能夠直接併入該項功能，而不需要於該晶圓內形成額外的電路系 統。
圖2b所示的係封裝40與41的示範性構造。封裝40與41包含雙列方形扁平無引線(QFN)鑄模封裝並且在與晶圓30整合之前會被完全組裝與封裝。封裝40與41包含半導體晶粒42。半導體晶粒42包含一主動表面，根據半導體晶粒42的設計，該主動表面含有主動與被動裝置、導體層、以及介電層。
半導體晶粒42包含接觸觸點43，它們會與半導體晶粒42的主動區產生電性接觸。接觸觸點43係由一沉積製程(例如電解電鍍或無電極電鍍製程)所構成。接觸觸點46與48係形成在封裝40與41的外表面上。電線44會在接觸觸點43以及接觸觸點46與48之間形成一電連接線。
接觸觸點46與48會分別構成外側連接觸點列與內側連接觸點列，它們會將封裝40與41電連接至其它元件。接觸觸點46與48會使用凸焊法(solder bumping)或線焊法(wire bumping)被連接至其它元件。
晶粒附接黏著劑52會連接半導體晶粒42和晶粒附接座或晶粒觸點54。晶粒觸點54以及接觸觸點46與48會構成封裝40與41的銅質引線框架的一部分並且有助於該等封裝電子連接至其它系統元件。囊封或鑄模化合物56會被沉積在半導體晶粒42和電線44之上，用以為封裝40與41的元件提供進一步的機械性支撐與保護。
參考圖2b，焊接凸塊50會被形成在連接觸點48之上。凸塊50係利用對被沉積在接觸觸點48上的焊接材料所套 用的回焊製程而形成的。於一實施例中，凸塊50會在封裝40與41被連接至晶圓30之前便形成在接觸觸點48之上。於一替代實施例中，凸塊50則係在封裝40與41被連接至晶圓30之後才形成。該焊接材料係使用滴球(ball drop)製程或模板印刷製程來沉積。用於形成凸塊50的焊接材料包含Au或Cu結構或其它導體材料，例如，錫/鉛(Sn/Pb)、銅/鋅(CuZn)、或是銅/銀(CuAg)焊劑，每一者均含有非必要的助熔材料。在接觸觸點48上方的凸塊50下方可形成一非必要的底部凸塊金屬層(UBM)，用以強化接觸觸點48與凸塊50之間的物理與電性連接效果。該UBM係藉由先蝕刻一部分的接觸觸點48並且利用真空沉積(藉由蒸發或濺鍍製程或化學電鍍製程)來塗敷一或多層金屬層而形成的。該等UBM層包含一導體材料，例如鈦(Ti)、釩酸鎳(NiV)、或Cu，其厚度分別約為1000、3250、以及8000。對銅來說，蝕刻劑包含具有約11.15%硝酸(HNO3 )及6.3%醋酸(CH3 COOH)的A70；或是具有約75.7%磷酸(H3 PO4 )及7.35%醋酸(CH3 COOH)的A75。鈦的蝕刻劑則可能係1.67%的氟化氫，其具有1.67%的過氧化氫而其餘為水。
參考圖2c，在封裝40與41以及晶圓30之間會形成一焊線互連線。電線60會電連接封裝40與41的接觸觸點46以及接觸觸點64。據此，形成在晶圓30內的裝置便會被連接至形成在半導體晶粒42內的裝置。電線60會直接連接至接觸觸點64，但是會透過凸塊62連接至接接觸觸點46。凸塊62係利用上面所述的焊接凸塊製程所形成的。電線60 會使用一用到熱、壓力、及/或超音波能量的製程被連接至凸塊62，以便形成一機械與電性黏接效果。於替代實施例中，電線60會直接連接至接觸觸點46，而沒有任何中間凸塊。囊封劑或保形塗劑66會被沉積在封裝40與41、晶圓30、以及電線60之上，用以提供物理支撐與電性隔絕。囊封劑66包含一電阻性材料並且係利用印刷或擠壓鑄模製程來沉積。一非必要的樹脂屏障65會在沉積囊封劑66先被沉積在封裝40與41之上，以便控制囊封劑66的擺放作業。在圖2c與2d中，樹脂屏障65會控制囊封劑66的流動並且防止囊封劑66流過接觸觸點48的上方。
接著參考圖2d，晶圓30會被單體化，用以分離形成在晶圓30以及封裝40與41上的個別晶粒。圖2d所示的係單一晶粒30，其上連接著單一封裝68。不過，於替代實施例中，單一晶粒會透過一或多層黏著層被連接至多個封裝。
圖3所示的係利用黏著層34被連接至晶圓30的封裝68。囊封劑、鑄模化合物、或屏障填充劑70會被形成在封裝68之上，用以提供物理支撐與電性隔絕。囊封劑70會被沉積成一全保形塗劑並且因而會形成在凸塊50附近，如圖3中所示。一RDL 73會形成在晶圓30的背面，用以將晶圓30連接至其它系統元件。直通孔通道(THV)72係藉由蝕刻，雷射鑽鑿，以及利用蒸發、電解電鍍、無電極電鍍、或是網版印刷製程在該孔洞上沉積導體材料而被形成在晶圓30之中，用以將接觸觸點64與半導體晶粒42電連接至RDL 73。據此，THV 72便會將形成在半導體晶粒42內的 裝置電連接至RDL 73以及與RDL 73相連的外部元件。一有機環氧樹脂材料可被沉積在THV 72內，用以為接觸觸點64提供額外的機械性支撐。舉例來說，倘若形成THV 72會在一或多個接觸觸點64的下方造成一不穩定子結構的話，那麼，額外的機械性支撐便可能非常重要。為幫助連接至外部元件，焊接凸塊接觸觸點74會被形成在晶圓30的背面並且與RDL 73進行電連接。接觸觸點74係藉由沉積製程(例如電解電鍍或無電極電鍍製程)而形成的。接觸觸點74包含一導體材料，例如：Al、鋁合金、銅(Cu)、鎳(Ni)、Au、銀(Ag)、自動對準矽化物(salicide)、或多晶矽。接觸觸點74可能進一步包含一非必要的UBM。凸塊76會被沉積在接觸觸點74或非必要的UBM之上。凸塊76包含一如上面所述的焊接凸塊材料並且會經過回焊用以在接觸觸點74與凸塊76之間形成一電性與機械連接線。
圖4所示的係一具有QFN連接配置的KGU或封裝的接針配置範例。在圖4中，該KGU或封裝包含一雙列連接觸點，其具有一包含約為圓形形狀之連接觸點71的內側列。該圓形形狀有助於將球形裝置安置在該KGU或封裝。
圖5所示的係裝置10的示範性實施例，圖中顯示出一KGU，其具有球柵陣列封裝並且係被安置在晶圓30上方。於該KGU內，接觸觸點78會形成在基板或印刷電路板(PCB)80的表面上。半導體晶粒42實際上係利用晶粒附接黏著劑52被安置在基板80之上並且透過與接觸觸點43相連的電線44被電連接至接觸觸點78。在基板80的第二表 面之上會形成接觸觸點82。接觸觸點78與接觸觸點82包含一導體材料並且係藉由電解電鍍或無電極電鍍製程所形成。接觸觸點82可能進一步包含一形成在接觸觸點82之表面上的UBM。接觸觸點78與接觸觸點82會相依於形成在基板80裡面的互連層或導體層來進行電性連接。凸塊84係形成在該KGU之上並且會被連接至連接觸點82或非必要的UBM。凸塊84有助於該KGU或封裝電連接至該系統的外部元件。於此配置中，半導體晶粒42可被連接至外部元件而不需要在晶圓30中形成THV，從而簡化該裝置的製造。
圖6所示的係具有一經整合KGU的裝置10，其具有背面輸入/輸出重繞線。在該KGU裡面，半導體晶粒42會透過電線44被電連接至形成在基板或PCB 90之表面上的接觸觸點78。在基板90的第二表面之上會形成接觸觸點92。接觸觸點92會相依於基板90的互連結構來與接觸觸點78進行電性連接。接觸觸點92會被電連接至形成在半導體晶粒42裡面的一或多個裝置。接觸觸點78與接觸觸點92包含一導體材料並且係由電解電鍍或無電極電鍍製程所形成。接觸觸點92可能進一步包含一形成在接觸觸點92之表面上的UBM。接觸觸點93係形成在基板90的第二表面上並且會與接觸觸點78進行電性連接且從而會與形成在半導體晶粒42裡面的一或多個裝置進行電性連接。凸塊62係形成在該KGU之上並且會使用如上面所述之合宜的沉積製程與材料被連接至連接觸點93。電線60會被連接至凸塊 62以及形成在晶圓30之鈍化層32上方的接觸觸點64。THV72係形成在晶圓30中並且會電連接接觸觸點64和形成在晶圓30之背面上的RDL 73。接觸觸點74係使用沉積製程被形成在晶圓30的背面上。凸塊76會被連接至接觸觸點74或形成在接觸觸點74上的非必要UBM。
圖7所示的係一低輪廓、小間距內部堆疊模組(LFISM)94，因為該內部封裝係位於一被連接至晶圓30的KGU之中。於該KGU裡面，接觸觸點95係形成在LFISM 94的表面之上。接觸觸點95會與形成在LFISM 94裡面的一或多個裝置進行電性連接。接觸觸點95包含一導體材料並且係利用電解電鍍或無電極電鍍製程所形成。接觸觸點96係形成在囊封劑100上方該KGU之外表面的近端處。囊封劑100包含一如上面所述的絕緣材料並且會被沉積在LFISM 94之上，用以提供物理支撐與電性隔絕。電線98會被黏接至接觸觸點95與96，用以於接觸觸點96及形成在LFISM 94裡面的裝置之間提供電性連接作用。凸塊62係使用合宜的焊接凸塊沉積與回焊製程被形成在一或多個接觸觸點96之上。在該KGU外面，電線60會被連接至凸塊62以及形成在晶圓30上的接觸觸點64。THV 72係形成在晶圓30中接觸觸點64的近端處，用以電連接接觸觸點64以及RDL 73。接觸觸點74係形成在晶圓30的背面並且會被電連接至RDL 73以及形成在接觸觸點74上方的凸塊76。額外的系統元件可被連接至凸塊76並且與形成在該KGU(明確地說，該LFISM 94)裡面的裝置進行電性通訊。
接著參考圖8，圖中所示的裝置10被安置在PCB 110。PCB 110包含層疊材料，例如，FR－4、聚亞醯胺、BT－環氧樹脂、以及導體材料(例如，Cu箔、導體油墨、Au、或是Ag)。接觸觸點112係使用電解電鍍或無電極電鍍製程被形成在PCB 110的表面上。接觸觸點112包含一導體材料，例如：Al、鋁合金、Cu、Ni、Au、Ag、自動對準矽化物、或多晶矽。一非必要的UBM可被形成在接觸觸點112上方。凸塊50會使用回焊製程被連接至接觸觸點48與接觸觸點112。
接著參考圖9，額外的系統元件會被連接至晶圓30並且與形成在該KGU裡面的裝置進行電性通訊。元件114係一離散元件，其會被連接至晶圓30並且可能包含一記憶體IC、濾波器IC、微控制器、處理器、CSP、或是晶圓等級晶片規模封裝(WLCSP)。元件114會使用BGA、PGA、覆晶設計、其它表面安置技術(SMT)或是引線型安置技術被連接至晶圓30。在圖9中，元件114會透過凸塊116被連接至晶圓30的接觸觸點118。接觸觸點118包含一導體材料並且係使用一沉積製程所形成。接觸觸點118會與形成在晶圓30、RDL 73、或THV 72裡面的裝置進行電性連接。一非必要UBM可被形成在接觸觸點118之上，用以強化接觸觸點118與凸塊116之間的物理與電性連接效果。
被動裝置120會使用一適當的SMT被連接至接觸觸點122。被動裝置120包含電阻器、電容器、電感器、二極體、濾波器、或是其組合。接觸觸點122係形成在晶圓30的表 面上並且包含一導體材料，例如：Al、鋁合金、Cu、Ni、Au、Ag、自動對準矽化物、或多晶矽。接觸觸點122會與形成在晶圓30、RDL 73、或THV 72裡面的一或多個裝置進行電性接觸。
元件124係利用底部填充材料126被安置在晶圓30之上。底部填充材料126會為元件124提供物理支撐並且充當晶圓30與元件124之間的熱橋。在元件124之上，會以雷同的方式利用底部填充材料130來安置元件128。接觸觸點131係形成在元件128的表面上。電線132會被黏接至接觸觸點131與接觸觸點133。接觸觸點133會被形成在元件124的表面上。電線134會被黏接至接觸觸點133以及形成在晶圓30之表面上的接觸觸點135。接觸觸點131、133、以及135包含導體材料，例如：Al、鋁合金、Cu、Ni、Au、Ag、自動對準矽化物、或多晶矽。接觸觸點135會被形成用以與形成在晶圓30、RDL 73、或THV 72裡面的一或多個裝置進行電性接觸。囊封劑或保形塗劑136會被沉積在元件124與128之上。囊封劑136會為元件124與128提供物理保護與電性隔絕。於替代實施例中，不同組合的元件(包含被動元件與主動元件)會使用覆晶、焊線、BGA、或是PGA安置製程被連接至晶圓30。
接著參考圖10，圖中所示的裝置10係被安置在PCB 140之上。接觸觸點142會藉由合宜的沉積製程(例如，電解電鍍或無電極電鍍製程)被形成在PCB 140的表面之上。凸塊76會被連接至接觸觸點74和接觸觸點142。凸塊76 係使用如上面所述的焊接凸塊材料所形成。外部封裝144會被安置於形成在連接觸點48上方的凸塊50。凸塊50會與電線44以及形成在半導體晶粒42裡面的裝置進行電性連接。於一替代實施例中，封裝144會使用BGA、LGA、覆晶、或是其它安置製程被安置於接觸觸點48。封裝144包含CSP、WLCSP、封裝中封裝(package－in－package，PIP)、或是含有一或多個主動或被動裝置的其它封裝或IC。
在圖11中，凸塊150會被連接至接觸觸點92。凸塊150係利用對被沉積在接觸觸點92上的焊劑材料套用回焊製程所構成。該焊接材料係使用滴球製程或模板印刷製程來沉積。用於形成凸塊150的焊接材料包含Au或Cu結構或其它導體材料，例如，Sn/Pb、CuZn、或是CuAg焊劑，每一者均含有非必要的助熔材料。在接觸觸點92上方的凸塊150下方可形成一非必要的UBM，用以強化接觸觸點92與凸塊150之間的物理與電性連接效果。該UBM係藉由先蝕刻一部分的接觸觸點92並且利用真空沉積(藉由蒸發或濺鍍製程或化學電鍍製程)來塗敷一或多層金屬層而形成的。囊封劑或其它屏障填充材料152包含環氧丙烯酸酯(epoxy acrylate)或是其它聚合物材料並且係使用移轉鑄模成型製程、液態囊封鑄模成型製程、或是其它鑄模成型製程來沉積。在沉積期間，蠕動(creeping)或毛細作用會導致囊封劑152流入且環繞凸塊150。
圖12所示的係具有額外元件114、120、124、以及128的圖5實施例。在圖12中，囊封劑136並不會被沉積在該 等元件上方，取而代之的係，晶圓等級鑄模或囊封劑160會被沉積在元件114、120、124、128以及晶圓30上方。囊封劑160包含一絕緣材料並且係利用印刷或擠壓鑄模製程來沉積。
圖13所示的係電路板等級堆疊配置的裝置162與163。凸塊84會在接觸觸點82與接觸觸點74之間提供機械性與電性連接。凸塊84係藉由焊接沉積與回焊製程所形成。在圖13中，並未在裝置162的頂表面上形成任何凸塊。不過，於一替代實施例中會在裝置162的頂表面上形成接觸觸點與凸塊，用以將裝置162連接至額外的系統元件。
圖14a至14d所示的係CSP或WLCSP的替代製程。晶圓或基板200會在其頂表面上形成鈍化層204。鈍化層204包含聚亞醯胺、BCB、或PBO。晶圓200包含矽塊或其它合宜的半導體材料塊。晶圓200包含一相對大型的晶粒，例如用於處理器、微控制器、或是DSP的晶粒。在鈍化層204上方，會沉積一黏著層206。在晶圓200的背面，會沉積一晶圓等級RDL 202。RDL 202包含鈍化層、Cu線路、以及UBM或是一層疊的撓性線帶或PCB(例如，雙馬來醯亞胺三嗪樹脂(bismaleimide－triazine，BT)層疊PCB)。多個孔洞會使用蝕刻法或雷射鑽鑿法被形成在晶圓200之中。一導體材料(例如Cu、Au、或Ag)會使用蒸發製程、電解電鍍製程、無電極電鍍製程、或是網版印刷製程被沉積在該等孔洞之中，用以形成THV 208。據此，THV 208會在接觸觸點209與RDL 202之間形成一電性連接。在晶圓200 上方，接觸觸點209會使用一沉積製程被形成，並且可藉由在接觸觸點209上形成一額外的金屬層被進一步最佳化，用以達到金焊的目的。該額外的金屬層包含Al或是可與Au進行黏接的另一常見接觸觸點材料。再者，一有機環氧樹脂材料可被沉積在THV 208內，用以為接觸觸點209提供額外的機械性支撐。接觸觸點209係藉由在鈍化層204中蝕刻一開口並且在該開口上沉積一導體材料而形成。
接著參考圖14b，封裝218與219會被連接至黏著層206，並且從而會被連接至晶圓200。封裝218與219包含含有完全組裝封裝的任何KGU，如上面所述。舉例來說，封裝218與219包含在形成晶圓200之前便已製作且封裝的事先製成KGU。該等事先製成的KGU或封裝會被連接至晶圓200並且會根據本方法與形成在晶圓200裡面的裝置以及額外的系統元件進行電性通訊。
圖14b所示的係封裝218與219的範例配置。封裝218與219包含半導體晶粒220，其包含一主動表面，根據半導體晶粒220的設計，該主動表面含有主動與被動裝置、導體層、以及介電層。封裝218與219包含一種連接機構，用以連接至外部元件，例如，覆晶連接線、QFN封裝、焊線、撓性線帶輸入/輸出再繞線器(rerouter)、或是BGA(其包含PGA、BGA、以及低輪廓小間距BGA)。
半導體晶粒220包含藉由沉積製程(例如，電解電鍍或無電極電鍍製程)所形成的接觸觸點222。半導體晶粒220會利用晶粒附接黏著劑223被安置在基板225上方。基板 225包含用以安置半導體晶粒220並且於其上形成電性接觸觸點的引線框架、半導體材料、PCB材料、或是其它結構或材料。接觸觸點226係被形成在基板225的第一表面上。電線224會在接觸觸點222與接觸觸點226之間形成一電性連接線。
接觸觸點227會使用一合宜的沉積製程與導體材料被形成在基板225的第二表面上。電線228會電連接接觸觸點227與接觸觸點209。接觸觸點227進一步包含形成在接觸觸點227上方的凸塊229以及非必要的UBM。電線228會連接至凸塊229並且從而會被電性與機械性黏接至接觸觸點227。
凸塊230同樣會形成在接觸觸點231上方的基板225的第二表面之上。凸塊包含一導體材料，例如，Au或Cu結構或Sn/Pb、CuZn、或是CuAg焊劑，每一者均含有非必要的助熔材料。接觸觸點231係使用一沉積製程(例如，電解電鍍或無電極電鍍製程)所形成。凸塊230有助於讓該裝置連接至外部元件。
接著參考圖14c，囊封劑或保形塗劑232會被沉積在封裝218與219之上。囊封劑232包含環氧丙烯酸酯或是其它聚合物材料並且係使用移轉鑄模成型製程、液態囊封鑄模成型製程、或是其它鑄模成型製程來沉積。端視其塗敷的方法而定，囊封劑232可被沉積在基板225的第二表面與凸塊230的上方。不過，在本實施例中，囊封劑232則係被沉積在電線228上方，用以提供機械性支撐與電性絕 緣。
額外的元件234會被安置在RDL 202上方。元件234包含濾波器晶片、記憶體IC、微控制器、CSP、WLCSP、以及類似的元件。元件234會使用SMT(例如，BGA或PGA)被安置在RDL 202。在圖14c中，會使用凸塊236來安置元件234。凸塊236包含一導體材料並且利用回焊製程來形成。凸塊236會電連接RDL 202與元件234的接觸觸點。
元件238同樣會利用導電接觸點239被安置在RDL 202。接觸點239包含一導體材料。元件238會使用SMT(例如，BGA或覆晶安置法)被連接至RDL 202。
接著參考圖14d，囊封劑或鑄模化合物240係被沉積在元件234與238、RDL 202、以及晶圓200上方。晶圓200會被單體化，用以分離形成在晶圓200上的個別晶粒。
總結來說，該半導體封裝包含一基板，其具有一含有複數個主動電路的主動表面。在該基板上會形成一黏著層。一KGU會被安置於該黏著層，而一互連結構會電連接該KGU與形成在該基板上的主動電路。於此配置中，該基板的主動電路會與形成在該KGU裡面的裝置進行通訊並且從而能夠使用該KGU所提供的功能。所以，使用本方法，將一KGU併入一半導體封裝之中便會簡化該基板及其主動電路的設計。其不需要在該基板內包含複雜的電路系統，取而代之的係，可將一含有相同功能的KGU併入該半導體封裝之中。舉例來說，一半導體裝置製造商若希望包含由另一製造商之裝置所提供之功能可以直接併入該另一製造 商之已完全封裝的裝置。依此方式，便可以將其它已封裝系統所提供的複雜功能併入一半導體封裝之中，而不必在一基板的主動表面內複製該項功能。
雖然本文已經詳細說明本發明的一或多個實施例，不過，熟習本技術的人士便會明白，仍可以在不脫離後面申請專利範圍中所提出的本發明的範疇下對該些實施例進行修正與改變。
10‧‧‧半導體裝置
12‧‧‧主動區
14‧‧‧晶粒
16‧‧‧晶片承載基板或印刷電路板
20‧‧‧焊接凸塊結構
22‧‧‧導體焊接凸塊或焊球
24‧‧‧凸塊觸點或互連基座
26‧‧‧接觸觸點或互連基座
30‧‧‧晶圓或基板
32‧‧‧鈍化層
34‧‧‧黏著層
40‧‧‧已知良好單元(KGU)或封裝
41‧‧‧已知良好單元(KGU)或封裝
42‧‧‧半導體晶粒
43‧‧‧接觸觸點
44‧‧‧電線
46‧‧‧接觸觸點
48‧‧‧接觸觸點
50‧‧‧焊接凸塊
52‧‧‧晶粒附接黏著劑
54‧‧‧晶粒附接座或晶粒觸點
56‧‧‧囊封或鑄模化合物
60‧‧‧電線
62‧‧‧焊接凸塊
64‧‧‧接觸觸點
65‧‧‧樹脂屏障
66‧‧‧囊封劑或保形塗劑
68‧‧‧封裝
70‧‧‧囊封劑
71‧‧‧連接觸點
72‧‧‧直通孔通道
73‧‧‧重分佈層
74‧‧‧接觸觸點
76‧‧‧焊接凸塊
78‧‧‧接觸觸點
80‧‧‧基板或印刷電路板
82‧‧‧接觸觸點
84‧‧‧焊接凸塊
90‧‧‧基板或印刷電路板
92‧‧‧接觸觸點
93‧‧‧接觸觸點
94‧‧‧低輪廓、小間距內部堆疊模組(LFISM)
95‧‧‧接觸觸點
96‧‧‧接觸觸點
98‧‧‧電線
100‧‧‧囊封劑
110‧‧‧印刷電路板
112‧‧‧接觸觸點
114‧‧‧元件
116‧‧‧焊接凸塊
118‧‧‧接觸觸點
120‧‧‧被動裝置
122‧‧‧接觸觸點
124‧‧‧元件
126‧‧‧底部填充材料
128‧‧‧元件
130‧‧‧底部填充材料
131‧‧‧接觸觸點
132‧‧‧電線
133‧‧‧接觸觸點
134‧‧‧電線
135‧‧‧接觸觸點
136‧‧‧囊封劑或保形塗劑
140‧‧‧印刷電路板
142‧‧‧接觸觸點
144‧‧‧外部封裝
150‧‧‧焊接凸塊
152‧‧‧囊封劑
160‧‧‧囊封劑
162‧‧‧裝置
163‧‧‧裝置
200‧‧‧晶圓或基板
202‧‧‧重分佈層
204‧‧‧鈍化層
206‧‧‧黏著層
208‧‧‧直通孔通道
209‧‧‧接觸觸點
218‧‧‧封裝
219‧‧‧封裝
220‧‧‧半導體晶粒
222‧‧‧接觸觸點
223‧‧‧晶粒附接黏著劑
224‧‧‧電線
225‧‧‧基板
226‧‧‧接觸觸點
227‧‧‧接觸觸點
228‧‧‧電線
229‧‧‧焊接凸塊
230‧‧‧焊接凸塊
231‧‧‧接觸觸點
232‧‧‧囊封劑或保形塗劑
234‧‧‧元件
236‧‧‧焊接凸塊
238‧‧‧元件
239‧‧‧接觸點
240‧‧‧囊封劑或鑄模化合物
圖1所示的係一覆晶半導體裝置，其具有焊接凸塊用以在該晶粒的主動區和一晶片承載基板之間提供電性互連；圖2a至2d所示的係一種用於製造一半導體封裝的方法；圖3所示的係一具有一重分佈層的半導體封裝；圖4所示的係一半導體裝置的接觸觸點配置；圖5所示的係一具有一內封裝的半導體封裝，該內封裝具有多個輸入－輸出終端；圖6所示的係一具有背面再繞線(rerouting)的半導體封裝；圖7所示的係一半導體封裝，其含有一低輪廓、小間距內部堆疊模組；圖8所示的係一已安置的半導體封裝；圖9所示的係一具有多個附接離散元件的半導體封裝； 圖10所示的係一具有單一附接離散元件的半導體封裝；圖11所示的係一可堆疊的半導體封裝；圖12所示的係一具有多個附接離散元件與晶圓等級鑄模的半導體封裝；圖13所示的係兩個已堆疊半導體封裝；以及圖14a至14d所示的係用以製造一半導體封裝的第二方法。
10‧‧‧半導體裝置
12‧‧‧主動區
14‧‧‧晶粒
16‧‧‧晶片承載基板或印刷電路板
20‧‧‧焊接凸塊結構
22‧‧‧導體焊接凸塊或焊球
24‧‧‧凸塊觸點或互連基座
26‧‧‧接觸觸點或互連基座

Claims (22)

  1. 一種製造半導體封裝的方法，其包括：提供一半導體晶圓，其具有一含有複數個主動電路的主動表面；在該半導體晶圓的該主動表面上形成一黏著層；藉由下面方式提供一已知良好單元(KGU)：(a)提供包含一接觸觸點和一晶粒觸點的一引線框架，(b)安置一半導體晶粒到在該引線框架上之晶粒觸點，(c)形成一屏障圍繞該晶粒觸點，(d)在該半導體晶粒和在該引線框架上之接觸觸點之間形成一第一焊線，以及(e)沉積一第一囊封劑於該半導體晶粒和引線框架之上；安置該KGU到該黏著層；在該半導體晶圓上的一接觸觸點與該引線框架上的該接觸觸點之間形成一第二焊線；在該半導體晶圓中與該主動表面反向的背表面上形成一重分佈層；形成一直通孔通道(THV)貫穿該半導體晶圓，用以電連接該重分佈層與第二焊線；以及形成與該重分佈層電性接觸的焊接凸塊。
  2. 如申請專利範圍第1項之方法，其進一步包含在該 KGU上方形成一第二囊封劑。
  3. 如申請專利範圍第1項之方法，其中，形成該THV包含於該THV之中沉積一有機環氧樹脂材料。
  4. 如申請專利範圍第1項之方法，其中，該KGU包含一方形扁平無引線封裝。
  5. 如申請專利範圍第1項之方法，其進一步包含將一離散元件安置於該半導體晶圓。
  6. 如申請專利範圍第1項之方法，其進一步包含將該半導體封裝安置於一印刷電路板。
  7. 如申請專利範圍第1項之方法，其進一步包含在該KGU之上形成焊接凸塊。
  8. 一種製造一半導體封裝的方法，其包括：提供一基板，其具有一含有複數個主動電路的主動表面；在該基板的該主動表面上形成一黏著層；將一已知良好單元(KGU)安置於該黏著層；形成一互連結構，用以電連接該KGU與該基板上的主動電路；以及將一離散元件安置於該基板。
  9. 如申請專利範圍第8項之方法，其中，形成該互連結構包含：在該基板之上的一接觸觸點與該KGU之上的一接觸觸點之間提供一焊線；在該基板中與該主動表面反向的背表面上形成一重分 佈層；形成一直通孔通道(THV)貫穿該基板，用以電連接該重分佈層與焊線；以及形成與該重分佈層電性接觸的焊接凸塊。
  10. 如申請專利範圍第8項之方法，其進一步包含藉由下面步驟來形成該KGU：提供一KGU基板，用以支撐該KGU；將一半導體晶粒設置在該KGU基板上方；以及在該半導體晶粒上方形成一囊封劑。
  11. 如申請專利範圍第8項之方法，其進一步包含在該KGU上方形成一囊封劑。
  12. 如申請專利範圍第8項之方法，其中，形成該THV包含於該THV之中沉積一有機環氧樹脂材料。
  13. 如申請專利範圍第8項之方法，其中，該KGU包含一方形扁平無引線封裝。
  14. 一種製造一半導體封裝的方法，其包括：提供一基板；提供包含被安置於一引線框架的一第一半導體晶粒的一已知良好單元(KGU)；將該KGU的第一表面安置於該基板的第一表面；在該引線框架和該基板之間形成一第一互連結構，用以電連接該KGU與基板；在該基板的第二表面上形成一第二互連結構，該基板的第二表面與該基板的第一表面反向；以及在該KGU的第二表面上形成一第三互連結構，該KGU 的第二表面與該KGU的第一表面反向。
  15. 如申請專利範圍第14項之方法，其中，形成該第一互連結構包含：在該基板之上的一接觸觸點與該KGU之上的一接觸觸點之間提供一焊線；在該基板中與該主動表面反向的背表面上形成一重分佈層；形成一直通孔通道(THV)貫穿該基板，用以電連接該重分佈層與焊線；以及形成與該重分佈層電性接觸的焊接凸塊。
  16. 如申請專利範圍第14項之方法，其進一步包含一方形扁平無引線封裝。
  17. 如申請專利範圍第14項之方法，其進一步包含將一半導體裝置安置於該第二互連結構。
  18. 一種半導體封裝，其包括：一半導體晶圓，其包含複數個第一半導體晶粒，各個第一半導體晶粒含有一主動表面；一黏著層，其係形成在該第一半導體晶粒的該主動表面上；一已知良好單元(KGU)，其會被安置於該黏著層；以及一互連結構，用以電連接該KGU與該第一半導體晶粒的主動表面。
  19. 如申請專利範圍第18項之半導體封裝，其中，該互連結構包含： 一焊線，其會被耦合在該半導體晶圓之上的一接觸觸點與該KGU之上的一接觸觸點之間；一重分佈層，其係形成在該第一半導體晶粒中與該主動表面反向的背表面上；一直通孔通道(THV)，其會被形成以貫穿該半導體晶圓，用以電連接該重分佈層與焊線；以及複數個焊接凸塊，它們會與該重分佈層電性接觸。
  20. 如申請專利範圍第18項之半導體封裝，其中，該KGU進一步包含：一KGU基板，用以支撐該KGU；一第二半導體晶粒，其會被設置在該KGU基板上方；以及一囊封劑，其會被形成在該第二半導體晶粒上方。
  21. 如申請專利範圍第18項之半導體封裝，其進一步包含一形成在該KGU上方的囊封劑。
  22. 如申請專利範圍第18項之半導體封裝，其中，該KGU包含一方形扁平無引線封裝。
TW097138367A 2007-12-27 2008-10-06 用於元件之晶圓等級整合的系統與設備 TWI453843B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/965,383 US8722457B2 (en) 2007-12-27 2007-12-27 System and apparatus for wafer level integration of components

Publications (2)

Publication Number Publication Date
TW200929405A TW200929405A (en) 2009-07-01
TWI453843B true TWI453843B (zh) 2014-09-21

Family

ID=40797133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138367A TWI453843B (zh) 2007-12-27 2008-10-06 用於元件之晶圓等級整合的系統與設備

Country Status (4)

Country Link
US (1) US8722457B2 (zh)
KR (1) KR101533460B1 (zh)
SG (2) SG172720A1 (zh)
TW (1) TWI453843B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2130222B1 (en) * 2007-02-14 2018-09-05 III Holdings 6, LLC A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
US8203214B2 (en) * 2007-06-27 2012-06-19 Stats Chippac Ltd. Integrated circuit package in package system with adhesiveless package attach
US8067308B2 (en) 2009-06-08 2011-11-29 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8390110B2 (en) * 2009-10-20 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with cavity and method of manufacture thereof
US9922955B2 (en) * 2010-03-04 2018-03-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming package-on-package structure electrically interconnected through TSV in WLCSP
US8080445B1 (en) 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US8525318B1 (en) * 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9362254B1 (en) * 2015-02-12 2016-06-07 Nanya Technology Corporation Wire bonding method and chip structure
US8916474B2 (en) * 2013-02-18 2014-12-23 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
US9287227B2 (en) 2013-11-29 2016-03-15 STMicroelectronics (Shenzhen) R&D Co. Ltd Electronic device with first and second contact pads and related methods
US10028380B2 (en) * 2014-10-22 2018-07-17 Sandisk Technologies Llc Semiconductor package with dual second level electrical interconnections
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
IT201900024292A1 (it) * 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20220084914A1 (en) * 2020-09-16 2022-03-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
CN117156694B (zh) * 2023-10-31 2024-02-23 北京万龙精益科技有限公司 集成电路小间距引脚器件封装兼容方法、柔性电路带

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933598B2 (en) * 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
US20050186705A1 (en) * 2002-07-31 2005-08-25 Jackson Timothy L. Semiconductor dice having backside redistribution layer accessed using through-silicon vias, methods
TW200707679A (en) * 2005-07-05 2007-02-16 Samsung Electro Mech Semiconductor multi-chip package
TWM318793U (en) * 2007-04-27 2007-09-11 En-Min Jow Package structure of memory
TW200739875A (en) * 2006-01-19 2007-10-16 Elpida Memory Inc Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922967A (ja) * 1995-07-07 1997-01-21 Hitachi Ltd 半導体装置及びその製造方法
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
JP2005026582A (ja) * 2003-07-04 2005-01-27 Olympus Corp 半導体装置及びその半導体装置の製造方法
KR100574947B1 (ko) * 2003-08-20 2006-05-02 삼성전자주식회사 Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
JP2005183923A (ja) * 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
US7335986B1 (en) * 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US7435619B2 (en) * 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050186705A1 (en) * 2002-07-31 2005-08-25 Jackson Timothy L. Semiconductor dice having backside redistribution layer accessed using through-silicon vias, methods
US6933598B2 (en) * 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
TW200707679A (en) * 2005-07-05 2007-02-16 Samsung Electro Mech Semiconductor multi-chip package
TW200739875A (en) * 2006-01-19 2007-10-16 Elpida Memory Inc Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
TWM318793U (en) * 2007-04-27 2007-09-11 En-Min Jow Package structure of memory

Also Published As

Publication number Publication date
KR101533460B1 (ko) 2015-07-02
KR20090071369A (ko) 2009-07-01
US8722457B2 (en) 2014-05-13
TW200929405A (en) 2009-07-01
SG153718A1 (en) 2009-07-29
SG172720A1 (en) 2011-07-28
US20090166825A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
TWI453843B (zh) 用於元件之晶圓等級整合的系統與設備
TWI683378B (zh) 半導體封裝及其製造方法
TWI508226B (zh) 在基板的孔穴中鑲嵌具有直通矽晶穿孔的晶粒用以扇入封裝疊加的電互連之半導體裝置和方法
TWI531011B (zh) 使用相同的載體在ｗｌｃｓｐ中形成ｔｍｖ和ｔｓｖ的半導體裝置及方法
US9966335B2 (en) Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
US9589876B2 (en) Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
TWI763613B (zh) 半導體裝置及其製造方法
TWI649811B (zh) 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝
US8502376B2 (en) Wirebondless wafer level package with plated bumps and interconnects
TWI557862B (zh) 形成具有半導體晶粒的ｔｓｖ插入物並在插入物的對置表面上形成增長式的互連結構之半導體元件及方法
TWI488264B (zh) 半導體元件以及形成無載體的薄晶圓的方法
US8263439B2 (en) Semiconductor device and method of forming an interposer package with through silicon vias
TWI603404B (zh) 於扇出晶圓級晶片尺寸封裝形成兩側互連結構的半導體裝置及方法
TWI581345B (zh) 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法
US8993376B2 (en) Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
TWI534974B (zh) 半導體裝置以及形成具有用於凸塊鎖定而被形成穿過抗蝕刻阻劑傳導層之凹處的基板之方法
US8354742B2 (en) Method and apparatus for a package having multiple stacked die
TWI502663B (zh) 半導體元件和形成強化之凸塊下金屬化結構的方法以改善焊料接合可靠度
TWI520287B (zh) 半導體裝置以及形成沿著第一軸較寬於接觸墊並且沿著第二軸較窄於接觸墊之重新分配層的方法
CN102543772A (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
US10290610B2 (en) PoP device and method of forming the same
TWI559480B (zh) 藉由使用內部堆疊模組的可堆疊封裝
US11862587B2 (en) Semiconductor package structure and method of manufacturing the same
TWI505381B (zh) 半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法