TWI448846B - 用以存取非揮發性手錶記憶體之方法 - Google Patents
用以存取非揮發性手錶記憶體之方法 Download PDFInfo
- Publication number
- TWI448846B TWI448846B TW097105561A TW97105561A TWI448846B TW I448846 B TWI448846 B TW I448846B TW 097105561 A TW097105561 A TW 097105561A TW 97105561 A TW97105561 A TW 97105561A TW I448846 B TWI448846 B TW I448846B
- Authority
- TW
- Taiwan
- Prior art keywords
- address
- access method
- access
- supply voltage
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G04—HOROLOGY
- G04D—APPARATUS OR TOOLS SPECIALLY DESIGNED FOR MAKING OR MAINTAINING CLOCKS OR WATCHES
- G04D7/00—Measuring, counting, calibrating, testing or regulating apparatus
- G04D7/002—Electrical measuring and testing apparatus
- G04D7/003—Electrical measuring and testing apparatus for electric or electronic clocks
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G21/00—Input or output devices integrated in time-pieces
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Electric Clocks (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
一般而言,本發明有關存取非揮發性手錶記憶體之方法。該手錶包含可從外部存取之兩供應端子,該些供應端子定義相應於標準供應電壓之電位差。更具體地,本發明有關為了例如手錶之適當功能的程式設計值之故而藉由該手錶之至少一供應端子而存取非揮發性記憶體之方法。
於例如文件CH 664 868之先前技藝中,已知程式設計類比手錶之非揮發性記憶體的方法以致能例如禁止值之調整而調整手錶之時基頻率。該文件中所描述之方法並不需要任何輔助輸入,而僅使用可從該類型手錶外部存取之供應電池之端子。可觀察到該系統的一個優點為其允許準確控制之手錶的操作值,當其被密封且無法分解時,其不受例如玻璃接合或調整後任何其他製造步驟所產生之干擾。
非揮發性記憶體之積體控制電路並併入手錶以便完成該程式設計方法。提供該程式設計方法以藉由電壓峰值即6.3V而將供應電壓帶至提升之電壓值,以便於經由供應端子所供應之脈衝傳輸程式設計指令之前授權存取非揮發性記憶體,其允許於非揮發性記憶體中再次複製之前修改計數器之內容直至達到所需值為止。
雖然該方法為功能性的,但其具有一些缺點。熟悉本
技藝之人士所關切者之一為手錶之組件的小型化,以便減少其整體尺寸而改進該單元的美觀訴求。固定實施之處理係以併入手錶之積體電路做為主要組件之一。事實上,製造電晶體中所使用之技術越發集中並引發積體電路之整體性能的修改。因而,電晶體之技術的愈細小,控制該電晶體之可應用電壓便需愈低,否則便存在電晶體之性能變成無法管理及/或不符需求之風險。對一些電晶體技術而言,其端子之間最大可應用控制電壓以所謂的"0.35μ"技術而被定義為例如3.6伏,即其中電晶體的總尺寸為0.35μm,結果對於使用此技術所製造之電晶體的較高控制電壓之應用致使電晶體的可靠度降低,因而電路的整體性能降低。顯然對於程式設計手錶之非揮發性記憶體的方法而言無法容許該不確定,其目標在於程式設計一些值以確保特別是藉由積體控制電路之手錶的適當功能。
本發明的主要目標是開發一種存取非揮發性手錶記憶體之方法,無關乎手錶之記憶體的控制電路中所使用之電晶體技術。為此,除了非揮發性記憶體外,該手錶包含可自外部存取之兩供應端子,該些端子定義相應於標準供應電壓之電位差,及包含使用支援預設最大供應電壓之技術所製造之該非揮發性記憶體的控制電路。該存取方法包含藉由該手錶之一供應端子而傳輸下列物件予該非揮發性記憶體之該控制電路:
a)一開啟金鑰,以授權存取該非揮發性記憶體;b)一指令,用以存取該非揮發性記憶體;
該方法之特徵在於該開啟金鑰為經由該標準供應電壓之調變使其不超過該預設最大供應電壓而傳輸之預設指令。
以預設指令之形式而使用開啟金鑰確保依據控制電路之技術,供應端子之間電位差總是保持在預設最大供應電壓之下。因而,避免電路之可靠性降低做為形成非揮發性記憶體之控制電路的電晶體之控制電壓過高的結果。此外,做為開啟金鑰之指令的預設特性確保對於記憶體的安全存取。
有利之實施例為相關申請專利範圍之主題。
現在將描述本發明,其僅以非限制性範例呈現用以參照圖1至4進行描繪。
圖4示意地顯示一類比手錶,其包含供應32 kHz頻率之石英共振器,及分頻機構用以控制馬達之作業而以所需頻率驅動指針,並通常經由手錶外殼之基座而由連接至可由外部存取之兩供應端子的電池供電。可額外提供非揮發性記憶體以儲存一般關於手錶且更具體地關於其適當功能之資訊,並提供該記憶體之積體控制電路以實施存取。非揮發性記憶體之控制電路係使用支援預設最大供應電壓之技術而製造。該非揮發性記憶體所包含之可能資訊中包
括例如石英共振器之禁止週期及禁止、驅動脈衝之期間、馬達週期、電池壽命之末端之檢測的啟動或止動、可使用電池之類型的選擇、所使用之積體電路的獨特序號等。
為規劃手錶之非揮發性記憶體中資訊之不同項目,便提供方法以於手錶組裝之後安全的存取,使得可受例如手錶之作業調整或馬達調整(脈衝之間之脈衝期間)之組裝方法影響之資訊盡可能可靠。存取非揮發性記憶體之方法係藉由手錶之至少一供應端子傳輸指令予記憶體之控制電路而實施。應注意的是兩供應端子定義相應於低於控制電路之最大供應電壓的所標準供應電壓之電位差。
所傳輸之指令包括至少一開啟金鑰以授權對於非揮發性記憶體之存取,及存取所接收之授權之後非揮發性記憶體的指令。依據本發明,假定開啟金鑰為藉由標準供應電壓之調變而傳輸之預設指令,如此一來便不會超過控制電路的預設最大供應電壓。
圖1顯示依據本發明之存取方法的較佳實施例,於存取手錶之非揮發性記憶體之方法期間可用於指令傳輸之脈寬調變的範例。指令之傳輸及特別是開啟金鑰之傳輸係經由具資料信號之載波頻率的直接調變之正供應線傳輸連續資料而實施。在本範例中,選擇載波頻率之振幅使得當附加至標準供應電壓時不會超過預設最大供應電壓。
應注意的是,關於變化其完全可直接調變負供應線或甚至提供兩供應線之間共用的調變,其中一線可用於接收資料,另一線可用於接收時脈信號,或控制線上任何其他
適當之可能資料之傳輸的共用。應注意的是,圖1中所示之解決方案仍為較佳解決方案,且經由控制電路所傳輸之指令的檢測功能圖將結合圖5加以說明。
仍關於變化,應注意的是,可藉由無載波附加之脈寬調變而直接傳輸資料,儘管該解決方案對資料之傳輸而言較不安全。亦可設想其他調變方法,例如非全有即全無之調變方法。在此考量下應注意的是,藉由脈寬調變或藉由非全有即全無之調變所傳輸之指令係經由脈衝而實施,其振幅於附加至標準供應電壓時不會超過預設最大供應電壓。此外,應注意的是,圖1中所推薦之調變以及上述有利地呈現之變化允許將使用之已開發容量的記憶體,使得可直接針對所需位址進行記憶體存取。
雖然此亦可行,然而發現依據包括脈衝之連續傳輸的脈衝位置調變方法之變化,其中兩脈衝之間的時間允許指令進行編碼,其因為同步化及易於存取記憶體位址之故,不適用於已開發之記憶體結構。此即為何以此調變技術所使用之非揮發性記憶體被限用於一暫存器或一些暫存器,其中每一資訊位元被查對並接著被連續寫入。
圖2a及2b分別顯示程式設計指令及相應電流變化以證實程式設計指令之執行。
在所顯示範例的框架內,程式設計指令包含四個第一位元(wadd<3:0>),由於其定義將被規劃進入記憶體之位址,所以被稱為位址位元,其後為八個資料位元(din<7:0>)。應注意的是高階位元(MSB)係由
wadd<3>及din<7>定義,及低階位元(LSB)係由wadd<0>及din<0>定義。另提供位元P以藉由檢查同位而檢查匯入資料位元(din)之編碼錯誤。該位元P稱為同位位元。
應注意的是在程式設計指令期間,低階位元係於寫入高階位元之前首先被寫入記憶體,同時在讀取指令期間則順序相反,首先讀取高階位元,然後才讀取低階位元,接著將結合圖3a及3b參照更詳細內容。
一旦指令結束,即一旦資料之傳輸結束,電路之供應單元於例如10 ms之預設最小時段持續供應例如2.5 V之預設最小供應電壓,以授權非揮發性記憶體的實際程式設計。程式設計係以傳統的方式藉由允許獲得程式設計記憶體格所需之高壓的電壓倍增器而實施。
圖2b顯示高供應電流,其於此範例中記憶體之位元的寫入期間即預設時段(tWRITE
)期間係介於50至100μA,用以確認所傳輸之資料的符合度。
如同上述描述中所提及,存取記憶體之方法包括開啟金鑰及更具體地包括吾人將詳細說明之啟動順序。
有利地,在開啟金鑰之傳輸之前,提供預備的步驟以增加存取記憶體之安全。此預備的步驟包括手錶識別方法(WIP),其允許於手錶被置於電壓之下後正確啟動存取介面。此手錶識別方法包括寫入例如位址10之預設位址,其具有例如0之預設資料項目且不需存取授權。
接著,為實際展開存取記憶體之方法,需傳輸開啟金
鑰以授權針對記憶體之存取。有利地,此開啟金鑰為程式設計指令,包括將被規劃之預設位址及預設資料位元。依據有利的變化,開啟金鑰包括供應為此目的保留之位址,例如位址9,並將一字元寫入該位址,該字元代表開啟金鑰之核心或僅包含7個資料位元(din<7:1>)之已知核心,例如所選擇之開啟金鑰之碼可為1010101,最後資料位元(din<0>)被保留做為授權位元,用以存取記憶體以便依據該位元之值而藉由寫入(即藉由程式設計)或藉由讀取而授權存取。開啟金鑰接著將包括用於檢查之同位位元。一旦鎖定被開啟,字元便可視需要而依據授權之存取而多次被規劃或讀取。
現在將提供程式設計記憶體之存取方法的範例,下表中將提供該範例及其於圖2a中所代表之程式設計指令。
經由上述顯然(可選擇之)預備步驟或手錶識別方法包括程式設計具字元0之位址10。第一步驟或開啟金鑰接著包括寫入字元"1010101"至位址9,並表示藉由寫入(即藉由程式設計)之存取係藉由1之最後資料位元而授權。
接著提供程式設計指令的兩個範例(步驟2及3),包括程式設計禁止期間及為此目的而分別於位址7及5提供馬達之步驟。接著,有利地提供最後步驟(4),其包括藉由與開啟金鑰之相同位址之程式設計指令而傳輸關閉金鑰,即在範例位址9中著眼於後續存取記憶體之方法,而藉由預設字元(通常為0)重置位址之資料為零,禁止所有後續針對在此之前之記憶體的存取。
在記憶體存取方法進行的同時,提供比較存取方法之期間與預設暫停值,而於該期間較該暫停值為長時中斷該存取方法。該暫停值較佳地係自電壓下之設定計算。
現在參照圖3a及3b,將描述藉由讀取之存取方法的範例。該圖顯示讀取指令(圖3a),其係藉由調變供應電壓以藉由觀察供應電流之相應變化而讀取位址7("0111")之記憶體中所包含之字元(圖3b)。順序係相反,首先是高階位元(MSB),接著是低階位元(LSB)。
非揮發性記憶體中所儲存之資料藉由測量供應電流而以5位元為單位認證或讀取位元。為此,以字元之位址(wadd<3:0>)選擇將讀取之字元,同時藉由位址位元(badd<2:0>)而選擇該字元中每一位元。有關在寫入指令的狀況下,讀取指令之資料鏈包括圖3a所示範例中13個連續資料位元。位元位址解碼器將產生用於讀取作業之字元中位元的位址,其具有資料位元計數器之輸出做為輸入。此意即每次匯入資料之新位元(din<7;0>)將移位而
從第一高階位元(MSB)至最後低階位元(LSB)檢查後續位元。有利地,經由移位暫存器之移位的位元為"0"位元,使得標準供應電壓於將被讀取之相應位元的讀取期間穩定,即不經調變。
如圖3b中所示,實際讀取係經由觀察供應端子之消耗電流而實施。若格或定址記憶體位元包含"1",電流槽ISINK將於供應端子(VDD及VSS)之間連接,其實質上增加供應電流,使得其可輕易地經由觀察電流消耗而檢測讀取位元為"1"或"0"。在檢查到最後位元將被讀取之後,附加位元便被移位且控制電路接著傳輸讀取位元之同位位元。
下表中提供藉由讀取之存取方法的範例:
如同實施上述程式設計作業之存取方法的狀況下,有利地以相同方式提供預備的手錶識別步驟而實施讀取作業的存取方法,其後為包括開啟金鑰之第一步驟,其中最後資料位元(din<7:0>)在本範例中為"0",致能表示所要求
及授權之存取為讀取存取。後續兩步驟為讀取先前使用圖3a及3b中所定義之協定寫入之資料的指令之兩範例。接著發現關閉金鑰之傳輸,以終止禁止所有後續針對記憶體之未授權存取的存取方法。
應注意的是,基此授權存取程式設計之記憶體或用於讀取之存取,僅於收到已知開啟金鑰及有利地於手錶識別方法及關閉金鑰之後,上述藉由寫入及/或讀取之方法可順利地免於可被接收而不實或錯誤存取記憶體之寄生信號。
圖5示意地顯示依據上述提出之實際範例之併入手錶的非揮發性記憶體之控制電路。該控制電路通常包括高通濾波器,其僅允許保留有用資訊之高頻載波信號,即記憶體之程式設計及/或讀取指令,其後為放大器以增加該有用信號之振幅,接著為波封檢測器將載波與所傳輸之資訊位元分離,且接著由數位處理作業將所接收之資訊位元轉換為一連串"1"及"0"以致能將解碼之指令。
已發現手錶使用石英震盪器以設定手錶中積體控制電路階層之作業速率係具有啟動時間(介於0.5至2秒之間)或致動時間,其明顯地放慢手錶之整體程式設計時間。此即為何其有利地假定控制電路於程式設計方法期間係使用簡單震盪器、電阻-電容(RC)震盪器做為時脈信號產生器以允許(以若干微秒)啟動,此顯然較使用手錶之石英震盪器時快速。
應理解的是,對於熟悉本技藝之人士而言顯然在不偏
離申請專利範圍所定義之本發明的框架下,各式修改及/或改良及/或組合可應用於上述本發明之不同實施例。特別是,應理解的是,此存取方法可同樣有利地應用於通常用於時脈測試期間所使用之揮發性暫存器,以驗證手錶之正確作業。
在讀取下列僅藉由非限制性範例並由圖式所描繪之本發明的實施例之詳細描述後,本發明的其他特徵及優點將變得清晰,其中:圖1顯示依據本發明較佳實施例之用於存取非揮發性手錶記憶體之方法中脈寬調變的範例;圖2a及2b分別顯示程式設計指令及用於改變該程式設計指令之執行的相應電流改變;圖3a及3b分別顯示讀取指令及用於讀取資料之相應電流改變;圖4示意地顯示一類比手錶,其上實施依據本發明之存取方法;圖5示意地顯示併入手錶之非揮發性記憶體的控制電路。
Claims (13)
- 一種用以存取非揮發性手錶記憶體之方法,該手錶包含可自該手錶外部存取之兩供應端子,該些端子定義相應於標準供應電壓之電位差,及包含使用支援預設最大供應電壓之技術所製造之該非揮發性記憶體的控制電路,該存取方法包含藉由該手錶之至少一個該供應端子而傳輸下列物件予該非揮發性記憶體之該控制電路:a)一開啟金鑰,以授權存取該非揮發性記憶體;b)一指令,用以存取該非揮發性記憶體;其中該開啟金鑰為傳輸之預設指令,其係經由該標準供應電壓之調變使其不超過該預設最大供應電壓,並使得該供應電壓不增加以授權該非揮發性記憶體之格的程式設計。
- 如申請專利範圍第1項之存取方法,其中該控制電路於該程式設計方法期間使用電阻-電容(RC)震盪器做為時脈信號產生器。
- 如申請專利範圍第1項之存取方法,其中該些指令係經由相對於脈衝之脈寬調變而被傳輸,其中附加至該標準供應電壓之振幅不超過該預設最大供應電壓。
- 如申請專利範圍第1項之存取方法,其中該些存取指令包含具有位址位元及資料位元之程式設計指令,該些位址位元定義將被規劃進入該記憶體之位址,且該些資料位元將被規劃至由該程式設計指令中包含之該位址位元所定義的位址。
- 如申請專利範圍第3項之存取方法,其中該開啟金 鑰為一程式設計指令,其包含將被規劃之預設位址及預設資料位元。
- 如申請專利範圍第4項之存取方法,其中該開啟金鑰另包含至少一授權位元,用於經由程式設計或讀取而存取該記憶體。
- 如申請專利範圍第1項之存取方法,其中該些存取指令包含具有位址位元及資料位元之讀取指令,該些位址位元定義將被讀取之該記憶體中之位址,以便連續地讀取由該讀取指令中包含之該些位址位元所定義之該位址的每一該資料位元。
- 如申請專利範圍第7項之存取方法,其中判斷讀取指令之該些資料位元使得該標準供應電壓於將被讀取之該位址的每一位元之實際讀取期間未予調變。
- 如申請專利範圍第1項之存取方法,其中該些指令藉由一載波而予傳輸,該載波之附加至該標準供應電壓之該振幅不超過該技術之該預設最大供應電壓。
- 如申請專利範圍第1項之存取方法,其中提供預備的手錶識別步驟,其包含用於藉由不需存取授權之預設資料位元之預設位址的程式設計指令。
- 如申請專利範圍第1項之存取方法,其中提供一關閉金鑰,其包含執行禁止所有後續對於該記憶體之未授權存取的預設指令。
- 如申請專利範圍第11項之存取方法,其中該關閉金鑰為一程式設計指令,其係用於經由在該開啟金鑰之執 行期間從該些規劃之不同判斷的資料位元而判斷該開啟金鑰中之該位址。
- 如申請專利範圍第1項之存取方法,其中比較該存取方法之期間與預設暫停值,並於該存取方法花費較該暫停值更長時間時中斷該存取方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07102860A EP1962156A1 (fr) | 2007-02-22 | 2007-02-22 | Procédure d'accès d'une mémoire non volatile pour montre |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200903200A TW200903200A (en) | 2009-01-16 |
TWI448846B true TWI448846B (zh) | 2014-08-11 |
Family
ID=38224236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097105561A TWI448846B (zh) | 2007-02-22 | 2008-02-18 | 用以存取非揮發性手錶記憶體之方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8909847B2 (zh) |
EP (2) | EP1962156A1 (zh) |
JP (1) | JP5244131B2 (zh) |
TW (1) | TWI448846B (zh) |
WO (1) | WO2008101890A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2757352B1 (fr) * | 2013-01-17 | 2015-11-18 | EM Microelectronic-Marin SA | Système de contrôle et méthode de gestion de capteur |
EP2846394B1 (fr) * | 2013-09-10 | 2016-03-09 | The Swatch Group Research and Development Ltd. | Batterie intelligente munie d'un circuit de gestion de la tension d'alimentation |
EP3379347B1 (fr) * | 2017-03-20 | 2020-01-01 | ETA SA Manufacture Horlogère Suisse | Procédé de réglage de la fréquence de marche d'une montre électronique |
CN113138549B (zh) * | 2021-03-31 | 2022-11-08 | 甄十信息科技(上海)有限公司 | 一种模拟智能穿戴设备续航时长的方法及设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0253227A1 (fr) * | 1986-07-10 | 1988-01-20 | EM Microelectronic-Marin SA (EM Microelectronic-Marin AG) (EM Microelectronic-Marin Ltd) | Dispositif de programmation d'une mémoire non volatile pour pièce d'horlogerie |
US5990659A (en) * | 1997-10-01 | 1999-11-23 | Telefonaktiebolaget Lm Ericsson | Battery pack that communicates intrinsic information over battery voltage terminals |
WO2003017284A1 (en) * | 2001-08-13 | 2003-02-27 | Em Microelectronic-Marin Sa | Programming an electronic device including a non-volatile memory, in particular for adjusting the features of an oscillator |
TW571546B (en) * | 2001-05-24 | 2004-01-11 | Activcard Ireland Ltd | Method and system for providing gated access for a third party to a secure entity or service |
US20060095784A1 (en) * | 2004-10-29 | 2006-05-04 | Nunnelley Lewis L | Apparatus and system for controlling access to a data storage device |
US7065668B2 (en) * | 2000-03-31 | 2006-06-20 | Seiko Epson Corporation | Apparatus for selecting and outputting either a first clock signal or a second clock signal |
TWI262365B (en) * | 2001-12-27 | 2006-09-21 | Asulab Sa | Electronic watch and manual control device for executing functions thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771399A (en) * | 1985-12-31 | 1988-09-13 | Motorola, Inc. | Method and apparatus for programming memory through battery terminals |
JPH08179981A (ja) * | 1994-12-26 | 1996-07-12 | Nippondenso Co Ltd | データ送信方法 |
US6862317B1 (en) * | 2000-07-25 | 2005-03-01 | Thomson Licensing S.A. | Modulation technique providing high data rate through band limited channels |
US6913087B1 (en) * | 2004-01-30 | 2005-07-05 | Black & Decker Inc. | System and method for communicating over power terminals in DC tools |
-
2007
- 2007-02-22 EP EP07102860A patent/EP1962156A1/fr not_active Withdrawn
-
2008
- 2008-02-18 JP JP2009550272A patent/JP5244131B2/ja active Active
- 2008-02-18 TW TW097105561A patent/TWI448846B/zh active
- 2008-02-18 US US12/527,672 patent/US8909847B2/en active Active
- 2008-02-18 EP EP08709062.7A patent/EP2130097B1/fr active Active
- 2008-02-18 WO PCT/EP2008/051920 patent/WO2008101890A1/fr active Search and Examination
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0253227A1 (fr) * | 1986-07-10 | 1988-01-20 | EM Microelectronic-Marin SA (EM Microelectronic-Marin AG) (EM Microelectronic-Marin Ltd) | Dispositif de programmation d'une mémoire non volatile pour pièce d'horlogerie |
US5990659A (en) * | 1997-10-01 | 1999-11-23 | Telefonaktiebolaget Lm Ericsson | Battery pack that communicates intrinsic information over battery voltage terminals |
US7065668B2 (en) * | 2000-03-31 | 2006-06-20 | Seiko Epson Corporation | Apparatus for selecting and outputting either a first clock signal or a second clock signal |
TW571546B (en) * | 2001-05-24 | 2004-01-11 | Activcard Ireland Ltd | Method and system for providing gated access for a third party to a secure entity or service |
WO2003017284A1 (en) * | 2001-08-13 | 2003-02-27 | Em Microelectronic-Marin Sa | Programming an electronic device including a non-volatile memory, in particular for adjusting the features of an oscillator |
TWI262365B (en) * | 2001-12-27 | 2006-09-21 | Asulab Sa | Electronic watch and manual control device for executing functions thereof |
US20060095784A1 (en) * | 2004-10-29 | 2006-05-04 | Nunnelley Lewis L | Apparatus and system for controlling access to a data storage device |
Also Published As
Publication number | Publication date |
---|---|
US20100070687A1 (en) | 2010-03-18 |
EP1962156A1 (fr) | 2008-08-27 |
JP2010530557A (ja) | 2010-09-09 |
JP5244131B2 (ja) | 2013-07-24 |
WO2008101890A1 (fr) | 2008-08-28 |
EP2130097B1 (fr) | 2018-08-01 |
EP2130097A1 (fr) | 2009-12-09 |
US8909847B2 (en) | 2014-12-09 |
TW200903200A (en) | 2009-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1941197B (zh) | 用于控制内部中断电阻的装置 | |
JP2506061B2 (ja) | マイクロプロセッサおよび少なくとも一つのプログラム可能な読み出し専用メモリを備えるデ―タ担体と外部との間でオペレ―ションを実行する方法 | |
TWI448846B (zh) | 用以存取非揮發性手錶記憶體之方法 | |
US7394324B2 (en) | Method and system to calibrate an oscillator within an RFID circuit utilizing a test signal supplied to the RFID circuit | |
US20060259711A1 (en) | Technique to read special mode register | |
JP2868710B2 (ja) | 集積回路装置及びその試験方法 | |
JP2002108714A (ja) | メモリ装置およびメモリアクセス制限方法 | |
JPH08221993A (ja) | 半導体集積回路装置、その製造方法及びその駆動方法 | |
CN115567050A (zh) | 一种熔丝修调电路 | |
JP2002108713A (ja) | メモリ装置およびメモリアクセス制限方法 | |
CN102110477A (zh) | 熔丝电路及其控制方法 | |
US20050225436A1 (en) | Method and system to calibrate an oscillator within an RFID circuit responsive to a received update value | |
US7363501B2 (en) | Semiconductor integrated circuit with function to manage license information | |
Placidi et al. | CMS tracker PLL reference manual | |
JP5278813B2 (ja) | リアルタイムクロックおよび電子機器のセキュリティ設定方法 | |
TW550807B (en) | Semiconductor memory device | |
TWI295471B (en) | Data pass control device for masking write ringing in ddr sdram and method thereof | |
WO2006077520A1 (en) | Tamper-resistant time reference and apparatus using same | |
JP3843777B2 (ja) | 半導体記憶装置 | |
KR100388219B1 (ko) | 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛 | |
JPH0773110A (ja) | データ記憶システム | |
JP3105872B2 (ja) | ベリファイ装置およびベリファイ方法 | |
JP2016082298A (ja) | 電子機器装置、及びシリアル通信速度調整方法 | |
JP2007515027A (ja) | メモリの状態情報を記憶および/または変更するための方法、集積回路およびデータ記憶媒体 | |
EP0782147A1 (en) | Method and programming device for detecting an error in a memory |