EP0253227A1

EP0253227A1 - Dispositif de programmation d'une mémoire non volatile pour pièce d'horlogerie

Info

Publication number: EP0253227A1
Application number: EP87109566A
Authority: EP
Inventors: Arthur Descombes
Original assignee: EM Microelectronic Marin SA
Current assignee: EM Microelectronic Marin SA
Priority date: 1986-07-10
Filing date: 1987-07-03
Publication date: 1988-01-20
Also published as: EP0253227B1; US4763309A; JPS6329291A; DE3761065D1; CH664868GA3; HK2295A; JP2519464B2

Abstract

Le dispositif de programmation d'une mémoire non volatile contenu dans le circuit intérieur (5) d'une pièce d'horlogerie pour l'ajustment de la fréquence de base de temps de la pièce comporte un posage (7) muni d'un connecteur (8) à enficher à la place de la pile d'alimentation. On ajuste le taux de division du diviseur de fréquence par l'introduction dans la mémoire d'un nombre k représentatif de la différence de fréquence entre la fréquence de la base de temps et une fréquence étalon. Pour cela le dispositif comprend un circuit électronique (14) extérieur à la montre et qui est relié par le connecteur 8. Le circuit électronique introduit le nombre k dans certains étages déterminés du diviseur. Quand ce nombre k est introduit, l'état desdits étages est bloqué par le circuit (5) contenu dans la pièce d'horlogerie puis est transféré dans la mémoire non volatile.

Description

La présente invention est relative à un dispositif de programmation d'une mémoire non volatile altérable électriquement pour pièces d'horlogerie, ladite pièce comportant un oscillateur, un diviseur de fréquence à plusieurs étages dont il s'agit d'adjuster le taux de division par altération d'un nombre k d'impulsions délivrées par un étage du diviseur, le nombre k étant représentatif de la différence de fréquence existant entre la fréquence de l'oscillateur et une fréquence étalon et se présentant sous une forme binaire inscrite dans la mémoire non volatile pour modifier, à intervalles réguliers, le contenu de certains étages déterminés du diviseur, un moteur pas à pas recevant des impulsions motrices issues du diviseur pour afficher le temps de manière analogique et un logement pour recevoir une pile d'alimentation.
Comme il a été dit, à propos de l'exposé d'invention CH 534 913 (US 3 895 486) l'ajustement de l'oscillateur à quartz d'un garde-temps est particulièrement compliqué. Si l'ajustement grossier se fait d'abord par usinage mécanique de précision puis par ajustement fin sur le quartz encapsulé, l'ajustement final se fait à l'aide d'un trimmer qui, d'une part, compense l'augmentation des capacités parasites et, d'autre part, permet de corriger une dérive de la base de temps lorsque le quartz a vieilli. Comme la consommation de l'oscillateur est proportionnée au carré de la valeur des capacités du circuit auquel il est rattaché, on comprend qu'il faut réduire ces capacités autant que possible, d'où l'intérêt de supprimer le trimmer. Cette suppression présente aussi l'avantage d'améliorer la stabilité de fréquence et de se passer d'une pièce coûteuse et délicate. Le brevet cité propose, d'une part, de supprimer certaines opérations d'ajustement de la fréquence du quartz et d'abaisser par conséquent son prix de revient tout en améliorant sa stabilité et, d'autre part, de supprimer tout système électronique de réglage (trimmer) au niveau de la base de temps. Ces buts sont atteints en ce que le diviseur présente des entrées électriques auxiliaires dont l'état logique détermine le rapport de division, et en ce que le garde-temps comporte une mémoire, reliée à ces entrées auxiliaires, pour retenir sous forme codée l'information déterminant le rapport de division en agissant sur ces entrées auxilaires.
Le système qui vient d'être évoqué nécessite l'emploi d'un certain nombre d'interrupteurs qui fournissent un certain nombre d'ordres d'inhibition par période de réglage. La difficulté de réaliser ces interrupteurs sous forme miniaturisée présente l'inconvénient d'en limiter le nombre, ce qui restreint la plage de réglage possible. De plus, les opérations de réglage de marche sont compliquées et nécessitent l'intervention d'un horloger rhabilleur. Pour remédier à ces inconvénients, l'exposé d'invention CH 570 651 (US 3 914 706) propose l'utilisation d'une mémoire électronique altérable (à la place des interrupteurs) qui offre les avantages d'être réalisée par la même technologie que le reste des circuits et intégrée sur la même puce, de ne plus limiter le nombre de bits (plage de réglage élargie) et de pouvoir modifier l'état de la mémoire par une action purement électronique. Pour parvenir à ce but, l'exposé dernièrement cité comprend un bloc d'apprentissage qui compare la période du signal fourni à l'affichage avec une référence extérieure, qui calcule ensuite la correction à effectuer et qui transfère enfin le résultat dans la mémoire altérable.
Pour comparer la fréquence du signal étalon avec la fréquence délivrée par l'oscillateur de la pièce d'horlogerie, le second document cité prévoit une borne d'entrée pour le signal étalon ce qui complique la réalisation pratique du garde-temps. Pour remédier à cet inconvénient, il a déjà été proposé des systèmes qui ne nécessitent aucune entrée auxiliaire et qui se suffisent des seules bornes de la pile d'alimentation, normalement accessibles dans ce genre de pièce d'horlogerie, pour mener à bien tout l'ajustement du diviseur de fréquence, ainsi que le contrôle de cet ajustement si nécessaire. On comprend l'avantage d'un tel système pour une montre-bracelet complètement scellée et non démontable où ne sont accessibles que les bornes de la pile. Un tel type de montre se trouve couramment sur le marché aujourd'hui et est réalisé généralement en matière plastique.
Les actes du 59ème congrès de la Société Suisse de Chronométrie tenu les 4 et 5 octobre 1985 comprennent une communication intitulée: "A watch circuit with EEPROM for digital frequency adjustment" et présentée par Ronald Geddes. Cette communication décrit déjà un système de programmation d'une mémoire non volatile pour une pièce d'horlogerie où toute la programmation et le contrôle ont lieu par les seules bornes de la pile d'alimentation. A cet effet, il est prévu un circuit de programmation extérieur à la montre et connecté aux bornes de la pile et dans lequel est emmagasiné tout d'abord un nombre k d'impulsions représentatif de la différence de fréquence existant entre la fréquence de l'oscillateur de la montre et une fréquence étalon. On élève ensuite la tension du circuit de programmation à 6,3 volts ce qui a pour effet de mettre à zéro la chaîne des diviseurs. Le nombre k d'impulsions est alors introduit dans cette chaîne en abaissant k fois la tension d'alimentation à 5 volts. Ceci fait, on écrit le contenu de la chaîne dans la mémoire non volatile en maintenant pendant environ 200 ms la tension d'alimentation à 5 volts.
Le système qui vient d'être décrit sommairement nécessite un arrangement relativement complexe du circuit intégré incorporé dans la montre. Il comprend notamment tout un circuit à séquence temporisée pour la commande de la programmation qui démarre quand l'alimentation est portée à 6,3 volts. Il nécessite aussi plusieurs détecteurs de niveaux de tension différents. Pour remédier à ces inconvénients la présente invention propose un circuit interne à la montre qui est plus simple, ce qui en abaisse le coût et augmente sa fiabilité. Dans le système selon l'invention, on reporte la complexité des circuits de programmation avant tout sur un accessoire externe à la montre ce qui ne pose pas de problème en soi et débarrasse la pièce d'horlogerie d'un grand nombre d'éléments ou de composants qui ne sont utilisés que lors de la programmation. Pour ce faire, on met en oeuvre les moyens qui apparaissent dans les revendications.
L'invention va être expliquée maintenant dans la description qui va suivre, donnée à titre d'exemple, en s'aidant des dessins qui s'y rapportent et dans lesquels:

La figure 1 est une représentation schématique du dispositif selon l'invention,
La figure 2 est un schéma détaillé du circuit électronique contenu dans la pièce d'horlogerie,
La figure 3 est un schéma détaillé du circuit extérieur à la pièce d'horlogerie et qui est utilisé notamment pour programmer la mémoire non volatile,
La figure 4 est un diagramme expliquant le fonctionnement de la phase de programmation de la mémoire,
La figure 5 est un diagramme montrant le fonctionnement normal de la pièce d'horlogerie après programmation,
La figure 6 est un diagramme expliquant plus en détail le fonctionnement de l'ajustement de fréquence sommairement montré en figure 5,
La figure 7 est un diagramme montrant le fonctionnement en phase rapide utilisée à des fins de contrôle après la phase de programmation et
La figure 8 est un diagramme montrant le fonctionnement en phase rapide opéré avant la phase de programmation.

La figure 1 est une représentation schématique du dispositif mis en oeuvre selon l'invention. La pièce d'horlogerie 1 est ici une montre-bracelet comportant un boîtier 2, des aiguilles 3 entraînées par un moteur pas à pas non représenté et un logement de pile 4 destiné normalement à recevoir une source d'alimentation. La montre comporte aussi un circuit électronique intégré 5 alimenté par des contacts 6 et 6ʹ aboutissant au logement de pile. Lorsqu'il s'agit d'ajuster le taux de division du diviseur de fréquence contenu dans le circuit 5, on place la montre sur un posage 7 pourvu lui-même d'un connecteur 8. Le connecteur est muni de bornes 9 et 9ʹ qui entrent en contact avec les contacts 6 et 6ʹ de la montre. Le connecteur est relié à un appareil de mesure et de réglage 10 par un câble 11. L'appareil 10 est branché au réseau industriel par le cordon 12.
Pour procéder au réglage du diviseur de fréquence, il s'agit de mesurer tout d'abord la différence de fréquence existant entre la fréquence de l'oscillateur monté dans la montre et la fréquence dispensée par un oscillateur étalon réputé exact et stable. La fréquence de l'oscillateur interne à la montre peut être mesurée au moyen de capteurs inductifs ou capacitifs qui captent les pas d'avance du moteur ou les vibrations émises par le quartz de la pièce d'horlogerie.
On taille généralement le quartz de façon à ce que sa fréquence soit plus élevée que la fréquence étalon, bien qu'il existe des systèmes où la fréquence du quartz est maintenue plus basse que la fréquence étalon. On ajuste alors le diviseur de fréquence par altération de son taux de division représenté par un nombre k d'impulsions délivré par un étage du diviseur. Dans le premier cas on supprimera des impulsions ce qui conduit aux systèmes bien connus dit d'inhibition. Dans le second cas, moins courant, on ajoutera des impulsions manquantes. Toute la description qui va suivre est basée sur le système d'inhibition, mais l'invention pourrait être étendue au système d'addition d'impulsions par analogie.
Des appareils en vente dans le commerce permettent la mesure de la différence de fréquence. On peut citer par exemple l'appareil commercialisé par la Société ETA SA à Granges (Suisse) et vendu sous le nom de QUIS. Ces appareils sont capables de mesurer l'écart de fréquence existant en ppm (parties par million = 10⁻⁶) entre la fréquence étalon et la fréquence réelle du quartz. Si cet écart de fréquence est de x ppm, on peut calculer le nombre k d'impulsions à supprimer par périodes de t secondes à une fréquence f délivrée par un étage du diviseur de fréquence. Ce nombre k vaut:
k (impulsions) = f (Hz) · t (s) · x · 10⁻⁶
Par exemple, si l'appareil de mesure indique un écart de 128 ppm et que l'inhibition est réalisée à la sortie d'un diviseur délivrant la fréquence de 8192 Hz et ceci toutes les 60 secondes, le nombre k vaudra: 8192 · 60 · 128 · 10⁻⁶ = 63. Comme ce nombre k se présente généralement sous forme binaire, on peut calculer le nombre de bits nécessaires, soit:
nombre de bits = log₂ k.
Pour un k valant 63, le nombre de bits est de 6 ce qui indique aussi le nombre de diviseurs par 2 qui seront touchés par la correction.
Il est intéressant aussi de calculer la résolution que peut atteindre le système, c'est-à-dire le plus petit écart de fréquence discernable en ppm, ce qui est réalisé quand k = 1. On a:
Si l'on reprend les valeurs citées ci-dessus en exemple on trouve
Avec une telle résolution et compte tenu du fait qu'il y a 86'400 secondes en un jour, on peut atteindre une précision de 86'400 . 2,03 · 10⁻⁶ = 0,17 secondes par jour ou d'environ 5 secondes par mois. Le tableau ci-dessous donne plusieurs combinaisons pratiques possibles:
Si l'on revient maintenant à la figure 1, on admet que l'appareil 10 est équipé pour mesurer l'écart de fréquence en ppm ou en k impulsions correspondantes et qu'il retient cette valeur (dans la figure et en exemple k = 21, référence 13). Il s'agit donc maintenant de programmer la mémoire non volatile de la montre, mémoire contenue dans le circuit 5, par la valeur retenue dans l'appareil 10. A cet effet et selon l'invention, le dispositif de programmation comporte des premiers moyens 14 commandés par la fin d'une impulsion motrice produite par le moteur de la montre pour introduire dans certains étages déterminés du diviseur de ladite montre un état binaire correspondant au nombre k d'impulsions mesuré par l'appareil 10, et des seconds moyens 5 pour bloquer le contenu desdits étages dès que l'état binaire en question est atteint, puis pour inscrire ledit contenu dans la mémoire non volatile. Cette phase de programmation peut être suivie par une phase de contrôle en mode rapide qui permet de contrôler que la mémoire a bien été programmée par la valeur binaire voulue. Enfin la pièce d'horlogerie est enlevée de son posage, puis équipée d'une pile. Dès cet instant la montre marche normalement et l'inhibition est exécutée avec la périodicité qui a été choisie.
Les trois phases qui viennent d'être mentionnées vont être expliquées maintenant dans le détail en s'aidant des figures qui accompagnent cette description.

1. Phase de programmation

La figure 2 est un schéma détaillé du circuit électronique contenu à l'intérieur de la montre, soit le circuit 5 schématisé en figure 1. On y trouve un quartz 20 pilotant un oscillateur 21 fournissant une fréquence à 32'768 Hz. Cette fréquence est divisée plusieurs fois. Une première fois par les deux étages 22 et 23 à la sortie desquels on trouve un signal à 8192 Hz et référencé 8kP, une deuxième fois par les six étages 24 à 29 qui délivrent un signal à 128 Hz et une troisième fois par un étage 30 comportant 7 diviseurs par 2 pour aboutir à une fréquence de 1 Hz. La fréquence à 1 Hz pilote un circuit driver 31 qui commande à son tour le moteur pas à pas M qui progresse ainsi d'un pas par seconde. Les sorties Q1 à Q6 de chacun des étages 24 à 29 sont connectées aux entrées d'inscription correspondantes d'une mémoire non volatile altérable électriquement à 6 bits 32. Tous les éléments du circuit 5 sont alimentés par la tension +V/-V en provenance du circuit extérieur 14 lié au connecteur 8.
La mémoire 32 est bien connue de l'état de la technique. On en trouvera une description détaillée par exemple dans l'ouvrage intitulé "Jahrbuch der deutschen Gesellschaft für Chronometrie" volume 33, 1982, pages 47 à 55 sous le titre: "Mémoires non volatiles EEPROM autonomes, application au réglage digital d'une montre à quartz". Qu'il suffise de rappeler ici que ce type de mémoire peut être programmée par les données présentes à ses entrées en élevant pendant un certain temps (environ 250 ms) sa tension d'alimentation en même temps que lui est fourni à son entrée PRGM un signal d'autorisation d'inscription. La tension d'alimentation nécessaire à l'inscription est ici de l'ordre de 6V. A noter que la mémoire est pourvue d'amplificateurs internes qui élèvent cette tension à une valeur supérieure à 25V.
Le signal d'autorisation est lui-même fourni par un détecteur de tension 33 dont la sortie vaut 0 si la tension appliquée est inférieure à un certain seuil et vaut 1 si cette tension est supérieure à ce seuil. Le détecteur 33 peut être un comparateur, par exemple un circuit opérationnel. Dans l'arrangement décrit ici le seuil est fixé à 3,5V, ce qui fait que le détecteur fournit un signal 0 quand la tension d'alimentation est à bas niveau (par exemple 1,5V) et un signal 1 quand cette tension est à haut niveau (par exemple 6V).
La figure 2 montre également que le signal de sortie PRGM du détecteur 33 est relié par l'intermédiaire d'un inverseur 34 à une première entrée d'une porte ET 35, la deuxième entrée de cette porte recevant des impulsions à 8 kHz en provenance du diviseur 23. La sortie de la porte ET 35 est reliée à l'entrée de la chaîne de diviseurs 24 à 29. Ainsi, dans cet arrangement, quand le signal PRGM est présent, la porte ET 35 est bloquée (signal 0 dû à l'inverseur 34) et les impulsions à 8 kHz ne parviennent plus à l'entrée de la chaîne 24 à 29 qui est ainsi bloquée à l'état binaire qu'elle avait au moment de l'arrivée du signal PRGM.
La figure 3 est un schéma détaillé du circuit électronique contenu dans l'appareil de mesure, à l'extérieur de la montre, soit le circuit 14 schématisé en figure 1. Ce circuit est équipé d'une base de temps à quartz 60 qui délivre une fréquence accordée grossièrement à la fréquence de l'oscillateur de la montre, ici 32 kHz. Le signal à 32 kHz est appliqué à un premier diviseur par 4 référencé 61 et qui fournit un signal à 8 kHz. Le signal à 8 kHz attaque à son tour un diviseur-décompteur ou mémoire à six étages 62 à 67 de même poids binaire que le diviseur à six étages 24 à 29 contenu dans le circuit de la montre. Chaque étage du diviseur-décompteur possède une entrée S (set) par laquelle peut être introduite une valeur binaire fournie par une porte ET correspondante 68 à 73. La première entrée de chacune des portes ET aboutit à un commutateur 74 à 79 dont les bornes de commutation sont reliées respectivement au + et au - d'une alimentation continue V. La position de chacun des commutateurs est représentative du nombre k représentatif lui-même de la différence de fréquence entre la fréquence de l'oscillateur de la montre et une fréquence étalon, cette différence étant mesurée par l'appareil 10 de la figure 1 comme cela a été expliqué plus haut. Les secondes entrées des portes ET 68 à 73 sont connectées ensemble et reçoivent un signal de sortie
d'un flip-flop D 80 dont l'entrée D est connectée à la valeur + V. L'entrée d'horloge Cl du flip-flop 80 reçoit le signal de sortie d'une porte OU 81 elle-même munie de trois entrées 82, 83 et 84. Le circuit interne 5 de la montre est alimenté par les bornes 9 et 9ʹ, soit par une première source d'alimentation à 1,5V à travers un interrupteur 86, soit par une seconde source d'alimentation à 6V à travers un interrupteur 87. En série dans cette alimentation on trouve une résistance Rm. Ainsi l'entrée 84 de la porte OU 81 reçoit-elle, à travers l'inverseurtrigger 85, un signal 92 représentatif du courant Imot dans la bobine du moteur quand celle-ci est alimentée.
La figure 3 montre encore que la sortie 90 du diviseur-décompteur 62 à 67 est reliée à la fois à l'entrée R du flip-flop 80, à l'entrée d'un flip-flop monostable 89 et à l'entrée S d'un flip-flop RS 88. La sortie du monostable 89 est reliée à l'entrée R du flip-flop RS 88 dont la sortie
commande l'interrupteur 86 et dont la sortie Q commande l'interrupteur 87. Le flip-flop 88 joue ainsi le rôle d'un commutateur permettant d'alimenter le circuit 5 de la montre soit par une tension à bas niveau (1,5V), soit par une tension à haut niveau (6V) par l'intermédiaire de l'interrupteur 87.
A l'aide des circuits des figures 2 et 3 qui viennent d'être décrits et du diagramme présenté en figure 4, on va expliquer maintenant comment est réalisée la phase de programmation de la mémoire non volatile.
Comme on l'a déjà dit, l'appareil 10 mesure l'écart de fréquence existant entre la fréquence de l'oscillateur de la montre et la fréquence étalon. Cet écart est exprimé par un nombre k qui se présente sous forme binaire. Soit 21 ce nombre qui s'écrit 101010 en notation binaire à 6 bits. Cette valeur binaire est présente dans le circuit 14 grâce aux d'interrupteurs 74 à 79 positionnés comme illustré en figure 3.
Lorsqu'on enfiche la montre 1 sur son posage 7 (figure 1) le circuit 5 de la montre est alimenté par une tension externe de 1,5V en supposant que l'interrupteur 86 du circuit 14 soit fermé. Dès cet instant l'oscillateur 21 démarre ainsi que la chaîne de diviseurs 22 à 30 qui lui est liée. Une impulsion motrice M1 apparaît à la sortie du driver 31 (figure 4). A cette impulsion motrice correspond naturellement un courant Imot circulant dans la bobine du moteur M. Ce courant présente une fin abrupte qui correspond à la fin de l'impulsion M1. Par définition la fin de l'impulsion motrice correspond à la remise à zéro de tous les diviseurs 24 à 29 ce qui est illustré en figure 4 au temps t = 0 pour tous les diviseurs dont les états sont présentés de Q1 à Q6. Parallèlement à cela l'impulsion motrice 92, déjà inversée et remise en forme par le trigger 85 de la figure 3, passe la porte OU 81. Son flanc d'entrée fait passer à 1 la sortie
du flip-flop 80. De cette façon le nombre binaire 21 = 101010 présent aux entrées des portes ET 68 à 73 passe lesdites portes et est inscrit dans les décompteurs 62 à 67 par leurs entrées S respectives. Puis le flanc de sortie 93 de l'impulsion 92 fait passer à zéro la sortie
du flip-flop 80. Dès cet instant, qui correspond au début d'une période TD, les impulsions à 8 kHz issues du diviseur 61 modifient le contenu des décompteurs jusqu'à ce que ceux-ci atteignent la valeur binaire présente à leurs entrées S. Quand cette valeur est atteinte, le dernier décompteur 67 émet une impulsion de report 91 à sa sortie 90, impulsion qui apparaît à la fin de la période TD.
Si l'on revient maintenant aux figures 2 et 4, on comprend que les diviseurs 24 à 29, à partir du temps t = 0 qui correspond au début de la période TD définie ci-dessus, sont alimentés avec des impulsions à 8 kHz en provenance du diviseur 23, car la porte ET 35 est passante, le signal PRGM étant à zéro. L'état des diviseurs 24 à 29 va donc se modifier jusqu'à ce que leurs sorties Q1 à Q6 portent la valeur binaire 101010 introduite dans le décompteur à 6 bits du circuit 14 de la figure 3. Ainsi on constate que les deux circuits 5 et 14 fonctionnent indépendamment l'un de l'autre, mais parallèlement et en synchronisme puisque les fréquences propres de leurs oscillateurs respectifs 21 et 60 ont à peu près la même fréquence, le début du processus ayant lieu pour les deux circuits au même temps t = 0 qui est celui de la fin de l'impulsion motrice.
Ainsi à la fin de la période TD, l'état binaire introduit dans les diviseurs 24 à 29 (Q1 à Q6) du circuit 5 correspond à l'émission de l'impulsion 91 issue du dernier décompteur 67 du circuit 14. Il s'agit donc maintenant de bloquer le contenu des diviseurs 24 à 29 qui correspond au nombre binaire à introduire dans la mémoire non volatile 32. Pour ce faire, l'impulsion 91 est introduite à l'entrée S du flip-flop RS 88. A ce moment sa sortie
passe à zéro et sa sortie Q passe à 1 ce qui a pour effet d'alimenter le circuit 5 de la montre par une tension à haut niveau (6V) par l'interrupteur 87 qui est activé. Cette tension à haut niveau a pour effet de fournir un signal 1 à la sortie du détecteur de tension 33 (PRGM) ce qui bloque la porte ET 35 par l'inverseur 34. Les impulsions à 8kHz ne parviennent plus aux diviseurs 24 à 29 dont l'état est maintenue à la valeur binaire à introduire dans la mémoire.
La mémoire non volatile 32 est alors alimentée par une tension à haut niveau et est ainsi prédisposée à accepter l'inscription de la valeur binaire présente aux sorties Q1 à Q6 des diviseurs 24 à 29. On a dit plus haut que cette inscription demande un certain temps qui peut être estimé à environ 250 ms. La durée de cette période d'inscription Ti est déterminée par le flip-flop monostable 89 contenu dans le circuit extérieur 14 et qui est commandé par le flanc montant 94 de l'impulsion 91. Le flip-flop 89 démarre donc son temps de comptage Ti en même temps que la tension à haut niveau est appliquée à la mémoire 32. La fin de la période Ti remet à zéro le flip-flop 88 qui bascule ce qui a pour effet d'ouvrir l'interrupteur 87 et de fermer l'interrupteur 86. Dès cet instant le circuit 5 de la montre est à nouveau alimenté par la tension à bas niveau de 1,5V et la phase de programmation est terminée (signal PRGM à zéro).
La phase de programmation qui a été décrite ci-dessus prend pour référence le courant provoqué par l'impulsion motrice faisant progresser le moteur d'un pas. Pour cela seules les bornes de la pile sont nécessaires. Si l'on avait accès aux bornes M1 et M2 du moteur, on pourrait mettre en oeuvre le même dispositif comme le montre la figure 3. Dans ce cas les bornes du moteur seraient connectées à des entrées supplémentaires 97 et 98 du circuit 14, ces bornes étant reliées respectivement aux entrées 82 et 83 du circuit OU 81, le fonctionnement de tout le dispositif restant exactement le même.
Le dispositif de programmation de la mémoire non volatile qui vient d'être décrit en détail constitue l'objet principal de la présente invention. On a vu que le circuit interne de la montre permettant cette programmation se suffit d'un seul élément supplémentaire en plus des éléments classiques présents losqu'il s'agit de faire de l'inhibition: le détecteur de niveau de tension 33. Ici l'accès aux seules bornes de la pile suffisent pour programmer la mémoire et cela au prix d'un circuit interne dont la complexité est réduite à sa plus simple expression.

2. Phase d'exécution de l'inhibition

Quand on réinstalle la pile d'alimentation de la montre dans son logement, la montre marche normalement avec l'inhibition qui lui est imposée par le nombre binaire inscrit dans la mémoire et ceci avec une périodicité qui a été discutée plus haut. La manière dont l'inhibition est exécutée est connue de l'état de la technique et ne fait donc pas partie de la présente invention. On pense cependant qu'il y a lieu de la décrire ici par souci de présenter une description qui soit entière et complète.
Si l'on se reporte à nouveau à la figure 2, on peut énumérer les éléments contenus dans le circuit de la montre qui sont nécessaires à l'exécution périodique de l'inhibition. Ce sont: les portes ET à deux entrées 40 à 45, la porte ET 47 à huit entrées, la porte ET à quatre entrées 48, l'inverseur 49, le circuit OU 50, le flip-flop RS 51 et le diviseur par 60 référencé 52. Tous ces éléments sont combinés entre eux et aux éléments déjà décrits comme l'indique le schéma de la figure 2.
Pour fixer les idées on prendra ici une périodicité de 60 secondes, un nombre de bits égal à 6 et une correction réalisée à partir de 8192 Hz, ce qui correspond à la combinaison donnée à la première ligne du tableau présenté plus haut. On supposera également que le nombre binaire inscrit dans la mémoire est de 101010 (k = 21).
Le diagramme de la figure 5 présente sur la première ligne les impulsions motrices alternées M1 et M2 et émises toutes les secondes. La ligne 2 montre un signal d'autorisation de l'inhibition (ENINH) déclenché toutes les 60 secondes par une impulsion motrice M1. La ligne 3 est le signal d'inhibition proprement dit qui est créé pendant que dure le signal ENINH. On se reportera maintenant au schéma de la figure 2 et au diagramme de la figure 6, diagramme qui est un agrandissement dans le temps de ce qui se passe pendant et après l'application du signal ENINH de la figure 5.
Les diviseurs 24 à 29 sont alimentés à travers la porte ET 35 qui est passante pour les impulsions à 8 kHz désignées par 8kP et délivrées par le diviseur 23. Pour les besoins qui apparaîtront plus loin, le diviseur 23 fournit également des impulsions à 8 kHz désignées par 8kPI qui sont toujours intercalées entre les impulsions 8kP. Le signal de 1 s qui apparaît à la sortie du diviseur 30 est appliqué à l'entrée du diviseur par 60 référencé 52. La sortie de ce diviseur produit toutes les 60 secondes une impulsion désignée par 60sP qui est appliquée à l'entrée de la porte ET 48. Si la sortie de l'inverseur 49 est à 1 de même que les lignes A et B, la porte 48 laisse passer l'impulsion 60sP et, à travers le circuit OU 50, fait basculer le flip-flop RS 51 dont la sortie Q passe à 1. Les signaux des lignes A et B sont produits par le diviseur 30 et sont des signaux de décodage permettant de fixer l'instant où le signal ENINH doit être activé par rapport à l'impulsion motrice.
Ou a vu plus haut qu'à la fin d'une impulsion motrice M1 (t = 0) et qui correspond à une impulsion 8kP, tous les diviseurs 24 à 29 passent à zéro. A ce moment apparaît en même temps que le signal à 128 Hz désigné par 128HP, mais seulement une fois toutes les 60 secondes, le signal ENINH. Ce signal est appliqué à une entrée de la porte ET 47 et prédispose ladite porte à être passante quand toutes ses autres entrées seront à 1. Les entrées supérieures de la porte ET 47 sont connectées aux sorties Q1 à Q6 des diviseurs 24 à 29 et passent toutes à 1 juste avant que n'apparaisse la prochaine impulsion 128HP marquée en pointillés sur la figure 6. Au même instant est émise une impulsion intercalaire 8kPI et la porte ET 47 est passante et produit l'impulsion d'inhibition INH.
La mémoire non volatile présente à ses sorties Q1M à Q6M la valeur binaire qui y a été programmée selon le processus indiqué plus haut. Cette valeur est reportée aux premières entrées des circuits ET 40 à 45. Au moment où apparaît l'impulsion INH sur les secondes entrées des mêmes portes réunies ensemble, la valeur binaire, choisie à 101010, est reportée aux entrées R1 à R6 des diviseurs 24 à 29 et modifie le contenu desdits diviseurs comme indiqué sur le diagramme de la figure 6. On remarque en particulier que la présence d'une valeur 1 sur les entrées R1, R3 et R5 fait basculer les sorties des diviseurs correspondants Q1, Q3 et Q5, tandis que la présence d'une valeur 0 sur les entrées R2, R4 et R6 retient les sorties des diviseurs correspondants Q2, Q4 et Q6 à leurs valeurs hautes. Ainsi l'impulsion 128HP, marquée en pointillés et qui serait apparue si l'inhibition n'avait pas eu lieu, n'apparaît pas et est retardée dans le sens de la flèche f. Comme le montre le diagramme de la figure 6, il faudra 21 impulsions 8kP pour que toutes les sorties Q1 à Q6 des diviseurs 24 à 29 se retrouvent à zéro et qu'apparaisse l'impulsion à 128HP. Ce nombre k = 21 est représentatif de la différence de fréquence existant entre la fréquence de l'oscillateur de la montre et la fréquence étalon et s'écrit 101010 en valeur binaire.
On notera enfin que l'impulsion d'inhibition INH est utilisée pour remettre à zéro le flip-flop RS 51 ce qui met fin au signal ENINH.

3. Phase de contrôle en mode rapide

Comme on l'a déjà mentionné, la phase de programmation peut être suivie par une phase de contrôle en mode rapide pour contrôler si la mémoire a bien été programmée à la valeur binaire voulue. Ceci constitue une caractéristique dépendante de l'invention.
Le mode rapide utilisé pour ce contrôle est avantageux par le gain de temps qu'il apporte. En effet si ce contrôle devait se faire en march normale de la montre, il faudrait attendre 60 secondes (dans l'exemple choisi) pour obtenir un résultat et encore ne serait-on pas sûr de son exactitude puisque chaque période d'inhibition serait espacée par 59 périodes sans inhibition.
Aussi, d'après un mode d'exécution de l'invention, le dispositif comprend-il des troisièmes moyens, mis en oeuvre après l'application des premier et second moyens précédemment discutés, pour contrôler que le taux de division correspond au nombre k introduit dans la mémoire. Dans une version préférée de l'invention ces troisièmes moyens comportent un détecteur sensible au retour de la tension à son niveau bas dès la fin de la période Ti pour accélérer, pendant une période prédéterminée Tf, le moteur à une vitesse v plus rapide que celle utilisée pour afficher le temps, et l'ajustement du taux de division à une vitesse v/2, ce qui permet ainsi l'alternance d'intervalles entre impulsions motrices avec et sans ajustement pour mesurer la différence de fréquence existant entre la fréquence de l'oscillateur de la montre et la fréquence étalon.
Le diagramme de la figure 7 explique schématiquement la phase de fonctionnement en mode rapide. Dès qu'un signal dit de mode rapide (FAST) est émis, le moteur reçoit des impulsions (MOT) à 32 Hz et le signal autorisant l'inhibition (ENINH), de même que le signal d'inhibition qui lui est lié (INH), sont émis à une vitesse deux fois plus lente, soit 16 Hz. Il y a ainsi alternance entre périodes avec et sans inhibition ce qui permet de contrôler en un temps très court (par exemple en 4 périodes de 1/32 s) le rapport existant entre fréquence ajustée et fréquence non ajustée. La mesure proprement dite peut être réalisée au moyen de l'appareil QUIS dont on a parlé plus haut.
Pour mettre en oeuvre ce mode particulier de l'invention le circuit intérieur à la montre 5 comporte un flip-flop D 55 de même qu'une porte ET 56 arrangés comme le montre la figure 2. Dans ce schéma les signaux à 32 et à 16 Hz sont tirés du diviseur par 128 référencé 30. Le signal à 32 Hz est envoyé au circuit driver 31 et excite le moteur à cette vitesse quand le signal FAST est présent. Le signal à 16 Hz est envoyé à une entrée de la porte ET 56, porte qui joue exactement le même rôle que la porte ET 48 pour le signal à 60 secondes 60sP. Quand le signal FAST est présent à l'entrée de la porte ET 56, la porte ET 48 est bloquée par l'inverseur 49. Ainsi les signaux ENINH et INH sont créés à la vitesse de 16 Hz et à un moment fixé par les signaux A et B comme c'était le cas pour la phase d'exécution normale de l'inhibition.
Le signal FAST débute quand la tension d'alimentation est retournée à son niveau bas, à la fin de la période de programmation Ti. On se reportera aux figures 2 et 4 pour comprendre ce fonctionnement. A la fin de la période Ti, le détecteur 33 émet un signal reçu par l'entrée Cl du flip-flop 55 dont la sortie Q passe au potentiel haut de son entrée D. Le signal FAST est ainsi présent à la sortie Q du flip-flop 55 et permet la phase de contrôle en mode rapide exposée ci-dessus. Cette phase de contrôle va durer une période Tf, par exemple 4 fois 1/32e de seconde. On met fin à la période Tf par un signal de remise à zéro RAZ de l'entrée R du flip-flop 55. Ce signal peut être tiré de la combinaison de signaux présents dans le diviseur à 128 référencé 30. Dès que le signal FAST est annulé, le circuit de la montre fonctionne en mode normal.
La figure 8 montre qu'on peut mettre à profit le circuit autorisant la phase de contrôle au mode rapide pour des besoins de contrôle uniquement lors d'une révision de la montre par exemple. Pour cela on raccourcit considérablement la constante de temps du monostable 89 du circuit extérieur 14, de telle sorte que la période Ti ait une durée insuffisante à démarrer la phase de programmation. Le flanc descendant de l'impulsion Ti, qui a été préalablement porté à une tension supérieure à celle du déclenchement du détecteur de tension 33 du circuit intérieur 5, démarre immédiatement la phase de contrôle en mode rapide (FAST). L'écart de fréquence est alors mesuré par l'appareil QUIS dont on a déjà parlé. Si cet écart est correct on en reste là. Si tel n'est pas le cas, on fait démarrer une nouvelle phase de programmation. Ici on a trouvé qu'une période Ti composée d'un temps de montée de 300µs atteignant 4V, suivi immédiatement d'un temps de descente de 300µs également, convient parfaitement au seul processus de contrôle rapide.

Claims

1. Dispositif de programmation d'une mémoire non volatile (32) altérable électriquement pour pièce d'horlogerie (1), ladite pièce comportant un oscillateur (21), un diviseur de fréquence (22 à 30) à plusieurs étages dont il s'agit d'ajuster le taux de division par altération d'un nombre k d'impulsions délivrés par un étage (23) du diviseur, le nombre k étant représentatif de la différence de fréquence existant entre la fréquence de l'oscillateur et une fréquence étalon et se présentant sous une forme binaire inscrite dans la mémoire non volatile pour modifier à intervalles réguliers le contenu de certains étages déterminés (24 à 29) du diviseur, un moteur pas à pas (M) recevant des impulsions motrices issues du diviseur pour afficher le temps de manière analogique et un logement (4) pour recevoir une pile d'alimentation, caractérisé par le fait qu'il comporte des premiers moyens commandés par la fin d'une impulsion motrice pour introduire dans lesdits étages déterminés du diviseur un état binaire correspondant audit nombre k et des seconds moyens pour bloquer le contenu desdits étages dès que ledit état binaire a été atteint, puis pour inscrire ledit contenu dans ladite mémoire non volatile.

2. Dispositif de programmation selon la revendication 1, caractérisé par le fait que les premiers moyens sont disposés à l'extérieur de la pièce d'horlogerie et y sont reliés électriquement par l'intermédiaire d'un connecteur (8) enfiché dans le logement de la pile par ses deux bornes, lesdits premiers moyens comprenant une source d'alimentation pour alimenter la pièce d'horlogerie par une tension à bas niveau (1,5V) ou une tension à haut niveau (6V), une mémoire-décompteur (62 à 67) dans laquelle peut être introduit le nombre k, une base de temps (60) dont la fréquence est accordée grossièrement à la fréquence de l'oscillateur (21) de la pièce d'horlogerie, un détecteur (80) d'impulsions motrices (Imot, M1, M2) dont les flancs de sortie (93) coïncident avec la remise à zéro desdits étages déterminés du diviseur, le flanc de sortie de l'une desdites impulsions motrices définissant le début d'une période TD dont la durée est définie par le temps nécessaire à introduire dans lesdits étages prédéterminés l'état binaire correspondant au nombre k contenu dans la mémoire-décompteur (62 à 67), un commutateur (88) pour commuter la source d'alimentation sur la tension à haut niveau (6V) dès la fin de ladite période TD et un circuit à retard (89) pour maintenir ladite tension à haut niveau pendant une période prédéterminée Ti, et que les seconds moyens sont incorporés à la pièce d'horlogerie et comportent un détecteur de niveau de tension (33) qui, lorsque ladite tension a atteint une valeur prédéterminée située entre lesdites tensions à bas et à haut niveau, bloque le contenu desdits étages déterminés du diviseur à la valeur binaire qu'ils ont atteint à la fin de ladite période TD et inscrit, pendant ladite période prédéterminée Ti, ledit contenu dans ladite mémoire non volatile (32).

3. Dispositif de programmation selon la revendication 1, carctérisé par le fait qu'il comprend en outre des troisièmes moyens, mis en oeuvre après l'application des premier et second moyens, pour contrôler que le taux de division correspond au nombre k représentatif de la différence de fréquence existant entre la fréquence de l'oscillateur et la fréquence étalon.

4. Dispositif de programmation selon la revendication 3, caractérisé par le fait que les premiers moyens sont disposés à l'extérieur de la pièce d'horlogerie et y sont reliés électriquement par l'intermédiaire d'un connecteur (8) enfiché dans le logement de la pile par ses deux bornes, lesdits premiers moyens comprenant une source d'alimentation pour alimenter la pièce d'horlogerie par une tension à bas niveau (1,5V) ou une tension à haut niveau (6V), une mémoire-décompteur (62 à 67) dans laquelle peut être introduit le nombre k, une base de temps (60) dont la fréquence est accordée grossièrement à la fréquence de l'oscillateur (21) de la pièce d'horlogerie, un détecteur (80) d'impulsions motrices (Imot, M1, M2) dont les flancs de sortie (93) coïncident avec la remise à zéro desdits étages déterminés du diviseur, le flanc de sortie de l'une desdites impulsions motrices définissant le début d'une période TD dont la durée est définie par le temps nécessaire à introduire dans lesdits étages prédéterminés, l'état binaire correspondant au nombre k contenu dans la mémoire-décompteur (62 à 67), un commutateur (88) pour commuter la source d'alimentation sur la tension à haut niveau (6V) dès la fin de ladite période TD et un circuit à retard (89) pour maintenir ladite tension à haut niveau pendant une période prédéterminée Ti, que les seconds moyens sont incorporés à la pièce d'horlogerie et comportent un détecteur de niveau de tension (33) qui, lorsque ladite tension a atteint une valeur prédéterminée située entre lesdites tensions à bas et à haut niveau, bloque le contenu desdits étages déterminés du diviseur à la valeur binaire qu'ils ont atteint à la fin de ladite période TD et inscrit, pendant ladite période prédéterminée Ti, ledit contenu dans ladite mémoire non volatile (32) et que les troisièmes moyens comportent un détecteur (55) sensible au retour de la tension à son niveau bas dès la fin de la période Ti pour accélérer, pendant une période prédéterminée Tf, le moteur à une vitesse v plus rapide que celle utilisée normalement pour afficher le temps, et l'ajustement du taux de division à une vitesse v/2, autorisant ainsi l'alternance d'intervalles entre impulsions motrices avec et sans ajustement, pour mesurer la différence de fréquence existant entre la fréquence de l'oscillateur (21) et la fréquence étalon.