JP2519464B2 - 時計用電気式書換え可能不揮発性メモリのプログラミング装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発振器と、１つの分周段により供給される
パルスの数ｋを変更することにより分周割合を調整可能
であり、数ｋが発振器の周波数と標準周波数との周波数
差を表わし且つ分周器の所定のいくつかの分周段の内容
を規則正しい間隔で変更するために不揮発性メモリに記
録される２進状態で現れるように構成される多段分周器
と、アナログ方式で時間を表示するために分周器から駆
動パルスを受信するステツピングモータと、電池を収容
する容器とを含む時計に使用される電気式書換え可能不
揮発性メモリのプログラミング装置に関する。

〔従来の技術〕

スイス特許第534,913号（米国特許第3,895,486号に対
応）に記載されるように、時計の水晶制御発振器の調整
は非常に複雑である。最初に機械的な精密工作により粗
調整を行ない、その後、内蔵水晶の微調整を行なう場
合、微調整は、スプリアス容量の増加を補償すると共
に、水晶が老化したときにタイムベースのドリフトを修
正することができるトリマを利用して実施される。発振
器の電力消費は発振器が接続される回路の容量の値の二
乗に比例するので、トリマを排除することが重要である
という観点から、回路の容量をできる限り小さくする必
要があることがわかるであろう。そのような抑制によ
り、さらに、周波数の安定性が向上し且つ高価で精巧な
装置を使用する必要がなくなるという利点も得られる。
上記特許は水晶に関するいくつかの周波数調整動作を回
避することにより、その製造コストを低減し、しかも安
定性を向上させると共に、タイムベースの段階で全ての
電子調整装置（トリマ）を除去することを提案する。こ
れらの目的は、分周関係を決定する論理状態を示す補助
電気入力端子を分周器に設けることと、それらの補助入
力端子に作用することにより分周比を決定する情報をコ
ード化形態で保持するために、時計がそれらの補助入力
端子に結合されるメモリを含むことにより達成される。

上述のシステムでは、調整周期ごとにあるいくつかの
抑止命令を提供するいくつかのスイツチを使用しなけれ
ばならない。そのようなスイツチを小型に構成するのは
困難であるので、その個数は制限されがちであり、従つ
て、調整可能範囲も制限される。さらに、動作を調整す
る作業は複雑であり、熟練した時計修理技術を必要とす
る。この問題を解決するために、スイス特許第570,651
号（米国特許第3,914,796号に対応）は、電子可変メモ
リを（スイツチの代わりに）採用することを示唆し、こ
のメモリは回路のその他の構成要素と同じ技術によつて
得られ且つ同じチツプに集積されるために、ビツト数を
制限することがなくなる（調整範囲の拡大）と共に、純
粋に電子的な操作によりメモリの状態を変更することが
できるという利点を有する。この目的を達成するため
に、上記スイス特許は、表示装置に供給される信号の周
期を外部基準と比較し、次に実行すべき修正の値を計算
し、最後にその結果を可変メモリへ転送する学習ブロツ
クを含む。

標準信号の周波数を時計の発振器により供給される周
波数と比較するために、第２に挙げたスイス特許は標準
信号の入力端子を含むが、これにより、時計の実際の製
造が複雑になつてしまう。この問題を解決するために、
補助入力端子を必要とせず、電池の端子のみで十分であ
るような装置が既に提案されている。この種の時計で
は、分周器の完全な調整並びに必要が生じた場合のその
調整の検査を実行するために、通常は電池の端子を操作
することがわかる。容易に分解できず、電池の端子のみ
が操作可能である完全密閉形腕時計に関して、そのよう
な装置が示す利点は容易に理解されるであろう。この種
の時計は現在も市販されており、一般にプラスチツク材
料から形成される。

1985年10月４日,5日に開催されたソシエテ・スイセ・
デ・クロノメトリー（Soaiｔ Suisse de Chronom
trie）の第59回会議の会報には、ロナルド・ゲツデ（Ro
nald Geddes）による「ア・ウオツチ・サーキツト・ウ
イズEEPROMフオー・デジタル・フリークエンシー・アジ
ヤストメント（A watch circuit witt EEPROM for digi
tal frequency adjustment）」という論文が掲載されて
いる。この論文は、既に、プログラミング及び検査の全
てが電池の端子のみを介して実行されるような時計用不
揮発性メモリのプログラミング装置に関する記載を含
む。この目的のために、時計の外部に配置され且つ電池
の端子に接続されるプログラミング回路が設けられ、こ
の回路には、まず、時計の発振器の周波数と標準周波数
との周波数差を表わすパルスの数Ｋが記憶される。その
後、プログラミング回路の電圧は、分周器チエーンをゼ
ロにリセツトする作用を有する6.3ボルトまで上昇され
る。

次に、パルスの数Ｋはこのチエーンに導入されて、動
作電圧をＫ回、５ボルトに低下させる。これが実行され
た後、チエーンの内容は、約200msだけ動作電圧を５ボ
ルトに維持することにより、不揮発性メモリに記録され
る。

〔問題点〕

上述の装置では総じて、時計に内蔵される集積回路の
構成が比較的複雑にならざるをえない。詳細にいえば、
集積回路は、電圧が6.3ボルトとされたときに始まるプ
ログラミング動作の制御のために、完全タイミングシー
ケンス回路を具備し、さらに、いくつかの異なる電圧レ
ベル検出器を必要とする。

〔発明の概要〕

この問題を解決するためには、本発明は、単純化され
且つコストを低減すると共に、信頼性を向上させる時計
の内部回路を提案する。本発明による装置においては、
特にプログラミング回路の複雑な要素を外部付属品に移
行しており、外部付属品はそれ自体何の問題もなく、プ
ログラミング動作中のみ使用される多数の素子又は構成
要素を時計から取除いている。

この目的を達成するために、本発明は、発振器と、そ
の発振器の周波数と標準周波数との周波数差を表わし且
つ分周器の所定のいくつかの分周段の内容を規則正しい
間隔で変更するために不揮発性メモリに記録される２進
数形態で現われるパルスの数ｋを変更することにより分
周割合を調整可能な多段分周器と、アナログ方式で時間
を表示するために前記多段分周器から駆動パルスを受信
するステッピングモータと、電池を収納する容器とを含
む時計に使用される電気式書換え可能不揮発性メモリの
プログラミング装置であって、以下の第１の手段と第２
の手段とを有することを特徴とするものである。

第１手段は、時計の外側に配置され、且つ電池容器に
２つの端子により差込み接続されるコネクタにより時計
に電気的に結合され、前記パルスの数ｋを設定するスイ
ッチ手段と、１つの駆動パルスの終端により動作開始
し、前記数ｋに対応する２進状態まで計数して出力パル
スを出すメモリ・カウンタと、そのメモリ・カウンタの
出力で時計の駆動電圧を高電圧に切り換える電圧切換手
段とを有する。

第２手段は、時計に内蔵され、前記電圧切換手段によ
って切り換えられる電圧を検出し、その高低に応じて出
力状態を変える電圧検出回路を備え、駆動電圧が前記電
圧切換手段によって高電圧への切換を検出して前記多段
分周器の内容をブロックさせ、その多段分周器の内容を
前記書換え可能不揮発性メモリへ記憶させてプログラミ
ングするようになっている。

〔実施例〕

以下、添付の図面を参照して本発明を詳細に説明す
る。

第１図は、本発明に従つて使用される構成を示す略図
である。この場合、時計１は、ケース２と、ステツピン
グモータ（図示せず）により駆動される針３と、通常は
エネルギー源を受入れることを目的とする電池容器４と
を含む腕時計である。時計は、電池容器で終端する接点
６及び６′により通電される電子集積回路５をさらに含
む。電子集積回路５に含まれる分周器の分周割合（レー
ト）とを調整すべき場合は、コネクタ８を具備するスタ
ンド７の上に時計を載置する。コネクタは、時計の接点
６及び６′と接触する端子９及び９′を具備する。コネ
クタは測定調整装置10にケーブル11により結合される。
この測定調整装置10はコード12により電源に接続され
る。

分周器の調整を実行するために、まず、時計に取付け
られている発振器の周波数と、正確な安全標準発振器の
周波数との差が測定される。時計の内部発振器の周波数
は、モータの前進ステツプ又は時計の水晶により発生さ
れる振動を検出する誘導センサ又は容量性センサにより
測定されても良い。

一般に、水晶は、その周波数が標準周波数より高くな
るようにカツトされている。（水晶周波数が標準周波数
より低く維持されるシステムもある。）その後、分周器
の１つの分周器段により供給されるパルスの数ｋにより
分周割合を変更することによつて、分周器を調整する。
第１の場合は、パルスは抑制されるので、これは抑止シ
ステムと呼ばれる周知のシステムである。これほど一般
的でない別の場合には、欠落パルスが追加される。以下
の説明は全て抑止システムに基づくものであるが、パル
ス追加システムにまで本発明を拡張することも可能であ
ろう。

市販の計器で周波数差を測定することができる。たと
えば、スイス・グランジエ（Granges）所在のソシエテ
・ウーテーアー・エスアー（Societ ETA SA）よりQUI
Sの商品名で市販されている装置を使用しても良い。こ
のような装置は標準周波数と、水晶の実際の周波数との
間に存在する周波数ずれ（spread.）をppm（百万分の１
＝10^-6）単位で測定することができる。この周波数ずれ
がxppmである場合、分周器の１段により供給される周波
数ｆにｔ秒の周期をもつて抑制されるべきパルスの数ｋ
を計算すれば良い。この数ｋは： ｋ（パルス）＝ｆ（Hz）・ｔ（ｓ）・ｘ・10^-6 たとえば、測定調整装置が128ppmのずれを指示し且つ
8192Hzの周波数を供給する分周器の出力端子において60
秒ごとに抑止が実行される場合は、数ｋは8192・60・12
8・10^-6＝63となる。この数ｋは一般に２進数の形態で
現われるので、必要なビツトの数を計算すれば良い。す
なわち： ビツト数＝log₂ｋ ｋが63であるとき、ビツト数は６であり、これは、修
正により影響を受けるであろう２段による分周の回数を
も指示する。

また、システムにより達成しうる分解能，すなわち、
ｋ＝１であるときに得られるppm単位の最小識別可能周
波数ずれを計算することも重要である。従つて： 先に挙げた数値を例にとると、次のようになる。

分解能がこのような値であるとき、１日が86,400秒で
あることを考慮すると、１日当たり86,400・2.03・10^-6
＝0.17秒、従つて１月に約５秒の精度が得られる。次の
表は、実際に考えられる数値の組合せをいくつか挙げた
ものである。

第１図に戻ると、測定調整装置10は周波数ずれをppm
単位で又はｋ個の対応するパルスとして測定するように
構成され、その値を保持する（第１図の例ではｋ＝21,
図中符号13）ことがわかるであろう。すなわち、電子集
積回路５に含まれている時計の不揮発性メモリに測定調
整装置10に保持された値をプログラムするという問題が
生じる。このために、本発明によれば、プログラミング
構成は、時計の分周器の所定のいくつかの段に、測定調
整装置10により測定されたパルスの数ｋに対応する２進
状態を導入するように、時計のモータにより発生される
１つの駆動パルスの終端により制御される第１の手段14
と、該当する２進状態が得られると直ちに上記段の内容
をブロツクし、次いでそれらの内容を不揮発性メモリに
記録する第２の手段（電子集積回路）５とを含む。この
プログラミング段階に続く高速モードの検査段階におい
ては、メモリが所望の２進値により適正にプログラムさ
れたことを判定することができる。最後に、時計をスタ
ンドから取外し、電池を取付ける。この時点から時計は
通常通りに動作し、抑止は先に設定された周期で実行さ
れる。

上述の３つの段階を以下に添付の図面を参照して詳細
に説明する。

1. プログラミング段階 第２図は、時計に内蔵される電子回路、すなわち、第
１図に輪郭のみ示される電子集積回路５の詳細な図であ
る。水晶20は、32,768Hzの周波数を供給する発振器（OS
C）21を制御する。この周波数は数回にわたり２分割さ
れる。第１回目の分周は２つの分周段22及び23で実行さ
れ、それらの分周段の出力端子には8kPとして表わされ
る8192Hzの信号が発生する。第２回目の分周は、128Hz
の信号を供給する６つの分周段24〜29により実行され、
第３回目の分周は７つの２分割分周段を含む分周段30に
より実行されるので、最終的に得られる周波数は1Hzと
なる。1Hzの周波数はドライバ回路31にステツピングモ
ータＭを駆動され、従つて、ステツピングモータは１秒
間に１ステツプずつ進む。それぞれの分周段24〜29の出
力端子Q1〜Q6は、６ビツトの不揮発性電気式書換え可能
メモリ（EEPROM）32の対応する記録入力端子に接続され
る。電子集積回路５の全ての素子は、コネクタ８に結合
される外部回路14から得られる電圧＋Ｖと−Ｖにより動
作される。

不揮発性メモリ32は当該技術分野において良く知られ
ており、たとえば、「ヤールブーフ・デル・ドイチエン
・ゲゼルシヤフト・フユール・クロノメトリー（Jahrbu
ch der deutschen Gesellschaft f r Chronometrie）」第33巻（1982年）の47〜55ページに
掲載されている論文「メモリ・ノンボラタイルEEPROM・
アウトノム・アプリカシオン・オ・レジラジ・デジタル
・デラ・モントレ・ア・クオルツ（Ｍmoires non vol
atiles EEPROM autonomes,application au rglage di
gital d′une montre quartz）」にも詳細な説明が
ある。ここでは、メモリの入力端子PRGMに記録をイネー
ブルする信号が印加されると同時に、メモリの動作電圧
を上昇させることにより、この種のメモリにある周期
（約250ms）の間に入力端子に提供されたデータをプロ
グラムできるということを思い起こすだけで十分であ
る。記録に必要な動作電圧は、この場合、6Vである。た
だし、メモリは、この電圧を25Vより高い値に上昇させ
る内部増幅器を具備する。

イネーブル信号自体は電圧検出器33により供給される
が、この電圧検出器の出力は、印加電圧がある閾値より
低い場合は０であり、印加電圧が閾値より高い場合には
１である。電圧検出器33は比較器、たとえば演算回路で
あつても良い。ここで説明する構成においては、閾値は
3.5Vで一定であるため、電圧検出器は、動作電圧が低レ
ベル（たとえば1.5V）であるときは信号０を供給し、動
作電圧が高レベル（たとえば6V）であるときには信号１
を供給する。

第２図にさらに示されるように、電圧検出器33の出力
信号PRGMはインバータ34を介してANDゲート35の第１の
入力端子に結合される。ANDゲート35の第２の入力端子
は分周段23から8KHzのパルスを受信する。ANDゲート35
の出力端子は分周段チエーン24〜29の入力端子に結合さ
れる。従つて、この構成においては、出力信号PRGMが存
在しているとき、ANDゲート35はブロツクされ（インバ
ータ34によつて信号は０）、8KHzのパルスは分周段チエ
ーン24〜29の入力端子に到達しなくなるので、分周段チ
エーンは、先に出力信号PRGMが入力した時点で示した２
進状態のままでブロツクされる。

第３図は、時計の外部にある測定調整装置に内蔵され
る電子回路、すなわち、第１図に示される外部回路14を
詳細に示す図である。この回路は時計の発振器の周波
数、この場合は32KHzに粗調整された周波数を供給する
水晶タイムベース60を具備する。32KHzの信号は第１の
４分割分周器61に印加され、この分周器61は8KHzの信号
を供給する。8KHzの信号は分周器−カウンタ、すなわ
ち、時計の回路に含まれる６つの分周段24〜29と同じ２
進重みを有する６つの分周段62〜67から成るメモリに印
加される。分周器−カウンタのそれぞれの段は、対応す
るANDゲート68〜73により供給される２進値を導入する
ための入力端子Ｓ（セツト）を有する。それぞれのAND
ゲートの第１の入力端子は対応するスイツチ74〜79に結
合され、スイツチのスイツチング端子は直流エネルギー
源Ｖの＋端子と、−端子とにそれぞれ結合される。これ
らのスイツチの位置は、それぞれ、時計の発振器の周波
数と標準周波数との周波数差を表わす数ｋを示してい
る。この周波数差は、前述のように、第１図の測定調整
装置10により測定される。ANDゲート68〜73の第２の入
力端子は一体に接続されて、Ｄフリツプフロツプ80の出
力信号を受信する。Ｄフリツプフロツプ80の入力端子
Ｄは直流電源Ｖの＋端子に接続される。Ｄフリツプフロ
ツプ80のクロツク入力端子CLは、３つの入力端子82,83
及び84を具備するORゲート81の出力信号を受信する。時
計の内部電子集積回路５はスイツチ86を介して1.5Vの第
１のエネルギー源により、又はスイツチ87を介して6Vの
第２のエネルギー源により端子９及び９′を経て動作さ
れる。抵抗器Rmは、この回路通電構成と直列に配置され
る。すなわち、ORゲート81の入力端子84は、モータの巻
線が励磁されたとき、その巻線の電流Imotを表わす信号
92をトリガインバータ85を介して受信する。

さらに第３図に示されるように、分周器−カウンタ62
〜67の出力端子はＤフリツプフロツプ80の入力端子Ｒ
と、単安定素子89の入力端子と、RSフリツプフロツプ88
の入力端子Ｓとに同時に結合される。単安定素子89の出
力端子はRSフリツプフロツプ88の出力端子Ｒに結合さ
れ、RSフリツプフロツプ88の出力端子はスイツチ86を
制御し、出力端子Ｑはスイツチ87を制御する。従つて、
RSフリツプフロツプ88は時計の電子集積回路５を低レベ
ル電圧（1.5V）により動作させるか、又はスイツチ87を
介して高レベル電圧（6V）により動作させることができ
るスイツチとしての機能を果たす。

以上説明した第２図及び第３図と、第４図とを参照し
て、不揮発性メモリのプログラミングがどのようにして
実行されるかを説明する。

前述のように、測定調整装置10は、時計の発振器の周
波数と標準周波数との間に存在する周波数ずれを測定す
る。このずれは、２進数の形態で示される数ｋにより表
わされる。この数が６ビツト表記法で101010として表記
される21であると仮定する。この２進値は、第３図に示
されるような位置にあるスイツチ74〜79によつて外部回
路14内に存在している。

時計１をスタンド７（第１図）にプラグ接続すると、
時計の電子集積回路５は、外部回路14のスイツチ86が閉
成されているものと仮定して、1.5Vの外部電圧により動
作される。この時点から、発振器21と、それに結合され
る分周段チエーン22〜30とが始動する。ドライバ回路31
の出力端子に駆動パルスM1が現われる（第４図）。当然
のことながら、モータＭの巻線を循環する電流Imotはこ
の駆動パルスに対応する。この電流は、駆動パルスM1の
終端に対応する急激な終端を示す。定義上は、駆動パル
スの終端は分周段24〜29の全てのゼロへのリセツトに相
応し、これは、Q1からQ6として状態が示されている全て
の分周段について、第４図の時間ｔ＝０に示される。こ
れと並行して、第３図のトリガインバータ85により既に
反転され且つ整形された駆動パルス92はORゲート81を通
過する。この駆動パルスの立上り端はＤフリツプフロツ
プ80の出力を１に変化させる。このように、ANDゲー
ト68〜73の入力端子に現われる２進数21＝101010はそれ
らのゲートを通過し、分周器−カウンタ62〜67にそれぞ
れのＳ入力端子により記録される。次に、駆動パルス92
の立下り端93はＤフリツプフロツプ80の出力をゼロに
変化させる。周期TDの開始に相当するこの時点から、分
周器61から入力される8KHzのパルスは、分周器−カウン
タが入力端子Ｓに現われている２進値に達するまで、分
周器−カウンタの内容を変更する。この値に達すると、
最後の分周器−カウンタ67はその出力端子90に桁上げパ
ルス91を発生し、このパルスは周期TDの終了時に現われ
る。

次に、第２図及び第４図に戻つて説明すると、分周段
24〜29は、先に定義した周期TDの開始時に相当する時間
ｔ＝０から、ANDゲート35のイネーブルによつて、分周
段23からの8KHzのパルスにより動作されることがわかる
であろう。従つて、このとき、出力信号PRGMはゼロであ
る。すなわち、分周段24〜29の状態は、それらの出力端
子Q1〜Q6が第３図の外部６ビツトカウンタ回路14に導入
される２進値101010を表わすように変更される。このよ
うに、２つの回路５及び14は互いに独立しているが、そ
れぞれの回路の発振器21及び60がほぼ等しい固有周波数
を有しているために、互いに並行し且つ同期して機能
し、２つの回路に関して、プロセスは、駆動パルスの終
了の時間である同じ時間ｔ＝０に開始される。

従つて、周期TDの終了時に、電子集積回路５の分周段
24〜29（Q1〜Q6）に導入された２進状態は、外部回路14
の最後の分周器−カウンタ67からのパルス91の発生に対
応する。そこで、不揮発性32に導入すべき２進数に対応
する分周段24〜29の内容をブロツクすることが問題にな
る。この目的を達成するために、RSフリツプフロツプ88
の入力端子Ｓに桁上げパルス91が現われる。この時点
で、RSフリツプフロツプの出力はゼロに、また、出力
Ｑは１にそれぞれ変化し、その結果、時計の電子集積回
路５は動作されるスイツチ87を介して高レベル電圧（6
V）により動作されることになる。この高レベル電圧は
電圧検出器33の出力端子（PRGM）に１の信号を発生させ
るため、ANDゲート35はインバータ34を介してブロツク
される。8KHzのパルスは分周段24〜29に到達しなくな
り、分周段の状態はメモリに導入すべき２進値に維持さ
れる。

次に、不揮発性メモリ32は高レベル電圧により動作さ
れるので、分周段24〜29の出力端子Q1〜Q6に存在してい
る２進値の記録を受入れるようにイネーブルされる。前
述のように、この記録動作には、約250msと推定できる
ある長さの時間が必要である。この記録周期Tiの持続時
間Tiは、外部回路14に含まれ且つ桁上げパルス91の立上
り端94により制御される単安定素子89により決定され
る。すなわち、単安定素子89は、不揮発性メモリ32に高
レベル電圧が印加されると同時に、そのカウント周期Ti
を開始する。記録周期Tiの終了時は、スイツチ87を開成
し且つスイツチ86を閉成するようにRSフリツプフロツプ
88をゼロにリセツトする。この時点から、時計の電子集
積回路５は再び1.5Vの低レベル電圧により動作されるよ
うになり、プログラミングは完了する（出力信号PRGMは
ゼロ）。

以上説明したプログラミングは、ステツピングモータ
を１ステツプ進ませる駆動パルスにより発生される電流
の流れを基準として利用する。このために必要なのは、
電池の端子のみである。ステツピングモータの端子M1及
びM2を操作しなければならない場合には、第３図に示さ
れるのと同じ構成を使用することができるであろう。こ
の場合、モータの端子は外部回路14の補助入力端子97及
び98に接続されると考えられ、それらの端子はORゲート
81の入力端子82及び83にそれぞれ結合されるが、構成全
体の動作は全く同じままである。

以上、詳細に説明した不揮発性メモリに関するこのプ
ログラミング構成は、本発明の主要な目的を形成する。
このプログラミングをイネーブルする時計の内部回路は
抑止システムについて設けられている標準素子の他に、
唯１つの素子、すなわち電圧検出器33のみを必要とする
ことがわかつた。この場合、電池端子に限定された操作
でメモリのプログラミングを十分に実行することがで
き、そのために要求される内部回路の複雑さは最小限度
にとどめられる。

2. 抑止段階の実行 電池を時計の容器内に再び取付けると、時計は、不揮
発性メモリに記録された２進数により、先に説明した周
期で抑止を課されながら、通常通りに動作する。抑止が
実行される方法は当該技術分野においては知られてお
り、本発明の一部を成すものではない。しかしながら、
説明をできる限り完璧にするために、ここでその方法を
説明することは有用であると考えられる。

再び第２図に戻つて、抑止機能を周期的に実行させる
ために必要である時計回路の素子を挙げると、２入力端
子ANDゲート40〜45と、８つの入力端子を有するANDゲー
ト47と、４つの入力端子を有するANDゲート48と、イン
バータ49と、ORゲート50と、RSフリツプフロツプ51と、
60分割分周回路52とがこれに含まれることになる。これ
ら全ての素子は互いに組合されると共に、先に第２図の
略図に関して説明した素子とも組合される。

具体的な例を挙げるために、ここで、周期は60秒であ
り、ビツト数は６に等しく且つ修正は8192Hzから実現さ
れるものと仮定すると、これは先に示した表の第１列に
記載される組合せに相当する。同様に、メモリに記録さ
れる２進数は101010（ｋ＝21）であると仮定する。

第５図の線図は、第１列に、毎秒発生される交番する
駆動パルスM1及びM2を示す。第２列は、60秒ごとに駆動
パルスM1によりセツトアツプされる抑止イネーブル信号
（ENINH）を示す。第３列は、信号ENINHが現われている
間に発生される実際の抑止信号を示す。ここで、第２図
の略図と、第５図の抑止イネーブル信号ENINHの印加中
及び印加後に起こる事象を時間軸を拡大して示す第６図
の線図とを参照して説明を続ける。

分周段24〜29は、分周段23から供給され、8kpとして
示される8KHzパルスによってイネーブルされるANDゲー
ト35を介して信号を受信する。以下で明白となる必要条
件にしたがって、分周段23は常にパルス8kpの各パルス
の間に発生する8kpIとして示される8KHzのパルスをさら
に供給する。分周段30の出力端子に現われる1sの信号は
60分割分周回路52の入力端子に印加される。この分周回
路の出力は60秒ごとに60sPとして示されるパルスを発生
し、このパルスはANDゲート48の入力端子に印加され
る。インバータ49の出力と、信号線Ａ及びＢの信号とが
１である場合、ANDゲート48はパルス60sPを通過させてO
Rゲート50を介して供給し、RSフリツプフロツプ51の状
態を変化させる。すなわち、出力端子Ｑの状態は１とな
る。信号線Ａ及びＢの信号は分周段30により発生される
もので、駆動パルスに関して抑止イネーブル信号ENINH
を活動状態にしなければならないときに、その時点を決
定する復号信号である。

前述のように、パルス8kPの終了時に相当する駆動パ
ルスM1の終了時（ｔ＝０）に、分周段24〜29は全てゼロ
になる。この時点で、抑止イネーブル信号ENINHは、128
HPとして示される128Hzの信号と同時に現われるが、こ
の信号が現われるのは60秒に１回のみである。この信号
ENINHはANDゲート47の入力端子の１つに印加され、その
他の全ての入力端子の状態が１であるときにANDゲート4
7をイネーブルする。ANDゲート47の上方の入力端子は分
周段24〜29の出力端子Q1〜Q6に接続され、第６図に点線
で示されている次のパルス128HPの入力の直前に全て１
の状態となる。同時に、前記パルス8kpIが発生されてお
り、ANDゲート47は抑止パルス1NHを発生するようにイネ
ーブルされる。

不揮発性メモリは、その出力端子Q1M〜Q6Mに、前述の
手順に従つてプログラムされた２進値を発生する。この
値はANDゲート40〜45の第１の入力端子へ搬送される。
一体に接続される同じANDゲートの第２の入力端子に抑
止パルスINHが現われた時点で、101010となるように選
択された２進値は分周段24〜29の入力端子R1〜R6に送ら
れ、それらの分周段の内容を第６図の線図に指示される
ように変更する。詳細にいえば、入力端子R1,R3及びR5
に１が現われているために、対応する分周段の出力端子
Q1,Q3及びQ5の状態は切換えられ、入力端子R2,R4及びR6
に０が現われているために、対応する分周段の出力端子
Q2.Q4及びQ6は高レベル値を保持する。すなわち、点線
で示されており、抑止が起こらなかつた場合に現われる
と考えられるパルス128HPは現われず、矢印ｆの方向に
遅延する。第６図の線図により示されるように、分周段
24〜29の出力端子Q1〜Q6を全てゼロに戻し且つパルス12
8HPを発生させるためには、21個のパルス8kPが必要であ
る。この数ｋ＝21は、時計の発振器の周波数と標準周波
数との周波数差を表わし、２進数字101010として書込ま
れる。

最後に、抑止パルスINHはRSフリツプフロツプ51をゼ
ロにリセツトし、それにより、抑止イネーブル信号ENIN
Hを終了させるために使用される。

3. 高速モードでの検査段階 前述のように、プログラミング段階に続いて、メモリ
が所望の２進値に適正にプログラムされたか否かを検査
するために、検査段階を実行しても良い。これは本発明
の第２の特徴を構成する。

このような検査に高速モードを採用すると、時間の節
約になるので有利である。時計の通常の動作中に検査を
実行させるとすれば、結果を知るために（ここで選択し
た例においては）60秒間待たなければならず、さらに、
各抑止周期は抑止を伴なわない59個の周期を間に挟む形
となるので、精密度が不確実になつてしまうと考えられ
る。

また、本発明の一実施例によれば、プログラミング構
成は、分周割合がメモリに導入された数ｋと一致するか
否かを検査するために、前述の第１及び第２の手段の適
用に続いて動作状態とされる第３の手段を具備する。本
発明の好ましい実施例においては、この第３の手段は、
所定の期間Tfだけ、モータを時間表示のために採用され
る速度より速い速度ｖに加速すると共に、分周割合の調
整を速度v/2に加速するために、周期Tiの終了後に電圧
が低レベルに戻るのを検出する検出器を含む。これによ
り、時計の発振器の周波数と、標準周波数との周波数差
を測定するために、調整を伴なう駆動パルスと調整を伴
なわない駆動パルスの間隔を交番させることができる。

第７図の線図は、高速モードの動作段階を概略的に説
明している。高速モード信号（FAST）と呼ばれる信号が
発生されると、モータは、直ちに32Hzのパルス（MOT）
と、抑止イネーブル信号（ENINH）と、それに結合され
る抑止信号（INH）とを受信する。この抑止信号は半分
の速度で、すなわち16Hzで発生される。従つて、抑止を
伴なう周期と、抑止を伴なわない周期との交番が起こる
ことになるので、調整された周波数と未調整の周波数と
の関係を非常に短い時間（たとえば、1/32sの周期４つ
分）で検査することができる。測定値は、先に挙げた装
置QUISを使用して得ることもできる。

本発明のこの特別のモードを実行するために、時計の
内部電子集積回路５は、第２図に示されるように配置さ
れるＤフリツプフロツプ55と、ANDゲート56とを含む。
第２図において、32Hzの信号と16Hzの信号は128分割分
周段30から取出される。32Hzの信号はドライバ回路に送
られ、信号FASTが現われているときに、モータをこの速
度で動作させる。16Hzの信号はANDゲート56の入力端子
の１つに印加され、このANDゲート56は、ANDゲート48が
60秒信号60sPに対して実行するのと全く同じ機能を実行
する。ANDゲート56の入力端子に信号FASTが現われてい
るとき、ANDゲート48はインバータ49によりブロツクさ
れる。すなわち、信号ENINH及びINHは、通常の抑止実行
段階の場合と同様に、信号線Ａ及びＢの信号により決定
される時点に、16Hzの速度で発生される。

信号FASTは、プログラミング周期Tiの終了時に、動作
電圧が低レベルに戻つたときに始まる。この動作を理解
するために、第２図及び第４図に戻つて説明する。プロ
グラミング周期Tiの終了時に、電圧検出器33は、Ｄフリ
ツプフロツプ55の入力端子CLに印加される信号を発生
し、このフリツプフロツプの出力端子ＱはＤ入力端子の
高電位に移行する。すなわち、Ｄフリツプフロツプ55の
出力端子Ｑには信号FASTがあつて、前述の高速モードの
検査段階をイネーブルする。この検査段階は周期Tfだ
け、たとえば１秒の1/32の４つ分だけ継続する。周期Tf
は、Ｄフリツプフロツプ55の入力端子Ｒに印加されるゼ
ロリセツト信号RAZにより終了する。この信号は、128分
割分周段30に現われる信号の組合せから取出されても良
い。信号FASTが取消されると、直ちに時計の回路は通常
モードで動作する。

第８図は、たとえば、時計の修理中にのみ検査を実行
することが要求される場合に、高速モードの検査段階を
可能にする回路から得られる利点を示す。このために、
周期Tiがプログラミングを開始するには不十分な持続時
間を有するように、外部回路14の内部の単安定素子89の
時定数をかなり短縮しても良い。先に、内部電子集積回
路５の電圧検出器33が応答する電圧より高い電圧に設定
されているパルスTiの立下り端は、高速モード（FAST）
の検査段階を直ちに開始させる。次に、先に挙げた装置
QUISにより周波数ずれを測定する。このずれが正しい場
合は、そこで検査を中止しても良い。ずれが正しくない
ならば、新たなプログラミングを開始すれば良い。ここ
で、4Vに達する300μｓの立上り時間から成る周期Ti−
その直後に同様に300μｓの立下り時間が続いている−
は、高速検査のみのプロセスには十分適していることが
わかつている。

【図面の簡単な説明】

第１図は、本発明による構成を示す略図、 第２図は、時計に内蔵される電子回路の詳細な回路図、 第３図は、特に不揮発性メモリをプログラムするために
使用される時計の外部回路の詳細な回路図、 第４図は、メモリのプログラミングの動作を説明する線
図、 第５図は、プログラミングに続く時計の通常動作を示す
線図、 第６図は、第５図に概要を示す周波数調整の動作をさら
に詳細に説明する線図、 第７図は、プログラミングに続いて検査を目的として採
用される高速段階の動作を示す線図、及び 第８図は、プログラミングの前に実行される高速段階の
動作を示す線図である。 １……時計、４……電池容器、５……電子集積回路、８
……コネクタ、10……測定調整装置、14……外部回路、
21……発振器、22〜30……分周段、31……ドライバ回
路、32……不揮発性電気式書換え可能メモリ、33……電
圧検出器、55……Ｄフリツプフロツプ、56……ANDゲー
ト、60……水晶タイムベース、61……分周器、62〜67…
…分周段−カウンタ、68〜73……ANDゲート、74〜79…
…スイツチ、80……Ｄフリツプフロツプ、81……ORゲー
ト、86,87……スイツチ、88……RSフリツプフロツプ、8
9……単安定素子、Ｍ……ステツピングモータ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】発振器と、その発振器の周波数と標準周波
   数との周波数差を表わし且つ分周器の所定のいくつかの
   分周段の内容を規則正しい間隔で変更するために不揮発
   性メモリに記録される２進数形態で現われるパルスの数
   ｋを変更することにより分周割合を調整可能な多段分周
   器と、アナログ方式で時間を表示するために前記多段分
   周器から駆動パルスを受信するステッピングモータと、
   電池を収納する容器とを含む時計に使用される電気式書
   換え可能不揮発性メモリのプログラミング装置であっ
   て、 時計の外側に配置され、且つ電池容器に２つの端子によ
   り差込み接続されるコネクタにより時計に電気的に結合
   され、前記パルスの数ｋを設定するスイッチ手段と、１
   つの駆動パルスの終端により動作開始し、前記数ｋに対
   応する２進状態まで計数して出力パルスを出すメモリ・
   カウンタと、そのメモリ・カウンタの出力で時計の駆動
   電圧を高電圧に切り換える電圧切換手段と、を有する第
   １の手段と、 時計に内蔵され、前記電圧切換手段によって切り換えら
   れる電圧を検出し、その高低に応じて出力状態を変える
   電圧検出回路を備え、駆動電圧が前記電圧切換手段によ
   って高電圧への切換を検出して前記多段分周器の内容を
   ブロックさせ、その多段分周器の内容を前記書換可能不
   揮発性メモリへ記憶させる第２手段とを有することを特
   徴とする時計用電気式書換え可能不揮発性メモリのプロ
   グラミング装置。