JPH0752632Y2 - 電子時計用回路 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、多機能の電子時計回路に関し、特に不揮発性
メモリー（以下半導体不揮発性メモリー、EPROMを例に
とって説明する）を有する電子時計用回路（以下電子時
計用集積回路、ICを例にとって説明する）に関する。

［従来の技術］ 従来のアナログ電子時計用IC及びアナログ電子時計に於
いては、モータ駆動信号の周期やパルス幅等を変更する
ために、専用の制御端子を設けこの制御端子をHigh又は
Lowの状態に設定するボンディングオプションか、又
は、ICのアルミ配線工程に用いるマスクを切替えるアル
ミマスタースライスによる方法を用いていた。

［考案が解決しようとする課題］ しかし、前述の従来技術はそれぞれ以下の問題点を有し
ている。

ボンディングオプションによる方法は、専用の制御端子
が必要でありICのサイズが大きくなるため、時計が高価
格になるとともに平面サイズが大きくなってしまうとい
う欠点を有している。

また、アルミマスタースライスによる方法は、仕様変更
の度にマスクを変更するための費用および時間がかか
る、実質上新規のICになるために評価のための時間及び
工数が必要になる、同形状で機能のことなるICの種類が
増えるとともにそれぞれのIC専用のテスト装置が必要と
なるため製造上の管理が大変になる等、多くの欠点を有
している。

本考案は以上に述べた課題を解決するものでその目的と
するところは、ICサイズを大きくすることなく１種類の
ICで多機種に使用できるアナログ電子時計用ICを提供す
ることにある。また、本考案の他の目的はこのICを使用
することによりアナログ電子時計の開発及び設計に要す
る期間や費用を削減することにある。また、本考案の他
の目的は、ICを１種類にして製造上の管理費用を削減す
るとともに、ICの数量をアップさせることによってICの
価格を安くし、安価なアナログ電子時計を提供すること
にある。

［課題を解決するための手段］ 前述の課題を解決するため、本考案の電子時計用回路
は、複数の機能を有する電子時計用回路において、 前記機能を制御するための制御データを格納し出力する
不揮発性メモリーと、 前記不揮発性メモリーに格納する前の前記制御データを
参照データとして格納し前記不揮発性メモリーに出力す
る参照データ記憶手段と、 前記制御データに基づきモータ駆動信号を形成する駆動
信号形成手段と、 前記モータ駆動信号を出力する出力端子と、 外部から入力されるモード制御信号を計数し当該電子時
計用回路をテスト状態とするモード制御手段とを有して
なり、 前記モード制御手段は、前記モード制御信号が所定数入
力されると、前記参照データ記憶手段に格納された前記
参照データを前記出力端子に出力するよう構成されるこ
とを特徴とする。

［作用］ 本考案の上記構成によれば、EPROMにデータを書き込む
ためのわずかなパッドを増やすだけで、EPROMに記憶さ
れた制御データK1の値によってモータ駆動信号の周期や
パルス幅等を自由に選択できるので、ICサイズを大きく
することなく１種類のICで多機種に使用できるアナログ
電子時計用ICが可能になる。なお、制御データK1を記憶
するEPROMを、他の機能を制御するための制御データK2
を記憶するEPROMと並列に配置し出力データ線を共用さ
せたり、制御データK1及び制御データK2の書き込みを別
モードで行ない、書き込みに必要な端子をそれぞれのモ
ードで共用するように構成することにより、ICの配線領
域やパッド数を削減でき、ICサイズをさらに小さくする
ことができる。

［実施例］ 以下、本考案について実施例に基づいて詳細に説明す
る。

第１図は、本考案によるアナログ電子時計IC及びアナロ
グ電子時計の一構成例を示すブロック図である。以下第
１図の各構成要素について説明する。

100はアナログ電子時計ICであり、VDD及びVSS端子に接
続される電池19を電源として動作する。

１は発振回路であり、Ｇ端子及びＤ端子に接続される二
次温度特性を有する音叉型水晶振動子24を源振として約
32768Hzで発振する。

２は分周回路であり、発振回路１から出力される32768H
zの発振信号φ32Kを32Hz信号φ32まで分周する1/1024分
周回路20、φ32を1Hz信号φ１まで分周する1/32分周回
路21、φ１を1/10Hz信号φ1/10まで分周する1/10分周回
路22、及びφ1/10を1/320Hz信号φ1/320まで分周する1/
32分周回路23より構成される。

３は制御信号形成回路であり、分周回路２より出力され
る種々の周波数の信号を組み合わせ第２図のタイミング
チャートに示した制御信号EK1,EK2,EK3,EK4,ETを形成す
る。

４はリセット信号形成回路であり、第３図に示したよう
に、T1端子及びRE端子をLowにプルダウンするＮチャン
ネル型MOSトランジスタ401,402,ANDゲート403,404、イ
ンバータ405,406、ORゲート407、Ｃ端子に入力するクロ
ック信号の立ち下がりに同期してＤ端子に入力する信号
をＱ及び端子に転送するリセット（Ｒ）端子付きＤ型
フリップフロップ（以下F.F.と略す）408,409から構成
され、図示していないが時計の時刻修正時に時刻表示用
輪列を規制する規制レバーに連動するリセットスイッチ
25が閉じてから7.8ms〜15.6ms経過したあとT1端子にパ
ルスが入力するまでの間と、RE端子がHighのとき（リミ
ットスイッチ25が閉じているとき）にT1端子にパルスが
入力した瞬間とに、分周回路２を初期状態にリセットす
るための信号RSと、RE端子がLowのとき（リミットスイ
ッチ25が開いているとき）に、モードカウンター５をリ
セットするための信号Ｅを出力する。

５はモードカウンターであり、第３図に示したようにリ
セット端子付きＤ型F.F.501,502,503,504から構成さ
れ、リセット信号形成回路４より出力される信号Ｅが
Lowのとき（リミットスイッチ25が閉じているとき）に
アクティブになり、T1端子に入力されるパルス数をカウ
ントする。

６はデコーダーであり、第３図に示した様に、ANDゲー
ト601〜613、インバータ614、ORゲート615〜620により
構成され、モードカウンター５とリセット信号RSの状態
から、RE端子がLowであることを表わすモード信号MN
と、RE端子がHighになってからT1端子に入力されたパル
ス数を表わすモード信号M0〜M11、及び各モード信号の
論理和信号Ｍ（N,2,8〜11）,M（0,2,3）,M（４〜11）,M
（2,3）,M（３〜７）を形成する。

７は入出力制御回路であり、第４図に示した様に、T2端
子及びT3端子をプルダウンするＮチャンネル型MOSトラ
ンジスタ701,702、クロックドインバータ703、インバー
タ704、ANDゲート705,706,707から構成され、信号Ｍ
（３〜７）がHighのときにT2端子からEPROMデータ用カ
ウンター９のデータクロック（TCLROM）を入力でき、通
常状態のとき（MNがHighのとき）にT3端子に歩度をモニ
ターするための16Hz信号φ16を出力し、信号Ｍ（2,3）
がHighのときにT3端子から分周回路２の2048Hz信号φ20
48に相当する加速用のテストクロック（TCL2K）を入力
することができ、信号Ｍ（４〜11）がHighのときにT3端
子から分周回路２の1/10Hz信号φ1/10に相当するテスト
クロック（TCL1/10）を入力できる。

８は10bit×4word構成の紫外線消去タイプのEPROMであ
り、第５図に示した様に、ライトイネーブルブロック80
1〜804、NORゲート805〜808、ROMブロック810〜849、Ｎ
チャンネル型MOSトランジスタ850〜859から構成されて
おり、モード信号M4がHighのときにＷ端子にVDD基準で
約−30Vの電圧を印加するとROMブロック810〜819にEPRO
Mデータ用カウンター９から出力されるl1〜l10の参照デ
ータがモータ駆動信号制御データK1として書き込まれ、
モード信号M5がHighのときにＷ端子にVDD基準で約−30V
の電圧を印加するとROMブロック820〜829にEPROMデータ
用カウンター９から出力されるl1〜110の参照データが
歩度調整データK2として書き込まれ、モード信号M6がHi
ghのときにＷ端子にVDD基準で約−30Vの電圧を印加する
とROMブロック830〜839にEPROMデータ用カウンター９か
ら出力されるl1〜l10の参照データが感温発振回路16の
傾き調整データK3として書き込まれ、モード信号M7がHi
ghのときにＷ端子にVDD基準で約−30Vの電圧を印加する
とROMブロック840〜849にEPROMデータ用カウンター９か
ら出力されるl1〜110の参照データが感温発振回路16の
オフセット調整データK4として書き込まれ、モード信号
M8または制御信号EK1がHighになるとROMブロック810〜8
19からデータK1が出力され、モード信号M9または制御信
号EK2がHighになるとROMブロック820〜829からデータK2
が出力され、モード信号M10または制御信号EK3がHighに
なるとROMブロック830〜839からデータK3が出力され、
モード信号M11または制御信号EK4がHighになるとROMブ
ロック840〜849からデータK4が出力される。

EPROM8のライトイネーブルブロックは第６図に示したよ
うに、高耐圧Ｐチャンネル型MOSトランジスタ860,861と
通常のＰチャンネル型MOSトランジスタ862を具備し、WE
端子に入力する信号がHighのときにのみＷ端子に印加さ
れた高電圧をWR端子に伝送するように構成されている。
また、ROMブロックは第７図に示した様に、データ書き
込み用のＰチャンネル型MOSトランジスタ863及び864と
データ呼び出し用のＰチャンネル型MOSトランジスタ865
及び866を具備し、Ｄ端子に入力するデータ信号がLow
の状態でWR端子にマイナスの高電圧が印加されると、ト
ランジスタ863と866のゲート867にホットエレクトロン
が注入されトランジスタ866がON状態となってデータ
“1"が書き込まれ、このデータ“1"が書き込まれた状態
でＤ端子に入力するリード信号がLowになったときに
だけOD端子にHighのデータを出力する用に構成されてい
る。

９はEPROMデータ書き込み用カウンターであり、10bitの
F.F.で構成され、Ｃ端子に入力するデータクロックTCLR
OMをカウントするとともに、その値を参照データＬ（l1
〜l10）として出力し、Ｒ端子に入力するリセット信号R
Sによりリセットされる。

10はデータセレクターであり、第５図に示した様にクロ
ックドインバータ1000〜1019及びインバータ1020から構
成されており、モード信号Ｍ（N,2,8〜11）がHighのと
きにはEPROMデータ書き込み用カウンター９の出力デー
タＬを選択し、モード信号Ｍ（N,2,8〜11）がLowのとき
にはEPROM8の出力データＫを選択する。

11はラッチ回路であり、10個のＤ型ラッチから構成され
ており、制御信号EK1の立ち下がりでデータセレクター1
0から出力されるデータを保持する。

12はモータ駆動用信号回路であり、ラッチ回路11が保持
するデータK1の内容とモータドライバー及び検出回路15
から出力される回転検出信号Dr及び交流磁界検出信号Dm
の状態によって、第８図のタイミングチャートに示した
運針周期φu,通常時駆動パルスP1,非回転検出時駆動パ
ルスP2,交流磁界検出パルスSP1,回転検出パルスSP2を形
成し出力する。

ラッチ回転11とモータ駆動信号形成回転12の運針周期φ
ｕ及び通常時駆動パルスP1形成部の具体的構成例を第９
図にしめす。第９図に於いて、1101〜1104及び1201はＣ
端子に入力する信号の立ち下がりでＭ端子に入力する
データをホールドするＤ型ラッチ、1202〜1209,1211〜1
218,及び1220はANDケース、1210及び1219はORゲート、1
221はNORゲート、1222〜1224はインバータ、またφ1KM,
φ512M,φ256M,φ128Mはそれぞれの周波数の分周段から
出力されるマスター信号であり、EPROM8に記憶されてい
るデータK1のd1,d2,d3,d4の内容に応じて、表１の様に
運針周期φｕを、また表２の様に通常駆動パルスP1のパ
ルス幅taを形成する。

また具体的な構成例は示さないがモータ駆動信号形成回
路12は、EPROM8のdK1のd5,d6,d7,d8,d9,d10の内容に応
じて、表３の様に非回転検出時駆動パルスP2のパルス幅
tbを、表４の様に回転検出開始時間tcを、表５の様に回
転検出パルスSP2のパルス幅tdを形成する。

なお、図示してないが、交流磁界検出パルスSP1及び回
転検出パルスSP2は、それぞれ回転検出信号Dr及び交流
磁界検出信号DmがHighになった瞬間に出力されなくなり
モードドライバー及び検出回路15は次の周期まで検出動
作を停止する様に構成されている。また、非回転時駆動
パルスP2は回転検出信号DrがHighにならなかったとき
（回転が検出されなかったとき）のみ出力される様に構
成されている。

13は出力制御回路であり、第10図に示した様に、インバ
ータ1301〜1303、ANDゲート1304〜1318、ORゲート1319
〜1321、クロックドインバータ1322〜1327を具備し、モ
ード信号Ｍ（0,2,3）がHighのときにはモータ駆動パル
スをモータドライバー及び検出回路15の出力端子O1の出
力状態に対応する信号S01及び出力端子O2の出力状態に
対応する信号S02として出力し、モード信号M1がHighの
ときには16Hz信号φ16をS01として、また感温発振回路1
6の出力信号であるφseをS02として出力し、またモード
信号Ｍ（４〜11）がHighのときには分周回路２を構成す
る1/32分周回路23から出力されるφ1/20,φ1/40,φ1/80
の内容に応じてd1,d3,d5,d7,d9をS01として、またd2,d
4,d6,d8,d10をS02として出力する。

14は出力デコーダーであり、モータ駆動信号及び検出信
号形成回路12から出力される検出信号SP1及びSP2と、出
力制御回路13から出力されるS01及びS02を、第11図のタ
イミングチャートに示したa1〜a6の信号にデコードして
出力する。なお、SP1およびSP2はモード信号Ｍ（0,2,
3）がHighのときのみに出力される。

15はモータドライバー及び検出回路であり、第12図に示
した様に、モータドライバーを構成するＰチャンネル型
MOSトランジスタ1501及び1503とＮチャンネル型MOSトラ
ンジスタ1502及び1504、回転検出用抵抗1505及び1506、
回転検出用抵抗をスイッチングするためのＰチャンネル
型MOSトランジスタ1507及び1508、交流磁界検出時に発
生する電圧が0.6Vを超えたときに出力がHighになるイン
バータ1509及び1510、回転検出時に発生する電圧が電源
電圧を超えたときに出力がHighになるコンパレーター15
11及び1512、ORゲート1513及び1514から構成され、出力
端子O1及びO2に表示機構26のに含まれるステップモータ
を駆動するためのモータ駆動パルスを供給するととも
に、交流磁界検出パルスSP1及び回転検出パルスSP2が出
力されたときにステップモータのコイル端に発生する検
出電圧がそれぞれの設定電圧を超えるとHighになる交流
磁界検出信号Dm及び回転検出信号Drを出力する。なお、
図示してないが、コンパレーター1511及び1512は消費電
流を抑えるために回転検出時のみに動作するように構成
されている。

16は感温発振回転であり、周波数ｆが温度θにたいし
て、 ｆ＝Ａθ＋Ｂ …（１） の式で表わされる発振信号φseを出力する。ここで、Ａ
は傾きを表わす定数であり、Ｂは切片を表わす定数であ
る。

17は温度補償回路であり、発振回路１の二次温度特性を
補償する緩急データdTを出力する。

以下に緩急データdTの形成方法について説明する。

発振回路１の補償されないときの歩度ｙは温度θにたい
して次式で近似される。

ｙ＝−ｂ・（θ−θｔ）^２＋ａ …（２） ここでａは頂点歩度、ｂは二次温度係数、θｔは頂点温
度である。（１）式及び（２）式より、発振回路１の補
償されないときの歩度ｙは感温発振回路16の発振周波数
ｆにたいして次式で近似されることがわかる。

ｙ＝−β・(f-ft)²＋ａ …（３） ここでβ＝b/A²、ftは頂点温度θｔにおける感温発振回
路16の発振周波数である。

（３）式より発振回路１の二次温度特性をフラットにす
るためには、感温発振回路16の発振周波数がｆのとき
に、β・(f-ft)²だけ進み側に補正すれば、すなわち論
理緩急回路18の最小分解能をｃとするとき、 dt＝〔β・(f-ft)²/c〕 …（４） で表わされる緩急データdtを論理緩急回路18に供給すれ
ば良いことがわかる。ここで〔 〕は整数化を表わす。

温度補償回路17は（４）式のβにより設定される傾き調
整値K3及び（４）式のftにより設定されるオフセット調
整値K4を、それぞれ制御信号EK3及びEK4がHighになった
ときにEPROM8から取り込み、感温発振回路16から出力さ
れるφseの傾き調整とオフセット調整を例えば特開昭58
−223088号公報や特開昭61−47580号公報に開示されて
いるような方法を用いて行ない、（４）式で示される緩
急データdtを出力する。

18は論理緩急回路であり、（２）式の頂点歩度ａを補正
するための歩度調整データK2を制御信号EK2がHighのと
きにEPROM8から取り込み1/1024分周回路20をK2によって
決定される進みの状態または遅れの状態にセットすると
ともに、制御信号ETがHighのときに温度補償回路17から
出力される温度補償用緩急データdtを取り込み1/1024分
周回路20をdtによって決定される進みの状態にセットす
る。

以上で第１図の各構成要素についての説明を終わり次に
第１図の動作について説明する。

本実施例のアナログ電子時計用IC及びアナログ電子時計
はリミットスイッチ25（RE端子）の状態とリミットスイ
ッチ25が閉じてからT1端子に入力されるパルス数によっ
て以下のようにモードが制御される。

リミットスイッチ25が開いているときには、ノーマルモ
ードになりデコーダー６から出力されるモード信号MN,M
（N,2,8〜11）,M（0,2,3）がHighになり、入出力制御回
路７はT3端子に歩度をモニターするための16Hz信号φ16
を出力し、データセレクター10はEPROM8のデータを選択
し、出力制御回路13はモータ駆動パルスを選択し出力す
る。この状態で、制御信号形成回路３から信号EK1が出
力されると、EPROM8からモータ駆動信号制御データK1が
出力されるとともに、ラッチ回路11がK1の値を取り込み
モータ駆動信号形成回路12がモータ駆動パルス及び検出
パルスをK1によって決定される運針周期及びパルス幅で
出力し、また、制御信号形成回路３から信号EK2が出力
されると、EPROM8から歩度調整データK2が出力されると
ともに、論理緩急回路18がK2の値を取り込み1/1024分周
回路20をK2によって決定される進みまたは遅れの状態に
緩急し、また、制御信号形成回路３から信号EK3及びEK4
が出力されると、EPROM8から傾き調整データK3及びオフ
セット調整データK4が出力されるとともに、温度補償回
路17がK3及びK4の値を取り込み制御信号ETが出力される
までの間に傾き調整及びオフセット調整を行ない温度補
償用緩急データdTを出力し、また、制御信号形成回路３
から信号ETが出力されると、論理緩急回路18が温度補償
回路17が出力する温度補償用緩急データdTを取り込み1/
1024分周回路20をdTによって決定される進みの状態にセ
ットし発振回路１の二次温度特性を補償する。

リミットスイッチ25が閉じると、T1端子にパルスが入力
するまでの間リセットモードとなり、信号ＥがLowに
なりモードカウンター５がアクティブになるとともに、
リセット信号RSがHighになり分周回路２が初期状態にリ
セットされる。

リミットスイッチ25が閉じている状態でT1端子にパルス
を一発ずつ入力すると、モードカウンター５の内容が１
ずつ変化しテストモード1,テストモード2,テストモード
3,…の順にモードが変化する。なお、テストモードが変
化する際にはリセット信号RSがHighになり、分周回路２
及びEPROMデータ用カウンター９を初期状態にリセット
するので、一々リセットモードに戻さずに機能の確認や
EPROMへのデータ書き込み及びデータ確認をすることが
できる。

テストモード１では、リセット信号RSがLowになり分周
回路２が動作を開始するとともに、モード信号M1がHigh
になり出力制御回路13がS01として16Hz信号φ16をまたS
02として感温発振回路16の出力信号φseを選択するた
め、O1端子にφ16がまたO2端子にφseが出力される。な
お、このモードでは論理緩急回路18の機能が停止されφ
16をモニターすることにより発振回路１の非補正時の歩
度を測定できるようになっている。従ってテストモード
１を用いて３点の温度の歩度ｙと感温発振周波数ｆを測
定することにより、（３）式の定数β及びftを算出する
ことができる。

テストモード２は、ICがEPROM8に書き込んだK1〜K4のデ
ータによって決定される機能で動作しているか否かをテ
ストするためのモードであり、モード信号Ｍ（2,3）,M
（0,2,3），及びＭ（N,2,8〜11）がHighになるため、入
出力制御回路７のT3端子は分周回路２の2048Hz信号φ2K
に相当する加速用テストクロックTCL2Kの入力端子とな
り、データセレクター10はEPROM8のデータを選択し、出
力制御回路13はモータ駆動パルスを選択しO1及びO2端子
にモータ駆動パルスを出力させる。

テストモード３では、モータ信号Ｍ（2,3）,M（３〜
７）及びＭ（0,2,3）がHighになるため、入出力制御回
路７のT2端子がEPROMデータ用カウンター９のデータク
ロックTCLROMの入力端子になることと、データセレクタ
ー10がEPROMデータ用カウンター９のデータを選択する
ことを除いてテストモード２と同様に動作する。しか
し、データセレクター10がEPROMデータ用カウンター９
のデータを選択し、カウンター９のデータクロックTCLR
OMを加速用のテストクロックTCL2Kと独立して入力でき
るため、制御信号EK1〜EK4が出力されるタイミングでカ
ウンター９の内容を任意に変えることができ、EPROM8に
K1〜K4のデータを書き込まずにICの機能を確認すること
ができる。

テストモード４〜テストモード７はそれぞれEPROM8にK1
〜K4のデータを書き込むためのモードであり、それぞれ
のモード信号M4〜M7の他にＭ（３〜７）とＭ（４〜11）
がHighになり、またＭ（N,2,8〜11）がLowになるため、
入出力制御回路７のT2端子がEPROMデータ用カウンター
９のデータクロックTCLROMの入力端子に、またT3端子が
分周回路２の1/10Hz信号φ1/10に相当するテストクロッ
クTCL1/10の入力端子になるとともに、出力制御回路13
がデータセレクター10の出力データ（EPROMデータ用カ
ウンター９から出力される参照データ）l1〜l10を1/32
分周回路23の内容（テストクロックTCL1/10の入力数）
に応じて選択しO1及びO2端子に出力させるので、EPROM8
に書き込むべきデータの内容をO1及びO2端子で確認した
後で書き込むことができる。

テストモード８〜テストモード11はそれぞれEPROM8に書
き込んだK1〜K4のデータを確認するためのモードであ
り、それぞれのモード信号M8〜M11の他にＭ（４〜11）
及びＭ（N,2,8〜11）がHighになるため、入出力制御回
路７のT3端子が分周回路２の1/10Hz信号φ1/10に相当す
るテストクロックTCL1/10の入力端子になるとともに、
出力制御回路13がデータセレクター10の出力データ（EP
ROM8のデータ）d1〜d10を1/32分周回路23の内容（テス
トクロックTCL1/10の入力数）に応じて選択しO1及びO2
端子に出力させる。

これで第１図ののIC及び電子時計の動作についての説明
を終わる。

以上説明してきたように、本実施例のアナログ電子時計
用ICは、ステップモータの運針周期，駆動パルス幅，検
出パルス幅などをEPROM8に書き込まれたモータ駆動信号
制御データK1によって、その機種に最適の状態に制御す
ることができ、１種類のICで数種類の機種に対応するこ
とができる。しかも、本考案のICは、モータ駆動信号制
御データK1を歩度調整データK2や温度補償のための傾き
調整データK3及びオフセット調整データK4と並列に配置
し出力線を共用して配線領域が増加しないように構成さ
れている。またモードカウンター５とデコーダー６を設
け各データの書き込み及び確認を別モードで行ないT2,T
3,O1,O2,Wの各端子をそれぞれのモードで共用するとと
もに、Ｗ端子以外の端子は他の機能の入力端子や出力端
子とも兼用することによって、パッド数が増えないよう
に構成されている。このため上記の機能を付加したこと
によるICサイズのアップは非常に少ない。

また、テストモード３で、EPROM8から出力される制御デ
ータK1〜K4の代わりに、EPROMデータ用カウンター９の
保持する参照データＬを制御信号EK1〜EK4が出力される
タイミングでT2端子からのテストクロックTCLROMにより
変更することによりICの機能を確認できるので、一々紫
外線を照射してEPROM8のデータを消去せずに全てのICの
機能を確認することができる。

また、EPROM8に制御データK1〜K4を書き込む際に、それ
ぞれのデータの書き込みモードで、T3端子からテストク
ロックTCL1/10を入力しながら、O1及びO2端子をモニタ
ーすることによりl1〜l10の参照データを確認すること
ができ、ノイズによるF.F.のデータ反転などにより起こ
る誤書き込みを防止することができる。

以上で実施例の説明を終わる。

［考案の効果］ 以上実施例により詳しく説明した様に、本考案の電子時
計用回路は、機能を制御するための制御データを格納し
出力する不揮発性メモリーと、 不揮発性メモリーに格納する前の制御データを参照デー
タとして格納し不揮発性メモリーに出力する参照データ
記憶手段と、 制御データに基づきモータ駆動信号を形成する駆動信号
形成手段と、 モータ駆動信号を出力する出力端子と、 外部から入力されるモード制御信号を計数し電子時計用
回路をテスト状態とするモード制御手段とを有してな
り、 モード制御手段は、モード制御信号が所定数入力される
と、参照データ記憶手段に格納された参照データを出力
端子に出力するよう構成されることにより、電子回路の
製造工程のテストにおいて、不揮発性メモリーに書き込
む前に参照データを確認することができ、誤ったデータ
を書き込むことを防止し、不揮発性メモリーを有する電
子時計用回路の品質不良を著しく低減できるものであ
る。

さらに、参照データの確認は、モータ駆動信号の出力端
子を介して行われるため、テスト専用に設けられる端子
数を減らしチップ面積の大型化を抑えることができるも
のである。

さらには、制御データの書き換えにより、１種で多機種
に使用できる電子時計用回路を提供できるものである。

【図面の簡単な説明】 第１図は本考案のアナログ電子時計用IC及びアナログ電
子時計の一実施例を示すブロック図。 第２図は第１図の制御信号形成回路３から出力される信
号のタイミングチャート。 第３図は第１図のリセット信号形成回路４、モードカウ
ンター５、及びデコーダー６の具体的構成例を示す回路
図。 第４図は第１図の入出力制御回路７の具体的構成例を示
す回路図。 第５図は第１図のEPROM8及びデータセレクター９の具体
的構成例を示す回路図。 第６図は第５図のライトイネーブルブロック801〜804の
具体的構成例を示す回路図。 第７図は第５図のROMブロック810〜849の具体的構成例
を示す回路図。 第８図は第１図のモータ駆動信号形成回路12から出力さ
れる信号のタイミングチャート。 第９図は第１図のラッチ回路11及びモータ駆動信号形成
回路12の具体的構成例の一部分を示す回路図。 第10図は第１図の出力制御回路13の具体的構成例を示す
回路図。 第11図は第１図の出力デコーダー14から出力される信号
のタイミングチャート。 第12図は第１図のモータドライバー及び検出回路の具体
的構成例を示す回路図。 100…アナログ電子時計用IC １…発振回路 ２…分周回路 20…1/1024分周回路 21…1/32分周回路 22…1/10分周回路 23…1/32分周回路 ３…制御信号形成回路 ４…リセット信号検出回路 ５…モードカウンター ６…デコーダー ７…入出力制御回路 ８…EPROM ９…EPROMデータ用カウンター 10…データセレクター 11…ラッチ回路 12…モータ駆動信号形成回路 13…出力制御回路 14…出力デコーダー 15…モータドライバー及び検出回路 16…感温発振回路 17…温度補償回路 18…論理緩急回路 19…電池 24…音叉型水晶振動子 25…リミットスイッチ 26…表示機構

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】複数の機能を有する電子時計用回路におい
   て、 前記機能を制御するための制御データを格納し出力する
   不揮発性メモリーと、 前記不揮発性メモリーに格納する前の前記制御データを
   参照データとして格納し前記不揮発性メモリーに出力す
   る参照データ記憶手段と、 前記制御データに基づきモータ駆動信号を形成する駆動
   信号形成手段と、 前記モータ駆動信号を出力する出力端子と、 外部から入力されるモード制御信号を計数し当該電子時
   計用回路をテスト状態とするモード制御手段とを有して
   なり、 前記モード制御手段は、前記モード制御信号が所定数入
   力されると、前記参照データ記憶手段に格納された前記
   参照データを前記出力端子に出力するよう構成されるこ
   とを特徴とする電子時計用回路。