JPH0773110A - データ記憶システム - Google Patents
データ記憶システムInfo
- Publication number
- JPH0773110A JPH0773110A JP4012622A JP1262292A JPH0773110A JP H0773110 A JPH0773110 A JP H0773110A JP 4012622 A JP4012622 A JP 4012622A JP 1262292 A JP1262292 A JP 1262292A JP H0773110 A JPH0773110 A JP H0773110A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- signal
- read
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】データキャリア等に設けたメモリの読出し及び
書込みの制御を暗証コードの照合一致に基づいて行なう
データ記憶システムに関し、暗証コードが第三者に知れ
た場合に適切に対応可能とすることを目的とする。 【構成】外部との間でデータの送受を行うデータ送受手
段１と、所定の暗証コードをリザーブセクション７に記
憶したメモリ２と、メモリ２からデータを読出すメモリ
読出手段３と、メモリ２にデータを書込むメモリ書込手
段４とを備えたデータ記憶システムを対象とし、パワー
オンスタート時にデータ伝送手段１で受信されたデータ
とメモリ２のリザーブセクション７から読出した暗証コ
ードとを比較する比較手段５と、比較手段５から一致出
力が得られた時にリザーブセクション６を含むメモリ２
の全エリアの書込を許可手段６とを設ける。
書込みの制御を暗証コードの照合一致に基づいて行なう
データ記憶システムに関し、暗証コードが第三者に知れ
た場合に適切に対応可能とすることを目的とする。 【構成】外部との間でデータの送受を行うデータ送受手
段１と、所定の暗証コードをリザーブセクション７に記
憶したメモリ２と、メモリ２からデータを読出すメモリ
読出手段３と、メモリ２にデータを書込むメモリ書込手
段４とを備えたデータ記憶システムを対象とし、パワー
オンスタート時にデータ伝送手段１で受信されたデータ
とメモリ２のリザーブセクション７から読出した暗証コ
ードとを比較する比較手段５と、比較手段５から一致出
力が得られた時にリザーブセクション６を含むメモリ２
の全エリアの書込を許可手段６とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、データキャリア等に設
けたメモリの読出し及び書込みの制御を暗証コードの照
合一致に基づいて行なうデータ記憶システムに関する。
けたメモリの読出し及び書込みの制御を暗証コードの照
合一致に基づいて行なうデータ記憶システムに関する。
【０００２】
【従来の技術】従来、可搬自在なデータキャリアを用い
たデータ記憶システムとしては、例えば図７のメモリパ
ッケージシテムが知られている（特開平１−１８４７８
１号等）。図７のシステムでは、リーダライター１２の
コイル１４に対しデータキャリア１０に設けたコイル１
６を近接させることで、電磁誘導結合により周波数変調
されたアクセス情報をデータキャリア１０のデータ伝送
制御回路１８に送り、同時にコイル１６の信号を整流回
路２２で整流して電源電圧Ｖccを作り出し、Ｅ2 ＰＲＯ
Ｍ等の不揮発性メモリ２０のリードアクセス又はライト
アクセスを行う。
たデータ記憶システムとしては、例えば図７のメモリパ
ッケージシテムが知られている（特開平１−１８４７８
１号等）。図７のシステムでは、リーダライター１２の
コイル１４に対しデータキャリア１０に設けたコイル１
６を近接させることで、電磁誘導結合により周波数変調
されたアクセス情報をデータキャリア１０のデータ伝送
制御回路１８に送り、同時にコイル１６の信号を整流回
路２２で整流して電源電圧Ｖccを作り出し、Ｅ2 ＰＲＯ
Ｍ等の不揮発性メモリ２０のリードアクセス又はライト
アクセスを行う。
【０００３】例えばリードアクセス時には、データ伝送
制御回路１８は不揮発性メモリ２０に対しチップセレク
ト信号ＣＳを送って作動状態とし、続いてシフトクロッ
ク信号ＳＫに同期してリードコマンド及びリードアドレ
スで成る読出制御データＤＩを送り、不揮発性メモリ２
０の指定アドレスから読出された読出データＤＯを１ビ
ットずつ受けてリーダライター１２側に送信する。尚、
読出データの送信には望ましくはスペクトラム拡散通信
を使用する。
制御回路１８は不揮発性メモリ２０に対しチップセレク
ト信号ＣＳを送って作動状態とし、続いてシフトクロッ
ク信号ＳＫに同期してリードコマンド及びリードアドレ
スで成る読出制御データＤＩを送り、不揮発性メモリ２
０の指定アドレスから読出された読出データＤＯを１ビ
ットずつ受けてリーダライター１２側に送信する。尚、
読出データの送信には望ましくはスペクトラム拡散通信
を使用する。
【０００４】この点は、ライトアクセスについても同様
であり、制御回路１８からライトコマンド及びアドレス
に加えてライトデータを書込制御データＤＩとして不揮
発性メモリ２０に送出する。ところで、この種のデータ
キャリアは、例えばキャシュレスシステムで支払金額の
口座自動引落しをデータキャリアを使用して行うことが
予定されており、不正利用を防止するためにメモリアク
セスに対し何らかの秘匿対策を講じなければならない。
そこで、不揮発性メモリ２０に一度データを書込んだら
その後の書き替えを禁止するハードウェアを備えたリザ
ーブセクション７を設け、このリザーブセクションに予
め定めた暗証コードを記憶する。尚、書込後の欠き替え
をハードウェアにより禁止するリザーブセクション７の
構成としては特公昭５８−５７７８５号のものがある。
であり、制御回路１８からライトコマンド及びアドレス
に加えてライトデータを書込制御データＤＩとして不揮
発性メモリ２０に送出する。ところで、この種のデータ
キャリアは、例えばキャシュレスシステムで支払金額の
口座自動引落しをデータキャリアを使用して行うことが
予定されており、不正利用を防止するためにメモリアク
セスに対し何らかの秘匿対策を講じなければならない。
そこで、不揮発性メモリ２０に一度データを書込んだら
その後の書き替えを禁止するハードウェアを備えたリザ
ーブセクション７を設け、このリザーブセクションに予
め定めた暗証コードを記憶する。尚、書込後の欠き替え
をハードウェアにより禁止するリザーブセクション７の
構成としては特公昭５８−５７７８５号のものがある。
【０００５】そしてリーダライター１２にデータキャリ
ア１０を近接させて整流回路２２より電源電圧が得られ
るパワーオンスタート時に、リーダライター１２から不
揮発性メモリのリザーブセクション７のリードアクセス
を行って暗証コードを読出し、このリードアクセスに続
いてリーダラタイターから暗証コードを送ってメモリか
ら読出した暗証コードと比較し、両者が一致した時に不
揮発性メモリ２０の読出し書込を許可するようにしてい
る。
ア１０を近接させて整流回路２２より電源電圧が得られ
るパワーオンスタート時に、リーダライター１２から不
揮発性メモリのリザーブセクション７のリードアクセス
を行って暗証コードを読出し、このリードアクセスに続
いてリーダラタイターから暗証コードを送ってメモリか
ら読出した暗証コードと比較し、両者が一致した時に不
揮発性メモリ２０の読出し書込を許可するようにしてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のデータキャリアを用いたデータ記憶システム
にあっては、何らかの手段でデータキャリアに設けた不
揮発性メモリのリザーブセクションに記憶している暗証
コードが第三者に判ってしまったような場合、不正使用
を回避するために暗証コードを変更する必要があるが、
暗証コードを記憶したリザーブセクションに一度記憶し
た暗証コードはリーダライターにより変更ができないよ
うに構成されているため、データキャリアの暗証コード
を簡単に変更できないという不具合があった。
うな従来のデータキャリアを用いたデータ記憶システム
にあっては、何らかの手段でデータキャリアに設けた不
揮発性メモリのリザーブセクションに記憶している暗証
コードが第三者に判ってしまったような場合、不正使用
を回避するために暗証コードを変更する必要があるが、
暗証コードを記憶したリザーブセクションに一度記憶し
た暗証コードはリーダライターにより変更ができないよ
うに構成されているため、データキャリアの暗証コード
を簡単に変更できないという不具合があった。
【０００７】本発明は、このような従来の問題点に鑑み
てなされたもので、暗証コードが第三者に知れた場合に
適切に対応できるようにしたデータ記憶システムを提供
することを目的とする。
てなされたもので、暗証コードが第三者に知れた場合に
適切に対応できるようにしたデータ記憶システムを提供
することを目的とする。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、外部との間でデータの送受を
行うデータ伝送手段１と、所定の暗証コードをリザーブ
セクション７に記憶したメモリ２と、メモリ２からデー
タを読出すメモリ読出手段３と、メモリ２にデータを書
込むメモリ書込手段４とを備えたデータ記憶システムを
対象とする。
図である。まず本発明は、外部との間でデータの送受を
行うデータ伝送手段１と、所定の暗証コードをリザーブ
セクション７に記憶したメモリ２と、メモリ２からデー
タを読出すメモリ読出手段３と、メモリ２にデータを書
込むメモリ書込手段４とを備えたデータ記憶システムを
対象とする。
【０００９】このようなデータ記憶システムにつき本発
明にあっては、パワーオンスタート時にデータ伝送手段
１で受信されたデータとメモリ２のリザーブセクション
７から読出した暗号コードとを比較する比較手段５と、
比較手段５から一致出力が得られた時にリザーブセクシ
ョン７を含むメモリ２の全エリアの書込を許可する書込
許可手段６とを設けたこと特徴とする。
明にあっては、パワーオンスタート時にデータ伝送手段
１で受信されたデータとメモリ２のリザーブセクション
７から読出した暗号コードとを比較する比較手段５と、
比較手段５から一致出力が得られた時にリザーブセクシ
ョン７を含むメモリ２の全エリアの書込を許可する書込
許可手段６とを設けたこと特徴とする。
【００１０】
【作用】このような構成を備えた本発明のデータ記憶シ
ステムによれば、システムで使用しているデータキャリ
アのメモリに記憶している暗証コードが第三者に知れた
ことが判った場合には、暗証コードの変更が簡単にでき
るので、暗証コードを変更することで不正使用に有効に
対処することができる。
ステムによれば、システムで使用しているデータキャリ
アのメモリに記憶している暗証コードが第三者に知れた
ことが判った場合には、暗証コードの変更が簡単にでき
るので、暗証コードを変更することで不正使用に有効に
対処することができる。
【００１１】また使用場所によって異なる暗証コードを
設定していたような場合には、回収したデータキャリア
の暗証コードを変更するだけで別の場所で再使用でき、
データキャリアの効率的な活用ができる。
設定していたような場合には、回収したデータキャリア
の暗証コードを変更するだけで別の場所で再使用でき、
データキャリアの効率的な活用ができる。
【００１２】
【実施例】図２は本発明のデータ記憶システムに用いら
れるデータキャリアの実施例構成図である。図２におい
て、まずデータキャリアには図７の従来例と同様、リー
ダライター側と電磁誘導結合されるコイル１６、データ
伝送制御回路１８、電源電圧Ｖccを作り出す整流回路２
２及びＥ2 ＰＲＯＭ等を用いた不揮発性メモリ２０が設
けられる。不揮発性メモリ２０には暗号コードを記憶す
るリザーブセンション７が設けられ、例えば６４ビット
の暗号コードＫ６３，Ｋ６２，Ｋ６２，・・・，Ｋ１，
Ｋ０を記憶している。
れるデータキャリアの実施例構成図である。図２におい
て、まずデータキャリアには図７の従来例と同様、リー
ダライター側と電磁誘導結合されるコイル１６、データ
伝送制御回路１８、電源電圧Ｖccを作り出す整流回路２
２及びＥ2 ＰＲＯＭ等を用いた不揮発性メモリ２０が設
けられる。不揮発性メモリ２０には暗号コードを記憶す
るリザーブセンション７が設けられ、例えば６４ビット
の暗号コードＫ６３，Ｋ６２，Ｋ６２，・・・，Ｋ１，
Ｋ０を記憶している。
【００１３】リザーブセクション７に記憶された暗号コ
ードは、予め準備されたリザーブセクション専用のライ
トコマンドにより書き替えることができる。勿論、通常
のライトコマンドによるリザーブセクションのアドレス
指定で書き替え可能としてもよい。データ伝送制御回路
１８から不揮発性メモリ２０に対してはチップセレクト
信号ＣＳ、シフトクロック信号ＳＫ及び読出制御データ
（リードコマンド及びリードアドレス）あるいは書込制
御信号（ライトコマンド、ライトアドレス及びライトデ
ータ）を送るＤＩ信号が与えられる。また、不揮発性メ
モリ２０からデータ伝送制御回路１８に対しては読出デ
ータＤＯが送出される。
ードは、予め準備されたリザーブセクション専用のライ
トコマンドにより書き替えることができる。勿論、通常
のライトコマンドによるリザーブセクションのアドレス
指定で書き替え可能としてもよい。データ伝送制御回路
１８から不揮発性メモリ２０に対してはチップセレクト
信号ＣＳ、シフトクロック信号ＳＫ及び読出制御データ
（リードコマンド及びリードアドレス）あるいは書込制
御信号（ライトコマンド、ライトアドレス及びライトデ
ータ）を送るＤＩ信号が与えられる。また、不揮発性メ
モリ２０からデータ伝送制御回路１８に対しては読出デ
ータＤＯが送出される。
【００１４】ここで不揮発性メモリ２０としてＥ2 ＰＲ
ＯＭを使用した場合の書込み及び読出し動作は次のよう
になる。まず書込動作は、チップセレクト信号ＣＳをオ
ン（Ｈレベル）とした後にビットのライトコマンド「０
１０１」を送り、続いて６ビットの書込アドレス「Ａ５
〜Ａ０」を送ってアドレスを指定し、この状態でチップ
セレクト信号ＣＳをオフ（Ｌレベル）として１回に１６
ビット単位でデータを書込むことができる。
ＯＭを使用した場合の書込み及び読出し動作は次のよう
になる。まず書込動作は、チップセレクト信号ＣＳをオ
ン（Ｈレベル）とした後にビットのライトコマンド「０
１０１」を送り、続いて６ビットの書込アドレス「Ａ５
〜Ａ０」を送ってアドレスを指定し、この状態でチップ
セレクト信号ＣＳをオフ（Ｌレベル）として１回に１６
ビット単位でデータを書込むことができる。
【００１５】また読出動作は、チップセレクト信号ＣＳ
をオンした状態でリードコマンド「０１０１」を送り、
続いて６ビットのアドレス「Ａ５〜Ａ０」を送って読出
先頭アドレスを指定すると、クロック信号ＳＫに同期し
てチップセレクト信号ＣＳをオフするまでの任意のビッ
ト長のデータを読出すことができる。１００は秘匿回路
であり、秘匿回路１００には比較回路２８、カウンタ３
０及び順序回路３２が設けられる。
をオンした状態でリードコマンド「０１０１」を送り、
続いて６ビットのアドレス「Ａ５〜Ａ０」を送って読出
先頭アドレスを指定すると、クロック信号ＳＫに同期し
てチップセレクト信号ＣＳをオフするまでの任意のビッ
ト長のデータを読出すことができる。１００は秘匿回路
であり、秘匿回路１００には比較回路２８、カウンタ３
０及び順序回路３２が設けられる。
【００１６】本発明にあっては、外部ユニットしてのリ
ーダライターのパワーオンスタートで、リーダライター
から秘匿解除情報が電磁結合によりデータキャリア１０
のデータ伝送制御回路１８に送られ、データ伝送制御回
路１８でこれを復調して、図３に示すシフトクロック信
号ＳＫ、チップセレクト信号ＣＳ、およびシフトクロッ
ク信号に同期したＤＩ信号を不揮発性メモリ２０に送
る。
ーダライターのパワーオンスタートで、リーダライター
から秘匿解除情報が電磁結合によりデータキャリア１０
のデータ伝送制御回路１８に送られ、データ伝送制御回
路１８でこれを復調して、図３に示すシフトクロック信
号ＳＫ、チップセレクト信号ＣＳ、およびシフトクロッ
ク信号に同期したＤＩ信号を不揮発性メモリ２０に送
る。
【００１７】この実施例において、図３のＤＩ信号で示
す秘匿解除要求情報は７５ビットのビット長で構成され
る。７５ビットのうち先頭の４ビットがリードコマンド
「０１１０」であり、次の６ビットがアドレスＡ５〜Ａ
０であり、更に１つの０ビットをおいて残り６４ビット
が暗証コードＤ６３〜Ｄ０となる。このような図３に示
すリーダライター側からの秘匿解除要求情報に対応し
て、図３のアドレスＡ５〜Ａ０で指定される不揮発性メ
モリ２０のリザーブセクション７には、暗号コードＤ６
３〜Ｄ０と同じ暗号コードＫ６３〜Ｋ０が予め記憶され
ている。不揮発性メモリ２０はデータ伝送制御回路１８
からの秘匿解除要求情報に含まれるリードコマンド「０
１１０」及びアドレスＡ５〜Ａ０を受けて図３に示すＫ
６３〜Ｋ０でなる読出データＤＯを出力する。ここでリ
ードコマンド及びアドレスを受信しているＴｏの期間、
不揮発性メモリ２０の読出出力ＤＯはハイインピーダン
スの状態にある。
す秘匿解除要求情報は７５ビットのビット長で構成され
る。７５ビットのうち先頭の４ビットがリードコマンド
「０１１０」であり、次の６ビットがアドレスＡ５〜Ａ
０であり、更に１つの０ビットをおいて残り６４ビット
が暗証コードＤ６３〜Ｄ０となる。このような図３に示
すリーダライター側からの秘匿解除要求情報に対応し
て、図３のアドレスＡ５〜Ａ０で指定される不揮発性メ
モリ２０のリザーブセクション７には、暗号コードＤ６
３〜Ｄ０と同じ暗号コードＫ６３〜Ｋ０が予め記憶され
ている。不揮発性メモリ２０はデータ伝送制御回路１８
からの秘匿解除要求情報に含まれるリードコマンド「０
１１０」及びアドレスＡ５〜Ａ０を受けて図３に示すＫ
６３〜Ｋ０でなる読出データＤＯを出力する。ここでリ
ードコマンド及びアドレスを受信しているＴｏの期間、
不揮発性メモリ２０の読出出力ＤＯはハイインピーダン
スの状態にある。
【００１８】再び図２を参照するに、比較回路２８はＤ
Ｉ信号とＤＯ信号との一致、不一致を判別している。即
ち、外部からのリードアドレスＡ５〜Ａ０と予め定め
たビットパターン、例えば「００００００」でなる設定
アドレスとの一致、不一致を検出し、また外部からの
暗証コードＤ６３〜Ｄ０と不揮発性メモリ２０から読出
された暗証コードＫ６３〜Ｋ０との一致、不一致を検出
する。
Ｉ信号とＤＯ信号との一致、不一致を判別している。即
ち、外部からのリードアドレスＡ５〜Ａ０と予め定め
たビットパターン、例えば「００００００」でなる設定
アドレスとの一致、不一致を検出し、また外部からの
暗証コードＤ６３〜Ｄ０と不揮発性メモリ２０から読出
された暗証コードＫ６３〜Ｋ０との一致、不一致を検出
する。
【００１９】この比較回路２８による比較機能は図４に
示す反転型の排他論理和回路（ＥＸ−ＯＲ）で実現され
る。図４の比較回路２８は、ＤＩ信号とＤＯ信号が一致
するとを“１”となる一致出力ＥＱを生ずる。ＤＩ信号
とＤＯ信号とが不一致であれば比較回路２８は“０”と
なる不一致出力＊ＥＱ（ＥＱの反転出力を示す）を生ず
る。
示す反転型の排他論理和回路（ＥＸ−ＯＲ）で実現され
る。図４の比較回路２８は、ＤＩ信号とＤＯ信号が一致
するとを“１”となる一致出力ＥＱを生ずる。ＤＩ信号
とＤＯ信号とが不一致であれば比較回路２８は“０”と
なる不一致出力＊ＥＱ（ＥＱの反転出力を示す）を生ず
る。
【００２０】またＤＯ信号の入力ラインを抵抗Ｒにより
プルダウンしており、図３に示したようにＴｏ期間に亘
る不揮発性メモリ２０のＤＯ出力がハイインピーダンス
の間は、ＤＯ信号を“０”に固定する。この抵抗Ｒによ
るＤＯ信号のプルダウンで、アドレスＡ５〜Ａ０と比較
するビットパターン「００００００」を設定アドレスと
して設定することになる。
プルダウンしており、図３に示したようにＴｏ期間に亘
る不揮発性メモリ２０のＤＯ出力がハイインピーダンス
の間は、ＤＯ信号を“０”に固定する。この抵抗Ｒによ
るＤＯ信号のプルダウンで、アドレスＡ５〜Ａ０と比較
するビットパターン「００００００」を設定アドレスと
して設定することになる。
【００２１】更に、図２の秘匿回路１００にはカウンタ
３０が設けられる。カウンタ３０はデータ伝送制御回路
１８から得られるシフトクロック信号ＳＫを計数し、パ
ワーオンスタートから図３にＤＩとして示した秘匿解除
要求情報の長さである７５ビットに対応する７５個のシ
フトクロック信号ＳＫが得られたときに計数出力ＣＮＴ
を生ずる。
３０が設けられる。カウンタ３０はデータ伝送制御回路
１８から得られるシフトクロック信号ＳＫを計数し、パ
ワーオンスタートから図３にＤＩとして示した秘匿解除
要求情報の長さである７５ビットに対応する７５個のシ
フトクロック信号ＳＫが得られたときに計数出力ＣＮＴ
を生ずる。
【００２２】図５はカウンタ３０の具体的な実施例を示
したもので、図３に示すチップセレクト信号ＣＳがＣＳ
＝０でクリア状態に置かれ、チップセレクト信号ＣＳが
オンしてＣＳ＝１になるとクリア状態が解除されてシフ
トクロック信号ＳＫの計数を開始し、シフトクロック信
号ＳＫを７５個計数するとカウント出力ＣＮＴを生ず
る。
したもので、図３に示すチップセレクト信号ＣＳがＣＳ
＝０でクリア状態に置かれ、チップセレクト信号ＣＳが
オンしてＣＳ＝１になるとクリア状態が解除されてシフ
トクロック信号ＳＫの計数を開始し、シフトクロック信
号ＳＫを７５個計数するとカウント出力ＣＮＴを生ず
る。
【００２３】再び図２の秘匿回路１００を参照するに、
順序回路３２が設けられる。順序回路３２は、ＤＩ信
号、ＤＯ信号、比較回路２８の出力及びカウンタ３０の
出力を受け、図６に示す状態遷移をリードコマンド検出
部３２ａ、一致記憶部３２ｂ、許可部３２ｃ及び停止部
３２ｄにより行う。図６の状態遷移にあっては、まず順
序回路３２はアイドル状態ＩＤＬにあり、アイドル状態
ＩＤＬでチップセレクト信号ＣＳがオンになるとＤＩ信
号を受け付ける。ここでＤＩ信号がリードコマンドであ
って、「０１１０」と入力されると、状態はＳ１、Ｓ
２、Ｓ３及びＳ４と遷移する。
順序回路３２が設けられる。順序回路３２は、ＤＩ信
号、ＤＯ信号、比較回路２８の出力及びカウンタ３０の
出力を受け、図６に示す状態遷移をリードコマンド検出
部３２ａ、一致記憶部３２ｂ、許可部３２ｃ及び停止部
３２ｄにより行う。図６の状態遷移にあっては、まず順
序回路３２はアイドル状態ＩＤＬにあり、アイドル状態
ＩＤＬでチップセレクト信号ＣＳがオンになるとＤＩ信
号を受け付ける。ここでＤＩ信号がリードコマンドであ
って、「０１１０」と入力されると、状態はＳ１、Ｓ
２、Ｓ３及びＳ４と遷移する。
【００２４】遷移状態Ｓ４においては、比較回路２８よ
り一致出力ＥＱ及びカウンタ３０より７５カウントによ
るカウント出力ＣＮＴが得られると、両者の論理積（Ｅ
Ｑ・ＣＮＴ）に基づいてパス状態ＰＡＳＳに移行し、図
２のＡＮＤゲート３４に対する出力を“１”とし、不揮
発性メモリ２０からのＤＯ信号のデータ伝送制御回路１
８に対する出力を許容する。同時にゲート回路３６のＡ
ＮＤゲート３８に対するＰＡＳＳ出力も“１”となり、
ＣＳ信号をＡＮＤゲート３８及びＯＲゲート４２を介し
て不揮発性メモリ２０に送る。
り一致出力ＥＱ及びカウンタ３０より７５カウントによ
るカウント出力ＣＮＴが得られると、両者の論理積（Ｅ
Ｑ・ＣＮＴ）に基づいてパス状態ＰＡＳＳに移行し、図
２のＡＮＤゲート３４に対する出力を“１”とし、不揮
発性メモリ２０からのＤＯ信号のデータ伝送制御回路１
８に対する出力を許容する。同時にゲート回路３６のＡ
ＮＤゲート３８に対するＰＡＳＳ出力も“１”となり、
ＣＳ信号をＡＮＤゲート３８及びＯＲゲート４２を介し
て不揮発性メモリ２０に送る。
【００２５】また、遷移状態Ｓ４で比較回路２８より不
一致出力＊ＥＱが得られると、フェール状態ＦＡＩＬに
移行し、図１のＡＮＤゲート３４，３５に対する順序回
路３２の出力は“０”のまま維持され、不揮発性メモリ
２０からのＤＯ信号のデータ伝送制御回路１８への送出
を禁止する。同時にゲート回路３６のＡＮＤゲート３８
が不一致出力＊ＥＱによるＰＡＳＳ信号の“０”で禁止
状態となり、またＡＮＤゲート４０もＦＡＩＬ出力＝１
により禁止状態となり、不揮発性メモリ２０へのチップ
セレクト信号ＣＳをオフにする。
一致出力＊ＥＱが得られると、フェール状態ＦＡＩＬに
移行し、図１のＡＮＤゲート３４，３５に対する順序回
路３２の出力は“０”のまま維持され、不揮発性メモリ
２０からのＤＯ信号のデータ伝送制御回路１８への送出
を禁止する。同時にゲート回路３６のＡＮＤゲート３８
が不一致出力＊ＥＱによるＰＡＳＳ信号の“０”で禁止
状態となり、またＡＮＤゲート４０もＦＡＩＬ出力＝１
により禁止状態となり、不揮発性メモリ２０へのチップ
セレクト信号ＣＳをオフにする。
【００２６】そして、フェール状態ＦＡＩＬにおいてチ
ップセレクト信号ＣＳが停止すれば、即ち＊ＣＳ（ＣＳ
の反転値）となれば、元のアイドル状態ＩＤＬに戻るよ
うになる。またＩＤＬ状態でリードコマンド「０１１
０」以外のパターンが入力されると、その時点でＦＡＩ
Ｌ状態に移行する。次に図１の実施例の動作を説明す
る。尚、暗証コードのスタートアドレスを示すアドレス
Ａ５〜Ａ０はメモリ先頭アドレス「００００００」を使
用する。
ップセレクト信号ＣＳが停止すれば、即ち＊ＣＳ（ＣＳ
の反転値）となれば、元のアイドル状態ＩＤＬに戻るよ
うになる。またＩＤＬ状態でリードコマンド「０１１
０」以外のパターンが入力されると、その時点でＦＡＩ
Ｌ状態に移行する。次に図１の実施例の動作を説明す
る。尚、暗証コードのスタートアドレスを示すアドレス
Ａ５〜Ａ０はメモリ先頭アドレス「００００００」を使
用する。
【００２７】データキャリアのコイル１６をリーダライ
ター側のコイルに近接させた状態でリーダライター側を
パワーオンスタートあるいはイニシャルスタートさせる
と、データキャリアに対しシフトクロック信号ＳＫ、チ
ップセレクト信号ＣＳ及びＤＩ信号で示す所定のフォー
マット構成をもった秘匿解除要求情報が送られる。勿
論、電磁誘導結合においてはこれらのビット情報は周波
数変調されて送られる。
ター側のコイルに近接させた状態でリーダライター側を
パワーオンスタートあるいはイニシャルスタートさせる
と、データキャリアに対しシフトクロック信号ＳＫ、チ
ップセレクト信号ＣＳ及びＤＩ信号で示す所定のフォー
マット構成をもった秘匿解除要求情報が送られる。勿
論、電磁誘導結合においてはこれらのビット情報は周波
数変調されて送られる。
【００２８】コイル１６に誘起された信号は整流回路２
２で整流されてデータキャリア内に対する電源電圧Ｖcc
を作り出し、同時にデータ伝送制御回路１８からは周波
数変調信号から復調された図３に示すシフトクロック信
号ＳＫ、チップセレクト信号ＣＳ及びＤＩ信号が不揮発
性メモリ２０に対し出力される。データ伝送制御回路１
８から出力されるＤＩ信号は秘匿回路１００の順序回路
３２に入力される。
２で整流されてデータキャリア内に対する電源電圧Ｖcc
を作り出し、同時にデータ伝送制御回路１８からは周波
数変調信号から復調された図３に示すシフトクロック信
号ＳＫ、チップセレクト信号ＣＳ及びＤＩ信号が不揮発
性メモリ２０に対し出力される。データ伝送制御回路１
８から出力されるＤＩ信号は秘匿回路１００の順序回路
３２に入力される。
【００２９】またデータ伝送制御回路１８からのリード
コマンド及びアドレスの送出が不揮発性メモリ２０に対
し行われると、その後の暗証コードＤ６３〜Ｄ０の送出
に同期して不揮発性メモリ２０のリザーブセンション７
より予め記憶されている同じ内容をもつ６４ビット長の
暗証コードＫ６３〜Ｋ０がビット単位に読み出される。
コマンド及びアドレスの送出が不揮発性メモリ２０に対
し行われると、その後の暗証コードＤ６３〜Ｄ０の送出
に同期して不揮発性メモリ２０のリザーブセンション７
より予め記憶されている同じ内容をもつ６４ビット長の
暗証コードＫ６３〜Ｋ０がビット単位に読み出される。
【００３０】更に詳細に説明すると、まずリードコマン
ド「０１１０」が入力されると状態はＳ４になる。ここ
から比較回路２８の出力ＥＱが評価される。次にアドレ
スＡ５〜Ａ０にダミー１ビットを加えた「００００００
０」が入力されている図３のＴｏ期間中は不揮発性メモ
リ２０のＤＯ出力はハイインピーダンス状態にあり、し
たがって図４に示した比較回路２８の抵抗Ｒによりプル
ダウンされてＤＯ信号入力はＴｏのあいだ“０”とな
る。このためアドレス＋ダミービットが「００００００
０」であれば、Ｔｏ期間のあいだ比較回路２８の出力Ｅ
ＱはＥＱ＝１となり、遷移状態Ｓ４が維持される。
ド「０１１０」が入力されると状態はＳ４になる。ここ
から比較回路２８の出力ＥＱが評価される。次にアドレ
スＡ５〜Ａ０にダミー１ビットを加えた「００００００
０」が入力されている図３のＴｏ期間中は不揮発性メモ
リ２０のＤＯ出力はハイインピーダンス状態にあり、し
たがって図４に示した比較回路２８の抵抗Ｒによりプル
ダウンされてＤＯ信号入力はＴｏのあいだ“０”とな
る。このためアドレス＋ダミービットが「００００００
０」であれば、Ｔｏ期間のあいだ比較回路２８の出力Ｅ
ＱはＥＱ＝１となり、遷移状態Ｓ４が維持される。
【００３１】続いて暗号コードの比較が行われる。即
ち、外部からの暗証コードＤｉとメモリからの暗証コー
ドＫｉ（但しｉ＝６３〜０）の比較が各ビット毎に行わ
れ、連続して暗証コードＤｉとＫｉが等しい場合には、
状態はＳ４のままであるが、途中で等しくなくなると、
その時点で状態はＳ４からＦＡＩＬ状態となり、ＣＳ＝
０になるまでＦＡＩＬ状態を維持する。
ち、外部からの暗証コードＤｉとメモリからの暗証コー
ドＫｉ（但しｉ＝６３〜０）の比較が各ビット毎に行わ
れ、連続して暗証コードＤｉとＫｉが等しい場合には、
状態はＳ４のままであるが、途中で等しくなくなると、
その時点で状態はＳ４からＦＡＩＬ状態となり、ＣＳ＝
０になるまでＦＡＩＬ状態を維持する。
【００３２】一方、カウンタ３０はチップセレクト信号
ＣＳがオンした時点でクリア状態を解除し、続いて得ら
れるシフトクロック信号ＳＫを計数しており、シフトク
ロック信号ＳＫの計数出力が秘匿解除要求情報のビット
数７５に達した時点で計数出力ＣＮＴを生ずる。このカ
ウンタ３０より計数値７５のカウント出力ＣＮＴが得ら
れた時、遷移状態がＳ４で且つ比較回路２８が一致出力
ＥＱを生じていれば、図６に示すように順序回路３２は
パス状態ＰＡＳＳに移行し、ＡＮＤゲート３４を許容状
態とする。同時にゲート回路３６のＡＮＤゲート３８の
オンによりデータ伝送制御回路１８からのチップセレク
ト信号ＣＳを不揮発性メモリ２０にＯＲゲート４２を介
してそのまま送る。
ＣＳがオンした時点でクリア状態を解除し、続いて得ら
れるシフトクロック信号ＳＫを計数しており、シフトク
ロック信号ＳＫの計数出力が秘匿解除要求情報のビット
数７５に達した時点で計数出力ＣＮＴを生ずる。このカ
ウンタ３０より計数値７５のカウント出力ＣＮＴが得ら
れた時、遷移状態がＳ４で且つ比較回路２８が一致出力
ＥＱを生じていれば、図６に示すように順序回路３２は
パス状態ＰＡＳＳに移行し、ＡＮＤゲート３４を許容状
態とする。同時にゲート回路３６のＡＮＤゲート３８の
オンによりデータ伝送制御回路１８からのチップセレク
ト信号ＣＳを不揮発性メモリ２０にＯＲゲート４２を介
してそのまま送る。
【００３３】従って、それ以降、ＡＮＤゲート３４を介
して不揮発性メモリ２０の読出データＤＯをデータ伝送
制御回路１８に送出することができ、またチップセレク
ト信号ＣＳもそのままゲート回路３６を介して不揮発性
メモリ２０に送られるので、リーダ・ライター側でパワ
ーオフされるまでデータキャリアの不揮発性メモリ２０
に対するリードアクセス及びまたはライトアクセスを有
効に行うことができる。
して不揮発性メモリ２０の読出データＤＯをデータ伝送
制御回路１８に送出することができ、またチップセレク
ト信号ＣＳもそのままゲート回路３６を介して不揮発性
メモリ２０に送られるので、リーダ・ライター側でパワ
ーオフされるまでデータキャリアの不揮発性メモリ２０
に対するリードアクセス及びまたはライトアクセスを有
効に行うことができる。
【００３４】またリザーブセクション７に記憶している
暗証コードが第三者に知られたような場合には、図６の
ＰＡＳＳ状態に移行した後に、リザーブセクション専用
のライトコマンドを使用してリーダライター側からリザ
ーブセクション７の先頭アドレスを指定した暗証コード
のライトアクセスを行うことで、暗証コードＫ０〜Ｋ６
３を簡単に変更することができる。
暗証コードが第三者に知られたような場合には、図６の
ＰＡＳＳ状態に移行した後に、リザーブセクション専用
のライトコマンドを使用してリーダライター側からリザ
ーブセクション７の先頭アドレスを指定した暗証コード
のライトアクセスを行うことで、暗証コードＫ０〜Ｋ６
３を簡単に変更することができる。
【００３５】一方、データキャリアに記憶されいてる金
額等のデータを不正に書き替えようと場合には、データ
キャリアのパワーオンスタート時に、リーダライター側
から図３のＤＩ信号に示すリードコマンド以外のコマン
ドが送られてコマンドのビット不一致を検出した時点
で、またリードコマンドは正しくともリードコマンドに
続いて送られたアドレス及び暗証コードのビット誤り
（不一致）が検出された時点で、順序回路３２は図６の
フェール状態ＦＡＩＬに移行し、ＡＮＤゲート３４に対
する順序回路３２の出力を“０”のままとし、且つゲー
ト回路３６によりチップセレクト信号ＣＳをオフにす
る。
額等のデータを不正に書き替えようと場合には、データ
キャリアのパワーオンスタート時に、リーダライター側
から図３のＤＩ信号に示すリードコマンド以外のコマン
ドが送られてコマンドのビット不一致を検出した時点
で、またリードコマンドは正しくともリードコマンドに
続いて送られたアドレス及び暗証コードのビット誤り
（不一致）が検出された時点で、順序回路３２は図６の
フェール状態ＦＡＩＬに移行し、ＡＮＤゲート３４に対
する順序回路３２の出力を“０”のままとし、且つゲー
ト回路３６によりチップセレクト信号ＣＳをオフにす
る。
【００３６】従って、不揮発性メモリ２０からの読出デ
ータＤＯの送出が禁止され、且つチップセレクト信号Ｃ
Ｓはオフされたままとなり、リーダライター側からの不
正使用による不揮発性メモリ２０のリードアクセス及び
またはライトアクセスを不可能とする。尚、上記の実施
例にあっては、暗証コードが不一致となる不正使用時に
あっては、不揮発性メモリ２０からの読出データの送出
を禁止すると共にチップセレクト信号ＣＳもオフするよ
うにしているが、同時に不揮発性メモリ２０に対するＤ
Ｉ信号のラインを切り離して不揮発性メモリ２０に対す
るライトアクセス及びリードアクセスそのものを禁止す
るようにしても良い。
ータＤＯの送出が禁止され、且つチップセレクト信号Ｃ
Ｓはオフされたままとなり、リーダライター側からの不
正使用による不揮発性メモリ２０のリードアクセス及び
またはライトアクセスを不可能とする。尚、上記の実施
例にあっては、暗証コードが不一致となる不正使用時に
あっては、不揮発性メモリ２０からの読出データの送出
を禁止すると共にチップセレクト信号ＣＳもオフするよ
うにしているが、同時に不揮発性メモリ２０に対するＤ
Ｉ信号のラインを切り離して不揮発性メモリ２０に対す
るライトアクセス及びリードアクセスそのものを禁止す
るようにしても良い。
【００３７】また不揮発性メモリ２０の動作禁止はシフ
トクロック信号ＳＫのラインについて行うようにしても
良い。勿論、不揮発性メモリ２０に対する整流回路２２
からの電源供給を遮断するようにしても良い。更に、上
記の実施例にあっては、アドレスＡ５〜Ａ０としてメモ
リ先頭アドレスを示すオール０を例にとるものであった
が、これ以外の適宜のアドレスをキーワードの格納アド
レスしても良いことは勿論である。
トクロック信号ＳＫのラインについて行うようにしても
良い。勿論、不揮発性メモリ２０に対する整流回路２２
からの電源供給を遮断するようにしても良い。更に、上
記の実施例にあっては、アドレスＡ５〜Ａ０としてメモ
リ先頭アドレスを示すオール０を例にとるものであった
が、これ以外の適宜のアドレスをキーワードの格納アド
レスしても良いことは勿論である。
【００３８】更に上記の実施例にあっては、リードコマ
ンド、アドレス及び暗証コードの全ての一致でアクセス
を許可しているが、暗証コードのみの照合一致でアクセ
ス許可を行ってもよい。更にまた、上記の実施例は非接
触データキャリアを用いたデータ記憶システムを例にと
るものであったが、本発明はこれに限定されず、ＩＣカ
ード等の接触式のデータキャリアであっても同じであ
り、適宜のデータ記憶システムに適用できる。
ンド、アドレス及び暗証コードの全ての一致でアクセス
を許可しているが、暗証コードのみの照合一致でアクセ
ス許可を行ってもよい。更にまた、上記の実施例は非接
触データキャリアを用いたデータ記憶システムを例にと
るものであったが、本発明はこれに限定されず、ＩＣカ
ード等の接触式のデータキャリアであっても同じであ
り、適宜のデータ記憶システムに適用できる。
【００３９】
【発明の効果】以上説明してきたように本発明によれ
ば、第三者が暗証コードを知ってしまいったような場合
にメモリのリザーブセクションに記憶している暗証コー
ドを簡単に変更でき、システムの不正使用に適切に対応
できるまた使用場所に応じて異なる暗証コードを使用し
ている場合、回収したデータキャリアのリザーブセクシ
ョンの暗証コードを変更するだけで、他の場所でデータ
キャリアを流用でき、より使い易いシステムとできる。
ば、第三者が暗証コードを知ってしまいったような場合
にメモリのリザーブセクションに記憶している暗証コー
ドを簡単に変更でき、システムの不正使用に適切に対応
できるまた使用場所に応じて異なる暗証コードを使用し
ている場合、回収したデータキャリアのリザーブセクシ
ョンの暗証コードを変更するだけで、他の場所でデータ
キャリアを流用でき、より使い易いシステムとできる。
【００４０】更に、リザーブセクションの書き替えを禁
止する複雑な回路が不要であることから、コストおよび
消費電流の低減を図ることができる。
止する複雑な回路が不要であることから、コストおよび
消費電流の低減を図ることができる。
【図１】本発明の原理説明図
【図２】本発明に用いるデータキャリアの実施例構成図
【図３】リーダライターから最初に送られてくるシフト
クロック信号ＳＫ、チップセレクト信号ＣＳ、秘匿解除
要求情報としてのＤＩ信号及びメモリから読出されるＤ
Ｏ信号を示した説明図
クロック信号ＳＫ、チップセレクト信号ＣＳ、秘匿解除
要求情報としてのＤＩ信号及びメモリから読出されるＤ
Ｏ信号を示した説明図
【図４】図２の比較回路の具体的な実施例説明図
【図５】図２のカウンタの具体例の実施例説明図
【図６】図２の順序回路の遷移状態説明図
【図７】従来装置の説明図
１：データ伝送制御手段 ２：メモリ ３：メモリ読出手段 ４：メモリ書込手段 ５：比較手段 ６：書込許可手段 ７：リザーブセクション １０：データキャリア １２：リーダ・ライター １４，１６：コイル １８：制御回路 ２０：不揮発性メモリ（Ｅ2 ＰＲＯＭ） ２２：整流回路 ２８：比較回路 ３０：カウンタ ３２：順序回路 ３２ａ：リードコマンド検出部 ３２ｂ：一致記憶部 ３２ｃ：許可部 ３２ｄ：停止部 ３４，３８，４０：ＡＮＤゲート ３６：ゲート回路 ４２：ＯＲゲート
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年７月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 データ記憶システム
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データキャリア等に設
けたメモリの読出し及び書込みの制御を暗証コードの照
合一致に基づいて行なうデータ記憶システムに関する。
けたメモリの読出し及び書込みの制御を暗証コードの照
合一致に基づいて行なうデータ記憶システムに関する。
【０００２】
【従来の技術】従来、可搬自在なデータキャリアを用い
たデータ記憶システムとしては、例えば図７のメモリパ
ッケージシステムが知られている（特開平１−１８４７
８１号等）。図７のシステムでは、リーダライター１２
のコイル１４に対しデータキャリア１０に設けたコイル
１６を近接させることで、電磁誘導結合により周波数変
調されたアクセス情報をデータキャリア１０のデータ伝
送制御回路１８に送り、同時にコイル１６の信号を整流
回路２２で整流して電源電圧Ｖccを作り出し、Ｅ2 ＰＲ
ＯＭ等の不揮発性メモリ２０のリードアクセス又はライ
トアクセスを行う。
たデータ記憶システムとしては、例えば図７のメモリパ
ッケージシステムが知られている（特開平１−１８４７
８１号等）。図７のシステムでは、リーダライター１２
のコイル１４に対しデータキャリア１０に設けたコイル
１６を近接させることで、電磁誘導結合により周波数変
調されたアクセス情報をデータキャリア１０のデータ伝
送制御回路１８に送り、同時にコイル１６の信号を整流
回路２２で整流して電源電圧Ｖccを作り出し、Ｅ2 ＰＲ
ＯＭ等の不揮発性メモリ２０のリードアクセス又はライ
トアクセスを行う。
【０００３】例えばリードアクセス時には、データ伝送
制御回路１８は不揮発性メモリ２０に対しチップセレク
ト信号ＣＳを送って作動状態とし、続いてシフトクロッ
ク信号ＳＫに同期してリードコマンド及びリードアドレ
スで成る読出制御データＤＩを送り、不揮発性メモリ２
０の指定アドレスから読出された読出データＤＯを１ビ
ットずつ受けてリーダライター１２側に送信する。尚、
読出データの送信には望ましくはスペクトラム拡散通信
を使用する。
制御回路１８は不揮発性メモリ２０に対しチップセレク
ト信号ＣＳを送って作動状態とし、続いてシフトクロッ
ク信号ＳＫに同期してリードコマンド及びリードアドレ
スで成る読出制御データＤＩを送り、不揮発性メモリ２
０の指定アドレスから読出された読出データＤＯを１ビ
ットずつ受けてリーダライター１２側に送信する。尚、
読出データの送信には望ましくはスペクトラム拡散通信
を使用する。
【０００４】この点は、ライトアクセスについても同様
であり、制御回路１８からライトコマンド及びアドレス
に加えてライトデータを書込制御データＤＩとして不揮
発性メモリ２０に送出する。ところで、この種のデータ
キャリアは、例えばキャッシュレスシステムで支払金額
の口座自動引落しをデータキャリアを使用して行うこと
が予定されており、不正利用を防止するためにメモリア
クセスに対し何らかの秘匿対策を講じなければならな
い。そこで、不揮発性メモリ２０に一度データを書込ん
だらその後の書き替えを禁止するハードウェアを備えた
リザーブセクション７を設け、このリザーブセクション
に予め定めた暗証コードを記憶する。尚、書込後の書き
替えをハードウェアにより禁止するリザーブセクション
７の構成としては特公昭５８−５７７８５号のものがあ
る。
であり、制御回路１８からライトコマンド及びアドレス
に加えてライトデータを書込制御データＤＩとして不揮
発性メモリ２０に送出する。ところで、この種のデータ
キャリアは、例えばキャッシュレスシステムで支払金額
の口座自動引落しをデータキャリアを使用して行うこと
が予定されており、不正利用を防止するためにメモリア
クセスに対し何らかの秘匿対策を講じなければならな
い。そこで、不揮発性メモリ２０に一度データを書込ん
だらその後の書き替えを禁止するハードウェアを備えた
リザーブセクション７を設け、このリザーブセクション
に予め定めた暗証コードを記憶する。尚、書込後の書き
替えをハードウェアにより禁止するリザーブセクション
７の構成としては特公昭５８−５７７８５号のものがあ
る。
【０００５】そしてリーダライター１２にデータキャリ
ア１０を近接させて整流回路２２より電源電圧が得られ
るパワーオンスタート時に、リーダライター１２から不
揮発性メモリのリザーブセクション７のリードアクセス
を行って暗証コードを読出し、このリードアクセスに続
いてリーダライターから暗証コードを送ってメモリから
読出した暗証コードと比較し、両者が一致した時に不揮
発性メモリ２０の読出し書込を許可するようにしてい
る。
ア１０を近接させて整流回路２２より電源電圧が得られ
るパワーオンスタート時に、リーダライター１２から不
揮発性メモリのリザーブセクション７のリードアクセス
を行って暗証コードを読出し、このリードアクセスに続
いてリーダライターから暗証コードを送ってメモリから
読出した暗証コードと比較し、両者が一致した時に不揮
発性メモリ２０の読出し書込を許可するようにしてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のデータキャリアを用いたデータ記憶システム
にあっては、何らかの手段でデータキャリアに設けた不
揮発性メモリのリザーブセクションに記憶している暗証
コードが第三者に判ってしまったような場合、不正使用
を回避するために暗証コードを変更する必要があるが、
暗証コードを記憶したリザーブセクションに一度記憶し
た暗証コードはリーダライターにより変更ができないよ
うに構成されているため、データキャリアの暗証コード
を簡単に変更できないという不具合があった。
うな従来のデータキャリアを用いたデータ記憶システム
にあっては、何らかの手段でデータキャリアに設けた不
揮発性メモリのリザーブセクションに記憶している暗証
コードが第三者に判ってしまったような場合、不正使用
を回避するために暗証コードを変更する必要があるが、
暗証コードを記憶したリザーブセクションに一度記憶し
た暗証コードはリーダライターにより変更ができないよ
うに構成されているため、データキャリアの暗証コード
を簡単に変更できないという不具合があった。
【０００７】本発明は、このような従来の問題点に鑑み
てなされたもので、暗証コードが第三者に知れた場合に
適切に対応できるようにしたデータ記憶システムを提供
することを目的とする。
てなされたもので、暗証コードが第三者に知れた場合に
適切に対応できるようにしたデータ記憶システムを提供
することを目的とする。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、外部との間でデータの送受を
行うデータ伝送手段１と、所定の暗証コードをリザーブ
セクション７に記憶したメモリ２と、メモリ２からデー
タを読出すメモリ読出手段３と、メモリ２にデータを書
込むメモリ書込手段４とを備えたデータ記憶システムを
対象とする。
図である。まず本発明は、外部との間でデータの送受を
行うデータ伝送手段１と、所定の暗証コードをリザーブ
セクション７に記憶したメモリ２と、メモリ２からデー
タを読出すメモリ読出手段３と、メモリ２にデータを書
込むメモリ書込手段４とを備えたデータ記憶システムを
対象とする。
【０００９】このようなデータ記憶システムにつき本発
明にあっては、データ伝送手段１で受信されたデータと
メモリ２のリザーブセクション７から読出した暗号コー
ドとを比較する比較手段５と、比較手段５から一致出力
が得られた時にリザーブセクション７を含むメモリ２の
全エリアの書込を許可する書込許可手段６とを設けたこ
と特徴とする。
明にあっては、データ伝送手段１で受信されたデータと
メモリ２のリザーブセクション７から読出した暗号コー
ドとを比較する比較手段５と、比較手段５から一致出力
が得られた時にリザーブセクション７を含むメモリ２の
全エリアの書込を許可する書込許可手段６とを設けたこ
と特徴とする。
【００１０】更に本発明は、比較手段５から一致出力が
得られた時にリザーブセクション７を含むメモリ２の全
エリアの読出を許可する読出許可手段を設けるようにし
てもよい。この読出許可手段による読出許可で、例えば
リザーブセクションを書き替えた際の確認のための読出
が可能となる。
得られた時にリザーブセクション７を含むメモリ２の全
エリアの読出を許可する読出許可手段を設けるようにし
てもよい。この読出許可手段による読出許可で、例えば
リザーブセクションを書き替えた際の確認のための読出
が可能となる。
【００１１】
【作用】このような構成を備えた本発明のデータ記憶シ
ステムによれば、システムで使用しているデータキャリ
アのメモリに記憶している暗証コードが第三者に知れた
ことが判った場合には、暗証コードの変更が簡単にでき
るので、暗証コードを変更することで不正使用に有効に
対処することができる。
ステムによれば、システムで使用しているデータキャリ
アのメモリに記憶している暗証コードが第三者に知れた
ことが判った場合には、暗証コードの変更が簡単にでき
るので、暗証コードを変更することで不正使用に有効に
対処することができる。
【００１２】また使用場所によって異なる暗証コードを
設定していたような場合には、回収したデータキャリア
の暗証コードを変更するだけで別の場所で再使用でき、
データキャリアの効率的な活用ができる。
設定していたような場合には、回収したデータキャリア
の暗証コードを変更するだけで別の場所で再使用でき、
データキャリアの効率的な活用ができる。
【００１３】
【実施例】図２は本発明のデータ記憶システムに用いら
れるデータキャリアの実施例構成図である。図２におい
て、まずデータキャリアには図７の従来例と同様、リー
ダライター側と電磁誘導結合されるコイル１６、データ
伝送制御回路１８、電源電圧Ｖccを作り出す整流回路２
２及びＥ2 ＰＲＯＭ等を用いた不揮発性メモリ２０が設
けられる。不揮発性メモリ２０には暗証コードを記憶す
るリザーブセクション７が設けられ、例えば６４ビット
の暗証コードＫ６３，Ｋ６２，Ｋ６２，・・・，Ｋ１，
Ｋ０を記憶している。
れるデータキャリアの実施例構成図である。図２におい
て、まずデータキャリアには図７の従来例と同様、リー
ダライター側と電磁誘導結合されるコイル１６、データ
伝送制御回路１８、電源電圧Ｖccを作り出す整流回路２
２及びＥ2 ＰＲＯＭ等を用いた不揮発性メモリ２０が設
けられる。不揮発性メモリ２０には暗証コードを記憶す
るリザーブセクション７が設けられ、例えば６４ビット
の暗証コードＫ６３，Ｋ６２，Ｋ６２，・・・，Ｋ１，
Ｋ０を記憶している。
【００１４】リザーブセクション７に記憶された暗号コ
ードは、予め準備されたリザーブセクション専用のライ
トコマンドにより書き替えることができる。勿論、通常
のライトコマンドによるリザーブセクションのアドレス
指定で書き替え可能としてもよい。データ伝送制御回路
１８から不揮発性メモリ２０に対してはチップセレクト
信号ＣＳ、シフトクロック信号ＳＫ及び読出制御データ
（リードコマンド及びリードアドレス）あるいは書込制
御信号（ライトコマンド、ライトアドレス及びライトデ
ータ）を送るＤＩ信号が与えられる。また、不揮発性メ
モリ２０からデータ伝送制御回路１８に対しては読出デ
ータＤＯが送出される。
ードは、予め準備されたリザーブセクション専用のライ
トコマンドにより書き替えることができる。勿論、通常
のライトコマンドによるリザーブセクションのアドレス
指定で書き替え可能としてもよい。データ伝送制御回路
１８から不揮発性メモリ２０に対してはチップセレクト
信号ＣＳ、シフトクロック信号ＳＫ及び読出制御データ
（リードコマンド及びリードアドレス）あるいは書込制
御信号（ライトコマンド、ライトアドレス及びライトデ
ータ）を送るＤＩ信号が与えられる。また、不揮発性メ
モリ２０からデータ伝送制御回路１８に対しては読出デ
ータＤＯが送出される。
【００１５】ここで不揮発性メモリ２０としてＥ2 ＰＲ
ＯＭを使用した場合の書込み及び読出し動作は次のよう
になる。まず書込動作は、チップセレクト信号ＣＳをオ
ン（Ｈレベル）とした後にビットのライトコマンド「０
１０１」を送り、続いて６ビットの書 込アドレス「Ａ
５〜Ａ０」を送ってアドレスを指定し、この状態でチッ
プセレクト信号ＣＳをオフ（Ｌレベル）として１回に１
６ビット単位でデータを書込むことができる。
ＯＭを使用した場合の書込み及び読出し動作は次のよう
になる。まず書込動作は、チップセレクト信号ＣＳをオ
ン（Ｈレベル）とした後にビットのライトコマンド「０
１０１」を送り、続いて６ビットの書 込アドレス「Ａ
５〜Ａ０」を送ってアドレスを指定し、この状態でチッ
プセレクト信号ＣＳをオフ（Ｌレベル）として１回に１
６ビット単位でデータを書込むことができる。
【００１６】また読出動作は、チップセレクト信号ＣＳ
をオンした状態でリードコマンド 「０１０１」を送
り、続いて６ビットのアドレス「Ａ５〜Ａ０」を送って
読出先頭アドレスを指定すると、クロック信号ＳＫに同
期してチップセレクト信号ＣＳをオフするまでの任意の
ビット長のデータを読出すことができる。１００は秘匿
回路であり、秘匿回路１００には比較回路２８、カウン
タ３０及び順序回路３２が設けられる。
をオンした状態でリードコマンド 「０１０１」を送
り、続いて６ビットのアドレス「Ａ５〜Ａ０」を送って
読出先頭アドレスを指定すると、クロック信号ＳＫに同
期してチップセレクト信号ＣＳをオフするまでの任意の
ビット長のデータを読出すことができる。１００は秘匿
回路であり、秘匿回路１００には比較回路２８、カウン
タ３０及び順序回路３２が設けられる。
【００１７】本発明にあっては、外部ユニットとしての
リーダライターのパワーオンスタートで、リーダライタ
ーから秘匿解除情報が電磁結合によりデータキャリア１
０のデータ伝送制御回路１８に送られ、データ伝送制御
回路１８でこれを復調して、図３に示すシフトクロック
信号ＳＫ、チップセレクト信号ＣＳ、およびシフトクロ
ック信号に同期したＤＩ信号を不揮発性メモリ２０に送
る。
リーダライターのパワーオンスタートで、リーダライタ
ーから秘匿解除情報が電磁結合によりデータキャリア１
０のデータ伝送制御回路１８に送られ、データ伝送制御
回路１８でこれを復調して、図３に示すシフトクロック
信号ＳＫ、チップセレクト信号ＣＳ、およびシフトクロ
ック信号に同期したＤＩ信号を不揮発性メモリ２０に送
る。
【００１８】この実施例において、図３のＤＩ信号で示
す秘匿解除要求情報は７５ビットのビット長で構成され
る。７５ビットのうち先頭の４ビットがリードコマンド
「０１１０」であり、次の６ビットがアドレスＡ５〜Ａ
０であり、更に１つの０ビットをおいて残り６４ビット
が暗証コードＤ６３〜Ｄ０となる。このような図３に示
すリーダライター側からの秘匿解除要求情報に対応じ
て、図３のアドレスＡ５〜Ａ０で指定される不揮発性メ
モリ２０のリザーブセクション７には、暗証コードＤ６
３〜Ｄ０と同じ暗証コードＫ６３〜Ｋ０が予め記憶され
ている。不揮発性メモリ２０はデータ伝送制御回路１８
からの秘匿解除要求情報に含まれるリードコマンド「０
１１０」及びアドレスＡ５〜Ａ０を受けて図３に示すＫ
６３〜Ｋ０でなる読出データＤＯを出力する。ここでリ
ードコマンド及びアドレスを受信しているＴｏの期間、
不揮発性メモリ２０の読出出力ＤＯはハイインピーダン
スの状態にある。
す秘匿解除要求情報は７５ビットのビット長で構成され
る。７５ビットのうち先頭の４ビットがリードコマンド
「０１１０」であり、次の６ビットがアドレスＡ５〜Ａ
０であり、更に１つの０ビットをおいて残り６４ビット
が暗証コードＤ６３〜Ｄ０となる。このような図３に示
すリーダライター側からの秘匿解除要求情報に対応じ
て、図３のアドレスＡ５〜Ａ０で指定される不揮発性メ
モリ２０のリザーブセクション７には、暗証コードＤ６
３〜Ｄ０と同じ暗証コードＫ６３〜Ｋ０が予め記憶され
ている。不揮発性メモリ２０はデータ伝送制御回路１８
からの秘匿解除要求情報に含まれるリードコマンド「０
１１０」及びアドレスＡ５〜Ａ０を受けて図３に示すＫ
６３〜Ｋ０でなる読出データＤＯを出力する。ここでリ
ードコマンド及びアドレスを受信しているＴｏの期間、
不揮発性メモリ２０の読出出力ＤＯはハイインピーダン
スの状態にある。
【００１９】再び図２を参照するに、比較回路２８はＤ
Ｉ信号とＤＯ信号との一致、不一致を判別している。即
ち、外部からのリードアドレスＡ５〜Ａ０と予め定め
たビットパターン、例えば「００００００」でなる設定
アドレスとの一致、不一致を検出し、また外部からの
暗証コードＤ６３〜Ｄ０と不揮発性メモリ２０から読出
された暗証コードＫ６３〜Ｋ０との一致、不一致を検出
する。
Ｉ信号とＤＯ信号との一致、不一致を判別している。即
ち、外部からのリードアドレスＡ５〜Ａ０と予め定め
たビットパターン、例えば「００００００」でなる設定
アドレスとの一致、不一致を検出し、また外部からの
暗証コードＤ６３〜Ｄ０と不揮発性メモリ２０から読出
された暗証コードＫ６３〜Ｋ０との一致、不一致を検出
する。
【００２０】この比較回路２８による比較機能は図４に
示す反転型の排他論理和回路（ＥＸ−ＯＲ）で実現され
る。図４の比較回路２８は、ＤＩ信号とＤＯ信号が一致
するとを“１”となる一致出力ＥＱを生ずる。ＤＩ信号
とＤＯ信号とが不一致であれば比較回路２８は“０”と
なる不一致出力＊ＥＱ（ＥＱの反転出力を示す）を生ず
る。
示す反転型の排他論理和回路（ＥＸ−ＯＲ）で実現され
る。図４の比較回路２８は、ＤＩ信号とＤＯ信号が一致
するとを“１”となる一致出力ＥＱを生ずる。ＤＩ信号
とＤＯ信号とが不一致であれば比較回路２８は“０”と
なる不一致出力＊ＥＱ（ＥＱの反転出力を示す）を生ず
る。
【００２１】またＤＯ信号の入力ラインを抵抗Ｒにより
プルダウンしており、図３に示したようにＴｏ期間に亘
る不揮発性メモリ２０のＤＯ出力がハイインピーダンス
の間は、ＤＯ信号を“０”に固定する。この抵抗Ｒによ
るＤＯ信号のプルダウンで、アドレスＡ５〜Ａ０と比較
するビットパターン「００００００」を設定アドレスと
して設定することになる。
プルダウンしており、図３に示したようにＴｏ期間に亘
る不揮発性メモリ２０のＤＯ出力がハイインピーダンス
の間は、ＤＯ信号を“０”に固定する。この抵抗Ｒによ
るＤＯ信号のプルダウンで、アドレスＡ５〜Ａ０と比較
するビットパターン「００００００」を設定アドレスと
して設定することになる。
【００２２】更に、図２の秘匿回路１００にはカウンタ
３０が設けられる。カウンタ３０はデータ伝送制御回路
１８から得られるシフトクロック信号ＳＫを計数し、パ
ワーオンスタートから図３にＤＩとして示した秘匿解除
要求情報の長さである７５ビットに対応する７５個のシ
フトクロック信号ＳＫが得られたときに計数出力ＣＮＴ
を生ずる。
３０が設けられる。カウンタ３０はデータ伝送制御回路
１８から得られるシフトクロック信号ＳＫを計数し、パ
ワーオンスタートから図３にＤＩとして示した秘匿解除
要求情報の長さである７５ビットに対応する７５個のシ
フトクロック信号ＳＫが得られたときに計数出力ＣＮＴ
を生ずる。
【００２３】図５はカウンタ３０の具体的な実施例を示
したもので、図３に示すチップセレクト信号ＣＳがＣＳ
＝０でクリア状態に置かれ、チップセレクト信号ＣＳが
オンしてＣＳ＝１になるとクリア状態が解除されてシフ
トクロック信号ＳＫの計数を開始し、シフトクロック信
号ＳＫを７５個計数するとカウント出力ＣＮＴを生ず
る。
したもので、図３に示すチップセレクト信号ＣＳがＣＳ
＝０でクリア状態に置かれ、チップセレクト信号ＣＳが
オンしてＣＳ＝１になるとクリア状態が解除されてシフ
トクロック信号ＳＫの計数を開始し、シフトクロック信
号ＳＫを７５個計数するとカウント出力ＣＮＴを生ず
る。
【００２４】再び図２の秘匿回路１００を参照するに、
順序回路３２が設けられる。順序回路３２は、ＤＩ信
号、ＤＯ信号、比較回路２８の出力及びカウンタ３０の
出力を受け、図６に示す状態遷移をリードコマンド検出
部３２ａ、一致記憶部３２ｂ、許可部３２ｃ及び停止部
３２ｄにより行う。図６の状態遷移にあっては、まず順
序回路３２はアイドル状態ＩＤＬにあり、アイドル状態
ＩＤＬでチップセレクト信号ＣＳがオンになるとＤＩ信
号を受け付ける。ここでＤＩ信号がリードコマンドであ
って、「０１１０」と入力されると、状態はＳ１、Ｓ
２、Ｓ３及びＳ４と遷移する。
順序回路３２が設けられる。順序回路３２は、ＤＩ信
号、ＤＯ信号、比較回路２８の出力及びカウンタ３０の
出力を受け、図６に示す状態遷移をリードコマンド検出
部３２ａ、一致記憶部３２ｂ、許可部３２ｃ及び停止部
３２ｄにより行う。図６の状態遷移にあっては、まず順
序回路３２はアイドル状態ＩＤＬにあり、アイドル状態
ＩＤＬでチップセレクト信号ＣＳがオンになるとＤＩ信
号を受け付ける。ここでＤＩ信号がリードコマンドであ
って、「０１１０」と入力されると、状態はＳ１、Ｓ
２、Ｓ３及びＳ４と遷移する。
【００２５】遷移状態Ｓ４においては、比較回路２８よ
り一致出力ＥＱ及びカウンタ３０より７５カウントによ
るカウント出力ＣＮＴが得られると、両者の論理積（Ｅ
Ｑ・ＣＮＴ）に基づいてパス状態ＰＡＳＳに移行し、図
２のＡＮＤゲート３４に対する出力を“１”とし、不揮
発性メモリ２０からのＤＯ信号のデータ伝送制御回路１
８に対する出力を許容する。同時にゲート回路３６のＡ
ＮＤゲート３８に対するＰＡＳＳ出力も“１”となり、
ＣＳ信号をＡＮＤゲート３８及びＯＲゲート４２を介し
て不揮発性メモリ２０に送る。
り一致出力ＥＱ及びカウンタ３０より７５カウントによ
るカウント出力ＣＮＴが得られると、両者の論理積（Ｅ
Ｑ・ＣＮＴ）に基づいてパス状態ＰＡＳＳに移行し、図
２のＡＮＤゲート３４に対する出力を“１”とし、不揮
発性メモリ２０からのＤＯ信号のデータ伝送制御回路１
８に対する出力を許容する。同時にゲート回路３６のＡ
ＮＤゲート３８に対するＰＡＳＳ出力も“１”となり、
ＣＳ信号をＡＮＤゲート３８及びＯＲゲート４２を介し
て不揮発性メモリ２０に送る。
【００２６】また、遷移状態Ｓ４で比較回路２８より不
一致出力＊ＥＱが得られると、フェール状態ＦＡＩＬに
移行し、図１のＡＮＤゲート３４，３５に対する順序回
路３２の出力は“０”のまま維持され、不揮発性メモリ
２０からのＤＯ信号のデータ伝送制御回路１８への送出
を禁止する。同時にゲート回路３６のＡＮＤゲート３８
が不一致出力＊ＥＱによるＰＡＳＳ信号の“０”で禁止
状態となり、またＡＮＤゲート４０もＦＡＩＬ出力＝１
により禁止状態となり、不揮発性メモリ２０へのチップ
セレクト信号ＣＳをオフにする。
一致出力＊ＥＱが得られると、フェール状態ＦＡＩＬに
移行し、図１のＡＮＤゲート３４，３５に対する順序回
路３２の出力は“０”のまま維持され、不揮発性メモリ
２０からのＤＯ信号のデータ伝送制御回路１８への送出
を禁止する。同時にゲート回路３６のＡＮＤゲート３８
が不一致出力＊ＥＱによるＰＡＳＳ信号の“０”で禁止
状態となり、またＡＮＤゲート４０もＦＡＩＬ出力＝１
により禁止状態となり、不揮発性メモリ２０へのチップ
セレクト信号ＣＳをオフにする。
【００２７】そして、フェール状態ＦＡＩＬにおいてチ
ップセレクト信号ＣＳが停止すれば、即ち＊ＣＳ（ＣＳ
の反転値）となれば、元のアイドル状態ＩＤＬに戻るよ
うになる。またＩＤＬ状態でリードコマンド「０１１
０」以外のパターンが入力されると、その時点でＦＡＩ
Ｌ状態に移行する。次に図１の実施例の動作を説明す
る。尚、暗証コードのスタートアドレスを示すアドレス
Ａ５〜Ａ０はメモリ先頭アドレス「００００００」を使
用する。
ップセレクト信号ＣＳが停止すれば、即ち＊ＣＳ（ＣＳ
の反転値）となれば、元のアイドル状態ＩＤＬに戻るよ
うになる。またＩＤＬ状態でリードコマンド「０１１
０」以外のパターンが入力されると、その時点でＦＡＩ
Ｌ状態に移行する。次に図１の実施例の動作を説明す
る。尚、暗証コードのスタートアドレスを示すアドレス
Ａ５〜Ａ０はメモリ先頭アドレス「００００００」を使
用する。
【００２８】データキャリアのコイル１６をリーダライ
ター側のコイルに近接させた状態でリーダライター側を
パワーオンスタートあるいはイニシャルスタートさせる
と、データキャリアに対しシフトクロック信号ＳＫ、チ
ップセレクト信号ＣＳ及びＤＩ信号で示す所定のフォー
マット構成をもった秘匿解除要求情報が送られる。勿
論、電磁誘導結合においてはこれらのビット情報は周波
数変調されて送られる。
ター側のコイルに近接させた状態でリーダライター側を
パワーオンスタートあるいはイニシャルスタートさせる
と、データキャリアに対しシフトクロック信号ＳＫ、チ
ップセレクト信号ＣＳ及びＤＩ信号で示す所定のフォー
マット構成をもった秘匿解除要求情報が送られる。勿
論、電磁誘導結合においてはこれらのビット情報は周波
数変調されて送られる。
【００２９】コイル１６に誘起された信号は整流回路２
２で整流されてデータキャリア内に対する電源電圧Ｖcc
を作り出し、同時にデータ伝送制御回路１８からは周波
数変調信号から復調された図３に示すシフトクロック信
号ＳＫ、チップセレクト信号ＣＳ及びＤＩ信号が不揮発
性メモリ２０に対し出力される。データ伝送制御回路１
８から出力されるＤＩ信号は秘匿回路１００の順序回路
３２に入力される。
２で整流されてデータキャリア内に対する電源電圧Ｖcc
を作り出し、同時にデータ伝送制御回路１８からは周波
数変調信号から復調された図３に示すシフトクロック信
号ＳＫ、チップセレクト信号ＣＳ及びＤＩ信号が不揮発
性メモリ２０に対し出力される。データ伝送制御回路１
８から出力されるＤＩ信号は秘匿回路１００の順序回路
３２に入力される。
【００３０】またデータ伝送制御回路１８からのリード
コマンド及びアドレスの送出が不揮発性メモリ２０に対
し行われると、その後の暗証コードＤ６３〜Ｄ０の送出
に同期して不揮発性メモリ２０のリザーブセクション７
より予め記憶されている同じ内容をもつ６４ビット長の
暗証コードＫ６３〜Ｋ０がビット単位に読み出される。
コマンド及びアドレスの送出が不揮発性メモリ２０に対
し行われると、その後の暗証コードＤ６３〜Ｄ０の送出
に同期して不揮発性メモリ２０のリザーブセクション７
より予め記憶されている同じ内容をもつ６４ビット長の
暗証コードＫ６３〜Ｋ０がビット単位に読み出される。
【００３１】更に詳細に説明すると、まずリードコマン
ド「０１１０」が入力されると状態はＳ４になる。ここ
から比較回路２８の出力ＥＱが評価される。次にアドレ
スＡ５〜Ａ０にダミー１ビットを加えた「００００００
０」が入力されている図３のＴｏ期間中は不揮発性メモ
リ２０のＤＯ出力はハイインピーダンス状態にあり、し
たがって図４に示した比較回路２８の抵抗Ｒによりプル
ダウンされてＤＯ信号入力はＴｏのあいだ“０”とな
る。このためアドレス＋ダミービットが「００００００
０」であれば、Ｔｏ期間のあいだ比較回路２８の出力Ｅ
ＱはＥＱ＝１となり、遷移状態Ｓ４が維持される。
ド「０１１０」が入力されると状態はＳ４になる。ここ
から比較回路２８の出力ＥＱが評価される。次にアドレ
スＡ５〜Ａ０にダミー１ビットを加えた「００００００
０」が入力されている図３のＴｏ期間中は不揮発性メモ
リ２０のＤＯ出力はハイインピーダンス状態にあり、し
たがって図４に示した比較回路２８の抵抗Ｒによりプル
ダウンされてＤＯ信号入力はＴｏのあいだ“０”とな
る。このためアドレス＋ダミービットが「００００００
０」であれば、Ｔｏ期間のあいだ比較回路２８の出力Ｅ
ＱはＥＱ＝１となり、遷移状態Ｓ４が維持される。
【００３２】続いて暗証コードの比較が行われる。即
ち、外部からの暗証コードＤｉとメモリからの暗証コー
ドＫｉ（但しｉ＝６３〜０）の比較が各ビット毎に行わ
れ、連続して暗証コードＤｉとＫｉが等しい場合には、
状態はＳ４のままであるが、途中で等しくなくなると、
その時点で状態はＳ４からＦＡＩＬ状態となり、ＣＳ＝
０になるまでＦＡＩＬ状態を維持する。
ち、外部からの暗証コードＤｉとメモリからの暗証コー
ドＫｉ（但しｉ＝６３〜０）の比較が各ビット毎に行わ
れ、連続して暗証コードＤｉとＫｉが等しい場合には、
状態はＳ４のままであるが、途中で等しくなくなると、
その時点で状態はＳ４からＦＡＩＬ状態となり、ＣＳ＝
０になるまでＦＡＩＬ状態を維持する。
【００３３】一方、カウンタ３０はチップセレクト信号
ＣＳがオンした時点でクリア状態を解除し、続いて得ら
れるシフトクロック信号ＳＫを計数しており、シフトク
ロック信号ＳＫの計数出力が秘匿解除要求情報のビット
数７５に達した時点で計数出力ＣＮＴを生ずる。このカ
ウンタ３０より計数値７５のカウント出力ＣＮＴが得ら
れた時、遷移状態がＳ４で且つ比較回路２８が一致出力
ＥＱを生じていれば、図６に示すように順序回路３２は
パス状態ＰＡＳＳに移行し、ＡＮＤゲート３４を許容状
態とする。同時にゲート回路３６のＡＮＤゲート３８の
オンによりデータ伝送制御回路１８からのチップセレク
ト信号ＣＳを不揮発性メモリ２０にＯＲゲート４２を介
してそのまま送る。
ＣＳがオンした時点でクリア状態を解除し、続いて得ら
れるシフトクロック信号ＳＫを計数しており、シフトク
ロック信号ＳＫの計数出力が秘匿解除要求情報のビット
数７５に達した時点で計数出力ＣＮＴを生ずる。このカ
ウンタ３０より計数値７５のカウント出力ＣＮＴが得ら
れた時、遷移状態がＳ４で且つ比較回路２８が一致出力
ＥＱを生じていれば、図６に示すように順序回路３２は
パス状態ＰＡＳＳに移行し、ＡＮＤゲート３４を許容状
態とする。同時にゲート回路３６のＡＮＤゲート３８の
オンによりデータ伝送制御回路１８からのチップセレク
ト信号ＣＳを不揮発性メモリ２０にＯＲゲート４２を介
してそのまま送る。
【００３４】従って、それ以降、ＡＮＤゲート３４を介
して不揮発性メモリ２０の読出データＤＯをデータ伝送
制御回路１８に送出することができ、またチップセレク
ト信号ＣＳもそのままゲート回路３６を介して不揮発性
メモリ２０に送られるので、リーダ・ライター側でパワ
ーオフされるまでデータキャリアの不揮発性メモリ２０
に対するリードアクセス及びまたはライトアクセスを有
効に行うことができる。
して不揮発性メモリ２０の読出データＤＯをデータ伝送
制御回路１８に送出することができ、またチップセレク
ト信号ＣＳもそのままゲート回路３６を介して不揮発性
メモリ２０に送られるので、リーダ・ライター側でパワ
ーオフされるまでデータキャリアの不揮発性メモリ２０
に対するリードアクセス及びまたはライトアクセスを有
効に行うことができる。
【００３５】またリザーブセクション７に記憶している
暗証コードが第三者に知られたような場合には、図６の
ＰＡＳＳ状態に移行した後に、リザーブセクション専用
のライトコマンドを使用してリーダライター側からリザ
ーブセクション７の先頭アドレスを指定した暗証コード
のライトアクセスを行うことで、暗証コードＫ０〜Ｋ６
３を簡単に変更することができる。
暗証コードが第三者に知られたような場合には、図６の
ＰＡＳＳ状態に移行した後に、リザーブセクション専用
のライトコマンドを使用してリーダライター側からリザ
ーブセクション７の先頭アドレスを指定した暗証コード
のライトアクセスを行うことで、暗証コードＫ０〜Ｋ６
３を簡単に変更することができる。
【００３６】一方、データキャリアに記憶されいてる金
額等のデータを不正に書き替えようと場合には、データ
キャリアのパワーオンスタート時に、リーダライター側
から図３のＤＩ信号に示すリードコマンド以外のコマン
ドが送られてコマンドのビット不一致を検出した時点
で、またリードコマンドは正しくともリードコマンドに
続いて送られたアドレス及び暗証コードのビット誤り
（不一致）が検出された時点で、順序回路３２は図６の
フェール状態ＦＡＩＬに移行し、ＡＮＤゲート３４に対
する順序回路３２の出力を“０”のままとし、且つゲー
ト回路３６によりチップセレクト信号ＣＳをオフにす
る。
額等のデータを不正に書き替えようと場合には、データ
キャリアのパワーオンスタート時に、リーダライター側
から図３のＤＩ信号に示すリードコマンド以外のコマン
ドが送られてコマンドのビット不一致を検出した時点
で、またリードコマンドは正しくともリードコマンドに
続いて送られたアドレス及び暗証コードのビット誤り
（不一致）が検出された時点で、順序回路３２は図６の
フェール状態ＦＡＩＬに移行し、ＡＮＤゲート３４に対
する順序回路３２の出力を“０”のままとし、且つゲー
ト回路３６によりチップセレクト信号ＣＳをオフにす
る。
【００３７】従って、不揮発性メモリ２０からの読出デ
ータＤＯの送出が禁止され、且つチップセレクト信号Ｃ
Ｓはオフされたままとなり、リーダライター側からの不
正使用による不揮発性メモリ２０のリードアクセス及び
またはライトアクセスを不可能とする。尚、上記の実施
例にあっては、暗証コードが不一致となる不正使用時に
あっては、不揮発性メモリ２０からの読出データの送出
を禁止すると共にチップセレクト信号ＣＳもオフするよ
うにしているが、同時に不揮発性メモリ２０に対するＤ
Ｉ信号のラインを切り離して不揮発性メモリ２０に対す
るライトアクセス及びリードアクセスそのものを禁止す
るようにしても良い。
ータＤＯの送出が禁止され、且つチップセレクト信号Ｃ
Ｓはオフされたままとなり、リーダライター側からの不
正使用による不揮発性メモリ２０のリードアクセス及び
またはライトアクセスを不可能とする。尚、上記の実施
例にあっては、暗証コードが不一致となる不正使用時に
あっては、不揮発性メモリ２０からの読出データの送出
を禁止すると共にチップセレクト信号ＣＳもオフするよ
うにしているが、同時に不揮発性メモリ２０に対するＤ
Ｉ信号のラインを切り離して不揮発性メモリ２０に対す
るライトアクセス及びリードアクセスそのものを禁止す
るようにしても良い。
【００３８】また不揮発性メモリ２０の動作禁止はシフ
トクロック信号ＳＫのラインについて行うようにしても
良い。勿論、不揮発性メモリ２０に対する整流回路２２
からの電源供給を遮断するようにしても良い。更に、上
記の実施例にあっては、アドレスＡ５〜Ａ０としてメモ
リ先頭アドレスを示すオール０を例にとるものであった
が、これ以外の適宜のアドレスをキーワードの格納アド
レスしても良いことは勿論である。
トクロック信号ＳＫのラインについて行うようにしても
良い。勿論、不揮発性メモリ２０に対する整流回路２２
からの電源供給を遮断するようにしても良い。更に、上
記の実施例にあっては、アドレスＡ５〜Ａ０としてメモ
リ先頭アドレスを示すオール０を例にとるものであった
が、これ以外の適宜のアドレスをキーワードの格納アド
レスしても良いことは勿論である。
【００３９】更に上記の実施例にあっては、リードコマ
ンド、アドレス及び暗証コードの全ての一致でアクセス
を許可しているが、暗証コードのみの照合一致でアクセ
ス許可を行ってもよい。更にまた、上記の実施例は非接
触データキャリアを用いたデータ記憶システムを例にと
るものであったが、本発明はこれに限定されず、ＩＣカ
ード等の接触式のデータキャリアであっても同じであ
り、適宜のデータ記憶システムに適用できる。
ンド、アドレス及び暗証コードの全ての一致でアクセス
を許可しているが、暗証コードのみの照合一致でアクセ
ス許可を行ってもよい。更にまた、上記の実施例は非接
触データキャリアを用いたデータ記憶システムを例にと
るものであったが、本発明はこれに限定されず、ＩＣカ
ード等の接触式のデータキャリアであっても同じであ
り、適宜のデータ記憶システムに適用できる。
【００４０】また上記の実施例は、電源供給によるパワ
ーオンスタート時に禁止状態となっているメモリのアク
セスを許可する場合を例にとっているが、リーダライタ
ーからのコマンドでアクセス禁止状態にリセットされて
いる場合も同様に処理できる。
ーオンスタート時に禁止状態となっているメモリのアク
セスを許可する場合を例にとっているが、リーダライタ
ーからのコマンドでアクセス禁止状態にリセットされて
いる場合も同様に処理できる。
【００４１】
【発明の効果】以上説明してきたように本発明によれ
ば、第三者が暗証コードを知ってしまいったような場合
にメモリのリザーブセクションに記憶している暗証コー
ドを簡単に変更でき、システムの不正使用に適切に対応
できる。また使用場所に応じて異なる暗証コードを使用
している場合、回収したデータキャリアのリザーブセク
ションの暗証コードを変更するだけで、他の場所でデー
タキャリアを流用でき、より使い易いシステムとでき
る。
ば、第三者が暗証コードを知ってしまいったような場合
にメモリのリザーブセクションに記憶している暗証コー
ドを簡単に変更でき、システムの不正使用に適切に対応
できる。また使用場所に応じて異なる暗証コードを使用
している場合、回収したデータキャリアのリザーブセク
ションの暗証コードを変更するだけで、他の場所でデー
タキャリアを流用でき、より使い易いシステムとでき
る。
【００４２】更に、リザーブセクションの書き替えを禁
止する複雑な回路が不要であることから、コストおよび
消費電流の低減を図ることができる。
止する複雑な回路が不要であることから、コストおよび
消費電流の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明に用いるデータキャリアの実施例構成図
【図３】リーダライターから最初に送られてくるシフト
クロック信号ＳＫ、チップセレクト信号ＣＳ、秘匿解除
要求情報としてのＤＩ信号及びメモリから読出されるＤ
Ｏ信号を示した説明図
クロック信号ＳＫ、チップセレクト信号ＣＳ、秘匿解除
要求情報としてのＤＩ信号及びメモリから読出されるＤ
Ｏ信号を示した説明図
【図４】図２の比較回路の具体的な実施例説明図
【図５】図２のカウンタの具体例の実施例説明図
【図６】図２の順序回路の遷移状態説明図
【図７】従来装置の説明図
【符号の説明】 １：データ伝送制御手段 ２：メモリ ３：メモリ読出手段 ４：メモリ書込手段 ５：比較手段 ６：書込許可手段 ７：リザーブセクション １０：データキャリア １２：リーダ・ライター １４，１６：コイル １８：制御回路 ２０：不揮発性メモリ（Ｅ2 ＰＲＯＭ） ２２：整流回路 ２８：比較回路 ３０：カウンタ ３２：順序回路 ３２ａ：リードコマンド検出部 ３２ｂ：一致記憶部 ３２ｃ：許可部 ３２ｄ：停止部 ３４，３８，４０：ＡＮＤゲート ３６：ゲート回路 ４２：ＯＲゲート ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年７月２１日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
Claims (1)
- 【請求項１】外部ユニットとの間でデータの送受を行う
データ伝送手段１と、所定の暗証コードをリザーブセク
ション７に記憶したメモリ２と、該メモリ２からデータ
を読出すメモリ読出手段３と、前記メモリ２にデータを
書込むメモリ書込手段４とを備えたデータ記憶システム
に於いて、 パワーオンスタート時に前記データ伝送手段１で受信さ
れたデータと前記メモリ２のリザーブセクション７から
読出した暗号コードとを比較する比較手段５と、該比較
手段５から一致出力が得られた時に前記リザーブセクシ
ョン７を含むメモリ２の全エリアの書込を許可する書込
許可手段６とを設けたことをデータ記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012622A JPH0773110A (ja) | 1992-01-28 | 1992-01-28 | データ記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012622A JPH0773110A (ja) | 1992-01-28 | 1992-01-28 | データ記憶システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0773110A true JPH0773110A (ja) | 1995-03-17 |
Family
ID=11810479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4012622A Pending JPH0773110A (ja) | 1992-01-28 | 1992-01-28 | データ記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773110A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034193A1 (fr) * | 1997-01-30 | 1998-08-06 | Rohm Co., Ltd. | Carte a circuit integre et son procede d'utilisation |
| JP2018005325A (ja) * | 2016-06-28 | 2018-01-11 | 株式会社沖データ | メモリ制御装置、メモリ装置、及び画像形成装置 |
| JP2021507369A (ja) * | 2017-12-15 | 2021-02-22 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | 透過的に取り付けられたフラッシュメモリセキュリティ |
-
1992
- 1992-01-28 JP JP4012622A patent/JPH0773110A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034193A1 (fr) * | 1997-01-30 | 1998-08-06 | Rohm Co., Ltd. | Carte a circuit integre et son procede d'utilisation |
| US6742117B1 (en) | 1997-01-30 | 2004-05-25 | Rohm Co., Ltd. | IC card and method of using IC card |
| JP2018005325A (ja) * | 2016-06-28 | 2018-01-11 | 株式会社沖データ | メモリ制御装置、メモリ装置、及び画像形成装置 |
| JP2021507369A (ja) * | 2017-12-15 | 2021-02-22 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | 透過的に取り付けられたフラッシュメモリセキュリティ |
| US12001689B2 (en) | 2017-12-15 | 2024-06-04 | Microchip Technology Incorporated | Transparently attached flash memory security |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758718A (en) | High security IC card with an updatable password | |
| EP0243873B1 (en) | Ic card identification system including pin-check time means | |
| US4665396A (en) | Validation check for remote digital station | |
| EP0973125B1 (en) | Method for managing security for card-type storage medium, and a card-type storage medium and a transaction apparatus therefor | |
| US5379344A (en) | Smart card validation device and method | |
| JP3890510B2 (ja) | 無線周波数識別システムにおける暗号学的な認証を行なう方法 | |
| CN101727603B (zh) | 信息处理装置、用于切换密码的方法以及程序 | |
| JP4126039B2 (ja) | 携帯端末機のｓｉｍカード制御装置及びその方法 | |
| US20110145151A1 (en) | Financial card system, communications device, authentication terminal, authentication method, and program | |
| JPH0682405B2 (ja) | テストプログラム起動方式 | |
| JPH05151409A (ja) | 非接触ｉｃカード | |
| CA2311514A1 (en) | Secure memory having anti-wire tapping | |
| US7500605B2 (en) | Tamper resistant device and file generation method | |
| JPS6354294A (ja) | 情報媒体とこれを用いる情報保護方法 | |
| WO1990015211A1 (en) | Security system | |
| JPH0773110A (ja) | データ記憶システム | |
| US20040193818A1 (en) | Memory device, memory access limiting system, and memory access method | |
| JP2000092040A (ja) | 記憶媒体、読出／書込機、カードシステム、暗号鍵使用方法、駅務システムおよびカード発行機 | |
| JPH05204768A (ja) | データ記憶システム | |
| JP2733374B2 (ja) | メモリモジュールのデータ秘匿装置 | |
| JPH05204767A (ja) | データ記憶システム | |
| KR19990058372A (ko) | 스마트 카드를 이용한 컴퓨터의 보안 방법 | |
| JPH04213137A (ja) | メモリモジュールのデータ秘匿装置 | |
| JPH10154216A (ja) | 非接触ｉｃカード | |
| JPH03296842A (ja) | データ書き込み方法およびｉｃカード |