JPH05204768A

JPH05204768A - データ記憶システム

Info

Publication number: JPH05204768A
Application number: JP4012624A
Authority: JP
Inventors: Yoshito Ishibashi; 義人石橋; Masakatsu Matsumoto; 政勝松本
Original assignee: Tokimec Inc
Current assignee: Tokimec Inc
Priority date: 1992-01-28
Filing date: 1992-01-28
Publication date: 1993-08-13

Abstract

(57)【要約】【目的】データキャリア等に設けたメモリの読出し及び
書込みの制御を暗証コードの照合一致に基づいて行なう
データ記憶システムに関し、複数のデータキャリアが同
時にアクセスされた場合の誤ったデータ読み込みを防止
することを目的とする。【構成】外部からのアクセス開始時にデータ伝送手段１
で受信されたデータとメモリ２から読出した暗号コード
とを比較手段５で比較し、伝送禁止手段６により暗号コ
ードが一致した時にデータ伝送手段１の送信動作を有効
として読出データを送信させ、暗号コードが不一致の時
にはデータ伝送手段１の送信動作を禁止して一切のデー
タの送信を停止させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データキャリア等に設
けたメモリの読出し及び書込みの制御を暗証コードの照
合一致に基づいて行なうデータ記憶システムに関する。

【０００２】

【従来の技術】従来、可搬自在なデータキャリアを用い
たデータ記憶システムとしては、例えば図７のメモリパ
ッケージシテムが知られている（特開平１−１８４７８
１号等）。図７のシステムでは、リーダライター１２の
コイル１４に対しデータキャリア１０に設けたコイル１
６を近接させることで、電磁誘導結合により周波数変調
されたアクセス情報をデータキャリア１０のデータ伝送
制御回路１８に送り、同時にコイル１６の信号を整流回
路２２で整流して電源電圧Ｖccを作り出し、Ｅ² ＰＲＯ
Ｍ等の不揮発性メモリ２０のリードアクセス又はライト
アクセスを行う。

【０００３】例えばリードアクセス時には、データ伝送
制御回路１８は不揮発性メモリ２０に対しチップセレク
ト信号ＣＳを送って作動状態とし、続いてシフトクロッ
ク信号ＳＫに同期してリードコマンド及びリードアドレ
スで成る読出制御データＤＩを送り、不揮発性メモリ２
０の指定アドレスから読出された読出データＤＯを１ビ
ットずつ受けてリーダライター１２側に送信する。尚、
読出データの送信には望ましくはスペクトラム拡散通信
を使用する。

【０００４】この点は、ライトアクセスについても同様
であり、制御回路１８からライトコマンド及びアドレス
に加えてライトデータを書込制御データＤＩとして不揮
発性メモリ２０に送出する。ところで、この種のデータ
キャリアは、例えばキャシュレスシステムで支払金額の
口座自動引落しをデータキャリアを使用して行うことが
予定されており、不正利用を防止するためにメモリアク
セスに対し何らかの秘匿対策を講じなければならない。

【０００５】そこで、本願発明者等が提案している特開
平２−４００７５６号にあっては、不揮発性メモリ２０
の先頭アドレスに６４ビットの暗証コードを予め記憶
し、リーダライター１２にデータキャリア１０を近接さ
せて整流回路２２より電源電圧が得られるパワーオンス
タート時に、リーダライター１２から不揮発性メモリ２
０の先頭番地のリードアクセスを行って暗証コードを読
出し、このリードアクセスに続いてリーダラタイターか
ら暗証コードを送ってメモリから読出した暗証コードと
比較し、両者が一致した時に不揮発性メモリ２０の書込
み及び読出しを許可するようにしている。

【０００６】一方、暗号コードの照合に失敗した場合に
は、メモリの書込みを抑制し、その後のメモリ書込みが
できなくなる。またメモリの読出しも同様に抑制し、正
しい値が読出せなくなるが、データ伝送制御回路１８か
らアクセス失敗を示すある特定の値を送り返すようにし
ている。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うなデータキャリアを用いたデータ記憶システムにあっ
ては、２個以上のデータキャリアが同時にアクセスされ
た場合に次の問題がある。いま図８に示すように、リー
ダライター１２に対し２つのデータキャリア１０Ａ、１
０Ｂが同時に近づけられ、リーダライターから同時にア
クセスが行われたとする。この場合、近くにあるデータ
キャリア１０Ａで暗号コードの照合一致が得られてメモ
リの読出し及び書込みを許可する所謂キー解除が行われ
たとすると、キー解除の後のリードアクセスに対し正し
い値を返してくる。

【０００８】一方、遠い方のデータキャリア１０Ｂにあ
ってはアクセスデータの受信が正しくできなかったため
に暗号コードの照合に失敗し、キー解除が行われていな
いものとする。次にデータキャリア１０Ａ、１０Ｂの位
置が変化し、キーの解除されていないデータキャリア１
０Ｂが近くに来てしまうと、リーダライター１２からの
リードアクセスを受けてもキーが解除されていないため
にメモリからの正しい値の読出しはできず、アクセス失
敗を示すある特定の値を返すようになり、リーダライタ
ー１２はキー解除が行われたデータキャリア１０Ａから
の正しい値としてアクセス失敗を示すある値を読込んで
しまい、エラーを起こすという問題があった。

【０００９】本発明は、このような従来の問題点に鑑み
てなされたもので、複数のデータキャリアが同時にアク
セスされた場合の誤ったデータ読み込みを防止するよう
にしたデータ記憶システムを提供することを目的とす
る。

【００１０】

【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、外部との間でデータの送受を
行うデータ伝送手段１と、所定の暗証コードを記憶した
メモリ２と、メモリ２からデータを読出すメモリ読出手
段３と、メモリ２にデータを書込むメモリ書込手段４と
を備えたデータ記憶システムを対象とする。

【００１１】このようなデータ記憶システムにつき本発
明にあっては、外部からのアクセス開始時にデータ伝送
手段１で受信されたデータとメモリ２から読出した暗号
コードとを比較する比較手段５と、比較手段５の一致出
力が得られた時にデータ伝送手段１の送信動作を有効と
して読出データを送り返し、不一致出力が得られた時に
はデータ伝送手段１の送信動作を禁止して一切のデータ
の返送を停止させる伝送禁止手段６をを設けたことを特
徴とする。

【００１２】

【作用】このような構成を備えた本発明のデータ記憶シ
ステムによれば、複数のデータキャリアの内の１台のみ
のキー解除ができた状態で、キー解除ができていない他
のデータキャリアが通信可能距離に近づいてリードアク
セスを受けても、一切データを送り返すことがないた
め、最初にキー解除が行われたデータキャリアとの間で
正しい値の読出のみを行うことができ、誤った値の読込
みによるエラー発生を確実に防止することができる。

【００１３】

【実施例】図２は本発明のデータ記憶システムに用いら
れるデータキャリアの実施例構成図である。図２におい
て、まずデータキャリアには図７の従来例と同様、リー
ダライター側と電磁誘導結合されるコイル１６、データ
伝送制御回路１８、電源電圧Ｖccを作り出す整流回路２
２及びＥ² ＰＲＯＭ等を用いた不揮発性メモリ２０が設
けられる。不揮発性メモリ２０のリザーブセンションに
は予め定めた暗証コードが記憶されている。

【００１４】データ伝送制御回路１８から不揮発性メモ
リ２０に対してはチップセレクト信号ＣＳ、シフトクロ
ック信号ＳＫ及び読出制御データ（リードコマンド及び
リードアドレス）あるいは書込制御信号（ライトコマン
ド、ライトアドレス及びライトデータ）を送るＤＩ信号
が与えられる。また、不揮発性メモリ２０からデータ伝
送制御回路１８に対しては読出データＤＯが送出され
る。

【００１５】更にデータ伝送制御回路１８には伝送禁止
部６が設けられる。伝送禁止部６は後の説明で明らかに
する秘匿回路１００から暗証コードの照合不一致に基づ
くＦＡＩＬ信号を受けると、コイル１６を用いたリーダ
ライター側に対する送信動作を一切禁止する。例えばコ
イル１６に対する出力ラインにＡＮＤゲートを設け、こ
れをＦＡＩＬ信号で制御すればよい。

【００１６】ここで不揮発性メモリ２０としてＥ² ＰＲ
ＯＭを使用した場合の書込み及び読出し動作は次のよう
になる。まず書込動作は、チップセレクト信号ＣＳをオ
ン（Ｈレベル）とした後にビットのライトコマンド「０
１０１」を送り、続いて６ビットの書込アドレス「Ａ５
〜Ａ０」を送ってアドレスを指定し、この状態でチップ
セレクト信号ＣＳをオフ（Ｌレベル）として１回に１６
ビット単位にデータを書込むことができる。

【００１７】また読出動作は、チップセレクト信号ＣＳ
をオンした状態でリードコマンド「０１０１」を送り、
続いて６ビットのアドレス「Ａ５〜Ａ０」を送って読出
先頭アドレスを指定すると、シフトクロック信号ＳＫに
同期してチップセレクト信号ＣＳをオフするまで、先頭
アドレスからクロック数分の任意のビット長のデータを
読出すことができる。

【００１８】１００は秘匿回路であり、秘匿回路１００
には比較回路２８、カウンタ３０及び順序回路３２が設
けられる。本発明にあっては、外部ユニットしてのリー
ダライターのパワーオンスタートで、リーダライターか
ら秘匿解除情報が電磁結合によりデータキャリア１０の
データ伝送制御回路１８に送られ、データ伝送制御回路
１８でこれを復調して、図３に示すシフトクロック信号
ＳＫ、チップセレクト信号ＣＳ、およびシフトクロック
信号に同期したＤＩ信号を不揮発性メモリ２０に送る。

【００１９】この実施例において、図３のＤＩ信号で示
す秘匿解除要求情報は７５ビットのビット長で構成され
る。７５ビットのうち先頭の４ビットがリードコマンド
「０１１０」であり、次の６ビットが暗証コードのスタ
ートアドレスＡ５〜Ａ０であり、更に１つの０ビットを
おいて残り６４ビットが暗証コードＤ６３〜Ｄ０とな
る。暗証コードの記憶エリアとしてこの実施例にあって
は、先頭アドレス「００００００」から６４ビットのエ
リアを割当てている。

【００２０】このような図３に示すリーダライター側か
らの秘匿解除要求情報に対応して、図３のアドレスＡ５
〜Ａ０で指定される不揮発性メモリ２０のエリアには、
暗号コードＤ６３〜Ｄ０と同じ暗号コードＫ６３〜Ｋ０
が予め記憶されている。不揮発性メモリ２０はデータ伝
送制御回路１８からの秘匿解除要求情報に含まれるリー
ドコマンド「０１１０」及びアドレスＡ５〜Ａ０を受け
て図３に示すＫ６３〜Ｋ０でなる読出データＤＯを出力
する。ここでリードコマンド及びアドレスを受信してい
るＴｏの期間、不揮発性メモリ２０の読出出力ＤＯはハ
イインピーダンスの状態にある。

【００２１】再び図２を参照するに、比較回路２８はＤ
Ｉ信号とＤＯ信号との一致、不一致を判別している。即
ち、外部からのリードアドレスＡ５〜Ａ０と予め定め
たビットパターン、例えば「００００００」でなる設定
アドレスとの一致、不一致を検出し、また外部からの
暗証コードＤ６３〜Ｄ０と不揮発性メモリ２０から読出
された暗証コードＫ６３〜Ｋ０との一致、不一致を検出
する。

【００２２】この比較回路２８による比較機能は図４に
示す反転型の排他論理和回路（ＥＸ−ＯＲ）で実現され
る。図４の比較回路２８は、ＤＩ信号とＤＯ信号が一致
すると“１”となる一致出力ＥＱを生ずる。ＤＩ信号と
ＤＯ信号とが不一致であれば比較回路２８は“０”とな
る不一致出力＊ＥＱ（ＥＱの反転出力を示す）を生ず
る。

【００２３】またＤＯ信号の入力ラインを抵抗Ｒにより
プルダウンしており、図３に示したようにＴｏ期間に亘
る不揮発性メモリ２０のＤＯ出力がハイインピーダンス
の間は、ＤＯ信号を“０”に固定する。この抵抗Ｒによ
るＤＯ信号のプルダウンで、アドレスＡ５〜Ａ０と比較
するビットパターン「００００００」を設定アドレスと
して設定することになる。

【００２４】更に、図２の秘匿回路１００にはカウンタ
３０が設けられる。カウンタ３０はデータ伝送制御回路
１８から得られるシフトクロック信号ＳＫを計数し、パ
ワーオンスタートから図３にＤＩとして示した秘匿解除
要求情報の長さである７５ビットに対応する７５個のシ
フトクロック信号ＳＫが得られたときに計数出力ＣＮＴ
を生ずる。

【００２５】図５はカウンタ３０の具体的な実施例を示
したもので、図３に示すチップセレクト信号ＣＳがＣＳ
＝０でクリア状態に置かれ、チップセレクト信号ＣＳが
オンしてＣＳ＝１になるとクリア状態が解除されてシフ
トクロック信号ＳＫの計数を開始し、シフトクロック信
号ＳＫを７５個計数するとカウント出力ＣＮＴを生ず
る。

【００２６】再び図２の秘匿回路１００を参照するに、
順序回路３２が設けられる。順序回路３２は、ＤＩ信
号、ＤＯ信号、比較回路２８の出力及びカウンタ３０の
出力を受け、図６に示す状態遷移をリードコマンド検出
部３２ａ、一致記憶部３２ｂ、許可部３２ｃ及び停止部
３２ｄにより行う。図６の状態遷移にあっては、まず順
序回路３２はアイドル状態ＩＤＬにあり、アイドル状態
ＩＤＬでチップセレクト信号ＣＳがオンになるとＤＩ信
号を受け付ける。ここでＤＩ信号がリードコマンドであ
って、「０１１０」と入力されると、状態はＳ１、Ｓ
２、Ｓ３及びＳ４と遷移する。

【００２７】遷移状態Ｓ４においては、比較回路２８よ
り一致出力ＥＱ及びカウンタ３０より７５カウントによ
るカウント出力ＣＮＴが得られると、両者の論理積（Ｅ
Ｑ・ＣＮＴ）に基づいてパス状態ＰＡＳＳに移行し、図
２のゲート回路３６に設けたＡＮＤゲート３８に対する
ＰＡＳＳ出力も“１”となり、ＣＳ信号をＡＮＤゲート
３８及びＯＲゲート４２を介して不揮発性メモリ２０に
送る。

【００２８】また、遷移状態Ｓ４で比較回路２８より不
一致出力＊ＥＱが得られると、フェール状態ＦＡＩＬに
移行し、図１のゲート回路３６のＡＮＤゲート３８が不
一致出力＊ＥＱによるＰＡＳＳ信号の“０”で禁止状態
となり、またＡＮＤゲート４０もＦＡＩＬ出力＝１によ
り禁止状態となり、不揮発性メモリ２０へのチップセレ
クト信号ＣＳをオフにする。このため不揮発性メモリ２
０はデータ伝送制御回路１８で受信したリーダライター
からのチップセレクト信号ＣＳを受けることができない
ため、メモリ読出し及びメモリ書込が禁止される。

【００２９】ＦＡＩＬ信号が“１”となることで、デー
タ伝送制御回路１８に設けた伝送禁止部６が起動してコ
イル１６に対する送信動作を一切禁止し、その後にリー
ドアクセスをリーダライターから受けてもデータを送り
返すことはない。更に、フェール状態ＦＡＩＬにおいて
チップセレクト信号ＣＳが停止すれば、即ち＊ＣＳ（Ｃ
Ｓの反転値）となれば、元のアイドル状態ＩＤＬに戻る
ようになる。またＩＤＬ状態でリードコマンド「０１１
０」以外のパターンが入力されると、その時点でＦＡＩ
Ｌ状態に移行する。

【００３０】次に図１の実施例の動作を説明する。尚、
暗証コードのスタートアドレスを示すアドレスＡ５〜Ａ
０はメモリ先頭アドレス「００００００」を使用する。
データキャリアのコイル１６をリーダライター側のコイ
ルに近接させた状態でリーダライター側をパワーオンス
タートあるいはイニシャルスタートさせると、データキ
ャリアに対しシフトクロック信号ＳＫ、チップセレクト
信号ＣＳ及びＤＩ信号で示す所定のフォーマット構成を
もった秘匿解除要求情報が送られる。勿論、電磁誘導結
合においてはこれらのビット情報は周波数変調されて送
られる。

【００３１】コイル１６に誘起された信号は整流回路２
２で整流されてデータキャリア内に対する電源電圧Ｖcc
を作り出し、同時にデータ伝送制御回路１８からは周波
数変調信号から復調された図３に示すシフトクロック信
号ＳＫ、チップセレクト信号ＣＳ及びＤＩ信号が不揮発
性メモリ２０に対し出力される。データ伝送制御回路１
８から出力されるＤＩ信号は秘匿回路１００の順序回路
３２に入力される。

【００３２】またデータ伝送制御回路１８からのリード
コマンド及びアドレスの送出が不揮発性メモリ２０に対
し行われると、その後の暗証コードＤ６３〜Ｄ０の送出
に同期して不揮発性メモリ２０から予め記憶された同じ
内容をもつ暗証コードＫ６３〜Ｋ０がビット単位に読み
出される。更に詳細に説明すると、まずリードコマンド
「０１１０」が入力されると状態はＳ４になる。ここか
ら比較回路２８の出力ＥＱが評価される。次にアドレス
Ａ５〜Ａ０にダミー１ビットを加えた「００００００
０」が入力されている図３のＴｏ期間中は不揮発性メモ
リ２０のＤＯ出力はハイインピーダンス状態にあり、し
たがって図４に示した比較回路２８の抵抗Ｒによりプル
ダウンされてＤＯ信号入力はＴｏのあいだ“０”とな
る。このためアドレス＋ダミービットが「００００００
０」であれば、Ｔｏ期間のあいだ比較回路２８の出力Ｅ
ＱはＥＱ＝１となり、遷移状態Ｓ４が維持される。

【００３３】続いて暗号コードの比較が行われる。即
ち、外部からの暗証コードＤｉとメモリからの暗証コー
ドＫｉ（但しｉ＝６３〜０）の比較が各ビット毎に行わ
れ、連続して暗証コードＤｉとＫｉが等しい場合には、
状態はＳ４のままであるが、途中で等しくなくなると、
その時点で状態はＳ４からＦＡＩＬ状態となり、ＣＳ＝
０になるまでＦＡＩＬ状態を維持する。

【００３４】一方、カウンタ３０はチップセレクト信号
ＣＳがオンした時点でクリア状態を解除し、続いて得ら
れるシフトクロック信号ＳＫを計数しており、シフトク
ロック信号ＳＫの計数出力が秘匿解除要求情報のビット
数７５に達した時点で計数出力ＣＮＴを生ずる。このカ
ウンタ３０より計数値７５のカウント出力ＣＮＴが得ら
れた時、遷移状態がＳ４で且つ比較回路２８が一致出力
ＥＱを生じていれば、図６に示すように順序回路３２は
パス状態ＰＡＳＳに移行し、ＡＮＤゲート３４を許容状
態とする。同時にゲート回路３６のＡＮＤゲート３８の
オンによりデータ伝送制御回路１８からのチップセレク
ト信号ＣＳを不揮発性メモリ２０にＯＲゲート４２を介
してそのまま送る。

【００３５】従って、それ以降、ＡＮＤゲート３４を介
して不揮発性メモリ２０の読出データＤＯをデータ伝送
制御回路１８に送出することができ、またチップセレク
ト信号ＣＳもそのままゲート回路３６を介して不揮発性
メモリ２０に送られるので、リーダ・ライター側でパワ
ーオフされるまでデータキャリアの不揮発性メモリ２０
に対するリードアクセス及びまたはライトアクセスを有
効に行うことができる。

【００３６】一方、リーダライターとの通信可能距離の
限界近くでリーダライターから秘匿解除情報を設けた場
合には、通信距離が遠いためにデータ伝送制御回路１８
で受信されたリードコマンド、アドレス及び暗号コード
にビットエラーが含まれるている。このためデータキャ
リアのパワーオンスタート時に、リーダライター側から
送られた図３のＤＩ信号に示すリードコマンドのビット
不一致を検出した時点で、またリードコマンドは正しく
ともリードコマンドに続いて送られたアドレス及び暗証
コードのビット不一致を検出した時点で、順序回路３２
は図６のフェール状態ＦＡＩＬに移行し、ゲート回路３
６によりチップセレクト信号ＣＳをオフにし、且つ伝送
禁止部６によりコイル１６からリーダライター側への一
切のデータの送り返しを禁止する。

【００３７】従って、リーダライターに対し複数のデー
タキャリアが近づけられ、最初に通信可能距離に近ずい
たデータキャリアのキー解除が行われた後に、キー解除
が行われていないデータキャリアが通信可能距離に近づ
いてリードアクセスを受けても、一切データを返すこと
はなく、キー解除が行われているデータキャリアからの
正しい値をリーダライター側で読み込むことができる。

【００３８】尚、上記の実施例にあっては、アドレスＡ
５〜Ａ０としてメモリ先頭アドレスを示すオール０を例
にとるものであったが、これ以外の適宜のアドレスをキ
ーワードの格納アドレスしても良いことは勿論である。
また上記の実施例にあっては、リードコマンド、アドレ
ス及び暗証コードの全ての一致でキーを解除してアクセ
スを許可しているが、暗証コードのみの照合一致でキー
を解除してアクセス許可を行ってもよい。

【００３９】更に、上記の実施例は非接触データキャリ
アを用いたデータ記憶システムを例にとるものであった
が、本発明はこれに限定されず、ＩＣカード等の接触式
のデータキャリアであっても同じであり、適宜のデータ
記憶システムに適用できる。

【００４０】

【発明の効果】以上説明してきたように本発明によれ
ば、複数のデータキャリアの中の１台のキー解除が行わ
れた状態で、キー解除に失敗した他のデータキャリアに
対しリードアクセスが行われても、一切データを送り返
すことがないため、キー解除が行われたデータキャリア
からの正しい値を読み込むことができ、データ読出の信
頼性を向上できる。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明に用いるデータキャリアの実施例構成図

【図３】リーダライターから最初に送られてくるシフト
クロック信号ＳＫ、チップセレクト信号ＣＳ、秘匿解除
要求情報としてのＤＩ信号及びメモリから読出されるＤ
Ｏ信号を示した説明図

【図４】図２の比較回路の具体的な実施例説明図

【図５】図２のカウンタの具体例の実施例説明図

【図６】図２の順序回路の遷移状態説明図

【図７】従来装置の説明図

【図８】従来装置の問題点を示した説明図

【符号の説明】

１：データ伝送制御手段２：メモリ３：メモリ読出手段４：メモリ書込手段５：比較手段６：伝送禁止手段（伝送禁止部）１０：データキャリア１２：リーダ・ライター１４，１６：コイル１８：制御回路２０：不揮発性メモリ（Ｅ² ＰＲＯＭ）２２：整流回路２８：比較回路３０：カウンタ３２：順序回路３２ａ：リードコマンド検出部３２ｂ：一致記憶部３２ｃ：許可部３２ｄ：停止部３８，４０：ＡＮＤゲート３６：ゲート回路４２：ＯＲゲート

Claims

【特許請求の範囲】

【請求項１】外部ユニットとの間でデータの送受を行う
データ伝送手段１と、所定の暗証コードを記憶したメモ
リ２と、該メモリ２からデータを読出すメモリ読出手段
３と、前記メモリ２にデータを書込むメモリ書込手段４
とを備えたデータ記憶システムに於いて、外部からのアクセス開始時に前記データ伝送手段１で受
信されたデータと前記メモリ２から読出した暗号コード
とを比較する比較手段５と、該比較手段５の一致出力が得られた時に前記データ伝送
手段１の送信動作を有効として読出データを送信させ、
不一致出力が得られた時には前記データ伝送手段１の送
信動作を禁止して一切のデータの送信を停止させる伝送
禁止手段６と、を設けたことを特徴とするデータ記憶シ
ステム。