TWI447763B - 具內埋式電極的導電結構、具內埋式電極的固態電容及其製作方法 - Google Patents

Description

具內埋式電極的導電結構、具內埋式電極的固態電容 及其製作方法

本發明係有關於一種導電結構、固態電容及其製作方法，尤指一種具內埋式電極的導電結構、具內埋式電極的固態電容及其製作方法。

現有的SMD具內埋式電極的固態電容中，內部材料都需要藉由導線架才能與外部的印刷電路板電路連結。傳統的SMD具內埋式電極的固態電容會因其構造而產生各種阻抗，其中較重要的就為等效串聯電阻(Equivalent Series Resistance，ESR)，電容器的ESR將直接影響系統上漣波電壓的表現。ESR值與漣波電壓之關係可由以下公式表示：V=R(ESR)×I，公式中的V表示漣波電壓，R表示電容的ESR，I表示系統所通過的電流值。由此公式可知，當電流值增大，將造成漣波電壓呈倍數提高，為降低線路上的漣波電壓，採用更低ESR值的電容器是勢在必行的方向。這也是如今3C產品上的主機板所用的電容，越來越強調低ESR的緣故。

然而，習知SMD具內埋式電極的固態電容都需外加導線架做為外電極，但此做法也增加了導線架與具內埋式電極的固態電容接點所產生的介面阻抗，並引入了導線架本身之傳輸阻抗，此二者均會造成電容器之ESR值的升高。

本發明實施例在於提供一種具內埋式電極的導電結構、具內埋式電極的固態電容及其製作方法。

本發明實施例提供一種具內埋式電極的導電結構，其包括：一基板單元、一第一導電單元及一第二導電單元。基板單元具有至少一基板本體及一內埋於基板本體內之導電體，其中基板本體具有至少一側邊開口及多個頂面開口，且導電體具有至少一被側邊開口所裸露之側邊導電區及多個分別被上述多個頂面開口所裸露之頂面導電區。第一導電單元具有多個彼此分離地成形於基板本體上且分別覆蓋上述多個頂面導電區之第一導電層。第二導電單元具有多個彼此分離地成形於基板本體上且分別覆蓋上述多個第一導電層之第二導電層，其中每一個第二導電層的孔隙率大於每一個第一導電層的孔隙率。

本發明實施例提供一種具內埋式電極的固態電容，其包括：一基板單元、一第一導電單元、一第二導電單元、一第一絕緣單元、一第三導電單元、一第二絕緣單元、及一末端電極單元。基板單元具有至少一基板本體及一內埋於基板本體內之導電體，其中基板本體具有至少一側邊開口及多個頂面開口，且導電體具有至少一被側邊開口所裸露之側邊導電區及多個分別被上述多個頂面開口所裸露之頂面導電區。第一導電單元具有多個彼此分離地成形於基板本體上且分別覆蓋上述多個頂面導電區之第一導電層。第二導電單元具有至少一成形於基板本體上且覆蓋上述多個第一導電層之第二導電層，其中第二導電層的孔隙率大於每一個第一導電層的孔隙率。第一絕緣單元具有至少一覆蓋第二導電層的外表面之第一絕緣層。第三導電單元具有至少一覆蓋第一絕緣層之第三導電層。第二絕緣單元具有至少一覆蓋第三導電層的其中一部分外表面之第 二絕緣層，其中基板單元，第一導電單元、第二導電單元、第一絕緣單元、第三導電單元及第二絕緣單元組合成一核心單元。末端電極單元具有至少兩個分別包覆核心單元的兩相反末端部之末端電極導體，其中一個末端電極導體接觸側邊導電區，另外一個末端電極導體接觸第三導電層的另外一部分外表面。

本發明實施例提供一種具內埋式電極的固態電容的製作方法，其包括下列步驟：提供一基板單元，其具有至少一基板本體及一內埋於基板本體內之導電體，其中基板本體具有至少一側邊開口及多個頂面開口，且導電體具有至少一被側邊開口所裸露之側邊導電區及多個分別被上述多個頂面開口所裸露之頂面導電區；成形多個第一導電層於基板本體上，以分別覆蓋上述多個頂面導電區；成形至少一第二導電層於基板本體上，以覆蓋上述多個第一導電層，其中第二導電層的孔隙率大於每一個第一導電層的孔隙率；成形至少一第一絕緣層，以覆蓋第二導電層的外表面；成形至少一第三導電層，以覆蓋第一絕緣層；成形至少一第二絕緣層，以覆蓋第三導電層的其中一部分外表面，其中基板單元，第一導電單元、第二導電單元、第一絕緣單元、第三導電單元及第二絕緣單元組合成一核心單元；成形至少兩個末端電極導體，以分別包覆核心單元的兩相反末端部，其中一個末端電極導體接觸側邊導電區，另外一個末端電極導體接觸第三導電層的另外一部分外表面。

綜上所述，本發明實施例所提供的導電結構、固態電容及其製作方法，其可透過“內埋於基板本體內之導電體 (內埋式電極)”的設計，以使得本發明至少能夠產生下列的優點(但不以此為限)：(1)可有效降ESR(降低高電阻電極路徑)。(2)可有效防止正電極與負電極在製作過程中產生電性接觸，因此本發明可有效提高生產性，便於進行大量生產。(3)可選擇性地製作單顆式或排列式電容。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。

〔第一實施例〕

請參閱圖1、及圖1A至圖1H所示，本發明第一實施例提供一種具內埋式電極的固態電容的製作方法，其包括下列步驟：

步驟S100為：配合圖1與圖1A所示，提供至少一基板本體10，其中基板本體10內具有一容置空間R，且基板本體10具有至少一側邊開口100及多個頂面開口101。舉例來說，基板本體10可為一Al₂ O₃ 陶瓷基板或任何的絕緣基板。

步驟S102為：配合圖1、與圖1A至圖1B所示，將一導電體11填入容置空間R內，以使得導電體11被內埋於基板本體10內，其中導電體11具有至少一被側邊開口100所裸露之側邊導電區110及多個分別被上述多個頂面開口101所裸露之頂面導電區111。舉例來說，導電體11可為鉭或一導電度優於鉭的正電極導體(例如鎢、銠、鋁…等)，其即為固態電容的正電極(+)。此外，依據不同的設計需求，上述多個頂面導電區111可被佈局排成一預定形 狀或任意形狀。

步驟S104為：配合圖1與圖1C所示，成形多個第一導電層20於基板本體10上，以分別覆蓋上述多個頂面導電區111。舉例來說，每一個第一導電層20可為一經過燒結而成之鉭導體、鈮導體、鋁導體或其它導體等等。換言之，以鉭導體為例，每一個第一導電層20可透過將鉭質金屬粉末進行燒結來形成。

步驟S106為：配合圖1與圖1D所示，成形至少一第二導電層30於基板本體10上，以覆蓋上述多個第一導電層20，其中第二導電層30的孔隙率(porosity)大於每一個第一導電層20的孔隙率。舉例來說，第二導電層30為一經過燒結而成之鉭導體、鈮導體或其它導體等等。換言之，以鉭導體為例，第二導電層30可透過將鉭質金屬粉末進行燒結來形成。此外，每一個第一導電層20的孔隙率可小於5%，例如可介於0.1至5%之間。換言之，每一個第一導電層20的緻密性(density)遠大於第二導電層30的緻密性，而使得較緻密的多個第一導電層20可提供較佳的防滲透性。

步驟S108為：配合圖1與圖1E所示，成形至少一第一絕緣層40，以覆蓋第二導電層30的外表面。舉例來說，若第二導電層30使用經過燒結而成之鉭導體的話，第一絕緣層40則可為一五氧化二鉭金屬氧化物(Ta₂ O₅ )層。

步驟S110為：配合圖1與圖1F所示，成形至少一第三導電層50，以覆蓋第一絕緣層40。舉例來說，第三導電層50可為一負電極導體(例如導電高分子，且導電高分子的外層會再加上導電碳膠及銀膠)，其即為固態電容的負 電極(-)。

步驟S112為：配合圖1與圖1G所示，成形至少一第二絕緣層60，以覆蓋第三導電層50的其中一部分外表面，其中基板本體10、導電體11、多個第一導電層20、第二導電層30、第一絕緣層40、第三導電層50與第二絕緣層60組合成一核心單元C。舉例來說，第二絕緣層60可為一絕緣高分子層。

步驟S114為：配合圖1與圖1H所示，成形至少兩個末端電極導體70，以分別包覆核心單元C的兩相反末端部，其中一個末端電極導體70接觸側邊導電區110，另外一個末端電極導體70接觸第三導電層50的另外一部分外表面。

請再參閱圖1H所示，經由上述步驟S100至S114後，本發明第一實施例可提供一種具內埋式電極的固態電容，其包括：一基板單元1、一第一導電單元2、一第二導電單元3、一第一絕緣單元4、一第三導電單元5、一第二絕緣單元6、及一末端電極單元7。

再者，基板單元1具有至少一基板本體10及一內埋於基板本體10內之導電體11，其中基板本體10具有至少一側邊開口100及多個頂面開口101，且導電體11具有至少一被側邊開口100所裸露之側邊導電區110及多個分別被上述多個頂面開口101所裸露之頂面導電區111。第一導電單元2具有多個彼此分離地成形於基板本體10上且分別覆蓋上述多個頂面導電區111之第一導電層20。第二導電單元3具有至少一成形於基板本體10上且覆蓋上述多個第一導電層20之第二導電層30，其中第二導電層30 的孔隙率大於每一個第一導電層20的孔隙率。第一絕緣單元4具有至少一覆蓋第二導電層30的外表面之第一絕緣層40。第三導電單元5具有至少一覆蓋第一絕緣層40之第三導電層50。第二絕緣單元6具有至少一覆蓋第三導電層50的其中一部分外表面之第二絕緣層60，其中基板單元1，第一導電單元2、第二導電單元3、第一絕緣單元4、第三導電單元5及第二絕緣單元6組合成一核心單元C。末端電極單元7具有至少兩個分別包覆核心單元C的兩相反末端部之末端電極導體70，其中一個末端電極導體70接觸側邊導電區110，另外一個末端電極導體70接觸第三導電層50的另外一部分外表面。

〔第二實施例〕

請參閱圖2A至圖2C所示，本發明第二實施例提供一種具內埋式電極的固態電容的製作方法，其與第一實施例最大的不同在於：在第二實施例中，第一實施例的步驟S100至S102可被更換為：首先，配合圖2A所示，提供一第一基板10A；接著，配合圖2A所示，形成一第一導體11A於第一基板10A的一部分上表面上；然後，配合圖2B與圖2C所示，將一具有多個第二導體11B的第二基板10B設置於第一基板10A上，以使得上述多個第二導體11B電性接觸第一導體11A，其中第一基板10A與第二基板10B可結合成基板本體10，且第一導體11A與上述多個第二導體11B可結合成導電體11。

〔第三實施例〕

請參閱圖3A至圖3C所示，本發明第三實施例提供一種具內埋式電極的固態電容的製作方法，其與第一實施例 最大的不同在於：在第三實施例中，第一實施例的步驟S100至S102可被更換為：首先，配合圖3A所示，提供一第一基板10A；接著，配合圖3A所示，形成一第一導體11A於第一基板10A的一部分上表面上；然後，配合圖3B所示，將一具有多個穿孔H的第二基板10B設置於第一基板10A上；接下來，配合圖3C所示，將多個第二導體11B分別填入上述多個穿孔H內，以使得上述多個第二導體11B電性接觸第一導體11A，其中第一基板10A與第二基板10B結合成基板本體10，且第一導體11A與上述多個第二導體11B結合成導電體11。

〔第四實施例〕

請參閱圖4所示，本發明第四實施例提供一種具內埋式電極的固態電容，其與第一實施例最大的不同在於：第四實施例提供一種具內埋式電極的導電結構，其包括：一基板單元1、一第一導電單元2及一第二導電單元(圖未示)。基板單元1具有至少一基板本體10及一內埋於基板本體10內之導電體11，其中基板本體10具有至少一側邊開口(圖未示，但與第一實施例相同)及多個頂面開口101，且導電體11具有至少一被側邊開口(圖未示)所裸露之側邊導電區(圖未示，但與第一實施例相同)及多個分別被上述多個頂面開口101所裸露之頂面導電區111。第一導電單元2具有多個彼此分離地成形於基板本體10上且分別覆蓋上述多個頂面導電區111之第一導電層20(亦即形成多個正電極♁)。第二導電單元(圖未示)具有多個彼此分離地成形於基板本體10上且分別覆蓋上述多個第一導電層20之第二導電層(圖未示，其與第一實施例的第二導電層30的差 別在於，第二實施例的每一個第一導電層20具有一個獨立的第二導電層)，其中每一個第二導電層(圖未示)的孔隙率大於每一個第一導電層20的孔隙率。

因此，在第四實施例中，上述多個頂面導電區111不僅可被佈局排成一預定形狀，而且對應於每一個第一導電層20的每一個第二導電層30可如同第一實施例的第二導電層30一樣製作個別的第一絕緣單元4、第三導電單元5、第二絕緣單元6、及末端電極導體70。換言之，本發明不僅可以製作單顆式電容(如同第一、二、三實施例所示)，也可製作排列式電容(如同第四實施例所示，可提供多個正電極♁來使用)。

〔實施例的可能功效〕

綜上所述，本發明實施例所提供的導電結構、固態電容及其製作方法，其可透過“內埋於基板本體內之導電體(內埋式電極)”的設計，以使得本發明至少能夠產生下列的優點(但不以此為限)：(1)可有效降ESR(降低高電阻電極路徑)。(2)可有效防止正電極與負電極在製作過程中產生電性接觸，因此本發明可有效提高生產性，便於進行大量生產。(3)可選擇性地製作單顆式或排列式電容。

以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖式內容所為之等效技術變化，均包含於本發明之範圍內。

C‧‧‧核心單元

1‧‧‧基板單元

10‧‧‧基板本體

10A‧‧‧第一基板

10B‧‧‧第二基板

100‧‧‧側邊開口

101‧‧‧頂面開口

R‧‧‧容置空間

H‧‧‧穿孔

11‧‧‧導電體

11A‧‧‧第一導體

11B‧‧‧第二導體

110‧‧‧側邊導電區

111‧‧‧頂面導電區

2‧‧‧第一導電單元

20‧‧‧第一導電層

3‧‧‧第二導電單元

30‧‧‧第二導電層

4‧‧‧第一絕緣單元

40‧‧‧第一絕緣層

5‧‧‧第三導電單元

50‧‧‧第三導電層

6‧‧‧第二絕緣單元

60‧‧‧第二絕緣層

7‧‧‧末端電極單元

70‧‧‧末端電極導體

圖1為本發明第一實施例的製作流程圖；圖1A至圖1H分別為本發明第一實施例的製作流程剖面示意圖； 圖2A至圖2C分別為本發明第二實施例的部分製作流程剖面示意圖；圖3A至圖3C分別為本發明第三實施例的部分製作流程剖面示意圖；以及圖4為本發明第四實施例的部分上視示意圖。

C‧‧‧核心單元

1‧‧‧基板單元

10‧‧‧基板本體

100‧‧‧側邊開口

101‧‧‧頂面開口

11‧‧‧導電體

110‧‧‧側邊導電區

111‧‧‧頂面導電區

2‧‧‧第一導電單元

20‧‧‧第一導電層

3‧‧‧第二導電單元

30‧‧‧第二導電層

4‧‧‧第一絕緣單元

40‧‧‧第一絕緣層

5‧‧‧第三導電單元

50‧‧‧第三導電層

6‧‧‧第二絕緣單元

60‧‧‧第二絕緣層

7‧‧‧末端電極單元

70‧‧‧末端電極導體

Claims (13)

1. 一種具內埋式電極的固態電容，其包括：一基板單元，其具有至少一基板本體及一內埋於上述至少一基板本體內之導電體，其中上述至少一基板本體具有至少一側邊開口及多個頂面開口，且該導電體具有至少一被上述至少一側邊開口所裸露之側邊導電區及多個分別被上述多個頂面開口所裸露之頂面導電區；一第一導電單元，其具有多個彼此分離地成形於上述至少一基板本體上且分別覆蓋上述多個頂面導電區之第一導電層；一第二導電單元，其具有至少一成形於上述至少一基板本體上且覆蓋上述多個第一導電層之第二導電層，其中上述至少一第二導電層的孔隙率大於每一個第一導電層的孔隙率；一第一絕緣單元，其具有至少一覆蓋上述至少一第二導電層的外表面之第一絕緣層；一第三導電單元，其具有至少一覆蓋上述至少一第一絕緣層之第三導電層；一第二絕緣單元，其具有至少一覆蓋上述至少一第三導電層的其中一部分外表面之第二絕緣層，其中該基板單元，該第一導電單元、該第二導電單元、該第一絕緣單元、該第三導電單元及該第二絕緣單元組合成一核心單元；以及一末端電極單元，其具有至少兩個分別包覆該核心單元的兩相反末端部之末端電極導體，其中一個末端電極 導體接觸上述至少一側邊導電區，另外一個末端電極導體接觸上述至少一第三導電層的另外一部分外表面；其中，上述多個頂面導電區被佈局排成一預定形狀，且每一個第一導電層的孔隙率介於0.1至5%之間。
2. 如申請專利範圍第1項所述之具內埋式電極的固態電容，其中上述至少一基板本體為一陶瓷基板，且該導電體為鉭或一導電度優於鉭的正電極導體，上述至少一第一絕緣層為一五氧化二鉭金屬氧化物層，且上述至少一第二絕緣層為一絕緣高分子層。
3. 如申請專利範圍第1項所述之具內埋式電極的固態電容，其中每一個第一導電層與上述至少一第二導電層皆為一經過燒結而成之鉭導體，且上述至少一第三導電層為一負電極導體。
4. 如申請專利範圍第1項所述之具內埋式電極的固態電容，其中該第三導電層為導電高分子，且導電高分子的外層更進一步加上導電碳膠及銀膠。
5. 一種具內埋式電極的固態電容的製作方法，其包括下列步驟：提供一基板單元，其具有至少一基板本體及一內埋於上述至少一基板本體內之導電體，其中上述至少一基板本體具有至少一側邊開口及多個頂面開口，且該導電體具有至少一被上述至少一側邊開口所裸露之側邊導電區及多個分別被上述多個頂面開口所裸露之頂面導電區；成形多個第一導電層於上述至少一基板本體上，以分別 覆蓋上述多個頂面導電區；成形至少一第二導電層於上述至少一基板本體上，以覆蓋上述多個第一導電層，其中上述至少一第二導電層的孔隙率大於每一個第一導電層的孔隙率；成形至少一第一絕緣層，以覆蓋上述至少一第二導電層的外表面；成形至少一第三導電層，以覆蓋上述至少一第一絕緣層；成形至少一第二絕緣層，以覆蓋上述至少一第三導電層的其中一部分外表面，其中該基板單元，該第一導電單元、該第二導電單元、該第一絕緣單元、該第三導電單元及該第二絕緣單元組合成一核心單元；以及成形至少兩個末端電極導體，以分別包覆該核心單元的兩相反末端部，其中一個末端電極導體接觸上述至少一側邊導電區，另外一個末端電極導體接觸上述至少一第三導電層的另外一部分外表面；其中，上述多個頂面導電區被佈局排成一預定形狀，且每一個第一導電層的孔隙率介於0.1至5%之間。
6. 如申請專利範圍第5項所述之具內埋式電極的固態電容的製作方法，其中上述提供該基板單元的步驟中，更進一步包括：提供上述至少一基板本體，其中上述至少一基板本體內具有一容置空間；以及將該導電體填入該容置空間內。
7. 如申請專利範圍第5項所述之具內埋式電極的固態電容的製作方法，其中上述提供該基板單元的步驟中，更進 一步包括：提供一第一基板；形成一第一導體於該第一基板的一部分上表面上；以及將一具有多個第二導體的第二基板設置於該第一基板上，以使得上述多個第二導體電性接觸該第一導體，其中該第一基板與該第二基板結合成上述至少一基板本體，且該第一導體與上述多個第二導體結合成該導電體。
8. 如申請專利範圍第5項所述之具內埋式電極的固態電容的製作方法，其中上述提供該基板單元的步驟中，更進一步包括：提供一第一基板；形成一第一導體於該第一基板的一部分上表面上；將一具有多個穿孔的第二基板設置於該第一基板上；以及將多個第二導體分別填入上述多個穿孔內，以使得上述多個第二導體電性接觸該第一導體，其中該第一基板與該第二基板結合成上述至少一基板本體，且該第一導體與上述多個第二導體結合成該導電體。
9. 如申請專利範圍第5項所述之具內埋式電極的固態電容的製作方法，其中上述至少一基板本體為一陶瓷基板，該導電體為鉭或一導電度優於鉭的正電極導體，上述至少一第一絕緣層為一五氧化二鉭金屬氧化物層，且上述至少一第二絕緣層為一絕緣高分子層。
10. 如申請專利範圍第5項所述之具內埋式電極的固態電容的製作方法，其中每一個第一導電層與上述至少一第二 導電層皆為一經過燒結而成之鉭導體，且上述至少一第三導電層為一負電極導體。
11. 如申請專利範圍第5項所述之具內埋式電極的固態電容的製作方法，其中該第三導電層為導電高分子，且導電高分子的外層更進一步加上導電碳膠及銀膠。
12. 一種具內埋式電極的導電結構，其包括：一基板單元，其具有至少一基板本體及一內埋於上述至少一基板本體內之導電體，其中上述至少一基板本體具有至少一側邊開口及多個頂面開口，且該導電體具有至少一被上述至少一側邊開口所裸露之側邊導電區及多個分別被上述多個頂面開口所裸露之頂面導電區；以及一第一導電單元，其具有多個彼此分離地成形於上述至少一基板本體上且分別覆蓋上述多個頂面導電區之第一導電層；一第二導電單元，其具有多個彼此分離地成形於上述至少一基板本體上且分別覆蓋上述多個第一導電層之第二導電層，其中每一個第二導電層的孔隙率大於每一個第一導電層的孔隙率；其中，上述多個頂面導電區被佈局排成一預定形狀，且每一個第一導電層的孔隙率介於0.1至5%之間。
13. 如申請專利範圍第12項所述之具內埋式電極的導電結構，其中上述至少一基板本體為一陶瓷基板，該導電體為鉭或一導電度優於鉭的正電極導體，且每一個第一導電層與每一個第二導電層皆為一經過燒結而成之鉭導體。