TWI433629B - 多層印刷基板及其製造方法 - Google Patents

多層印刷基板及其製造方法 Download PDF

Info

Publication number
TWI433629B
TWI433629B TW097150448A TW97150448A TWI433629B TW I433629 B TWI433629 B TW I433629B TW 097150448 A TW097150448 A TW 097150448A TW 97150448 A TW97150448 A TW 97150448A TW I433629 B TWI433629 B TW I433629B
Authority
TW
Taiwan
Prior art keywords
conductor pattern
hole
conductor
sided
film
Prior art date
Application number
TW097150448A
Other languages
English (en)
Other versions
TW200938047A (en
Inventor
Satoru Zama
Kenichi Ohga
Akira Tachibana
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of TW200938047A publication Critical patent/TW200938047A/zh
Application granted granted Critical
Publication of TWI433629B publication Critical patent/TWI433629B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層印刷基板及其製造方法
本發明是有關多層印刷基板及其製造方法。
以往，多層印刷基板的製造方法，例如有揭示於專利文獻1、專利文獻2等的多層基板的製造方法。
在專利文獻1中是揭示有：製造形成層間連接的複數個兩面基板，使該複數個兩面基板隔著完成層間連接可能的處理之薄膜狀絕緣體來積層，藉此製造一在基板的兩面具有電極的多層基板之方法。
在專利文獻2中是揭示有：積層只在樹脂薄膜的單面形成有導體圖案的單面導體圖案薄膜，以電極能夠露出的方式來除去樹脂薄膜，藉此製造一在兩面具有電極的多層基板之方法。並且，在專利文獻2中揭示有：除了成為多層基板表面的單面導體圖案薄膜，在單面導體圖案薄膜形成有以導體圖案作為底面的有底微孔，且在該有底微孔内充填導電糊劑(paste)，藉此經由此導電糊劑來使鄰接的單面導體圖案薄膜彼此間的導體圖案導通之技術。如此一來，可藉由微孔内的導電糊劑來使多層基板的各導體圖案層間導通。
[專利文獻1]特開2000-38464號公報(專利第3355142號公報)
[專利文獻2]特開2003-86948號公報(專利第3407737號公報)
可是，上述專利文獻1所揭示的以往技術是在兩面形成有導體圖案的複數個樹脂薄膜中鄰接的2個樹脂薄膜間介有別的樹脂薄膜之構成。又，上述專利文獻2所揭示的以往技術也是在單面形成有導體圖案的複數個樹脂薄膜中鄰接的2個樹脂薄膜間介有別的樹脂薄膜之構成。因此，零件點數多，製造成本高。
並且，在融著沖壓時，位於鄰接的2個樹脂薄膜間的別的樹脂薄膜容易變形，難以電性地取得全部的層間連接，層間連接可靠度低。特別是若樹脂薄膜為使用熱塑性樹脂，則在融著沖壓時樹脂薄膜容易變形，多層基板的厚度發生偏差的不良情況顯著。
本發明是有鑑於以往的問題點而研發者，其目的是在於提供一種可減少零件點數來謀求製造成本的低減，且層間連接可靠度高之多層印刷基板及其製造方法。
為了解決上述課題，記載於請求項1的發明之多層印刷基板的特徵為：
複數的單面導體圖案薄膜係使上下方向形成相同來重疊，複數的單面導體圖案薄膜係分別具有：形成於具有貫通孔的樹脂薄膜的單面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔，
上述複數的單面導體圖案薄膜的各導體圖案係經由上述充填貫通孔來電性連接。
若根據此構成，則由於複數的單面導體圖案薄膜的各導體圖案是經由在貫通孔與導體圖案一體充填形成有導體的充填貫通孔來層間連接，因此層間連接可靠度高。亦即，各單面導體圖案薄膜的導體圖案與充填貫通孔是同時且以同導體來形成，因此層間連接可靠度高。又，由於在各單面導體圖案薄膜間不使別的樹脂薄膜介在，因此零件點數少，可謀求製造成本的低減。又，雖複數的單面導體圖案薄膜是藉由熱融著沖壓等來重疊，但此時因為各單面導體圖案薄膜的充填貫通孔會作為厚度方向的支柱來支撐，因此可消除熱融著沖壓時的厚度偏差。
請求項2所記載的發明之多層印刷基板的特徵為：更包含：分別設於上述複數的單面導體圖案薄膜中鄰接的2個單面導體圖案薄膜間對向的上述導體圖案及上述充填貫通孔之間，與上述導體圖案及上述充填貫通孔金屬間結合的導電體。
若根據此構成，則由於複數的單面導體圖案薄膜中鄰接的2個單面導體圖案薄膜間對向的導體圖案及充填貫通孔是經由導電體來電性連接且被機械性地結合，因此層間連接可靠度高。
請求項3所記載的發明之多層印刷基板的特徵為：上述導電體為含Sn的金屬。
請求項4所記載的發明之多層印刷基板的特徵為：上述含Sn的金屬，除了Sn以外，含Ag，Cu，Zn及Bi的至少一個。
請求項5所記載的發明之多層印刷基板的特徵為：上述導體圖案及上述充填貫通孔係具有：基底金屬層、及形成於該基底金屬層上的導體，在該導體形成有上述導體圖案。
若根據此構成，則由於是在基底金屬層上形成導體，因此可使導體圖案的導體厚形成薄且均一。又，由於在使導體圖案及充填貫通孔形成具有基底金屬層及導體的2層構造之下，導體圖案及充填貫通孔的各導體與樹脂薄膜的密合性佳，因此層間連接可靠度會更提升。
請求項6所記載的發明之多層印刷基板的特徵為：上述基底金屬層係以P為2～6%，厚度為0.05～0.5微米的N-P合金所形成，上述導體係以Cu所形成。
請求項7所記載的發明之多層印刷基板的特徵為：擴大上述單面導體圖案薄膜的各充填貫通孔的接端面(land)部。
若根據此構成，則在複數的單面導體圖案薄膜中鄰接的2個單面導體圖案薄膜間，對向的導體圖案與充填貫通孔直接或經由導電體來電性連接之面積會變大，層間連接可靠度會更為提升。
請求項8所記載的發明之多層印刷基板的特徵為：更包含兩面導體圖案薄膜，其係具有：形成於具有貫通孔的樹脂薄膜的兩面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔，與上述複數的單面導體圖案薄膜中位於最外側的單面導體圖案薄膜重疊，
上述兩面導體圖案薄膜的2個上述導體圖案中的一方係與位於上述最外側的單面導體圖案薄膜的上述充填貫通孔直接，或經由金屬間結合於該充填貫通孔與上述2個導體圖案中的一方之導電體來電性連接。
若利用此構成，則由於在兩面具有導體圖案的兩面導體圖案薄膜是被配置於最外側，因此與外部的電性連接容易，設計的自由度會變大。
請求項9所記載的發明之多層印刷基板的特徵為：上述樹脂薄膜係玻璃轉移點及融點為150℃以上350℃以下的熱塑性樹脂。
請求項10所記載的發明之多層印刷基板的特徵為：上述樹脂薄膜為結晶具有光學各向異性的薄膜。
請求項11所記載的發明之多層印刷基板的特徵為：上述樹脂薄膜係由聚芳基酮樹脂及非晶質聚醚酰亞胺所構成。
請求項12所記載的發明之多層印刷基板的製造方法的特徵係具備：
製作單面導體圖案薄膜的工程，該單面導體圖案薄膜係具有：形成於具有貫通孔的樹脂薄膜的單面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔；及
使複數的上述單面導體圖案薄膜形成同上下方向，且在鄰接的2個單面導體圖案薄膜間以上述導體圖案與上述充填貫通孔能夠連接的方式堆疊，藉由熱融著沖壓來重疊該等的積層體的工程。
若根據此構成，則由於複數的單面導體圖案薄膜的各導體圖案是經由在貫通孔與導體圖案一體充填形成有導體的充填貫通孔來層間連接，因此層間連接可靠度高。換言之，各單面導體圖案薄膜的導體圖案與充填貫通孔是同時且以同導體來形成，因此層間連接可靠度高。
又，由於在各單面導體圖案薄膜間不使別的樹脂薄膜介在，因此零件點數少，可謀求製造成本的低減。又，在藉由熱融著沖壓來重疊複數的單面導體圖案薄膜時，由於各單面導體圖案薄膜的充填貫通孔會作為厚度方向的支柱來支撐，因此可消除熱融著沖壓時的厚度偏差。
請求項13所記載的發明之多層印刷基板的製造方法的特徵係具備：
製作單面導體圖案薄膜的工程，該單面導體圖案薄膜係具有：形成於具有貫通孔的樹脂薄膜的單面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔；
在上述單面導體圖案薄膜的上述導體圖案表面的一部分與上述充填貫通孔的接端面部表面的至少一方實施含Sn的鍍敷，而形成鍍敷層的工程；及
使複數的上述單面導體圖案薄膜形成同上下方向而堆疊，藉由熱融著沖壓來重疊該等的積層體的工程。
若根據此構成，則在單面導體圖案薄膜的導體圖案表面的一部分與充填貫通孔的接端面部表面的至少一方藉由含Sn的鍍敷來形成的鍍敷層(Sn鍍敷層)的Sn會藉由熱融著沖壓來溶融，而形成金屬間結合於導體圖案表面的一部分與充填貫通孔的接端面部表面之導電體。藉此，在鄰接的2個單面導體圖案薄膜間對向的導體圖案與充填貫通孔會經由導電體來電性連接且被機械性地結合，因此層間連接可靠度高。
請求項14所記載的發明之多層印刷基板的製造方法的特徵為：上述含Sn的鍍敷為鍍敷或置換式鍍敷。
請求項15所記載的發明之多層印刷基板的製造方法的特徵係具備：
製作單面導體圖案薄膜的工程，該單面導體圖案薄膜係具有：形成於具有貫通孔的樹脂薄膜的單面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔；及
使導電糊劑或金屬粉介於上述導體圖案表面的一部分與上述充填貫通孔的接端面部表面之間，而使複數的上述單面導體圖案薄膜形成同上下方向而堆疊，藉由熱融著沖壓來重疊該等的積層體的工程。
請求項16所記載的發明之多層印刷基板的製造方法的特徵為：在藉由熱融著沖壓來重疊上述積層體的工程中，使兩面導體圖案薄膜與上述複數的單面導體圖案薄膜中位於最外側的單面導體圖案薄膜重疊，該兩面導體圖案薄膜係具有：形成於具有貫通孔的樹脂薄膜的兩面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔。
若利用此構成，則由於在兩面具有導體圖案的兩面導體圖案薄膜是被配置於最外側，因此與外部的電性連接容易，設計的自由度會變大。
請求項17所記載的發明之多層印刷基板的製造方法的特徵為：在製作上述單面導體圖案薄膜的工程中，在上述樹脂薄膜的表面及上述貫通孔内壁藉由無電解鍍敷來形成基底金屬層，在該基底金屬層上藉由鍍敷來形成導體之後，上述樹脂薄膜的兩面中，形成於未形成上述導體圖案的一方的面之上述導體係除了上述充填貫通孔的接端面部以外除去，且在形成於上述樹脂薄膜的另一方的面之上述導體形成上述導體圖案。
若根據此構成，則在使導體圖案與充填貫通孔形成具有基底金屬層及導體的2層構造之下，導體的密合性佳。藉此，層間連接可靠度會更提升。又，由於基底金屬層是藉由無電解鍍敷來形成，因此可使導體圖案的導體厚形成薄且均一。藉此，可形成微細的導體圖案。相對的，上述專利文獻1，2所揭示的以往技術是將銅箔融著沖壓於薄膜之後形成導體圖案，因此銅箔的厚度受限，不適於微細加工。
請求項18所記載的發明之多層印刷基板的製造方法的特徵為：在上述基底金屬層上藉由上述鍍敷來形成導體時，上述樹脂薄膜的兩面中，使形成於未形成上述導體圖案的一方的面之上述導體的厚度比形成於上述樹脂薄膜的另一方的面之上述導體的厚度更薄。
若根據此構成，則除了充填貫通孔的接端面部以外，除去形成於未形成導體圖案的一方的面之導體的作業容易，可縮短作業時間。
請求項19所記載的發明之多層印刷基板的製造方法的特徵為：上述導電糊劑係由至少含Sn，Cu，Ag的金屬粉所構成。
若根據本發明，則能夠取得一種可減少零件點數來謀求製造成本的低減，且層間連接可靠度高的多層印刷基板。
其次，根據圖面來具體說明本發明的各實施形態。另外，在各實施形態的說明中對於同樣的部位賦予同一符號而省略重複的說明。
(第1實施形態)
根據圖1～圖3來說明第1實施形態的多層印刷基板。
圖1是表示第1實施形態的多層印刷基板的一部分的概略構成的剖面圖，圖2(A)～(F)是表示使用於多層印刷基板的單面導體圖案薄膜的製造程序的工程圖。圖3是表示堆疊多層印刷基板的各構成構件來總括進行熱融著沖壓時的配置說明圖。
圖1所示的多層印刷基板10為形成3層的多層印刷基板的一例。
此多層印刷基板10是具備3個的單面導體圖案薄膜16，該3個的單面導體圖案薄膜16是分別具有：形成於具有貫通孔11的樹脂薄膜12的單面之導體圖案13、及在貫通孔11與導體圖案13一體充填形成有導體14之充填貫通孔15。該等3個的單面導體圖案薄膜16是使上下方向形成相同而重疊。
並且，在多層印刷基板10中，3個單面導體圖案薄膜16的各導體圖案13是經由充填貫通孔15來電性連接。
而且，多層印刷基板10是具備位於兩側之覆蓋單面導體圖案薄膜16的一方的導體圖案13全體之阻劑膜41、及覆蓋另一方的表面全體之阻劑膜42。在阻劑膜41中形成有用以使導體圖案13的一部分(形成電極之處)露出的貫通孔41a，在阻劑膜42中形成有用以使充填貫通孔15露出的貫通孔42a。
各單面導體圖案薄膜16的樹脂薄膜12是以同薄膜基材所構成。薄膜基材亦可使用一般的玻璃布基材環氧樹脂或BT樹脂等，但基於以熱融著沖壓來使複數片接合的觀點，最好薄膜基材使用熱塑性樹脂。熱塑性薄膜中可舉液晶聚合物薄膜，PEEK(Polyetheretherketone)，PES(Polyethersulfone)，PPE(Polyphenyeneether)，PTFE(Polytetrafluoroethylene)等。又，亦可使用熱塑性聚醯亞胺。
在各單面導體圖案薄膜16中，導體圖案13及充填貫通孔15是具有基底金屬層17(參照圖2(C))、及形成於基底金屬層17上的導體14，且在導體14形成有導體圖案13。
具有以上構成的多層印刷基板10是使3個的單面導體圖案薄膜16如圖1所示形成同上下方向而重疊，更在兩側配置阻劑膜41，42的狀態下，藉由熱融著沖壓來總括製作。藉由此熱融著沖壓，使3個的單面導體圖案薄膜16、及阻劑膜41，42的鄰接者彼此間融著，且在3個的單面導體圖案薄膜16中鄰接的2個單面導體圖案薄膜16間分別對向的導體圖案13與充填貫通孔15會被電性連接。藉此，3個單面導體圖案薄膜16的各導體圖案13會經由充填貫通孔15來層間連接。
其次，根據圖2及圖3來說明具有上述構成的多層印刷基板10的製造方法。
(1)首先，實施製作單面導體圖案薄膜16的工程，該單面導體圖案薄膜16是具有：形成於具有貫通孔11的樹脂薄膜12的單面之導體圖案13、及在貫通孔11與導體圖案13一體充填形成有導體14之充填貫通孔15。
此工程是首先在圖2(A)所示的樹脂薄膜12中，藉由鑿孔加工來形成貫通孔11(參照圖2(B))。
其次，溶解除去貫通孔11形成時發生的樹脂膠渣(smear)，且貫通孔11内壁表面也粗面化。
其次，如圖2(C)所示，在樹脂薄膜12的兩面及貫通孔11的内壁形成基底金屬層17。基底金屬層17是藉由無電解鍍敷處理來形成。
其次，在基底金屬層17上藉由鍍敷處理來形成導體14(參照圖2(D))。在此，使形成於樹脂薄膜12兩面的導體14中，形成於未形成導體圖案13的一方的面之導體14b的厚度比形成於樹脂薄膜12的另一方的面之導體14a的厚度更薄。
其次，在樹脂薄膜12的兩面中，使形成於未形成導體圖案13的一方的面之導體14b，除了充填貫通孔15的接端面部以外，予以除去(參照圖2(E))。
其次，在位於樹脂薄膜12的單面之導體14(導體14a)形成導體圖案13(參照圖2(F))。
(2)其次，實施：使3個(複數的)單面導體圖案薄膜16形成同上下方向且在鄰接的2個單面導體圖案薄膜16間導體圖案13與充填貫通孔15的接端面部能夠連接的方式堆疊，藉由熱融著沖壓來總括重疊該等的積層體之工程。
此工程是依圖3所示的順序來堆疊阻劑膜42、3個的單面導體圖案薄膜16及阻劑膜41，藉由熱融著沖壓來總括重疊該等的積層體。藉此，完成圖1所示的多層印刷基板10。
若根據以上那樣構成的第1實施形態，則發揮以下的作用效果。
○由於3個單面導體圖案薄膜16的各導體圖案13是經由在貫通孔11與導體圖案13一體充填形成有導體14的充填貫通孔15來層間連接，因此層間連接可靠度高。亦即，各單面導體圖案薄膜16的導體圖案13與充填貫通孔15是同時且同導體14來形成，因此層間連接可靠度高。
又，因為不使別的樹脂薄膜介於各單面導體圖案薄膜16間，所以零件點數少，可謀求製造成本的低減。
又，藉由熱融著沖壓來總括重疊複數的單面導體圖案薄膜時，因為各單面導體圖案薄膜的充填貫通孔會作為厚度方向的支柱來支撐，所以可消除熱融著沖壓時的厚度偏差。
因此，可減少零件點數來謀求製造成本的低減，且可取得層間連接可靠度高的多層印刷基板。
○因為在圖2(C)所示的基底金屬層17上形成圖2(D)所示的導體14，所以可使導體圖案13(參照圖2(F))的導體厚形成薄且均一。
○在使導體圖案13及充填貫通孔15形成具有基底金屬層17及導體14的2層構造之下，導體圖案13及充填貫通孔15的各導體14與樹脂薄膜12的密合性佳，因此層間連接可靠度會更提升。
○由於基底金屬層17是藉由無電解鍍敷所形成，因此可使導體圖案13及充填貫通孔15的導體厚形成薄。藉此，可形成微細的導體圖案13。
○由於導體圖案13與充填貫通孔15是同時形成，因此連接可靠度高，且導體圖案13與充填貫通孔15的導體厚會形成均一。
○形成於樹脂薄膜12兩面的導體14之中，使形成於未形成導體圖案13的一方的面之導體14b的厚度比形成於樹脂薄膜12的另一方的面之導體14a的厚度更薄。因此，除了充填貫通孔15的接端面部以外，除去形成於未形成導體圖案13的一方的面之導體14b的作業容易，可縮短作業時間。
(第2實施形態)
其次，根據圖4～圖6來說明第2實施形態的多層印刷基板10A。
圖4是表示第2實施形態的多層印刷基板10A的一部分的概略構成的剖面圖，圖5(A)～(G)是表示使用於多層印刷基板10A的單面導體圖案薄膜16A的製造程序的工程圖。圖6是表示堆疊多層印刷基板10A的各構成構件來總括進行熱融著沖壓時的配置說明圖。
此多層印刷基板10A的特徵是如圖4所示，在上述第1實施形態中，更包含導電體30的點，其係分別設於複數的單面導體圖案薄膜16A中鄰接的2個單面導體圖案薄膜16A，16A間對向的導體圖案13及充填貫通孔15之間，與導體圖案13及充填貫通孔15金屬間結合。多層印刷基板10A的其他構成則是與上述第1實施形態的多層印刷基板10相同。導電體30是包含Sn的金屬。
單面導體圖案薄膜16A是以圖5(A)～(G)所示的工程來製作。在此，圖5(A)～(E)是與上述圖2(A)～(E)相同，因此省略說明。
圖5(E)所示的工程之後，藉由鍍敷或置換式鍍敷來形成充填貫通孔15的接端面部表面所形成的Sn或Sn合金的鍍敷層30A(參照圖5(F))。此鍍敷層30A並非限於只含Sn的構成，除了Sn以外，例如亦可為含Ag，Cu，Zn及Bi的至少一個的Sn合金。
其次，在位於樹脂薄膜12的單面之導體14(導體14a)形成導體圖案13(參照圖5(G))。
然後，實施：使3個(複數的)單面導體圖案薄膜16A形成同上下方向且在鄰接的2個單面導體圖案薄膜16A間導體圖案13與充填貫通孔15的接端面部能夠連接的方式堆疊，藉由熱融著沖壓來總括重疊該等的積層體之工程。
此工程是依圖6所示的順序來堆疊阻劑膜42、3個的單面導體圖案薄膜16A及阻劑膜41，藉由熱融著沖壓來總括重疊該等的積層體。藉此，完成圖4所示的多層印刷基板10A。
若根據以上那樣構成的第2實施形態，則除了上述第1實施形態的上述作用效果以外，還可發揮以下的作用效果。
○由於3個單面導體圖案薄膜16A的各導體圖案13是經由導電體30及充填貫通孔15來層間連接，亦即層間連接是利用Sn或Sn合金的鍍敷層30A的Sn溶融而形成的導電體30，因此相較於使用導電糊劑來取層間連接時，層間連接可靠度會增加。
(第3實施形態)
其次，根據圖7(A)～(D)來說明第3實施形態的多層印刷基板。圖7(A)～(D)是表示第3實施形態的多層印刷基板的單面導體圖案薄膜16B的製造程序的一部分的工程圖。
第3實施形態的多層印刷基板是再改良上述第2實施形態的多層印刷基板10A者，其特徵是擴大複數的單面導體圖案薄膜16B的各充填貫通孔15的接端面部15a(參照圖7(B))及Sn或Sn合金的鍍敷層31a(參照圖7(B))的點。
各單面導體圖案薄膜16B是除了擴大接端面部15a的點以外，其餘則具有與圖4～圖6所示的上述第2實施形態的單面導體圖案薄膜16A相同的構成。又，除了Sn或Sn合金的鍍敷層31a的Sn溶融而形成的導電體(圖示省略)要比上述第2實施形態的多層印刷基板10A的導電體30更大的點以外，其餘則具有與該導電體30相同的構成。第3實施形態的多層印刷基板的其他構成是與上述第2實施形態的多層印刷基板10A相同。
單面導體圖案薄膜16B是如其次般製作。在此，圖7(A)所示的工程是與上述圖2(D)(及圖5(D))同工程，為實施圖2(A)～(C)所示的工程之後進行的工程。
圖7(A)所示的工程之後，在導體14b的表面全體，藉由鍍敷或置換式鍍敷來形成Sn或Sn合金的鍍敷層31a(參照圖7(B))。
其次，如圖7(C)所示除了充填貫通孔15的接端面部15a以外除去導體14b及鍍敷層31a。
其次，在位於樹脂薄膜12的單面之導體14(導體14a)形成導體圖案13(參照圖7(D))。
如此一來在製作單面導體圖案薄膜16B之後，實施：使3個(複數的)單面導體圖案薄膜16B形成同上下方向且在鄰接的2個單面導體圖案薄膜16B間導體圖案13與充填貫通孔15的接端面部15a能夠連接的方式堆疊，藉由熱融著沖壓來總括重疊該等的積層體之工程。
此工程是依圖6所示的順序來堆疊阻劑膜42、3個的單面導體圖案薄膜16B及阻劑膜41，藉由熱融著沖壓來總括重疊該等的積層體。藉此，完成與圖4所示的多層印刷基板10A同樣的多層印刷基板。
若根據以上那樣構成的第3實施形態，則除了上述第1實施形態及第2實施形態的上述作用效果以外，還可發揮以下的作用效果。
○在複數的單面導體圖案薄膜10B中鄰接的2個單面導體圖案薄膜10B間，對向的導體圖案13與充填貫通孔15的接端面部15a會經由Sn或Sn合金的鍍敷層31a的Sn溶融而形成的導電體(比圖4所示的導電體30大的導電體)來電性連接。因此，其連接面積大，層間連接可靠度會更為提升。
(第4實施形態)
其次，根據圖8及圖9來說明第4實施形態的多層印刷基板。圖8是表示第4實施形態的多層印刷基板10B的概略構成的剖面圖，圖9是僅表示使用於多層印刷基板10B的兩面導體圖案薄膜26的剖面圖。
第4實施形態的多層印刷基板是在上述第1實施形態的多層印刷基板10中，除了複數的單面導體圖案薄膜16A以外，還含一個兩面導體圖案薄膜26的點具有特徵。
如圖9所示，此兩面導體圖案薄膜26是具備：形成於具有貫通孔21的樹脂薄膜22的兩面之導體圖案23、及在貫通孔21與導體圖案23一體充填形成有導體24之充填貫通孔25。
又，此兩面導體圖案薄膜26是如圖8所示，以形成於其兩面的導體圖案23的一方能夠與複數的單面導體圖案薄膜16A中位於最外側的單面導體圖案薄膜16A的充填貫通孔15電性連接之方式，來與複數的單面導體圖案薄膜16A重疊。
若根據以上那樣構成的第4實施形態，則除了上述第1實施形態的上述作用效果以外，還可發揮以下的作用效果。
○由於兩面具有導體圖案23的兩面導體圖案薄膜26是被配置於最外側，因此與外部的電性連接容易，設計的自由度會變大。
(第5實施形態)
其次，根據圖10及圖11來說明本發明的第5實施形態的多層印刷基板10C。
此多層印刷基板10C的特徵點是如圖10所示，與圖4所示的上述第2實施形態同樣，包含導電體32，其係分別設於複數的單面導體圖案薄膜16C中鄰接的2個單面導體圖案薄膜16C，16C間對向的導體圖案13及充填貫通孔15之間，與導體圖案13及充填貫通孔15金屬間結合。
又，就圖4所示的上述第2實施形態的多層印刷基板10A而言，與導體圖案13及充填貫通孔15金屬間結合的導電體30是使Sn或Sn合金的鍍敷層30A(參照圖5(F))的Sn溶融者。
相對的，就第5實施形態的多層印刷基板10C而言，與導體圖案13及充填貫通孔15金屬間結合的導電體32(參照圖10)是使導電糊劑32A(參照圖11(E))硬化者。藉此，在鄰接之2個的單面導體圖案薄膜16C，16C間對向的導體圖案13與充填貫通孔15會經由導電體32來電性連接，且被機械性地結合。其他構成則是與第4實施形態的多層印刷基板10A同樣。
其次，根據圖11(F)及(G)來說明多層印刷基板10C的製造方法。
此情況的工程是與圖5(A)～(E)所示的工程同樣，在實施上述圖2(A)～(E)所示的工程之後，以圖11(F)及(G)所示的下述工程(3A)，(4A)來置換圖5(F)，(G)所示的工程者。
(3A)使導電糊劑32A分別介於導體圖案13與充填貫通孔15的接端面部之間。本例是在各充填貫通孔15的接端面部表面塗佈導電糊劑32A(參照圖11(F))。
(4A)其次，實施使複數的單面導體圖案薄膜16C同上下方向而堆疊的工程。
此工程是與上述第2實施形態的情況同樣，依圖10所示的順序來堆疊阻劑膜42、單面導體圖案薄膜16C、及阻劑膜41，藉由藉由熱融著沖壓來重疊該等的積層體。藉此，完成圖10所示的多層印刷基板10C。藉由熱融著沖壓，分別設於各導體圖案13與充填貫通孔15的接端面部之間的導電糊劑32A會硬化，形成金屬間結合於導體圖案13與充填貫通孔15的導電體32(參照圖10)。
若利用如此製作的多層印刷基板10C，則3個單面導體圖案薄膜16C的各導體圖案13會經由導電體32及充填貫通孔15來層間連接，因此層間連接可靠度會増加。
(第6實施形態)
其次，根據圖12來說明本發明的第6實施形態的多層印刷基板10D。
上述各實施形態是針對複數個(3個)的單面導體圖案薄膜的各充填貫通孔15為位於同軸上的多層印刷基板來進行說明。相對的，在本實施形態的多層印刷基板10D是如圖12所示，錯開所被重疊的複數個(本例是3個)的單面導體圖案薄膜中，位於兩側的2個單面導體圖案薄膜16的各充填貫通孔15的中心軸、及夾於該等2個單面導體圖案薄膜16間的單面導體圖案薄膜16D的充填貫通孔15的中心軸。
而且，在此多層印刷基板10D中，位於阻劑膜41側的單面導體圖案薄膜16的充填貫通孔15是與單面導體圖案薄膜16D的導體圖案13電性連接，位於阻劑膜42側的單面導體圖案薄膜16的導體圖案13是與單面導體圖案薄膜16D的充填貫通孔15電性連接。
在如此構成的多層印刷基板10D中也是與圖1所示的多層印刷基板10同樣，3個單面導體圖案薄膜16，16D，16的各導體圖案13會經由在貫通孔11與導體圖案13一體充填形成有導體的充填貫通孔15來層間連接，因此層間連接可靠度高。
其次，說明各實施例。
(實施例1) <單面導體圖案薄膜16A的製作方法>
鑿孔加工：
單面導體圖案薄膜16A的樹脂薄膜12為使用厚度50μm的液晶聚合物薄膜(KURARAY CO.,LTD.製的Vecstar(註冊商標)CT-50N)。
藉由二氧化碳雷射來形成貫通孔11。孔徑是40微米。在此，二氧化碳雷射為使用住友重機械工業株式會社製的LAVIA600TW，能量10J/cm2 ，擊數2，頻率300Hz。
貫通孔11並非限於二氧化碳雷射，對小徑而言亦可使用UV-YAG雷射，或準分子雷射。又，亦可用機械穿孔機來加工貫通孔11。
薄膜粗面化‧除膠渣：
將鑿孔加工後的樹脂薄膜12浸泡於強鹼而溶解表面粗面化。
以80℃，15～30分鐘來浸泡於10規定的氫氧化鉀溶液，而於表面形成凹凸。同時，溶解除去貫通孔11形成時發生的樹脂膠渣，貫通孔11内壁表面也粗面化。
藉由無電解鍍敷在樹脂薄膜12表面鍍敷Ni-P作為基底鍍敷(基底金屬層17)。
依序實施調節劑處理(conditioner process)、鎳磷合金的無電解鍍敷處理、熱處理、銅的鍍敷處理的各處理，而來製造薄膜金屬鋪設層體。
無電解鍍敷：
調節劑處理是藉由奧野製藥工業株式會社製的OPC-350調節劑來洗淨高分子薄膜的表面。在此，使用奧野製藥工業株式會社製的OPC-80觸媒作為含鈀的觸媒賦予液，使用OPC-500催化劑(accelerator)作為活化劑。
鎳合金的無電解鍍敷處理是在樹脂薄膜12兩面進行鎳(Ni)-磷(P)鍍敷。由市售的鎳-磷鍍敷液來選定磷濃度5%以下者。使用奧野製藥工業株式會社製的化學鎳EXC，將Ni鍍敷厚形成0.2微米厚。
鍍敷液並非限於此，亦可使用Meltex Inc.製的「 」(音譯：ENPLATE)Ni-426，奧野製藥工業株式會社製的「」(音譯：TOPNIKORON)LPH-LF等。
鍍銅前為了使密合性提升，亦可進行熱處理。以230～250℃的溫度來進行30秒～30分的加熱。本實施例是實施240℃、3分的加熱。
鍍銅：
更進行鍍銅，將導體14形成1～20微米厚。銅(Cu)的鍍敷處理是以導體14的導體厚能夠形成5微米的方式來形成銅。鍍銅液是使用下記者。另外，貫通孔填充用添加劑為使用EBARA-UDYLITECO.,LTD.製的「 」(音譯：CUBELITE)TFII。
硫酸銅　120g/L
硫酸　150g/L
濃鹽酸　0.125mL/L(作為氯離子)
此時使流動於樹脂薄膜12的單面及另一方的單面的電流產生差，形成於單面的導體14a(參照圖5(D))是5微米厚，形成於另一方的單面的導體14b是1微米厚。此時，同時以銅來充填貫通孔11內部。
依情況，亦可在鍍銅之前，在未形成導體圖案13的樹脂薄膜12的單面貼附阻劑薄膜之後進行鍍銅，且進行形成導體圖案13的面之導電化及往貫通孔之銅的充填。此情況，亦可使用微孔填充用之市售的鍍銅液。
背面的導體除去：
浸泡於氯化鐵蝕刻液，除去形成於樹脂薄膜12的單面之導體14b。
依情況，亦可只將充填貫通孔15的接端面部藉由阻劑來遮罩，除了充填貫通孔15的接端面部以外，除去形成於樹脂薄膜12的單面之導體14b(參照圖5(E))。
導體圖案13的製作：
單面的導體圖案13是以減成法(subtractive process)在導體14(導體14a)形成電路。塗佈感光阻劑，用紫外線來曝光，進行顯像。其次，進行蝕刻工程，形成導體圖案13後，剝離阻劑。另外，更微細的電路形成，亦可使用半加成法(semi-additive process)，亦即將鍍銅厚(導體厚)形成2～3微米厚，形成鍍敷阻劑之後對導體圖案部進行鍍銅。
層間連接用的Sn鍍敷：
在無導體圖案13的面的充填貫通孔15的接端面部進行Sn鍍敷，形成Sn鍍敷層30A(參照圖5(F))。以Sn不會附在導體圖案13面的方式，在導體圖案13面貼附乾式薄膜，利用下記的鍍敷液來進行鍍敷。
Sn鍍敷是將Meltex Inc.製的「RONASTAN」(註冊商標)EC-J使用於添加劑。
Sn鍍敷液
硫酸亞錫　40g/L
硫酸　100mL/L
添加劑　「RONASTAN」EC-J
溫度　20℃
電流密度　2A/dm2
又，並非限於Sn，即使是Sn-Cu合金鍍敷(鍍敷浴：奧野製藥工業株式會社製「」(音譯：TOPFREED)B-R等)也無妨。即使是Sn-Ag合金鍍敷也無妨。
又，Sn鍍敷的方法並非限於鍍敷，即使是置換式鍍敷也無妨。浸泡於下記的鍍敷液(3種類的哪一個皆可)，置換銅表面來將Sn形成2微米。
置換式鍍敷
氯化亞錫　18.8g/L
氰化鈉　188g/L
氫氧化鈉　22.5g/L
溫度　常溫
錫酸鈉　60g/L
氰化鈉　120g/L
氫氧化鈉　7.5g/L
溫度　21～65℃
氯化亞錫　6g/L
硫脲　55g/L
酒石酸　39g/L
溫度　12～14℃
<多層印刷基板10A的製造方法>
重疊複數片單面導體圖案薄膜16A，在沖壓溫度232～350℃的範圍，沖壓壓力0.5～10MPa的範圍下進行熱融著沖壓。在全部使用單面形成導體圖案者(單面導體圖案薄膜16A)時，如圖4所示，是使用加工貫通孔42a的阻劑膜42或由背面形成微孔的薄膜。
另外，並非限於全部使用單面導體圖案薄膜16A時，像第4實施形態的多層印刷基板10B(參照圖8)那樣，亦可在最外層重疊兩面形成導體圖案23，具有充填貫通孔25的兩面導體圖案薄膜26。
(實施例2，3)
在實施例2是使用厚度50μm的液晶聚合物薄膜(KURARAY CO.,LTD.製的Vecstar(註冊商標)CT-50N)作為薄膜基材。
在實施例3是使用厚度50μm的PEEK/PEI(三菱樹脂株式會社製IBUKI(註冊商標))作為薄膜基材。
(實施例4～9)
在實施例4～9是以表1所示的樹脂薄膜、沖壓條件來製作多層印刷基板10C(參照圖10)。
在實施例4～6中，在鄰接的2個單面導體圖案薄膜16C間對向的導體圖案13與充填貫通孔15的連接是使用Ag糊劑作為導電糊劑32A。
在實施例4～6中，使用網版印刷來塗佈導電糊劑32A，藉由熱融著沖壓來使導電糊劑32A硬化，各導電糊劑32A硬化後的導電體32(參照圖10)會與在鄰接的2個單面導體圖案薄膜16C間對向的導體圖案13及充填貫通孔15金屬間結合。導電糊劑32A是使用藤倉化成株式會社製的「Dotite」(註冊商標)XA-824作為Ag糊劑。沖壓條件、沖壓溫度是以表1所示的條件來進行熱融著。
在實施例7～9中，在鄰接的2個單面導體圖案薄膜16C間對向的導體圖案13與充填貫通孔15的連接是使用AgSn糊劑作為導電糊劑32A。糊劑的詳細是使用記載於專利第3473601號公報的段落0075者。
在實施例4，5，7及8是使用與實施例2同樣的薄膜基材。
在實施例6，9是使用與實施例3同樣的薄膜基材。
另外，在實施例2～9中，多層印刷基板是與實施例1同樣地製作，沖壓壓力、溫度是以表1的條件來進行。
在表1顯示實施例1～9的條件及結果。
(比較例)
比較例為使用貼合銅箔與薄膜的單面積層板、及兩面積層板，層間連接是熱融著沖壓形成於薄膜的盲孔中充填導電糊劑者，而製作多層基板。
該等的比較例是使用熱融著銅箔與薄膜後的銅鋪設層板，藉由蝕刻來形成導體圖案。以雷射來形成微孔。
在薄膜的微孔使用網版印刷法來塗佈導電糊劑。
使融著埋入導電糊劑的薄膜者重疊複數片，總括進行熱融著沖壓。在沖壓溫度230～350℃的範圍，沖壓壓力0.5～10MPa的範圍下進行。在此沖壓中，融著薄膜彼此間，且使充填於薄膜的微孔之導電糊劑硬化，令導電糊劑與薄膜的導體圖案電性連接。導電糊劑是使用藤倉化成的「Dotite」XA-824作為Ag糊劑。又，導電糊劑是使用AgSn糊劑。糊劑的詳細是使用專利第03473601號公報的段落75所記載者。
表2是表示比較例1～6的條件及結果。
連接可靠度的比較：
製作準照JIS C 5012的附圖2.1的L之導體圖案的6層基板。但，層間連接部的孔徑為40微米，接端面部徑為0.5mm，配線寬為0.3mm，貫通孔11的間隔為7.62mm。在比較例是與本發明同樣在貫通孔的位置製作100微米徑的微孔，充填導電糊劑。
本發明是實施相當於JIS C 5012的9.1.3記載條件1之溫度循環試驗，調查有關層間連接可靠度。在對初期阻抗增加20%以上阻抗值的時間點視為連接不良。
若視察表1所示的實施例1～9及表2所示的比較例1～6，則利用各實施例1～9，可取得其次那樣的效果。
融著沖壓後的沖壓厚度變形量小。
貫通孔的連接可靠度高。
另外，本發明亦可如以下所示般具體變更。
‧在上述各實施形態中，樹脂薄膜12的積層數並非限於「3」，本發明是可廣泛適用於重疊複數片樹脂薄膜12的多層印刷基板。
‧本發明亦可適用於使Sn或Sn合金的鍍敷層30A形成於與各單面導體圖案薄膜16A的接端面部表面對向的導體圖案13表面的一部分之構成的多層印刷基板，而取代上述第2實施形態中，使Sn或Sn合金的鍍敷層30A形成於各單面導體圖案薄膜16A的接端面部表面。
10，10A，10B，10C，10D．．．多層印刷基板
11，21．．．貫通孔
12，22．．．樹脂薄膜
13，23．．．導體圖案
14，24．．．導體
14a．．．形成於樹脂薄膜的一方的面的導體
14b．．．形成於樹脂薄膜的另一方的面的導體
15．．．充填貫通孔
16，16A，16B、16C．．．單面導體圖案薄膜
17．．．基底金屬層
26．．．兩面導體圖案薄膜
30，32．．．導電體
30A，31a．．．Sn或Sn合金的鍍敷層
32A．．．導電糊劑
41，42．．．阻劑膜
41a，42a．．．貫通孔
圖1是表示第1實施形態的多層印刷基板的一部分的概略構成的剖面圖。
圖2(A)～(F)是表示使用於第1實施形態的多層印刷基板之單面導體圖案薄膜的製造程序的工程圖。
圖3是表示在第1實施形態堆疊各構成構件來總括進行熱融著沖壓時的配置說明圖。
圖4是表示第2實施形態的多層印刷基板的一部分的概略構成的剖面圖。
圖5(A)～(G)是表示使用於第2實施形態的多層印刷基板之單面導體圖案薄膜的製造程序的工程圖。
圖6是表示在第2實施形態堆疊各構成構件來總括進行熱融著沖壓時的配置說明圖。
圖7(A)～(D)是表示第3實施形態的多層印刷基板的單面導體圖案薄膜的製造程序的一部分的工程圖。
圖8是表示第4實施形態的多層印刷基板的概略構成的剖面圖。
圖9是表示只使用於第4實施形態的多層印刷基板之兩面導體圖案薄膜的剖面圖。
圖10是表示第5實施形態的多層印刷基板的一部分的概略構成的剖面圖。
圖11是表示使用於第5實施形態的多層印刷基板之單面導體圖案薄膜的製造程序的一部分的工程圖。
圖12是表示第6實施形態的多層印刷基板的一部分的概略構成的剖面圖。
10．．．多層印刷基板
11．．．貫通孔
12．．．樹脂薄膜
13．．．導體圖案
14．．．導體
15．．．充填貫通孔
16．．．單面導體圖案薄膜
41．．．阻劑膜
41a，42a．．．貫通孔

Claims (17)

  1. 一種多層印刷基板，其特徵為：複數的單面導體圖案薄膜係使上下方向形成相同來重疊，該複數的單面導體圖案薄膜係分別具有：形成於具有貫通孔的樹脂薄膜的單面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔，上述複數的單面導體圖案薄膜的各導體圖案係經由上述充填貫通孔來電性連接，上述導體圖案及上述導電貫通孔係具有：以Ni-P合金來實施電鍍，且在230℃~250℃加熱30秒~30分，藉此形成的基底金屬層、及形成於該基底金屬層上的導體層，上述導體圖案係形成於上述導體層。
  2. 如申請專利範圍第1項之多層印刷基板，其中，上述樹脂薄膜係結晶具有光學各向異性的薄膜，或由聚芳基酮樹脂及非晶質聚醚酰亞胺所構成的薄膜。
  3. 如申請專利範圍第1或2項所記載之多層印刷基板，其中，更包含：分別設於上述複數的單面導體圖案薄膜中鄰接的2個單面導體圖案薄膜間對向的上述導體圖案及上述充填貫通孔之間，與上述導體圖案及上述充填貫通孔金屬間結合的導電體。
  4. 如申請專利範圍第3項所記載之多層印刷基板，其中，上述導電體為含Sn的金屬。
  5. 如申請專利範圍第4項所記載之多層印刷基板，其 中，上述含Sn的金屬，除了Sn以外，含Ag，Cu，Zn及Bi的至少一個。
  6. 如申請專利範圍第5項所記載之多層印刷基板，其中，上述導體圖案及上述充填貫通孔係具有：基底金屬層、及形成於該基底金屬層上的導體，在該導體形成有上述導體圖案。
  7. 如申請專利範圍第6項所記載之多層印刷基板，其中，上述基底金屬層係以P為2~6%，厚度為0.05~0.5微米的Ni-P合金所形成，上述導體係以Cu所形成。
  8. 如申請專利範圍第1項所記載之多層印刷基板，其中，擴大上述單面導體圖案薄膜的各充填貫通孔的接端面部。
  9. 如申請專利範圍第1項所記載之多層印刷基板，其中，更包含兩面導體圖案薄膜，其係具有：形成於具有貫通孔的樹脂薄膜的兩面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔，與上述複數的單面導體圖案薄膜中位於最外側的單面導體圖案薄膜重疊，上述兩面導體圖案薄膜的2個上述導體圖案中的一方係與位於上述最外側的單面導體圖案薄膜的上述充填貫通孔直接，或經由金屬間結合於該充填貫通孔與上述2個導體圖案中的一方之導電體來電性連接。
  10. 一種多層印刷基板的製造方法，其特徵係具備：製作單面導體圖案薄膜的工程，該單面導體圖案薄膜 係具有：形成於具有貫通孔的熱可塑性樹脂薄膜的單面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔；及使複數的上述單面導體圖案薄膜形成同上下方向，且在鄰接的2個單面導體圖案薄膜間以上述導體圖案與上述充填貫通孔能夠連接的方式堆疊，以溫度232~350℃，壓力0.5~10MPa，藉由熱融著沖壓來重疊該等的積層體的工程。
  11. 一種多層印刷基板的製造方法，其特徵係具備：製作單面導體圖案薄膜的工程，該單面導體圖案薄膜係具有：形成於具有貫通孔的熱可塑性樹脂薄膜的單面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔；在上述單面導體圖案薄膜的上述導體圖案表面的一部分與上述充填貫通孔的接端面部表面的至少一方實施含Sn的鍍敷，而形成鍍敷層的工程；及使複數的上述單面導體圖案薄膜形成同上下方向而堆疊，以溫度232~350℃，壓力0.5~10MPa，藉由熱融著沖壓來重疊該等的積層體的工程。
  12. 如申請專利範圍第11項之多層印刷基板的製造方法，其中，上述含Sn的鍍敷為鍍敷或置換式鍍敷。
  13. 一種多層印刷基板的製造方法，其特徵係具備：製作單面導體圖案薄膜的工程，該單面導體圖案薄膜係具有：形成於具有貫通孔的熱可塑性樹脂薄膜的單面之 導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔；及使導電糊劑或金屬粉分別介於上述導體圖案表面的一部分與上述充填貫通孔的接端面部表面之間，而使複數的上述單面導體圖案薄膜形成同上下方向而堆疊，以溫度232~350℃，壓力0.5~10MPa，藉由熱融著沖壓來重疊該等的積層體的工程。
  14. 如申請專利範圍第13項所記載之多層印刷基板的製造方法，其中，上述導電糊劑係由至少含Sn，Cu，Ag的金屬粉所構成。
  15. 如申請專利範圍第10~14項中任一項所記載之多層印刷基板的製造方法，其中，在藉由熱融著沖壓來重疊上述積層體的工程中，使兩面導體圖案薄膜與上述複數的單面導體圖案薄膜中位於最外側的單面導體圖案薄膜重疊，該兩面導體圖案薄膜係具有：形成於具有貫通孔的熱可塑性樹脂薄膜的兩面之導體圖案、及在上述貫通孔與上述導體圖案一體充填形成有導體之充填貫通孔。
  16. 如申請專利範圍第10~14項中任一項所記載之多層印刷基板的製造方法，其中，在製作上述單面導體圖案薄膜的工程中，在上述熱可塑性樹脂薄膜的表面及上述貫通孔內壁藉由無電解鍍敷來形成基底金屬層，在該基底金屬層上藉由鍍敷來形成導體之後，上述熱可塑性樹脂薄膜的兩面中，形成於未形成上述導體圖案的一方的面之上述導體係除了上述充填貫通孔的接端面部以外除去，且在形 成於上述熱可塑性樹脂薄膜的另一方的面之上述導體形成上述導體圖案。
  17. 如申請專利範圍第16項所記載之多層印刷基板的製造方法，其中，在上述基底金屬層上藉由上述鍍敷來形成導體時，上述熱可塑性樹脂薄膜的兩面中，使形成於未形成上述導體圖案的一方的面之上述導體的厚度比形成於上述熱可塑性樹脂薄膜的另一方的面之上述導體的厚度更薄。
TW097150448A 2007-12-25 2008-12-24 多層印刷基板及其製造方法 TWI433629B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007333267A JP5436774B2 (ja) 2007-12-25 2007-12-25 多層プリント基板およびその製造方法

Publications (2)

Publication Number Publication Date
TW200938047A TW200938047A (en) 2009-09-01
TWI433629B true TWI433629B (zh) 2014-04-01

Family

ID=40801183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150448A TWI433629B (zh) 2007-12-25 2008-12-24 多層印刷基板及其製造方法

Country Status (7)

Country Link
US (1) US8476534B2 (zh)
EP (1) EP2237652A1 (zh)
JP (1) JP5436774B2 (zh)
KR (1) KR20100095632A (zh)
CN (1) CN101911848B (zh)
TW (1) TWI433629B (zh)
WO (1) WO2009081882A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8844125B2 (en) * 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US8472207B2 (en) * 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8877558B2 (en) 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
CN104244614A (zh) * 2013-06-21 2014-12-24 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
US9293438B2 (en) 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
CN113614911A (zh) * 2019-03-26 2021-11-05 三菱综合材料株式会社 绝缘电路基板
JP7261718B2 (ja) 2019-10-03 2023-04-20 日本碍子株式会社 ガスセンサ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
US4914259A (en) * 1987-09-08 1990-04-03 The Furukawa Electric Co., Ltd. Molded circuit board
JPH02132881A (ja) * 1988-11-14 1990-05-22 Furukawa Electric Co Ltd:The 回路基板の製造方法
JP2766504B2 (ja) * 1989-03-28 1998-06-18 古河電気工業株式会社 多層回路基板の製造方法
US5223676A (en) * 1989-11-27 1993-06-29 The Furukawa Electric Co., Ltd. Composite circuit board having means to suppress heat diffusion and manufacturing method of the same
JPH0417385A (ja) * 1990-05-11 1992-01-22 Furukawa Electric Co Ltd:The 複合回路基板の製造方法
JP2857237B2 (ja) * 1990-08-10 1999-02-17 古河電気工業株式会社 多層回路基板の製造方法
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP3355142B2 (ja) * 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
JP3473601B2 (ja) 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2003324280A (ja) * 2002-05-07 2003-11-14 Denso Corp プリント基板の製造方法
EP1542519A4 (en) * 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
JP4587772B2 (ja) * 2004-10-22 2010-11-24 イビデン株式会社 多層プリント配線板
JP2006179827A (ja) * 2004-12-24 2006-07-06 Toyo Kohan Co Ltd フレキシブル基板用基材およびそれを用いたフレキシブル基板ならびそれらの製造方法
TWI336608B (en) * 2006-01-31 2011-01-21 Sony Corp Printed circuit board assembly and method of manufacturing the same
WO2007114111A1 (ja) * 2006-03-28 2007-10-11 Matsushita Electric Industrial Co., Ltd. 多層配線基板とその製造方法
JP5170872B2 (ja) * 2007-11-21 2013-03-27 古河電気工業株式会社 多層プリント基板およびその製造方法

Also Published As

Publication number Publication date
KR20100095632A (ko) 2010-08-31
WO2009081882A1 (ja) 2009-07-02
JP2009158615A (ja) 2009-07-16
US8476534B2 (en) 2013-07-02
EP2237652A1 (en) 2010-10-06
JP5436774B2 (ja) 2014-03-05
US20100276184A1 (en) 2010-11-04
CN101911848B (zh) 2013-06-12
CN101911848A (zh) 2010-12-08
TW200938047A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
TWI433629B (zh) 多層印刷基板及其製造方法
JP2007088288A (ja) 回路基板、その製造方法及び多層回路基板
WO2006054684A1 (ja) プリント配線板及びそのプリント配線板の製造方法
KR101489034B1 (ko) 다층 프린트 기판 및 그의 제조 방법
TWI437933B (zh) 多層印刷基板及其製造方法
TWI391063B (zh) Multilayer circuit board and manufacturing method thereof
JP4715601B2 (ja) 電気接続部品
JP5170873B2 (ja) 多層プリント基板およびその製造方法
JP5227584B2 (ja) 多層プリント基板およびその製造方法
JP5170872B2 (ja) 多層プリント基板およびその製造方法
JP5158854B2 (ja) 多層プリント基板およびその製造方法
JP3628313B2 (ja) 印刷配線板およびその製造方法
JP2003324280A (ja) プリント基板の製造方法
JP2013102210A (ja) 多層プリント基板およびその製造方法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
TWI407872B (zh) 電路板製作方法
JP4968616B2 (ja) 多層プリント配線板の製造方法
JP2004063908A (ja) 多層フレキシブル配線板及びその製造方法
TW200829116A (en) Multilayer printed-wiring board and method of manufacturing the same
JP2008041815A (ja) フレキシブルプリント配線板及びその製造方法
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판
JP2004111758A (ja) 多層フレキシブル配線板及びその製造方法
TWI441586B (zh) 多層電路板之製作方法
JP2004095695A (ja) 多層フレキシブル配線板及びその製造方法
JP2007278900A (ja) シート状コネクターとその製造方法