TWI431767B - 固態成像元件，製造固態成像元件的方法及成像裝置 - Google Patents

固態成像元件，製造固態成像元件的方法及成像裝置 Download PDF

Info

Publication number
TWI431767B
TWI431767B TW098137281A TW98137281A TWI431767B TW I431767 B TWI431767 B TW I431767B TW 098137281 A TW098137281 A TW 098137281A TW 98137281 A TW98137281 A TW 98137281A TW I431767 B TWI431767 B TW I431767B
Authority
TW
Taiwan
Prior art keywords
trench
insulating film
region
semiconductor substrate
type impurity
Prior art date
Application number
TW098137281A
Other languages
English (en)
Other versions
TW201029164A (en
Inventor
Tetsuji Yamaguchi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201029164A publication Critical patent/TW201029164A/zh
Application granted granted Critical
Publication of TWI431767B publication Critical patent/TWI431767B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

固態成像元件，製造固態成像元件的方法及成像裝置
本發明係關於一種固態成像元件、製造該固態成像元件之方法及成像裝置。
一般而言，淺溝槽隔離(STI)近年來用於較精細半導體積體電路中之構件隔離。然而，因為STI係藉由在半導體基板中深入挖掘溝槽來提供，因此在埋入溝槽中用於隔離構件之絕緣膜與半導體基板之間的界面處產生晶體缺陷或界面態，以致變為雜訊源。因此，就CMOS影像感測器而言，在採用STI作為用於與周邊電路並聯之像素部分之構件隔離方法的情況下，特徵劣化以經挖掘之半導體基板與所埋入之絕緣膜之間的界面處產生雜訊之方式發生。因此，已提出減少像素區域之構件隔離區域中半導體基板之挖掘量以抑制自構件隔離端產生雜訊之方法作為降低因雜訊所致之固態成像構件劣化之技術(參看，例如日本未審查專利申請公開案第2006-24786號及日本未審查專利申請公開案第2006-93319號)。
然而，即使在應用減少用於像素部分之構件隔離之挖掘量的上述構件隔離方法之情況下，如圖13及圖14所示，仍然必需藉由引入P型雜質在像素部分111之構件隔離區域112下形成電洞累積層113。上述圖13展示像素部分之平面布局，且圖14為展示沿圖13所示之線XIV-XIV獲取之像素部分之剖面的剖視圖。
結果，隨著像素變得愈精細，電洞累積層113之雜質之擴散效應變得顯著，且重設電晶體114R、放大電晶體114A、選擇電晶體114S之有效通道寬度因P型雜質之擴散效應而減小。若如上所述有效通道寬度減小，則(詳言之)放大電晶體114A之1/f雜訊之劣化成問題。
此外，因為像素已愈精細，所以增加通道寬度變得困難。
因此，確保雜訊降低與較精細像素之間的相容性變得困難。
此外，已提出將用於施加電壓之導體埋入STI中以使供構件隔離之絕緣膜與半導體基板之間的界面達到電洞累積狀態之方法，達成抑制STI結構之構件隔離區域中產生雜訊之目的(參看，例如日本未審查專利申請公開案第2006-120804號)。
在將用於施加電壓之導體埋入上述SDI中之方法中，必需將用於施加負電壓之導體埋入構件隔離區域中。屆時，必需將導體以避免與充當電晶體之閘電極之多晶矽變成電連續之方式埋入像素區域之(詳言之)選擇電晶體及放大電晶體周圍的構件隔離區域中。然而，難以在避免閘電極之多晶矽的情況下遍布精細像素之像素區域之構件隔離區域埋入導體。因此，就抑制1/f雜訊之劣化以及像素之電晶體通道減小之效應的目的而言，難以藉由埋入導體獲得劣化抑制效應。
本發明之發明者已認識到難以增加通道寬度，因為像素已愈精細且若有效通道寬度減小，則像素電晶體部分(詳言之，放大電晶體)之1/f雜訊劣化，且因此雜訊降低與較精細像素之間難以相容。
雜訊降低與較精細像素需要彼此相容。
根據本發明之一實施例之固態成像元件在半導體基板上包括具有複數個像素之像素部分，該像素部分具有：光電轉換部分，其對入射光進行光電轉換以獲得信號電荷；及像素電晶體部分，其將自上述光電轉換部分讀取之信號電荷轉換成電壓，其中安置於上述像素部分中之構件隔離區域包括埋入安置於上述半導體基板中之溝槽中的絕緣膜，且上述絕緣膜包括具有負電荷之絕緣膜。
在根據本發明之一實施例之固態成像元件中，安置於像素部分中之構件隔離區域包括具有負電荷之絕緣膜。因此，在緊靠構件隔離區域下之半導體基板中產生由具有負電荷之絕緣膜中之負電荷形成的電洞累積層。由該電洞累積層抑制自構件隔離區域與半導體基板之間的界面之缺陷產生雜訊。此外，因為電洞累積層係由負電荷形成，所以相關技術中在緊靠構件隔離區域下之半導體基板中形成之P型雜質區域可略去。或者，在形成P型雜質區域之情況下，P型雜質區域之濃度降低。因此，因P型雜質區域之P型雜質擴散所致之像素電晶體部分中電晶體之有效通道寬度減小得到抑制，且藉此可確保足夠的有效通道寬度。因此，像素電晶體部分中電晶體之1/f雜訊降低。換言之，因P型雜質區域所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保有效通道寬度且1/f雜訊降低。
根據本發明之一實施例之製造固態成像元件之方法(第一製造方法)依序包括以下步驟：在半導體基板之像素區域中形成供構件隔離之第一溝槽且在周邊電路區域中形成供構件隔離之第二溝槽；在上述第一溝槽及上述第二溝槽之內表面上形成具有負電荷之絕緣膜，絕緣膜與上述第一溝槽及上述第二溝槽之間具有氧化矽膜；移除安置於上述周邊電路區域中且具有負電荷之絕緣膜，使上述第二溝槽比第一溝槽深；及將內埋式絕緣膜埋入上述第一溝槽及上述第二溝槽中以在上述第一溝槽中形成第一構件隔離區域且在上述第二溝槽中形成第二構件隔離區域。
根據本發明之一實施例之製造固態成像元件之方法(第二製造方法)依序包括以下步驟：在半導體基板之像素區域中形成供構件隔離之第一溝槽且在周邊電路區域中形成供構件隔離之第二溝槽，使上述第二溝槽比上述第一溝槽深，同時將上述第一溝槽遮蔽；在上述第一溝槽及上述第二溝槽之內表面上形成具有負電荷之絕緣膜，絕緣膜與上述第一溝槽及上述第二溝槽之間具有氧化矽膜；移除上述安置於上述周邊電路區域中且具有負電荷之絕緣膜；將內埋式絕緣膜埋入上述第一溝槽及上述第二溝槽中以在上述第一溝槽中形成第一構件隔離區域且在上述第二溝槽中形成第二構件隔離區域。
根據本發明之一實施例之製造固態成像元件之方法(第三製造方法)依序包括以下步驟：在包括半導體基板之基板之周邊電路區域中形成供構件隔離之第一溝槽；將第一內埋式絕緣膜埋入上述第一溝槽中以形成第一構件隔離區域；在上述基板上形成覆蓋上述第一構件隔離區域之絕緣膜；在具有上述絕緣膜之上述半導體基板之像素區域中形成供構件隔離之第二溝槽；在上述第二溝槽之內表面上形成具有負電荷之絕緣膜，絕緣膜與上述第二溝槽之間具有氧化矽膜；及將第二內埋式絕緣膜埋入上述第二溝槽中以形成第二構件隔離區域。
根據本發明之一實施例之製造固態成像元件之方法(第四製造方法)依序包括以下步驟：在半導體基板之像素區域中形成供構件隔離之第一溝槽且在周邊電路區域中形成供構件隔離之第二溝槽；使上述第二溝槽比上述第一溝槽深，同時將上述第一溝槽遮蔽；在上述第一溝槽及上述第二溝槽之內表面上形成具有負電荷之絕緣膜，絕緣膜與上述第一溝槽及上述第二溝槽之間具有氧化矽膜；將內埋式絕緣膜埋入上述第一溝槽及上述第二溝槽中以在上述第一溝槽中形成第一構件隔離區域且在上述第二溝槽中形成第二構件隔離區域。
在根據本發明之一實施例之製造固態成像元件之各方法中，在安置於像素部分中之構件隔離區域中形成具有負電荷之絕緣膜。因此，在緊靠構件隔離區域下之半導體基板中產生由具有負電荷之絕緣膜中之負電荷形成的電洞累積層。由該電洞累積層抑制自構件隔離區域與半導體基板之間的界面之缺陷產生雜訊。此外，因為電洞累積層係由負電荷形成，所以相關技術中在緊靠構件隔離區域下之半導體基板中形成之P型雜質區域可略去。或者，在形成P型雜質區域之情況下，P型雜質區域之濃度降低。因此，因P型雜質區域之P型雜質擴散所致之像素電晶體部分中電晶體之有效通道寬度減小得到抑制，且藉此可確保足夠的有效通道寬度。因此，像素電晶體部分中電晶體之1/f雜訊降低。換言之，因P型雜質區域所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保有效通道寬度且1/f雜訊降低。
根據本發明之一實施例之成像裝置包括用以彙聚入射光之影像聚焦光學部分、用以接收上述影像聚焦光學部分所彙聚之光且對其進行光電轉換的包括固態成像元件之成像部分及用以處理經光電轉換之信號的信號處理部分，其中上述固態成像元件在半導體基板上包括像素部分，該像素部分具有：光電轉換部分，其對入射光進行光電轉換以獲得信號電荷；及像素電晶體部分，其將自上述光電轉換部分讀取之信號電荷轉換成電壓，安置於上述像素部分中之構件隔離區域包括埋入安置於上述半導體基板中之溝槽中的絕緣膜，且上述絕緣膜包括具有負電荷之絕緣膜。
在根據本發明之一實施例之成像裝置中，使用根據本發明之一實施例之固態成像元件。因此，固態成像元件之像素電晶體部分中電晶體之有效通道寬度減小得到抑制，且藉此像素電晶體部分中電晶體之1/f雜訊降低。
就根據本發明之一實施例之固態成像元件而言，因P型雜質區域所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保有效通道寬度且1/f雜訊降低。因此，雜訊抑制與較精細像素彼此相容。因此，存在改良成像之影像品質的優點。
就根據本發明之一實施例之製造固態成像元件之各方法而言，因P型雜質區域所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保有效通道寬度且1/f雜訊降低。因此，雜訊抑制與較精細像素彼此相容。因此，存在改良成像之影像品質的優點。
就根據本發明之一實施例之成像裝置而言，因為使用根據本發明之一實施例之其中雜訊降低與較精細像素彼此相容的固態成像元件，所以存在因較高影像品質及較高敏感度而改良成像之影像品質的優點。
以下將描述實施本發明之較佳實施例(下文稱為實施例)。
第一實施例
固態成像元件之組態之一實例
將參照圖1所示之示意性組態剖視圖、圖2A所示之平面布局圖及圖2B所示之電路圖來描述根據本發明之第一實施例的固態成像元件之組態之一實例。圖1為示意性展示沿圖2A所示之線I-I獲取之剖面的圖。
如圖2A及圖2B所示，根據本發明之一實施例之固態成像元件1包括：像素部分12，其中複數個像素13(圖中展示一個典型像素)排列於半導體基板11上；及安置於像素部分12周邊之周邊電路部分(圖中未示)。此外，上述像素部分12包括構件隔離區域14以隔離個別像素13。此外，由除上述構件隔離區域14以外之構件隔離區域(圖中未示)隔離上述像素部分12及周邊電路部分。
上述像素13包括光電轉換部分15及像素電晶體部分16。
上述光電轉換部分15對入射光進行光電轉換以獲得信號電荷且由例如光電二極體形成。
上述像素電晶體部分16將自上述光電轉換部分15讀取之信號電荷轉換成電壓。舉例而言，自上述光電轉換部分15側依序排列轉移電晶體(可稱為讀取電晶體)16T、重設電晶體16R、放大電晶體16A及選擇電晶體16S。在此方面，上述轉移電晶體16T及上述重設電晶體16R所共用之擴散層構成浮動擴散FD。浮動擴散FD連接至放大電晶體16A之閘電極16AG(圖2A中未示)。
另外，上述周邊電路部分包括像素垂直掃描電路、水平掃描電路、驅動電路、時序產生電路及其類似電路。
以下將參照圖1詳細地描述上述像素13。在圖式中，放大電晶體16A展示為像素電晶體部分16之代表。
如圖1所示，由構件隔離區域14隔離之光電轉換部分15及像素電晶體部分16(放大電晶體16A，及重設電晶體、選擇電晶體及其類似電晶體，儘管圖中未示)安置於半導體基板11上。
P型擴散層21安置於上述光電轉換部分15之表面上以抑制雜訊。
此外，P型擴散層22安置於上述光電轉換部分15周圍以使光電轉換部分15與周圍事物隔離。電極部分23安置於P型擴散層22上以將P型擴散層22之電位固定於恆定值。
就上述放大電晶體16A而言，閘電極16AG安置於半導體基板11上，閘電極16AG與半導體基板11之間具有閘極絕緣膜24，且源極-汲極區域(圖中未示)安置於此閘電極16AG之兩個側面上(通道長度方向：垂直於圖式之方向)。儘管圖中未示，但重設電晶體、選擇電晶體及轉移電晶體具有類似組態。然而，就轉移電晶體而言，一個源極-汲極區域亦充當光電轉換部分之N型區域且另一源極-汲極區域充當浮動擴散FD(參看圖2A)。
上述構件隔離區域14以填充安置於半導體基板11中之溝槽31的方式安置於溝槽31上。亦即，氧化矽膜32安置於上述溝槽31之內表面上，且具有負電荷之絕緣膜33安置於氧化矽膜32之表面上。此外，內埋式絕緣膜34以具有高於半導體基板11之表面之高度的方式安置於溝槽31中，內埋式絕緣膜34與溝槽31之間具有上述氧化矽膜32及具有負電荷之絕緣膜33。
上述具有負電荷之絕緣膜33係由例如氧化鉿(HfO2 )膜、氧化鋯(ZrO2 )膜、氧化鋁(Al2 O3 )膜、氧化鈀(Ta2 O5 )膜、氧化鈦(TiO2 )膜或氧化釔(Y2 O3 )膜形成。
對於上述具有負電荷之絕緣膜33，可使用由化學氣相沈積方法、濺鍍方法、原子層沈積(ALD)方法或其類似方法形成之膜。然而，與基板具有良好界面且由原子層沈積方法形成之膜為有利的。
此外，使用原子層沈積方法為有利的，因為可在膜形成期間同時形成約1nm氧化矽(SiO2 )層，其降低界面態。在此情況下，形成上述氧化矽膜32可略去。
除上述彼等材料以外之材料的實例包括類鑭系元素氧化物，例如氧化鑭(La2 O3 )、氧化鈰(CeO2 )、氧化鐠(Pr2 O3 )、氧化釹(Nd2 O3 )、氧化鉕(Pm2 O3 )、氧化釤(Sm2 O3 )、氧化銪(Eu2 O3 )、氧化釓(Gd2 O3 )、氧化鋱(Tb2 O3 )、氧化鏑(Dy2 O3 )、氧化鈥(Ho2 O3 )、氧化鉺(Er2 O3 )、氧化銩(Tm2 O3 )、氧化鐿(Yb2 O3 )及氧化鎦(Lu2 O3 )。此外，上述具有負電荷之絕緣膜33亦可由氮化鉿膜、氮化鋁膜、氮氧化鉿膜或氮氧化鋁膜形成。
就上述具有負電荷之絕緣膜33而言，可在不損害絕緣性質之範圍內將矽(Si)或氮(N)添加至膜中。在不損害膜之絕緣性質之範圍內適當地確定矽(Si)或氮(N)之濃度。在如上所述添加矽(Si)或氮(N)之情況下，在製程期間增強膜之耐熱性且改良防止離子植入之能力變為可能。
P型雜質區域35安置於上述溝槽31底部之上述半導體基板11中。藉由用P型雜質(例如硼或二氟化硼)摻雜半導體基板11來形成此P型雜質區域35。此P型雜質區域35之雜質濃度可低於相關技術中安置於構件隔離區域下之半導體基板中之P型雜質區域的雜質濃度。
在此方面，在可由上述具有負電荷之絕緣膜33之負電荷將電洞充分誘導至上述構件隔離區域14下之半導體基板11中的情況下，無需形成上述P型雜質區域35。
另外，上述P型雜質區域35連接至上述P型雜質區域22。因此，經由上述P型雜質區域22來固定上述P型雜質區域35之電位。
在上述固態成像元件1中，像素部分12之構件隔離區域14包括具有負電荷之絕緣膜33。因此，在緊靠構件隔離區域14下之半導體基板11中產生由具有負電荷之絕緣膜33中之負電荷形成的電洞累積層。由該電洞累積層抑制因構件隔離區域14與半導體基板11之間的界面處之缺陷而產生雜訊。
此外，因為電洞累積層係由負電荷形成，所以相關技術中在緊靠構件隔離區域下之半導體基板中形成之P型雜質區域可略去。
或者，在形成P型雜質區域35之情況下，P型雜質區域35之濃度可降低。亦即，在形成上述P型雜質區域35之情況下，除由上述具有負電荷之絕緣膜33之負電荷形成電洞累積層以外，電洞累積效應亦增強。
因此，即使當P型雜質區域35之濃度降低時，與其對應之電洞亦由上述具有負電荷之絕緣膜33之負電荷誘導，且藉此獲得與相關技術中之固態成像元件(其中在無上述具有負電荷之絕緣膜33的情況下安置P型雜質區域)之電洞濃度實質上相等之電洞濃度。結果，與相關技術中安置於固態成像元件之構件隔離區域下之P型雜質區域之濃度相比，上述P型雜質區域35之濃度可降低。
如上所述，P型雜質區域35之雜質濃度可低於先前或P型雜質區域35可略去。因此，P型雜質至電晶體之通道區域中之擴散降低。因此，可使得電晶體之有效通道寬度大於相關技術中固態成像元件之有效通道寬度。
亦即，因P型雜質擴散所致之通道減小之效應可得到抑制，而該效應隨著電晶體愈精細而變得顯著。詳言之，因為放大電晶體16A之有效通道寬度之減小得到抑制，所以1/f雜訊降低。此外，因為通道減小之效應得到抑制，所以以抑制電晶體之臨限電壓增加及減少臨限電壓變化之方式發揮作用。
換言之，因P型雜質區域35所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保像素電晶體部分16之電晶體之有效通道寬度且1/f雜訊降低。
因此，雜訊抑制與較精細像素可變得彼此相容。
此外，成像之影像品質因雜訊降低而得到改良。另外，較精細像素可增加像素數目。成像之影像品質藉此處於較高清晰度水準。存在如上所述之優點。
若上述P型雜質區域35之P型雜質擴散至光電轉換部分15側，則可發揮不良作用，例如飽和電荷量降低或後像劣化。然而，在上述固態成像元件1中，因為上述P型雜質區域35可略去或上述P型雜質區域35之濃度可降低，所以飽和電荷量降低及後像劣化可得到抑制。
在固態成像元件之某種組態中，其中形成光電轉換部分及轉移電晶體之區域及其中形成重設電晶體、放大電晶體及選擇電晶體之像素電晶體部分係由構件隔離區域完全隔離。具有此種組態之固態成像元件可具有與根據本發明之一實施例之固態成像元件1相同之組態，在固態成像元件1中具有負電荷之絕緣膜係施加於該固態成像元件之構件隔離區域上。
第二實施例
製造固態成像元件之方法之第一實例
將參照圖3A至圖4E所示之製備步驟之剖視圖來描述根據本發明之第二實施例的製造固態成像元件之方法之第一實例。
如圖3A所示，在半導體基板11上依序形成氧化矽膜71及氮化矽膜72。舉例而言，將矽基板用作上述半導體基板11。
接著，如圖3B所示，在上述氮化矽膜72上形成用於形成構件隔離溝槽之抗蝕遮罩(圖中未示)。將所得遮罩用作蝕刻遮罩且對上述氮化矽膜72、上述氧化矽膜71及上述半導體基板11進行蝕刻。亦即，在半導體基板11之像素區域17中形成供構件隔離之第一溝槽51且在周邊電路區域18中形成供構件隔離之第二溝槽52。
基於像素部分中形成之構件隔離區域之絕緣膜之膜厚度來確定半導體基板11針對上述第一溝槽51及第二溝槽52之挖掘深度。將上述挖掘深度指定為例如150nm或150nm以下，且較佳為約50nm。
隨後，移除上述抗蝕遮罩。
接著，如圖3C所示，在上述第一溝槽51之內表面上形成氧化矽膜53且在上述第二溝槽52之內表面上形成氧化矽膜54。上述氧化矽膜53及54係經由以例如熱氧化方法氧化上述第一溝槽51及第二溝槽52內側所曝露之上述半導體基板11來形成。
因此，由氧化矽膜53及54減少上述第一溝槽51及第二溝槽52與上述半導體基板11之界面處所存在之缺陷。
然而，隨著上述氧化矽膜53及54之膜厚度增加，隨後埋入且具有負電荷之膜將電洞誘導至半導體基板11中之效應降低。
因此，上述氧化矽膜53及54之膜厚度較佳為5nm或5nm以下。
接著，如圖3D所示，在上述第一溝槽51及上述第二溝槽52之內表面上形成具有負電荷之絕緣膜55且在絕緣膜55與上述第一溝槽51之間具有上述氧化矽膜53且在絕緣膜55與上述第二溝槽52之間具有上述氧化矽膜54。亦在上述氮化矽膜72上形成此具有負電荷之絕緣膜55。
上述具有負電荷之絕緣膜55係由例如氧化鉿(HfO2 )膜、氧化鋯(ZrO2 )膜、氧化鋁(Al2 O3 )膜、氧化鈀(Ta2 O5 )膜、氧化鈦(TiO2 )膜或氧化釔(Y2 O3 )膜形成。
成膜方法之實例包括化學氣相沈積方法、濺鍍方法及原子層沈積(ALD)方法。為提供與基板之良好界面，使用原子層沈積方法為有利的。
此外，使用原子層沈積方法為有利的，因為可在膜形成期間同時形成約1nm氧化矽(SiO2 )層，其降低界面態。在此情況下，形成上述氧化矽膜53及54之步驟可略去。
在藉由例如原子層沈積方法形成上述氧化鉿膜之情況下，使用肆乙基甲基胺基鉿(TEMAHf)及臭氧作為原料氣體。在形成上述氧化鋯膜之情況下，使用肆乙基甲基胺基鋯(TEMAZr)及臭氧作為原料氣體。在形成上述氧化鋁膜之情況下，使用三甲胺(TMA)及臭氧作為原料氣體。在形成上述氧化鈦膜之情況下，使用四氯化鈦(TiCl4 )及臭氧作為原料氣體。在形成上述氧化鉭膜之情況下，使用五乙氧化鉭(PET:Ta(OC2 H5 )5 )及臭氧作為原料氣體。
除了上述彼等材料以外之材料實例包括類鑭系元素氧化物，例如氧化鑭(La2 O3 )、氧化鈰(CeO2 )、氧化鐠(Pr2 O3 )、氧化釹(Nd2 O3 )、氧化鉕(Pm2 O3 )、氧化釤(Sm2 O3 )、氧化銪(Eu2 O3 )、氧化釓(Gd2 O3 )、氧化鋱(Tb2 O3 )、氧化鏑(Dy2 O3 )、氧化鈥(Ho2 O3 )、氧化鉺(Er2 O3 )、氧化銩(Tm2 O3 )、氧化鐿(Yb2 O3 )及氧化鎦(Lu2 O3 )。此外，上述具有負電荷之絕緣膜55亦可由氮化鉿膜、氮化鋁膜、氮氧化鉿膜或氮氧化鋁膜形成。
就上述具有負電荷之絕緣膜55而言，可在不損害絕緣性質之範圍內將矽(Si)或氮(N)添加至膜中。在不損害膜之絕緣性質之範圍內適當地確定矽(Si)或氮(N)之濃度。在如上所述添加矽(Si)或氮(N)之情況下，在製程期間增強膜之耐熱性且改良防止離子植入之能力變為可能。
接著，如圖3E所示，經由應用抗蝕劑及微影術來形成覆蓋像素區域17之抗蝕遮罩81。將所得抗蝕遮罩81用作蝕刻遮罩且移除上述形成於上述周邊電路區域18中且具有負電荷之絕緣膜55。此時，亦移除上述氧化矽膜54(參看圖3C)。
結果，上述具有負電荷之絕緣膜55留在像素區域17中。另外，將上述氮化矽膜72用作硬遮罩且在上述半導體基板11中進一步挖掘上述第二溝槽52，同時安置上述抗蝕遮罩。
隨後，移除上述抗蝕遮罩81。圖式展示即將移除抗蝕遮罩81之前的狀態。
接著，如圖4A所示，在周邊電路區域18中之第二溝槽52之內表面上形成氧化矽膜56。上述氧化矽膜56係經由以例如熱氧化方法氧化上述第二溝槽52內側所曝露之上述半導體基板11來形成。
因此，由氧化矽膜56減少上述第二溝槽52與上述半導體基板11之界面處所存在之缺陷。
接著，如圖4B所示，經由應用抗蝕劑及微影術來形成覆蓋周邊電路區域18之抗蝕遮罩82。將所得遮罩82用作離子植入遮罩且用P型雜質(例如硼或二氟化硼)摻雜上述第一溝槽51底部之上述半導體基板11以形成P型雜質區域57。
在此方面，在可由上述具有負電荷之絕緣膜55之負電荷將電洞充分誘導至構件隔離區域(其形成於上述第一溝槽51中)下之半導體基板11中的情況下，無需形成上述P型雜質區域57。
在本製程中，除由上述具有負電荷之絕緣膜55之負電荷誘導電洞以外，亦植入P型雜質。
當然，即使當P型雜質區域57之濃度降低時，電洞亦由上述具有負電荷之絕緣膜55之負電荷誘導且藉此獲得與相關技術中之製程(其中不提供上述具有負電荷之絕緣膜55)之電洞濃度實質上相等之電洞濃度。結果，與相關技術相比，P型雜質區域57之濃度可降低。
隨後，移除上述抗蝕遮罩82。圖式展示即將移除抗蝕遮罩82之前的狀態。
接著，如圖4C所示，以填充上述第一溝槽51及上述第二溝槽52之方式在上述氮化矽膜72上形成內埋式絕緣膜58。此內埋式絕緣膜58係以例如化學氣相沈積(CVD)方法由氧化矽膜形成。
隨後，移除上述氮化矽膜72上過多之內埋式絕緣膜58及具有負電荷之絕緣膜55且進行平整。對於平整，使用例如化學機械拋光(CMP)方法。結果，在上述第一溝槽51內側形成第一構件隔離區域61且在第二溝槽52內側形成第二構件隔離區域62。
因此，上述第一構件隔離區域61包括處於上述內埋式絕緣膜58下的上述具有負電荷之絕緣膜55且進一步包括氧化矽膜53。此外，上述第二構件隔離區域62包括處於上述內埋式絕緣膜58下之氧化矽膜54。
接著，如圖4D所示，移除上述氮化矽膜72(參看圖4C)及上述氧化矽膜71(參看圖3B)。
因此，在安置於像素區域17中之第一溝槽51上形成包括上述具有負電荷之絕緣膜55的第一構件隔離區域61，且在安置於周邊電路區域18中之第二溝槽52上形成第二構件隔離區域62。
或者，如圖4E所示，可視需要經由蝕刻來移除像素區域17中第一構件隔離區域61之側壁處所曝露之具有負電荷之絕緣膜55(參看圖4D)。圖式展示進行移除之後的狀態。
在形成上述第一構件隔離區域61及第二構件隔離區域62之後，儘管圖中未示，但進行相關技術中用於CMOS影像感測器之製程。舉例而言，形成光電轉換部分(例如光電二極體)、光電轉換部分隔離區域、像素電晶體、周邊電路部分、配線及其類似者。舉例而言，在形成上述像素電晶體之過程中，形成轉移電晶體(讀取電晶體)、重設電晶體、放大電晶體、選擇電晶體及其類似電晶體。在形成上述周邊電路部分之過程中，形成像素垂直掃描電路、水平掃描電路、驅動電路、時序產生電路及其類似電路。在形成上述配線之過程中，形成例如輸出信號線、轉移信號線、重設控制線、選擇控制線及重設電壓供應重設線。
接著，如上述圖1所示，由P型擴散層22隔離光電轉換部分15。此P型擴散層22與構件隔離區域14(對應於製造方法之第一實例中之第一構件隔離區域61)接觸且與安置於構件隔離區域14下之P型雜質區域35(對應於製造方法之第一實例中之P型雜質區域57)電連續。此外，P型擴散層22連接至電極部分23以固定電位。因此，亦固定P型雜質區域35之電位。此外，亦經由P型擴散層22固定構件隔離區域14下由具有負電荷之絕緣膜33(對應於製造方法之第一實例中之具有負電荷之絕緣膜55)誘導之電洞累積層的電位。
在上述製造固態成像元件之方法之第一實例中，在安置於像素部分中之第一構件隔離區域61中形成具有負電荷之絕緣膜55。因此，將由具有負電荷之絕緣膜55之負電荷形成之電洞累積層(圖中未示)誘導至緊靠第一構件隔離區域61下之半導體基板11中。由此電洞累積層抑制因第一構件隔離區域61與半導體基板11之間的界面處之缺陷而產生雜訊。
此外，因為電洞累積層係由負電荷誘導，所以與相關技術成對比，在緊靠構件隔離區域下之半導體基板中不形成P型雜質區域。或者，在形成P型雜質區域57之情況下，P型雜質區域57之濃度降低。
因此，因P型雜質區域57中P型雜質擴散所致之通道減小之效應可得到抑制，而該效應隨著電晶體愈精細而變得顯著。詳言之，因為放大電晶體之有效通道寬度之減小得到抑制，所以1/f雜訊降低。此外，因為通道減小之效應得到抑制，所以以抑制電晶體之臨限電壓增加及減少臨限電壓變化之方式發揮作用。
換言之，因P型雜質區域57所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保像素電晶體部分之電晶體之有效通道寬度且1/f雜訊降低。
因此，雜訊抑制與較精細像素可變得彼此相容。
另外，成像之影像品質因雜訊降低而得到改良。此外，較精細像素可增加像素數目。成像之影像品質藉此處於較高清晰度水準。存在如上所述之優點。
在上述製造固態成像元件之方法之第一實例中，就圖3B所示之步驟而言，在半導體基板11中形成第一溝槽51及第二溝槽52。然而，可僅在上述半導體基板11上之上述氮化矽膜72及氧化矽膜71中形成溝槽，而不在上述半導體基板11中形成溝槽。在此情況下，在形成於上述氮化矽膜72及氧化矽膜71中之第一溝槽51底部所曝露之上述半導體基板11之表面上形成具有負電荷之絕緣膜55，絕緣膜55與第一溝槽51之間具有氧化矽膜53。隨後，在圖3E所示之步驟中，在半導體基板11中挖掘第二溝槽52。此後之步驟與上述製造方法之第一實例中之彼等步驟相同。
第三實施例
製造固態成像元件之方法之第二實例
將參照圖5A至圖6F所示之製備步驟之剖視圖來描述根據本發明之第三實施例的製造固態成像元件之方法之第二實例。
如圖5A所示，在半導體基板11上依序形成氧化矽膜71及氮化矽膜72。舉例而言，將矽基板用作上述半導體基板11。
如圖5B所示，在上述氮化矽膜72上形成用於形成構件隔離溝槽之抗蝕遮罩(圖中未示)。將所得遮罩用作蝕刻遮罩且對上述氮化矽膜72、上述氧化矽膜71及上述半導體基板11進行蝕刻。亦即，在上述半導體基板11之像素區域17中形成供構件隔離之第一溝槽51且在周邊電路區域18中形成供構件隔離之第二溝槽52。
基於像素部分中形成之構件隔離區域之絕緣膜之膜厚度來確定半導體基板11針對上述第一溝槽51及第二溝槽52之挖掘深度。將上述挖掘深度指定為例如150nm或150nm以下，且較佳為約50nm。
隨後，移除上述抗蝕遮罩。
如圖5C所示，經由應用抗蝕劑及微影術來形成覆蓋像素區域17之抗蝕遮罩83。將所得抗蝕遮罩83用作蝕刻遮罩，將上述氮化矽膜72用作硬遮罩且在上述半導體基板11中進一步挖掘上述第二溝槽52。
隨後，移除上述抗蝕遮罩83。圖式展示即將移除抗蝕遮罩83之前的狀態。
如圖5D所示，在上述第一溝槽51之內表面上形成氧化矽膜53且在上述第二溝槽52之內表面上形成氧化矽膜54。上述氧化矽膜53及54係經由以例如熱氧化方法氧化上述第一溝槽51及第二溝槽52內側所曝露之上述半導體基板11來形成。
因此，由氧化矽膜53及54減少上述第一溝槽51及第二溝槽52與上述半導體基板11之界面處所存在之缺陷。
然而，隨著上述氧化矽膜53及54之膜厚度增加，隨後埋入且具有負電荷之膜將電洞誘導至半導體基板11中之效應降低。
因此，上述氧化矽膜53及54之膜厚度較佳為5nm或5nm以下。
如圖5E所示，在上述第一溝槽51及上述第二溝槽52之內表面上形成具有負電荷之絕緣膜55，絕緣膜55與上述第一溝槽51之間具有上述氧化矽膜53且絕緣膜55與上述第二溝槽52之間具有上述氧化矽膜54。亦在上述氮化矽膜72上形成此具有負電荷之絕緣膜55。
上述具有負電荷之絕緣膜55係由例如氧化鉿(HfO2 )膜、氧化鋯(ZrO2 )膜、氧化鋁(Al2 O3 )膜、氧化鉭(Ta2 O5 )膜、氧化鈦(TiO2 )膜或氧化釔(Y2 O3 )膜形成。
成膜方法之實例包括化學氣相沈積方法、濺鍍方法及原子層沈積(ALD)方法。為提供與基板之良好界面，使用原子層沈積方法為有利的。
此外，使用原子層沈積方法為有利的，因為可在膜形成期間同時形成約1nm氧化矽(SiO2 )層，其降低界面態。在此情況下，形成上述氧化矽膜53及54之步驟可略去。
在由例如原子層沈積方法形成上述氧化鉿膜之情況下，使用肆乙基甲基胺基鉿(TEMAHf)及臭氧作為原料氣體。
在形成上述氧化鋯膜之情況下，使用肆乙基甲基胺基鋯(TEMAZr)及臭氧作為原料氣體。在形成上述氧化鋁膜之情況下，使用三甲胺(TMA)及臭氧作為原料氣體。在形成上述氧化鈦膜之情況下，使用四氯化鈦(TiCl4 )及臭氧作為原料氣體。在形成上述氧化鉭膜之情況下，使用五乙氧化鉭(PET:Ta(OC2 H5 )5 )及臭氧作為原料氣體。
除上述彼等材料以外之材料的實例包括類鑭系元素氧化物，例如氧化鑭(La2 O3 )、氧化鈰(CeO2 )、氧化鐠(Pr2 O3 )、氧化釹(Nd2 O3 )、氧化鉕(Pm2 O3 )、氧化釤(Sm2 O3 )、氧化銪(Eu2 O3 )、氧化釓(Gd2 O3 )、氧化鋱(Tb2 O3 )、氧化鏑(Dy2 O3 )、氧化鈥(Ho2 O3 )、氧化鉺(Er2 O3 )、氧化銩(Tm2 O3 )、氧化鐿(Yb2 O3 )及氧化鎦(Lu2 O3 )。此外，上述具有負電荷之絕緣膜55亦可由氮化鉿膜、氮化鋁膜、氮氧化鉿膜或氮氧化鋁膜形成。
就上述具有負電荷之絕緣膜55而言，可在不損害絕緣性質之範圍內將矽(Si)或氮(N)添加至膜中。在不損害膜之絕緣性質之範圍內適當地確定矽(Si)或氮(N)之濃度。在如上所述添加矽(Si)或氮(N)之情況下，在製程期間增強膜之耐熱性且改良防止離子植入之能力變為可能。
如圖6A所示，經由應用抗蝕劑及微影術來形成覆蓋像素區域17之抗蝕遮罩84。將所得抗蝕遮罩84用作蝕刻遮罩且移除上述形成於上述周邊電路區域18中且具有負電荷之絕緣膜55。此時，亦移除上述氧化矽膜54(參看圖5E)。
結果，上述具有負電荷之絕緣膜55留在像素區域17中。
隨後，移除上述抗蝕遮罩84。圖式展示即將移除抗蝕遮罩84之前的狀態。
如圖6B所示，在周邊電路區域18中之第二溝槽52之內表面上形成氧化矽膜56。上述氧化矽膜56係經由以例如熱氧化方法氧化上述第二溝槽52內側所曝露之上述半導體基板11來形成。
因此，由氧化矽膜56減少上述第二溝槽52與上述半導體基板11之界面處所存在之缺陷。
如圖6C所示，經由應用抗蝕劑及微影術來形成覆蓋周邊電路區域18之抗蝕遮罩85。將所得遮罩85用作離子植入遮罩且用P型雜質(例如硼或二氟化硼)摻雜上述第一溝槽51底部之上述半導體基板11以形成P型雜質區域57。
在此方面，在可由上述具有負電荷之絕緣膜55之負電荷將電洞充分誘導至構件隔離區域(其形成於上述第一溝槽51中)下之半導體基板11中的情況下，無需形成上述P型雜質區域57。
在本製程中，除由上述具有負電荷之絕緣膜55之負電荷誘導電洞以外，亦植入P型雜質。
當然，即使當P型雜質區域57之濃度降低時，電洞亦由上述具有負電荷之絕緣膜55之負電荷誘導且藉此獲得與相關技術中之製程(其中不提供上述具有負電荷之絕緣膜55)之電洞濃度實質上相等之電洞濃度。結果，與相關技術相比，P型雜質區域57之濃度可降低。
隨後，移除上述抗蝕遮罩85。圖式展示即將移除抗蝕遮罩85之前的狀態。
如圖6D所示，以填充上述第一溝槽51及上述第二溝槽52之方式在上述氮化矽膜72上形成內埋式絕緣膜58。此內埋式絕緣膜58係以例如化學氣相沈積(CVD)方法由氧化矽膜形成。
隨後，移除上述氮化矽膜72上過多之內埋式絕緣膜58及具有負電荷之絕緣膜55且進行平整。對於平整，使用例如化學機械拋光(CMP)方法。結果，在上述第一溝槽51內側形成第一構件隔離區域61且在第二溝槽52內側形成第二構件隔離區域62。
因此，上述第一構件隔離區域61包括處於上述內埋式絕緣膜58下的上述具有負電荷之絕緣膜55且進一步包括氧化矽膜53。此外，上述第二構件隔離區域62包括處於上述內埋式絕緣膜58下之氧化矽膜54。
如圖6E所示，移除上述氮化矽膜72(參看圖6D)及上述氧化矽膜71(參看圖5B)。
因此，在安置於像素區域17中之第一溝槽51上形成包括上述具有負電荷之絕緣膜55的第一構件隔離區域61，且在安置於周邊電路區域18中之第二溝槽52上形成第二構件隔離區域62。
如圖6F所示，可視需要經由蝕刻來移除像素區域17中第一構件隔離區域61之側壁上所形成之具有負電荷之絕緣膜55(參看圖6E)。圖式展示進行移除之後的狀態。
在形成上述第一構件隔離區域61及第二構件隔離區域62之後，儘管圖中未示，但進行相關技術中用於CMOS影像感測器之製程。舉例而言，形成光電轉換部分(例如光電二極體)、光電轉換部分隔離區域、像素電晶體、周邊電路部分、配線及其類似者。舉例而言，在形成上述像素電晶體之過程中，形成轉移電晶體(讀取電晶體)、重設電晶體、放大電晶體、選擇電晶體及其類似電晶體。在形成上述周邊電路部分之過程中，形成像素垂直掃描電路、水平掃描電路、驅動電路、時序產生電路及其類似電路。在形成上述配線之過程中，形成例如輸出信號線、轉移信號線、重設控制線、選擇控制線及重設電壓供應重設線。
接著，如上述圖1所示，由P型擴散層22隔離光電轉換部分15。此P型擴散層22與構件隔離區域14(對應於製造方法之第二實例中之第一構件隔離區域61)接觸且與安置於構件隔離區域14下之P型雜質區域35(對應於製造方法之第二實例中之P型雜質區域57)電連續。此外，P型擴散層22連接至電極部分23以固定電位。因此，亦固定P型雜質區域35之電位。此外，亦經由P型擴散層22固定構件隔離區域14下由具有負電荷之絕緣膜33(對應於製造方法之第二實例中之具有負電荷之絕緣膜55)誘導之電洞累積層的電位。
在上述製造固態成像元件之方法之第二實例中，在安置於像素部分中之第一構件隔離區域61中形成具有負電荷之絕緣膜55。因此，將由具有負電荷之絕緣膜55之負電荷形成之電洞累積層(圖中未示)誘導至緊靠第一構件隔離區域61下之半導體基板11中。由此電洞累積層抑制因第一構件隔離區域61與半導體基板11之間的界面處之缺陷而產生雜訊。
此外，因為電洞累積層係由負電荷誘導，所以與相關技術成對比，在緊靠構件隔離區域下之半導體基板中不形成P型雜質區域。或者，在形成P型雜質區域57之情況下，P型雜質區域57之濃度降低。
因此，因P型雜質區域57中P型雜質擴散所致之通道減小之效應可得到抑制，而該效應隨著電晶體愈精細而變得顯著。詳言之，因為放大電晶體之有效通道寬度之減小得到抑制，所以1/f雜訊降低。此外，因為通道減小之效應得到抑制，所以以抑制電晶體之臨限電壓增加及減少臨限電壓變化之方式發揮作用。
換言之，因P型雜質區域57所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保像素電晶體部分之電晶體之有效通道寬度且1/f雜訊降低。
因此，雜訊抑制與較精細像素可變得彼此相容。
此外，成像之影像品質因雜訊降低而得到改良。此外，較精細像素可增加像素數目。成像之影像品質藉此處於較高清晰度水準。存在如上所述之優點。
在上述製造固態成像元件之方法之第二實例中，就圖5B所示之步驟而言，在半導體基板11中形成第一溝槽51及第二溝槽52。然而，可僅在上述半導體基板11上之上述氮化矽膜72及氧化矽膜71中形成溝槽，而不在上述半導體基板11中形成溝槽。在此情況下，在圖5C所示之步驟中，在半導體基板11中挖掘第二溝槽52。接著，在圖5D所示之步驟中，在第一溝槽51底部及第二溝槽52內表面處所曝露之上述半導體基板11之表面上形成氧化矽膜53，溝槽係安置於上述氮化矽膜72及氧化矽膜71中。此後之步驟與上述製造方法之第二實例中之彼等步驟相同。
第四實施例
製造固態成像元件之方法之第三實例
將參照圖7A至圖9C所示之製備步驟之剖視圖來描述根據本發明之第四實施例的製造固態成像元件之方法之第三實例。
如圖7A所示，在半導體基板11上依序形成氧化矽膜71及氮化矽膜72。舉例而言，將矽基板用作上述半導體基板11。基板10具有上述組態。
如圖7B所示，在上述氮化矽膜72上形成用於在周邊電路區域18中形成構件隔離溝槽之抗蝕遮罩(圖中未示)。將所得抗蝕遮罩用作蝕刻遮罩且對上述氮化矽膜72、上述氧化矽膜71及上述半導體基板11進行蝕刻。亦即，在上述半導體基板11之周邊電路區域18中形成供構件隔離之第一溝槽63。
隨後，移除上述抗蝕遮罩。
如圖7C所示，在上述第一溝槽63之內表面上形成氧化矽膜64。上述氧化矽膜64係經由以例如熱氧化方法氧化上述第一溝槽63內側所曝露之上述半導體基板11來形成。
因此，藉由氧化矽膜64減少上述第一溝槽63與上述半導體基板11之界面處所存在之缺陷。
如圖7D所示，以填充上述第一溝槽63之方式在上述氮化矽膜72上形成第一內埋式絕緣膜65。此第一內埋式絕緣膜65係以例如化學氣相沈積(CVD)方法由氧化矽膜形成。
隨後，移除上述氮化矽膜72上過多之第一內埋式絕緣膜65且進行平整。對於平整，可使用例如化學機械拋光(CMP)方法。結果，在上述第一溝槽63內側形成第一構件隔離區域66。
因此，上述第一構件隔離區域66包括處於上述第一內埋式絕緣膜65下之氧化矽膜64。
如圖7E所示，在上述基板10上(實質上在上述氮化矽膜72上)形成覆蓋上述第一構件隔離區域66之絕緣膜73。此絕緣膜73係由例如氮化矽膜形成。可藉由控制絕緣膜73之膜厚度來控制像素部分之稍後形成之第二構件隔離區域的厚度。
如圖8A所示，在上述絕緣膜73上形成用於在像素區域17中形成構件隔離溝槽之抗蝕遮罩(圖中未示)。將所得抗蝕遮罩用作蝕刻遮罩且對上述絕緣層73、上述氮化矽膜72、上述氧化矽膜71及上述半導體基板11進行蝕刻。亦即，在上述半導體基板11之像素區域17中形成供構件隔離之第二溝槽67。
基於像素部分中形成之構件隔離區域之絕緣膜之膜厚度來確定半導體基板11針對上述第二溝槽67之挖掘深度。將上述挖掘深度指定為例如150nm或150nm以下，且較佳為約50nm。
隨後，移除上述抗蝕遮罩。
如圖8B所示，在上述第二溝槽67之內表面上形成氧化矽膜68。上述氧化矽膜68係經由以例如熱氧化方法氧化上述第二溝槽67內側所曝露之上述半導體基板11來形成。
因此，由氧化矽膜68減少上述第二溝槽67與上述半導體基板11之界面處所存在之缺陷。
然而，隨著上述氧化矽膜68之膜厚度增加，隨後埋入且具有負電荷之膜將電洞誘導至半導體基板11中之效應降低。
因此，上述氧化矽膜68之膜厚度較佳為5nm或5nm以下。
如圖8C所示，將上述絕緣層73、氮化矽膜72、氧化矽膜71及其類似者用作離子植入遮罩且用P型雜質(例如硼或二氟化硼)摻雜上述第二溝槽67底部之上述半導體基板11以形成P型雜質區域57。
在此方面，在可由後繼步驟中形成且具有負電荷之絕緣膜之負電荷將電洞充分誘導至構件隔離區域(其形成於上述第二溝槽67中)下之半導體基板11中的情況下，無需形成上述P型雜質區域57。
在本製程中，除由具有負電荷之絕緣膜之負電荷誘導電洞以外，亦植入P型雜質。
當然，即使當P型雜質區域57之濃度降低時，電洞亦由上述具有負電荷之絕緣膜之負電荷誘導且藉此獲得與相關技術中之製程(其中不提供上述具有負電荷之絕緣膜)之電洞濃度實質上相等之電洞濃度。結果，與相關技術相比，P型雜質區域57之濃度可降低。
如圖8D所示，在上述第二溝槽67之內表面上形成具有負電荷之絕緣膜55，絕緣膜55與上述第二溝槽67之間具有上述氧化矽膜68。亦在上述絕緣膜73上形成此具有負電荷之絕緣膜55。
上述具有負電荷之絕緣膜55係由例如氧化鉿(HfO2 )膜、氧化鋯(ZrO2 )膜、氧化鋁(Al2 O3 )膜、氧化鈀(Ta2 O5 )膜、氧化鈦(TiO2 )膜或氧化釔(Y2 O3 )膜形成。
成膜方法之實例包括化學氣相沈積方法、濺鍍方法及原子層沈積(ALD)方法。為提供與基板之良好界面，使用原子層沈積方法為有利的。
此外，使用原子層沈積方法為有利的，因為可在膜形成期間同時形成約1nm氧化矽(SiO2 )層，其降低界面態。在此情況下，形成上述氧化矽膜68之步驟可略去。
在由例如原子層沈積方法形成上述氧化鉿膜之情況下，使用肆乙基甲基胺基鉿(TEMAHf)及臭氧作為原料氣體。在形成上述氧化鋯膜之情況下，使用肆乙基甲基胺基鋯(TEMAZr)及臭氧作為原料氣體。在形成上述氧化鋁膜之情況下，使用三甲胺(TMA)及臭氧作為原料氣體。在形成上述氧化鈦膜之情況下，使用四氯化鈦(TiCl4 )及臭氧作為原料氣體。在形成上述氧化鉭膜之情況下，使用五乙氧化鈀(PET:Ta(OC2 H5 )5 )及臭氧作為原料氣體。
除上述彼等材料以外之材料的實例包括類鑭系元素氧化物，例如氧化鑭(La2 O3 )、氧化鈰(CeO2 )、氧化鐠(Pr2 O3 )、氧化釹(Nd2 O3 )、氧化鉕(Pm2 O3 )、氧化釤(Sm2 O3 )、氧化銪(Eu2 O3 )、氧化釓(Gd2 O3 )、氧化鋱(Tb2 O3 )、氧化鏑(Dy2 O3 )、氧化鈥(Ho2 O3 )、氧化鉺(Er2 O3 )、氧化銩(Tm2 O3 )、氧化鐿(Yb2 O3 )及氧化鎦(Lu2 O3 )。此外，上述具有負電荷之絕緣膜55亦可由氮化鉿膜、氮化鋁膜、氮氧化鉿膜或氮氧化鋁膜形成。
就上述具有負電荷之絕緣膜55而言，可在不損害絕緣性質之範圍內將矽(Si)或氮(N)添加至膜中。在不損害膜之絕緣性質之範圍內適當地確定矽(Si)或氮(N)之濃度。在如上所述添加矽(Si)或氮(N)之情況下，在製程期間增強膜之耐熱性且改良防止離子植入之能力變為可能。
如圖9A所示，以填充上述第二溝槽67之方式在上述絕緣膜73上形成第二內埋式絕緣膜69。此第二內埋式絕緣膜69係以例如化學氣相沈積(CVD)方法由氧化矽膜形成。
隨後，移除上述絕緣膜73上過多之第二內埋式絕緣膜69及具有負電荷之絕緣膜55且進行平整。對於平整，使用例如化學機械拋光(CMP)方法。結果，在上述第二溝槽67內側形成第二構件隔離區域70。
因此，上述第二構件隔離區域70包括處於上述第二內埋式絕緣膜69下之上述氧化矽膜68及具有負電荷之絕緣膜55。
如圖9B所示，移除上述絕緣膜73(參看圖8C)、上述氮化矽膜72(參看圖8C)及上述氧化矽膜71(參看圖8C)。
因此，在安置於像素區域17中之第二溝槽67上形成包括上述具有負電荷之絕緣膜55的第二構件隔離區域70，且在安置於周邊電路區域18中之第一溝槽63上形成第一構件隔離區域66。
如圖9C所示，可視需要經由蝕刻來移除像素區域17中第二構件隔離區域70之側壁上所形成之上述具有負電荷之絕緣膜55(參看圖9B)。圖式展示進行移除之後的狀態。
在形成上述第一構件隔離區域66及第二構件隔離區域70之後，儘管圖中未示，但進行相關技術中用於CMOS影像感測器之製程。舉例而言，形成光電轉換部分(例如光電二極體)、光電轉換部分隔離區域、像素電晶體、周邊電路部分、配線及其類似者。舉例而言，在形成上述像素電晶體之過程中，形成轉移電晶體(讀取電晶體)、重設電晶體、放大電晶體、選擇電晶體及其類似電晶體。在形成上述周邊電路部分之過程中，形成像素垂直掃描電路、水平掃描電路、驅動電路、時序產生電路及其類似電路。在形成上述配線之過程中，形成例如輸出信號線、轉移信號線、重設控制線、選擇控制線及重設電壓供應重設線。
接著，如上述圖1所示，由P型擴散層22隔離光電轉換部分15。此P型擴散層22與構件隔離區域14(對應於製造方法之第三實例中之第一構件隔離區域66)接觸且與安置於構件隔離區域14下之P型雜質區域35(對應於製造方法之第三實例中之P型雜質區域57)電連續。此外，P型擴散層22連接至電極部分23以固定電位。因此，亦固定P型雜質區域35之電位。
此外，亦經由P型擴散層22固定構件隔離區域14下由具有負電荷之絕緣膜33(對應於製造方法之第三實例中之具有負電荷之絕緣膜55)誘導之電洞累積層的電位。
在上述製造固態成像元件之方法之第三實例中，在安置於像素部分中之第二構件隔離區域70中形成具有負電荷之絕緣膜55。因此，將由具有負電荷之絕緣膜55之負電荷形成之電洞累積層(圖中未示)誘導至緊靠第二構件隔離區域70下之半導體基板11中。由此電洞累積層抑制因第二構件隔離區域70與半導體基板11之間的界面處之缺陷而產生雜訊。
此外，因為電洞累積層係由負電荷誘導，所以與相關技術成對比，在緊靠構件隔離區域下之半導體基板中不形成P型雜質區域。或者，在形成P型雜質區域57之情況下，P型雜質區域57之濃度降低。
因此，因P型雜質區域57中P型雜質擴散所致之通道減小之效應可得到抑制，而該效應隨著電晶體愈精細而變得顯著。詳言之，因為放大電晶體之有效通道寬度之減小得到抑制，所以1/f雜訊降低。此外，因為通道減小之效應得到抑制，所以以抑制電晶體之臨限電壓增加及減少臨限電壓變化之方式發揮作用。
換言之，因P型雜質區域57所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保像素電晶體部分之電晶體之有效通道寬度且1/f雜訊降低。
因此，雜訊抑制與較精細像素可變得彼此相容。
另外，成像之影像品質因雜訊降低而得到改良。此外，較精細像素可增加像素數目。成像之影像品質藉此處於較高清晰度水準。存在如上所述之優點。
在上述製造固態成像元件之方法之第三實例中，就圖8A所示之步驟而言，在半導體基板11中形成第二溝槽67。然而，可僅在上述半導體基板11上之上述絕緣膜73、氮化矽膜72及氧化矽膜71中形成溝槽，而不在上述半導體基板11中形成溝槽。在此情況下，在圖8B所示之步驟中，在安置於上述絕緣層73、氮化矽膜72及氧化矽膜71中之第二溝槽67底部所曝露之上述半導體基板11之表面上形成氧化矽膜68。此後之步驟與上述製造方法之第三實例中之彼等步驟相同。
第五實施例
製造固態成像元件之方法之第四實例
將參照圖10A至圖11D所示之製備步驟之剖視圖來描述根據本發明之第五實施例的製造固態成像元件之方法之第四實例。
如圖10A所示，在半導體基板11上依序形成氧化矽膜71及氮化矽膜72。舉例而言，將矽基板用作上述半導體基板11。
如圖10B所示，在上述氮化矽膜72上形成用於形成構件隔離溝槽之抗蝕遮罩(圖中未示)。將所得遮罩用作蝕刻遮罩且對上述氮化矽膜72、上述氧化矽膜71及上述半導體基板11進行蝕刻。亦即，在上述半導體基板11之像素區域17中形成供構件隔離之第一溝槽51且在周邊電路區域18中形成供構件隔離之第二溝槽52。
基於像素部分中形成之構件隔離區域之絕緣膜之膜厚度來確定半導體基板11針對上述第一溝槽51及第二溝槽52之挖掘深度。將上述挖掘深度指定為例如150nm或150nm以下，且較佳為約50nm。
隨後，移除上述抗蝕遮罩。
如圖10C所示，經由應用抗蝕劑及微影術來形成覆蓋像素區域17之抗蝕遮罩83。將所得遮罩83用作蝕刻遮罩，將上述氮化矽膜72用作硬遮罩且在上述半導體基板11中進一步挖掘上述第二溝槽52。
隨後，移除上述抗蝕遮罩83。圖式展示即將移除抗蝕遮罩83之前的狀態。
如圖10D所示，在上述第一溝槽51之內表面上形成氧化矽膜53且在上述第二溝槽52之內表面上形成氧化矽膜54。上述氧化矽膜53及54係經由以例如熱氧化方法氧化上述第一溝槽51及第二溝槽52內側所曝露之上述半導體基板11來形成。
因此，由氧化矽膜53及54減少上述第一溝槽51及第二溝槽52與上述半導體基板11之界面處所存在之缺陷。
然而，隨著上述氧化矽膜53及54之膜厚度增加，隨後埋入且具有負電荷之膜將電洞誘導至半導體基板11中之效應降低。
因此，上述氧化矽膜53及54之膜厚度較佳為5nm或5nm以下。
如圖10E所示，經由應用抗蝕劑及微影術來形成覆蓋周邊電路區域18之抗蝕遮罩86。將所得抗蝕遮罩86用作離子植入遮罩且用P型雜質(例如硼或二氟化硼)摻雜上述第一溝槽51底部之上述半導體基板11以形成P型雜質區域57。
在此方面，在可由稍後形成且具有負電荷之絕緣膜之負電荷將電洞充分誘導至構件隔離區域(其形成於上述第一溝槽51中)下之半導體基板11中的情況下，無需形成上述P型雜質區域57。
在本製程中，除由具有負電荷之絕緣膜之負電荷誘導電洞以外，亦植入P型雜質。
當然，即使當P型雜質區域57之濃度降低時，電洞亦由具有負電荷之絕緣膜之負電荷誘導且藉此獲得與相關技術中之製程(其中不提供具有負電荷之絕緣膜)之電洞濃度實質上相等之電洞濃度。結果，與相關技術相比，P型雜質區域57之濃度可降低。
隨後，移除上述抗蝕遮罩86。圖式展示即將移除抗蝕遮罩86之前的狀態。
如圖11A所示，在上述第一溝槽51及上述第二溝槽52之內表面上形成具有負電荷之絕緣膜55，絕緣膜55與上述第一溝槽51之間具有上述氧化矽膜53且絕緣膜55與上述第二溝槽52之間具有上述氧化矽膜54。亦在上述氮化矽膜72上形成此具有負電荷之絕緣膜55。
上述具有負電荷之絕緣膜55係由例如氧化鉿(HfO2 )膜、氧化鋯(ZrO2 )膜、氧化鋁(Al2 O3 )膜、氧化鉭(Ta2 O5 )膜、氧化鈦(TiO2 )膜或氧化釔(Y2 O3 )膜形成。
成膜方法之實例包括化學氣相沈積方法、濺鍍方法及原子層沈積(ALD)方法。為提供與基板之良好界面，使用原子層沈積方法為有利的。
此外，使用原子層沈積為有利的，因為可在膜形成期間同時形成約1nm氧化矽(SiO2 )層，其降低界面態。在此情況下，形成上述氧化矽膜53及54之步驟可略去。
在由例如原子層沈積方法形成上述氧化鉿膜之情況下，使用肆乙基甲基胺基鉿(TEMAHf)及臭氧作為原料氣體。在形成上述氧化鋯膜之情況下，使用肆乙基甲基胺基鋯(TEMAZr)及臭氧作為原料氣體。在形成上述氧化鋁膜之情況下，使用三甲胺(TMA)及臭氧作為原料氣體。在形成上述氧化鈦膜之情況下，使用四氯化鈦(TiCl4 )及臭氧作為原料氣體。在形成上述氧化鉭膜之情況下，使用五乙氧化鉭(PET:Ta(OC2 H5 )5 )及臭氧作為原料氣體。
除上述彼等材料以外之材料的實例包括類鑭系元素氧化物，例如氧化鑭(La2 O3 )、氧化鈰(CeO2 )、氧化鐠(Pr2 O3 )、氧化釹(Nd2 O3 )、氧化鉕(Pm2 O3 )、氧化釤(Sm2 O3 )、氧化銪(Eu2 O3 )、氧化釓(Gd2 O3 )、氧化鋱(Tb2 O3 )、氧化鏑(Dy2 O3 )、氧化鈥(Ho2 O3 )、氧化鉺(Er2 O3 )、氧化銩(Tm2 O3 )、氧化鐿(Yb2 O3 )及氧化鎦(Lu2 O3 )。此外，上述具有負電荷之絕緣膜55亦可由氮化鉿膜、氮化鋁膜、氮氧化鉿膜或氮氧化鋁膜形成。
就上述具有負電荷之絕緣膜55而言，可在不損害絕緣性質之範圍內將矽(Si)或氮(N)添加至膜中。在不損害膜之絕緣性質之範圍內適當地確定矽(Si)或氮(N)之濃度。在如上所述添加矽(Si)或氮(N)之情況下，在製程期間增強膜之耐熱性且改良防止離子植入之能力變為可能。
如圖11B所示，以填充上述第一溝槽51及上述第二溝槽52之方式在上述氮化矽膜72上形成內埋式絕緣膜58。此內埋式絕緣膜58係以例如化學氣相沈積(CVD)方法由氧化矽膜形成。
隨後，移除上述氮化矽膜72上過多之內埋式絕緣膜58及具有負電荷之絕緣膜55且進行平整。對於平整，使用例如化學機械拋光(CMP)方法。結果，在上述第一溝槽51內側形成第一構件隔離區域61且在第二溝槽52內側形成第二構件隔離區域62。
因此，上述第一構件隔離區域61包括處於上述內埋式絕緣膜58下的上述具有負電荷之絕緣膜55且進一步包括氧化矽膜53。此外，上述第二構件隔離區域62包括處於上述內埋式絕緣膜58下的上述具有負電荷之絕緣膜55且進一步包括氧化矽膜54。
如圖11C所示，移除上述氮化矽膜72(參看圖11A)及上述氧化矽膜71(參看圖10B)。
因此，在安置於像素區域17中之第一溝槽51上形成包括上述具有負電荷之絕緣膜55的第一構件隔離區域61，且在安置於周邊電路區域18中之第二溝槽52上形成第二構件隔離區域62。
如圖11D所示，可視需要經由蝕刻來移除上述第一構件隔離區域61及第二構件隔離區域62之側壁上所形成之具有負電荷之絕緣膜55(參看圖11C)。圖式展示進行移除之後的狀態。
在形成上述第一構件隔離區域61及第二構件隔離區域62之後，儘管圖中未示，但進行相關技術中用於CMOS影像感測器之製程。舉例而言，形成光電轉換部分(例如光電二極體)、光電轉換部分隔離區域、像素電晶體、周邊電路部分、配線及其類似者。舉例而言，在形成上述像素電晶體之過程中，形成轉移電晶體(讀取電晶體)、重設電晶體、放大電晶體、選擇電晶體及其類似電晶體。在形成上述周邊電路部分之過程中，形成像素垂直掃描電路、水平掃描電路、驅動電路、時序產生電路及其類似電路。在形成上述配線之過程中，形成例如輸出信號線、轉移信號線、重設控制線、選擇控制線及重設電壓供應重設線。
接著，如上述圖1所示，由P型擴散層22隔離光電轉換部分15。此P型擴散層22與構件隔離區域14(對應於製造方法之第四實例中之第一構件隔離區域61)接觸且與安置於構件隔離區域14下之P型雜質區域35(對應於製造方法之第四實例中之P型雜質區域57)電連續。此外，P型擴散層22連接至電極部分23以固定電位。因此，亦固定P型雜質區域35之電位。此外，亦經由P型擴散層22固定構件隔離區域14下由具有負電荷之絕緣膜33(對應於製造方法之第四實例中之具有負電荷之絕緣膜55)誘導之電洞累積層的電位。
在上述製造固態成像元件之方法之第四實例中，在安置於像素部分中之第一構件隔離區域61中形成具有負電荷之絕緣膜55。因此，將由具有負電荷之絕緣膜55之負電荷形成之電洞累積層(圖中未示)誘導至緊靠第一構件隔離區域61下之半導體基板11中。由此電洞累積層抑制因第一構件隔離區域61與半導體基板11之間的界面處之缺陷而產生雜訊。
此外，因為電洞累積層係由負電荷誘導，所以與相關技術成對比，在緊靠構件隔離區域下之半導體基板中不形成P型雜質區域。或者，在形成P型雜質區域57之情況下，P型雜質區域57之濃度降低。
因此，因P型雜質區域57中P型雜質擴散所致之通道減小之效應可得到抑制，而該效應隨著電晶體愈精細而變得顯著。詳言之，因為放大電晶體之有效通道寬度之減小得到抑制，所以1/f雜訊降低。此外，因為通道減小之效應得到抑制，所以以抑制電晶體之臨限電壓增加及減少臨限電壓變化之方式發揮作用。
換言之，因P型雜質區域57所致之P型雜質擴散得到抑制且像素尺寸可相應地降低，同時確保像素電晶體部分之電晶體之有效通道寬度且1/f雜訊降低。
因此，雜訊抑制與較精細像素可變得彼此相容。
另外，成像之影像品質因雜訊降低而得到改良。此外，較精細像素可增加像素數目。成像之影像品質藉此處於較高清晰度水準。存在如上所述之優點。
在上述製造固態成像元件之方法之第四實例中，就圖10B所示之步驟而言，在半導體基板11中形成第一溝槽51及第二溝槽52。然而，可僅在上述半導體基板11上之上述氮化矽膜72及氧化矽膜71中形成溝槽，而不在上述半導體基板11中形成溝槽。在此情況下，在圖10C所示之步驟中，在半導體基板11中挖掘第二溝槽52。接著，在圖10D所示之步驟中，在安置於上述氮化矽膜72及氧化矽膜71中之第一溝槽51底部及第二溝槽52內表面處所曝露之上述半導體基板11之表面上形成氧化矽膜53及氧化矽膜54。此後之步驟與上述製造方法之第四實例中之彼等步驟相同。
第六實施例
成像裝置之組態之一實例
將參照圖12所示之方塊圖來描述根據本發明之第六實施例的成像裝置之組態之一實例。成像裝置之實例包括視訊攝影機、數位靜態相機及蜂巢式電話相機。
如圖12所示，成像裝置300包括成像部分301中之固態成像元件(圖中未示)。在成像部分301之聚光側上提供影像聚焦光學部分302以形成影像。此外，成像部分301連接至驅動電路(用以驅動成像部分301)及信號處理部分303，該信號處理部分303包括例如信號處理電路以處理信號，該信號經固態成像元件光電轉換成影像。此外，經上述信號處理部分處理之影像信號可儲存於影像儲存部分(圖中未示)中。在上述成像裝置300中，根據本發明之一實施例之固態成像元件1可用於上述固態成像元件。
因為根據本發明之一實施例之固態成像元件1用於成像裝置300，所以存在以下優點：可獲得高品質、高清晰度影像且雜訊產生之程度低。
附帶地，上述成像裝置300並不限於上述組態，而可應用於具有包括固態成像元件之任何組態的成像裝置。
上述固態成像元件1可呈單晶片形式或呈整體式封裝成像部分及信號處理部分或光學系統且具有成像功能之模組的形式。
在此方面，「成像」不僅包括在常見照片拍攝中用相機採集影像，而且在廣義上包括指紋偵測及其類似者。
本申請案含有與2008年11月21日向日本專利局(Japan Patent Office)申請之日本優先專利申請案JP 2008-297719中之揭示內容相關之標的物，該案之全部內容以引用的方式併入本文中。
熟習此項技術者應瞭解，可在隨附申請專利範圍或其等效物之範疇內視設計要求及其他因素而產生各種修改、組合、子組合及變化。
1．．．固態成像元件
10．．．基板
11．．．半導體基板
12．．．像素部分
13．．．像素
14．．．構件隔離區域
15．．．光電轉換部分
16．．．像素電晶體部分
16A．．．放大電晶體
16AG．．．閘電極
16R．．．重設電晶體
16S．．．選擇電晶體
16T．．．轉移電晶體
17．．．像素區域
18．．．周邊電路區域
21．．．P型擴散層
22．．．P型擴散層/P型雜質區域
23．．．電極部分
24．．．閘極絕緣膜
31．．．溝槽
32．．．氧化矽膜
33．．．絕緣膜
34．．．內埋式絕緣膜
35．．．P型雜質區域
51．．．第一溝槽
52．．．第二溝槽
53．．．氧化矽膜
54．．．氧化矽膜
55．．．具有負電荷之絕緣膜/絕緣膜
56．．．氧化矽膜
57．．．P型雜質區域
58．．．內埋式絕緣膜
61．．．第一構件隔離區域
62．．．第二構件隔離區域
63．．．第一溝槽
64．．．氧化矽膜
65．．．第一內埋式絕緣膜
66．．．第一構件隔離區域
67．．．第二溝槽
68．．．氧化矽膜
69．．．第二內埋式絕緣膜
70．．．第二構件隔離區域
71．．．氧化矽膜
72．．．氮化矽膜
73．．．絕緣膜/絕緣層
81．．．抗蝕遮罩
82．．．抗蝕遮罩
83．．．抗蝕遮罩
84．．．抗蝕遮罩
85．．．抗蝕遮罩
86．．．抗蝕遮罩
111．．．像素部分
112．．．構件隔離區域
113．．．電洞累積層
114A．．．放大電晶體
114R．．．重設電晶體
114S．．．選擇電晶體
300．．．成像裝置
301．．．成像部分
302．．．影像聚焦光學部分
303．．．信號處理部分
FD．．．浮動擴散
I-I．．．線
XIV-XIV．．．線
圖1為展示根據本發明之第一實施例的固態成像元件之一實例之示意性組態剖視圖；
圖2A及圖2B分別為展示根據本發明之第一實施例的固態成像元件之一實例之平面布局圖及電路圖；
圖3A至圖3E為展示根據本發明之第二實施例的製造固態成像元件之方法之第一實例之製備步驟的剖視圖；
圖4A至圖4E為展示根據本發明之第二實施例的製造固態成像元件之方法之第一實例之製備步驟的剖視圖；
圖5A至圖5E為展示根據本發明之第三實施例的製造固態成像元件之方法之第二實例之製備步驟的剖視圖；
圖6A至圖6F為展示根據本發明之第三實施例的製造固態成像元件之方法之第二實例之製備步驟的剖視圖；
圖7A至圖7E為展示根據本發明之第四實施例的製造固態成像元件之方法之第三實例之製備步驟的剖視圖；
圖8A至圖8D為展示根據本發明之第四實施例的製造固態成像元件之方法之第三實例之製備步驟的剖視圖；
圖9A至圖9C為展示根據本發明之第四實施例的製造固態成像元件之方法之第三實例之製備步驟的剖視圖；
圖10A至圖10E為展示根據本發明之第五實施例的製造固態成像元件之方法之第四實例之製備步驟的剖視圖；
圖11A至圖11D為展示根據本發明之第五實施例的製造固態成像元件之方法之第四實例之製備步驟的剖視圖；
圖12為展示根據本發明之第六實施例的成像裝置之一實例之方塊圖；
圖13為相關技術中固態成像元件之一實例之示意性組態剖視圖；及
圖14為展示相關技術中固態成像元件之一實例之平面布局圖。
1．．．固態成像元件
11．．．半導體基板
13．．．像素
14．．．構件隔離區域
15．．．光電轉換部分
16．．．像素電晶體部分
16A．．．放大電晶體
16AG．．．閘電極
21．．．P型擴散層
22．．．P型擴散層/P型雜質區域
23．．．電極部分
24．．．閘極絕緣膜
31．．．溝槽
32．．．氧化矽膜
33．．．絕緣膜
34．．．內埋式絕緣膜
35．．．P型雜質區域

Claims (19)

  1. 一種固態成像元件，其在半導體基板上包含具有複數個像素之像素部分，該像素部分皆具有：光電轉換部分，其對入射光進行光電轉換以產生信號電荷；像素電晶體部分，其將自該光電轉換部分讀取之該信號電荷轉換成電壓；構件隔離區域部分，其係位於該像素部分中，且具有埋入該半導體基板中之溝槽中之絕緣膜，該絕緣膜具有負電荷，且以不延伸超過該溝槽之寬度的方式被安置於該溝槽之該寬度範圍內；及電洞累積層，其係位於該構件隔離區域部分下方之該半導體基板中，因該絕緣膜的存在而被誘導。
  2. 如請求項1之固態成像元件，其係包含含有構件隔離區域之該構件隔離區域部分，其中該構件隔離區域至少將該等像素彼此隔離。
  3. 如請求項1之固態成像元件，其中該具有負電荷之絕緣膜為含有至少一種選自由鉿、鋯、鋁、鉭、鈦、釔及類鑭系元素組成之群之元素的絕緣膜。
  4. 如請求項1之固態成像元件，其中P型雜質區域係安置於該構件隔離區域下之該半導體基板中。
  5. 如請求項4之固態成像元件，其中該P型雜質區域之電位係經固定。
  6. 一種製造固態成像元件之方法，其依序包含以下步驟：在半導體基板之像素區域中形成供光電轉換部分與像素部分隔離之第一溝槽，且在周邊電路區域中形成供構件隔離之第二溝槽；在該第一溝槽及該第二溝槽之內表面上形成具有負電荷之絕緣膜，該絕緣膜與該第一溝槽及該第二溝槽之間具有氧化矽膜；移除該安置於該周邊電路區域中且具有負電荷之絕緣膜；使該第二溝槽比該第一溝槽深；及將內埋式絕緣膜埋入該第一溝槽及該第二溝槽中，以在該第一溝槽中形成第一構件隔離區域，且在該第二溝槽中形成第二構件隔離區域，其中該內埋式絕緣膜以不延伸超過該第一溝槽之第一寬度的方式被安置於該第一溝槽之該第一寬度範圍內，且以不延伸超過該第二溝槽之第二寬度的方式被安置於該第二溝槽之該第二寬度範圍內；經該絕緣膜誘導之電洞累積層係生成於該第一溝槽正下方之該半導體基板中。
  7. 如請求項6之製造固態成像元件之方法，其中在移除具有負電荷之絕緣膜之後且在將內埋式絕緣膜埋入該第一溝槽及該第二溝槽中之前，在該第一溝 槽底部之該半導體基板中形成P型雜質區域。
  8. 一種製造固態成像元件之方法，其依序包含以下步驟：在半導體基板之像素區域中形成供光電轉換部分隔離之第一溝槽，且在周邊電路區域中形成供構件隔離之第二溝槽；使該第二溝槽比該第一溝槽深，同時遮蔽該第一溝槽；在該第一溝槽及該第二溝槽之內表面上形成具有負電荷之絕緣膜，該絕緣膜與該第一溝槽及該第二溝槽之間具有氧化矽膜；移除該安置於該周邊電路區域中且具有負電荷之絕緣膜；及將內埋式絕緣膜埋入該第一溝槽及該第二溝槽中，以在該第一溝槽中形成第一構件隔離區域，且在該第二溝槽中形成第二構件隔離區域，其中該內埋式絕緣膜以不延伸超過該第一溝槽之第一寬度的方式被安置於該第一溝槽之該第一寬度範圍內，且以不延伸超過該第二溝槽之第二寬度的方式被安置於該第二溝槽之該第二寬度範圍內；經該絕緣膜誘導之電洞累積層係生成於該第一溝槽正下方之該半導體基板中。
  9. 如請求項8之製造固態成像元件之方法，其中在移除具有負電荷之絕緣膜之後且在將內埋式絕緣膜埋入該第一溝槽及該第二溝槽中之前，在該第一溝 槽底部之該半導體基板中形成P型雜質區域。
  10. 一種製造固態成像元件之方法，其依序包含以下步驟：在包括半導體基板之基板之周邊電路區域中形成供光電轉換部分隔離之第一溝槽；將第一內埋式絕緣膜埋入該第一溝槽中以形成第一構件隔離區域；在該基板上形成覆蓋該第一構件隔離區域之絕緣膜；在具有該絕緣膜之該半導體基板之像素區域中形成供構件隔離之第二溝槽；在該第二溝槽之內表面上形成具有負電荷之絕緣膜，該絕緣膜與該第二溝槽之間具有氧化矽膜；及將第二內埋式絕緣膜埋入該第二溝槽中，以形成第二構件隔離區域，其中該內埋式絕緣膜以不延伸超過該第二溝槽之寬度的方式被安置於該第二溝槽之寬度範圍內；經該絕緣膜誘導之電洞累積層係生成於該第一溝槽正下方之該半導體基板中。
  11. 如請求項10之製造固態成像元件之方法，其中在形成第二溝槽之後且在將第二內埋式絕緣膜埋入該第二溝槽中之前，在該第二溝槽底部之該半導體基板中形成P型雜質區域。
  12. 一種製造固態成像元件之方法，其依序包含以下步驟：在半導體基板之像素區域中形成供光電轉換部分隔離之第一溝槽，且在周邊電路區域中形成供構件隔離之第 二溝槽；使該第二溝槽比該第一溝槽深，同時遮蔽該第一溝槽；在該第一溝槽及該第二溝槽之內表面上形成具有負電荷之絕緣膜，該絕緣膜與該第一溝槽及該第二溝槽之間具有氧化矽膜；及將內埋式絕緣膜埋入該第一溝槽及該第二溝槽中，以在該第一溝槽中形成第一構件隔離區域，且在該第二溝槽中形成第二構件隔離區域，其中該內埋式絕緣膜以不延伸超過該第一溝槽之第一寬度的方式被安置於該第一溝槽之該第一寬度範圍內，且以不延伸超過該第二溝槽之第二寬度的方式被安置於該第二溝槽之該第二寬度範圍內；經該絕緣膜誘導之電洞累積層係生成於該第一溝槽正下方之該半導體基板中。
  13. 如請求項12之製造固態成像元件之方法，其中在移除該具有負電荷之絕緣膜之後且在埋入內埋式絕緣膜之前，在該第一溝槽底部之該半導體基板中形成P型雜質區域。
  14. 一種成像裝置，其包含：影像聚焦光學部分，其用以彙聚入射光；成像部分，其包括固態成像元件以接收該影像聚焦光學部分所彙聚之光且對其進行光電轉換；及信號處理部分，其用以處理經光電轉換之信號， 其中該固態成像元件在半導體基板上包括像素部分，該像素部分具有：光電轉換部分，其對入射光進行光電轉換以獲得信號電荷，及像素電晶體部分，其將自該光電轉換部分讀取之該信號電荷轉換成電壓，構件隔離區域，其係安置於該像素部分，供該光電轉換部分與該像素電晶體部分隔離，且包括埋入安置於該半導體基板中之溝槽中的絕緣膜，該絕緣膜以不延伸超過該溝槽之寬度的方式被安置於該溝槽之該寬度範圍內，且該構件隔離區域絕緣膜具有負電荷；經該絕緣膜誘導之電洞累積層係生成於該構件隔離區域正下方之該半導體基板中。
  15. 如請求項5之固態成像元件，其中該P型雜質區域之該電位係經固定在低於P型雜質區域之第二電位之濃度，該P型雜質區域係安置於不含該絕緣膜之構件隔離區域下方。
  16. 如請求項7之固態成像元件，其中該P型雜質區域之電位係經固定在低於P型雜質區域之第二電位之濃度，該P型雜質區域係安置於不含該絕緣膜之構件隔離區域下方。
  17. 如請求項9之固態成像元件，其中該P型雜質區域之電位係經固定在低於P型雜質區 域之第二電位之濃度，該P型雜質區域係安置於不含該絕緣膜之構件隔離區域下方。
  18. 如請求項11之固態成像元件，其中該P型雜質區域之電位係經固定在低於P型雜質區域之第二電位之濃度，該P型雜質區域係安置於不含該絕緣膜之構件隔離區域下方。
  19. 如請求項13之固態成像元件，其中該P型雜質區域之電位係經固定在低於P型雜質區域之第二電位之濃度，該P型雜質區域係安置於不含該絕緣膜之構件隔離區域下方。
TW098137281A 2008-11-21 2009-11-03 固態成像元件，製造固態成像元件的方法及成像裝置 TWI431767B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008297719A JP5353201B2 (ja) 2008-11-21 2008-11-21 固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
TW201029164A TW201029164A (en) 2010-08-01
TWI431767B true TWI431767B (zh) 2014-03-21

Family

ID=42195901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137281A TWI431767B (zh) 2008-11-21 2009-11-03 固態成像元件，製造固態成像元件的方法及成像裝置

Country Status (5)

Country Link
US (1) US9064762B2 (zh)
JP (1) JP5353201B2 (zh)
KR (1) KR20100057501A (zh)
CN (1) CN101740597A (zh)
TW (1) TWI431767B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792127B (zh) * 2019-12-27 2023-02-11 美商豪威科技股份有限公司 具有增加有效通道寬度之電晶體

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
JP5682174B2 (ja) 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP2012044004A (ja) * 2010-08-19 2012-03-01 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
CN102420163A (zh) * 2010-09-28 2012-04-18 中国科学院微电子研究所 一种隔离结构及制造方法、以及具有该结构的半导体器件
TWI467746B (zh) * 2010-12-15 2015-01-01 Sony Corp 半導體元件及其製造方法與電子裝置
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
CN102332460B (zh) * 2011-08-11 2012-10-24 上海中科高等研究院 带有绝缘埋层的图像传感器及其制作方法
CN102332462B (zh) * 2011-08-11 2012-10-24 上海中科高等研究院 带有绝缘埋层的图像传感器及其制作方法
CN102332463B (zh) * 2011-08-11 2013-02-20 上海中科高等研究院 带有绝缘埋层的图像传感器及其制作方法
KR102221993B1 (ko) * 2012-01-23 2021-03-02 소니 주식회사 고체 촬상 장치 및 제조 방법 및 전자 기기
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
CN103378117B (zh) * 2012-04-25 2016-08-03 台湾积体电路制造股份有限公司 具有负电荷层的背照式图像传感器
US9450005B2 (en) * 2013-03-29 2016-09-20 Sony Corporation Image pickup device and image pickup apparatus
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
TWI713943B (zh) * 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
US9760564B2 (en) 2015-07-09 2017-09-12 International Business Machines Corporation Extracting veiled meaning in natural language content
JP6789653B2 (ja) 2016-03-31 2020-11-25 キヤノン株式会社 光電変換装置およびカメラ
JP6911767B2 (ja) 2016-04-25 2021-07-28 ソニーグループ株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP7182968B2 (ja) * 2018-09-12 2022-12-05 キヤノン株式会社 光電変換装置および機器
CN111509074B (zh) * 2020-04-29 2022-03-25 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4076148B2 (ja) * 2003-03-20 2008-04-16 株式会社リコー デジタルカメラ
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US7154136B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Isolation structures for preventing photons and carriers from reaching active areas and methods of formation
JP4496866B2 (ja) 2004-07-08 2010-07-07 ソニー株式会社 固体撮像素子及びその製造方法
JP4595464B2 (ja) 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
JP4774714B2 (ja) 2004-10-20 2011-09-14 ソニー株式会社 撮像装置及び撮像装置の駆動制御方法
JP4867309B2 (ja) * 2005-11-22 2012-02-01 ソニー株式会社 固体撮像装置およびその製造方法、並びにカメラ
US7619266B2 (en) * 2006-01-09 2009-11-17 Aptina Imaging Corporation Image sensor with improved surface depletion
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792127B (zh) * 2019-12-27 2023-02-11 美商豪威科技股份有限公司 具有增加有效通道寬度之電晶體
US11901383B2 (en) 2019-12-27 2024-02-13 Omnivision Technologies, Inc. Transistor having increased effective channel width

Also Published As

Publication number Publication date
TW201029164A (en) 2010-08-01
CN101740597A (zh) 2010-06-16
US20100128161A1 (en) 2010-05-27
JP5353201B2 (ja) 2013-11-27
JP2010123841A (ja) 2010-06-03
KR20100057501A (ko) 2010-05-31
US9064762B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
TWI431767B (zh) 固態成像元件，製造固態成像元件的方法及成像裝置
KR102135529B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US11398515B2 (en) Solid-state imaging element, method for manufacturing the same, and electronic apparatus
JP5810551B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP5682174B2 (ja) 固体撮像装置とその製造方法、並びに電子機器
JP5347999B2 (ja) 固体撮像素子及びその製造方法、撮像装置
CN106067468B (zh) 成像装置和电子设备
TWI443814B (zh) 固態影像拾取元件及其製造方法，及包含其之固態影像拾取裝置
US20100025738A1 (en) Solid-state imaging device with vertical gate electrode and method of manufacturing the same
US20140048897A1 (en) Pixel with negatively-charged shallow trench isolation (sti) liner
US8709958B2 (en) Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same
US11769779B2 (en) Method for passivating full front-side deep trench isolation structure
KR102426810B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP5136081B2 (ja) 固体撮像素子
JP5600924B2 (ja) 固体撮像装置とその製造方法並びにカメラ
JP2008028057A (ja) 固体撮像素子及びその製造方法
JP2006269799A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees