TWI428462B - Sputtering device - Google Patents

Sputtering device Download PDF

Info

Publication number
TWI428462B
TWI428462B TW98121194A TW98121194A TWI428462B TW I428462 B TWI428462 B TW I428462B TW 98121194 A TW98121194 A TW 98121194A TW 98121194 A TW98121194 A TW 98121194A TW I428462 B TWI428462 B TW I428462B
Authority
TW
Taiwan
Prior art keywords
substrate
power supply
sputtering
supply means
deposition time
Prior art date
Application number
TW98121194A
Other languages
English (en)
Other versions
TW201014921A (en
Inventor
Nobuo Yamaguchi
Koji Tsunekawa
Naoki Watanabe
Motomu Kosuda
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of TW201014921A publication Critical patent/TW201014921A/zh
Application granted granted Critical
Publication of TWI428462B publication Critical patent/TWI428462B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process

Description

濺鍍裝置
本發明係關於在例如磁性記錄媒體、半導體裝置或顯示裝置等電子機器裝置之製造工程中，用於在基板的被成膜面沈積成膜材料的濺鍍裝置及記錄有其驅動控制所使用之程式的記錄媒體。
在例如半導體裝置之製造工程中，使用小於基板的靶材，為了使成膜材料均一地沈積在基板的被成膜面，而使用斜式濺鍍裝置已為人所知。在該斜式濺鍍裝置中，係將支持靶材的濺鍍陰極、及支持基板的基板支持保持具配置成靶材表面相對於基板的被成膜面呈傾斜位置。成膜材料的沈積係使基板支持保持具作旋轉，且使基板的被成膜面在一定的平面內一面旋轉，一面在基板的被成膜面由斜向飛濺濺鍍粒子來進行(例如參照專利文獻1、2、3、4及5)。
另一方面，基於對於半導體元件之高功能化的要求，要求一種以均一的厚度使成為10nm以下之膜厚之極為少量的材料沈積的技術。例如，在電晶體中，為了調整臨限值電壓而降低消耗電力，要求一種以1nm以下的厚度來沈積MgO的技術(例如參照非專利文獻1)。
[先行技術文獻] [專利文獻]
(專利文獻1)日本特開2000-265263號公報
(專利文獻2)日本特開2005-340721號公報
(專利文獻3)日本特開2006-237371號公報
(專利文獻4)日本特開2006-233283號公報
(專利文獻5)WO2006/077827號公報
[非專利文獻]
[非專利文獻1]N. Mise et al.著，IEDM Tech. Dig.,p.527(2007)
如成膜膜厚為10nm以下，尤其如上所述之1nm以下般，當利用濺鍍裝置來實施極為微量的成膜材料的沈積時，沈積時間在數秒至數十秒之短時間內結束沈積。
另一方面，若為了維持膜的品質，而考慮到維持高真空環境時，以目前的工業技術而言，基板支持保持具之轉速的高速化界限為100rpm左右。因此，以數秒至數十秒的沈積時間，基板支持保持具的轉數頂多止於數十轉程度，即使欲使轉數增加而達成沈積量的均一性提升，亦會難以使轉數更為增加。
本發明的目的在提供一種基板支持保持具以數轉～數十轉的低轉數而且即使為10nm以下，尤其為1nm以下之膜厚之極為少量的沈積，亦可確保沈積量均一性的濺鍍裝置。
本發明之濺鍍裝置係具有：用以支持靶材的濺鍍陰極、及用以支持基板的基板支持保持具。該濺鍍陰極及基板支持保持具係相對包含前述基板之被成膜面的平面的垂直線中，以通過前述靶材中心點的垂直線、與通過前述基板中心點的垂直線不相一致的方式而設。具體而言，係有：前述基板的被成膜面與前述靶材的表面呈平行，且兩者的中心點位置偏移的情形；及前述基板的被成膜面與前述靶材的表面呈非平行，且兩者的中心點位置偏移的情形。此外，前述基板支持保持具可繞著相對前述基板之被成膜面呈垂直的轉軸旋轉。接著，具有控制部，其係當將濺鍍粒子對於前述基板之被成膜面的沈積時間T(秒)中的前述基板支持保持具的總轉數設為X時，藉由輸入成為
X=N+α(其中，N為正整數的總整數轉數、α為正的純小數的餘數小數轉數)
的總整數轉數N與餘數小數轉數α的值、與前述沈積時間T的值，以將前述基板支持保持具的轉速V(rps)滿足
V‧T=N+α
的方式進行控制。
本發明之濺鍍裝置係包含：具備有用以對前述濺鍍陰極供給電力的電力供給手段，前述沈積時間T為由前述電力供給手段對前述濺鍍陰極之電力投入開始至電力投入結束為止的時間作為較佳態樣。
此外，本發明之濺鍍裝置係包含：具備有用以對前述濺鍍陰極供給電力的電力供給手段，並且在前述濺鍍陰極與前述基板支持保持具之間設有可開閉的擋門，前述沈積時間T為由前述電力供給手段對前述濺鍍陰極被供給有電力投入，而且前述擋門呈開放的時間作為較佳態樣。
本發明之記錄媒體，係記錄有用以控制濺鍍裝置之基板支持保持具之轉速V(rps)的程式，該濺鍍裝置具有：用以支持靶材的濺鍍陰極、及用以支持基板的基板支持保持具，相對包含前述基板之被成膜面的平面的垂直線中，以通過前述靶材中心點的垂直線、與通過前述基板中心點的垂直線不相一致的方式，設有前述濺鍍陰極及前述基板支持保持具，而且前述基板支持保持具可繞著相對前述基板之被成膜面呈垂直的轉軸旋轉。接著，本發明之記錄媒體係記錄有程式，該程式係當將濺鍍粒子對於前述基板之被成膜面的沈積時間T(秒)中的前述基板支持保持具的總轉數設為X時，根據成為
X=N+α(其中，N為正整數的總整數轉數、α為正的純小數的餘數小數轉數)
的總整數轉數N與餘數小數轉數α的值、與前述沈積時間T的值，來運算：
V‧T=N+α
而控制前述基板支持保持具之轉速V。
前述本發明之濺鍍裝置與記錄媒體係分別包含：前述沈積時間T為1～400秒、前述總整數轉數N為1～100、前述基板支持保持具的轉速V為0.016～3.5rps、及餘數小數轉數α為0.2～0.8作為較佳態樣。
藉由本發明，使閘極絕緣膜或多層磁性膜等10nm膜厚以下的沈積膜，尤其1nm膜厚以下的沈積膜可遍及基板的大部分區域均一沈積。
結果，本發明係可提供如高性能的半導體裝置或TMR(Tunneling Magneto Resistance，穿透性磁阻)元件之類的磁氣記憶體元件。
第1圖係顯示本發明之濺鍍裝置之一例的模式剖面圖。
在第1圖所示之濺鍍裝置中，在真空容器1的頂棚部係設有支持靶材2的濺鍍陰極3。此外，在真空容器1之底面部的中央係配置有被安裝在藉由旋轉驅動機構4進行旋轉的轉軸5的基板支持保持具6。基板支持保持具6係以水平支持基板7者，轉軸4係相對於基板7的被成膜面(露出於靶材2側之面)呈垂直地作設置。因此，可使基板7在使其被成膜面位於一定之平面內的位置的狀態下隨著基板支持保持具6的旋轉而旋轉。
基板支持保持具6係至少使來自靶材2的濺鍍粒子在屬於沈積在其被成膜面之時間的沈積時間(成膜時間)T(秒)的期間作旋轉。該基板支持保持具6的轉速V(rps)係根據控制的難易度，以在前述沈積時間T的期間中形成為一定速度為佳。其中，亦可使轉速V在前述沈積時間T中改變。例如，在前述沈積時間T中，將初期設為低速的轉速，將後半設為高速的轉速，相反地，亦可將初期設為高速的轉速，將後半設為低速的轉速。此外，亦可使基板支持保持具6的轉速V在前述沈積時間T之間中以一次函數或二次函數的比例產生變化。
在第1圖所示之例中，以相對於基板7之被成膜面，靶材2的表面(露出於基板7側之面)呈傾斜的方式設有濺鍍陰極3及基板支持保持具6。因此，由靶材2朝向基板7之被成膜面的濺鍍粒子係由相對於被成膜面呈斜向作入射而被沈積。
在濺鍍陰極3係連接有DC電源8作為電力供給手段。對於濺鍍陰極3係可由DC電源8施加預定的DC電力(例如1W～1000W，較佳為10W～750W)。亦可使用RF電源來取代該DC電源8作為電力供給手段。
在濺鍍陰極3(靶材2)與基板支持保持具6(基板7)之間係配置有可藉由擋門驅動機構9作開閉的擋門10。若該擋門10被開放時，可使由靶材2所產生的濺鍍粒子沈積在基板7的被成膜面。但是，擋門10關閉時，由靶材2所產生的濺鍍粒子會被遮斷對基板7的被成膜面飛翔，而阻止濺鍍粒子對於基板7的被成膜面的沈積。
基板支持保持具6的旋轉、DC電源8的接通‧關斷、擋門10的開閉係利用控制部11而受到控制者。該控制部11係由CPU(中央運算裝置)12、記錄有控制程式的記錄媒體13及輸入部14所構成。以控制部11而言，係可使用通用電腦。記錄媒體13係後述之在可叫出程式的狀態下作記錄的媒體，具體而言可使用通用電腦中所使用的硬碟、光磁碟、軟碟、快閃記憶體、MRAM等非揮發性記憶體(Non-volatile memory)。以輸入部14而言，係可使用鍵盤、滑鼠、觸控面板、聲音輸入手段等。
控制部11係當將濺鍍粒子對於基板7之被成膜面的沈積時間T中的基板支持保持具6的總轉數設為X時，連同成為
X=N+α(其中，N為正整數的總整數轉數、α為正的純小數的餘數小數轉數。)
之總整數轉數N與餘數小數轉數α之值一起輸入前述沈積時間T，藉此控制基板支持保持具6的轉速V(rps)。
更進一步說明之，在CPU12係由輸入部14被輸入有關於沈積時間T的第1數位值、關於該沈積時間T內之基板支持保持具6之總整數轉數N的第2數位值及關於餘數小數轉數α的第3數位值，暫時被記錄在此。該等數位值亦可記錄在記錄媒體13而視需要進行讀取。
控制部11的CPU12係與旋轉控制機構4、DC電源8及擋門驅動機構9相連接。控制部11的CPU12係以所需時序將DC電源8及擋門驅動機構9等進行作動控制，並且配合該等驅動時序來控制旋轉控制機構4的作動，且控制基板支持保持具6的轉速V(rps)。
對於旋轉驅動機構4之作動的指令與控制係讀出被記錄在記錄媒體13的控制程式，根據暫時被記錄在CPU12的前述第1、第2及第3數位值來進行。對於該旋轉驅動機構4之作動的指令與控制係根據作為第1、第2及第3數位值所被供予之沈積時間T、總整數轉數N及餘數小數轉數α的各值，來運算
V‧T=N+α
，在預定沈積時間T期間，以所求出的轉速V使基板支持保持具6進行旋轉而進行。亦即，在本發明之濺鍍裝置中，沈積時間T中之基板保持具6的總轉數X並非為整數，而係以一定具有餘數小數轉數α的方式來控制基板支持保持具6的轉速V。
本發明中的沈積時間T係根據對於基板7所應形成之沈積膜厚度、所使用之本發明之濺鍍裝置的沈積速度(對於基板7之成膜材料之平均單位時間的沈積厚度)來決定。沈積速度係可在與對於基板7之沈積膜形成時相同的條件下進行預備成膜實驗而求出。總整數轉數N係可按照旋轉驅動機構4的能力，在不會對旋轉驅動機構4施加過度負載的範圍內作任意選擇。此外，餘數小數轉數α係將總整數轉數N固定，調整基板支持保持具6的轉速V來進行改變餘數小數轉數α的預備成膜實驗，藉由求出可形成儘可能均一膜厚的沈積膜的餘數小數轉數α來設定。
沈積時間T之開始點和結束點係可作為例如對於濺鍍陰極3之電力供給手段(例如DC電源8)的接通關斷時序、擋門10的開閉時序、或電力供給手段的接通關斷時序與擋門10的開閉時序的組合來設定。
第2圖至第5圖係分別顯示各自沈積時間T之開始點和結束點之時序的第1至第4時序圖。亦一面引用第1圖，一面說明該等時序圖。
第2圖的第1時序圖係顯示以開閉擋門10的時序來設定沈積時間T的情形。控制部11的CPU12首先在關閉擋門10的狀態下，將濺鍍氣體導入至濺鍍裝置的真空容器1內，將DC電源8設為「接通」而將一定電力供給至濺鍍陰極3而開始放電，在靶材2的前面發生電漿。之後，使擋門驅動機構9作動而將擋門10開放。擋門10開放動作結束時(擋門10全開的時間點)即為沈積時間T之開始點。接著，由該擋門10開放動作結束時經過沈積時間T時再次使擋門驅動機構9作動而將擋門10閉鎖。此時，擋門10閉鎖動作開始時即為沈積時間T的結束點。
第3圖的第2時序圖係顯示以對於濺鍍陰極3之電力供給手段(例如DC電源8)的接通關斷時序來設定沈積時間T的情形。該時序圖係可適用於未具備有擋門10的裝置、或在使擋門10經常開放的狀態下驅動濺鍍裝置的情形。在第2時序圖中，控制部11的CPU12將濺鍍氣體導入至濺鍍裝置的真空容器1內，將DC電源8設為「接通」的時間點為沈積時間T之開始點，之後將DC電源8設為「關斷」的時間點即為沈積時間T的結束點。
第4圖的第3時序圖係顯示以電力供給手段(例如DC電源8)之接通關斷時序與擋門10之開閉時序的組合來設定沈積時間T時之第1例者。該第3時序圖中之沈積時間T之開始點係與前述第1時序圖中之開始點相同。在第3時序圖中，當由該開始點經過沈積時間T時，在擋門10呈開放的狀態下關斷DC電源8，之後關閉擋門10。接著，將該DC電源8設為「關斷」的時間點即成為沈積時間T的結束點。
第5圖的第4時序圖係顯示以電力供給手段(例如DC電源8)之接通關斷時序與擋門10之開閉時序的組合來設定沈積時間T時之第2例者。控制部11的CPU12首先在關閉擋門10的狀態下，將濺鍍氣體導入至濺鍍裝置的真空容器1內，使擋門驅動機構9作動而將擋門10開放。之後，將DC電源8設為「接通」而將一定電力供給至濺鍍陰極3而使放電開始，在靶材2前面使電漿發生。該第4時序圖中之沈積時間T之開始點係將DC電源8設為「接通」的時間點。此外，沈積時間T的結束點係與前述第1時序圖的結束點相同。
本發明中的沈積時間T雖係作為獲得所需沈積膜厚的時間而被設定，但是本發明係在形成薄層沈積膜時尤其有效，在沈積膜厚為10nm以下，1nm以下時尤其有效。亦即，本發明係在沈積時間T較短之沈積膜形成時極為有效，本發明中的沈積時間T係以1～400秒為佳，以1～30秒為較佳。
本發明中的基板支持保持具6的轉速V若為藉由一般的旋轉控制機構4而得即可，以0.016～3.5rps為佳，以0.05～2rps的範圍為較佳。非常低速的旋轉係在旋轉機構及控制機構需要特別的系統，因此由成本的觀點來看，以0.016rps以上為佳。接著，為了可利用簡便的密封機構維持高真空雰圍氣，轉速V以3.5rps以下為佳。此外，為了更為穩定的運轉，以0.05rps以上為較佳。在基板支持保持具6載置基板7，由呈旋轉停止的狀態中被加速，在基板支持保持具6已達到所希望轉速之後開始成膜，在成膜結束後減速而恢復成停止狀態。因此，若加大轉速，因基板支持保持具6的加速減速時間而對於產量(平均單位時間裝置可處理枚數)所造成的影響會變大，而且欲縮短該加速減速時間時，會對機構施加不適當的力，而使維護週期變短，因此基板支持保持具6的轉速V係以2rps以下為較佳。
本發明中的總整數轉數N為1以上的整數，但是一般而言為1～100轉，以1～50轉的範圍為佳。
本發明中的餘數小數轉數α係如前所述以預備成膜實驗予以設定者，被設定為例如0.1轉(偏移角度β=36度)、0.2轉(偏移角度β=72度)、0.5轉(偏移角度β=180度)、0.15轉(偏移角度β=54度)、0.151轉(偏移角度β=54.36度)等。一般而言，餘數小數轉數α係以0.1～0.9轉為佳，較佳為0.2～0.8轉。其中，上述偏移角度β係指針對基板支持保持具6上的一點，在旋轉開始時與旋轉停止時之間所產生之以轉軸5為中心之角度的偏移量。
以本發明中所使用的靶材2的材質而言，可列舉例如Hf(鉿)、Mg(鎂)、La(鑭)、Zr(鋯)、Ta(鉭)、Ti(鈦)、Al(鋁)、Co(鈷)、Fe(鐵)、Ni(鎳)、Ru(釕)、Cu(銅)、Pt(鉑)、Mn(錳)、Cr(鉻)等金屬、氧化鎂、氧化鉿、氧化鑭、矽氧化物、鉭氧化物、鉻氧化物等氧化物、碳化矽等碳化物等，但是並非限定於該等。靶材2的直徑最好被設定為小於基板7直徑的值。在較佳態樣中，靶材2的直徑為基板7直徑的0.1～0.9倍，尤其以0.3～0.7倍的範圍為佳。
以本發明中所使用的基板7而言，係可使用例如矽基板、砷化鎵基板、AlTiC基板、玻璃基板、不銹鋼基板、鋁基板、塑膠基板等，但是並非限定於該等。
在第1圖所示之例中，以靶材2表面(露出於基板7側的面)相對於基板7的被成膜面呈傾斜的方式設有濺鍍陰極3及基板支持保持具6。但是，本發明中的濺鍍陰極3及基板支持保持具6的配置並非侷限於此。在相對包含基板7之被成膜面之平面的垂直線中，若為通過靶材2中心點的垂直線、與通過基板中心點的垂直線為不相一致的配置，則亦可為基板7的被成膜面與靶材2表面呈平行的配置。以下在第6圖及第7圖中說明本發明中的濺鍍陰極3與基板支持保持具6的配置例。
第6圖及第7圖係分別以模式圖示本發明中的基板與靶材的配置關係的剖面圖，對於與第1圖共通的構件係標註類似的元件符號。
圖中，102為靶材、103為濺鍍陰極、106為基板支持保持具、107為基板、a為相對包含基板107之被成膜面之平面的垂直線中通過基板107中心o的垂直線(基板垂直線a)、b為通過靶材102中心p的垂直線(基板垂直線b)、移位量1為基板垂直線a與基板垂直線b間的距離。此外，第7圖中的c係相對包含靶材102表面之平面的垂直線之中通過靶材102中心p的垂直線(靶材垂直線c)。
在第6圖所示之配置例中，濺鍍陰極103與基板支持保持具106係以靶材102的表面與基板107的被成膜面為呈平行，而且基板垂直線a與基板垂直線b並非為共通的直線，而係位於彼此錯開的位置，而成不相一致的方式作配置。濺鍍陰極103與基板支持保持具106係可以基板垂直線b成為通過基板107外周緣更為內側的直線的方式作配置，亦可以基板垂直線b成為通過基板107外周緣更為外側的方式作配置。移位量1係以50～800mm為佳，以100～500mm為較佳，以150～400mm為更佳。此外，沿著由靶材102的中心p至包含基板107之被成膜面之平面為止的基板垂直線b的距離係以50～800mm為佳，以100～500mm為較佳，以150～400mm為更佳。
在第7圖所示之配置例中，濺鍍陰極103與基板支持保持具106係以靶材102的表面相對於基板107的被成膜面為非平行，而且基板垂直線a與基板垂直線b並非為共通的直線，而係位於彼此錯開的位置，而成不相一致的方式作配置。基板垂直線a與靶材垂直線c的交叉角θ係以1～45度為佳，以5～35度為較佳。在該配置例中亦同樣地，濺鍍陰極103與基板支持保持具106係以可以基板垂直線b成為通過基板107外周緣更為內側的直線的方式作配置，亦可以基板垂直線b成為通過基板107外周緣更為外側的直線的方式作配置。移位量1係以50～800mm為佳，以100～500mm為較佳，以150～400mm為更佳。此外，沿著由靶材102的中心p至包含基板107之被成膜面之平面為止的基板垂直線b的距離係以50～800mm為佳，以100～500mm為較佳，以150～400mm為更佳。
其中，基板107的中心點o係指當基板107為如矽晶圓般的圓形狀時，為該圓形的中心，為如玻璃基板般的四角形時，則為2條對角線的交點。在圓形或四角形以外的形狀中，係將重心點設為中心點o。該等在靶材102中亦為相同。
[實施例] [實施例1～4、比較例1]
使用第1圖所示之濺鍍裝置而將Mg(鎂)沈積在基板。成膜條件係如以下所示。其中，沈積速度係進行用以形成Mg沈積膜的預備成膜實驗而求出。具體而言，與以下所述方法相同地，分別測定除了形成有Mg沈積膜之直徑300mm之Si晶圓外周部5mm以外之範圍之17點沈積量，將該17點的平均除以沈積時間(成膜時間)而得的值設為沈積速度。此外，總整數轉數N係作為所使用的濺鍍裝置的旋轉驅動機構4的能力中的一般值而予以選擇。
(1)沈積速度：平均每1秒為0.01418nm
(2)作為目標的Mg膜厚：0.2nm
(3)沈積時間T：14.1秒(0.2÷0.01418=14.1)
(4)總整數轉數N：23轉。
(5)總轉數X與餘數小數轉數α
實施例1：總轉數X=23.20轉、餘數小數轉數α=0.20轉(偏移角度β=72度
實施例2：總轉數X=23.40轉、餘數小數轉數α=0.40轉(偏移角度β=144度)
實施例3：總轉數X=23.60轉、餘數小數轉數α=0.60轉(偏移角度β=216度)
實施例4：總轉數X=23.80轉、餘數小數轉數α=0.80轉(偏移角度β=288度)
比較例1：總轉數X=23.0轉、餘數小數轉數α=0(偏移角度β=0度)
(6)濺鍍陰極103與基板支持保持具106配置：交叉角θ=32.7度、移位量1=276mm
(7)對於濺鍍陰極3的電力供給手段：DC電源8(電力50W)
Mg對於基板7的沈積在實施例1～4與比較例1中，如上述(5)所示，除了改變餘數小數轉數α以外，其餘均為相同，如以下所示予以實施。
對控制部11的CPU12輸入上述條件(3)～(5)的值，亦即沈積時間T、總整數轉數N、餘數小數轉數α的值，利用CPU12，以基板支持保持具6的轉速V(rps)滿足
V‧T=N+α
的方式進行運算，根據該運算結果，連同擋門10的開閉動作及DC電源8的接通關斷動作一起控制旋轉驅動機構4的轉速V。
首先，在基板支持保持具6搭載直徑300mm的Si(矽)晶圓作為基板7，將真空容器1的內部排氣至5.3×10-7 Pa。
以靶材2而言，係使用純度99.9%的金屬Mg。
接著，一面進行真空容器1內的排氣，一面將Ar氣體導入至真空容器1內，將真空容器1內形成為0.1Pa的低壓Ar氣體雰圍氣。
開始進行Ar氣體之導入以及基板支持保持具6之旋轉，使基板7連同基板支持保持具6一起旋轉。該旋轉係形成為根據沈積時間T、總整數轉數N、餘數小數轉數α的值所被運算出的一定轉速V。
在關閉擋門10的狀態下，將DC電源8設為「接通」，將被定電力控制成50W的電力施加至濺鍍陰極3而使來自靶材2的放電開始，使電漿發生在靶材2的前面。此時，相對於接地電位，靶材電位成為負電位，電漿中的正離子入射至靶材2，而開始Mg靶材2的濺鍍。
在該狀態下使擋門10作開動作而開始對基板7沈積Mg。以預定沈積時間T使Mg濺鍍粒子沈積在基板7之後，將DC電源8設為「關斷」而遮斷對於濺鍍陰極3的電力投入，結束Mg的沈積。由擋門10的開動作結束時至DC電源8「關斷」為止為沈積時間T，該沈積時間T係如前述(3)所示設為14.1秒。其中，該14.1秒沈積時間T的期間，基板支持保持具6係以如前所述所被運算出的轉速V持續進行旋轉。
針對所得Mg膜測定Mg沈積量，而測定出沈積量分布。沈積量係藉由螢光X線分析法進行測定。沈積量分布係分別測定除了直徑300mm之Si晶圓外周部5mm以外之範圍的17點沈積量，而將標準偏差對17點沈積量平均值之比例的3倍設為均一性的值。
第8圖係將在實施例4[總轉數X=23.80轉、餘數小數轉數α=0.80轉(偏移角度β=288度)]中成膜時之Mg沈積量分布的測定結果，以對沈積量平均值的比例予以規格化而表示者。此外，第9圖係將在比較例1[總轉數X=23.0轉、餘數小數轉數α=0(偏移角度β=0度)]中成膜時之Mg沈積量分布的測定結果，以對沈積量平均值的比例予以規格化而表示者。此外，第10圖係顯示在實施例1～4及比較例1中所改變的偏移角度β(餘數小數轉數α)、及在實施例1～4及比較例1中所得之Mg膜中之沈積量均一性之關係的曲線圖。
由第8圖至第10圖可知，雖然總整數轉數N為23轉，為較少的轉數，而且沈積時間T亦為較短的14.1秒，但是藉由進行供予純小數之餘數小數轉數α的控制，可抑制沈積量的分布而可提高均一性。
1．．．真空容器
2、102．．．靶材
3、103．．．濺鍍陰極
4．．．旋轉驅動機構
5．．．轉軸
6、106．．．基板支持保持具
7、107．．．基板
8．．．DC電源
9．．．擋門驅動機構
10．．．擋門機構
11．．．控制部(電腦)
12．．．CPU(運算裝置)
13．．．記錄媒體
14．．．輸入部
a．．．相對包含被成膜面之平面的垂直線之中通過基板中心的垂直線
b．．．相對包含被成膜面之平面的垂直線之中通過靶材中心的垂直線
c．．．相對包含靶材表面之平面的垂直線之中通過靶材中心的垂直線
o．．．基板中心
p．．．靶材中心
l．．．移位量
θ．．．交叉角
第1圖係顯示本發明之濺鍍裝置之一例的模式剖面圖。
第2圖係顯示沈積時間T之開始點和結束點之時序的第1時序圖。
第3圖係顯示沈積時間T之開始點和結束點之時序的第2時序圖。
第4圖係顯示沈積時間T之開始點和結束點之時序的第3時序圖。
第5圖係顯示沈積時間T之開始點和結束點之時序的第4時序圖。
第6圖係以模式顯示本發明中之基板支持保持具與濺鍍陰極之配置關係的剖面圖。
第7圖係以模式顯示本發明中之基板支持保持具與濺鍍陰極之其他配置關係的剖面圖。
第8圖係顯示實施例4中之Mg沈積量分布圖。
第9圖係顯示比較例1中之Mg沈積量分布圖。
第10圖係根據實施例1～4及比較例1，顯示偏移角度β(餘數小數轉數α)與沈積量之均一性之關係的曲線圖。
1．．．真空容器
2．．．靶材
3．．．濺鍍陰極
4．．．旋轉驅動機構
5．．．轉軸
6．．．基板支持保持具
7．．．基板
8．．．DC電源
9．．．擋門驅動機構
10．．．擋門機構
11．．．控制部(電腦)
12．．．CPU(運算裝置)
13．．．記錄媒體
14．．．輸入部

Claims (12)

  1. 一種濺鍍裝置，係具有：用以支持靶材的濺鍍陰極、及用以支持基板的基板支持保持具，相對包含前述基板之被成膜面的平面的垂直線中，以通過前述靶材中心點的垂直線、與通過前述基板中心點的垂直線不相一致的方式，設有前述濺鍍陰極及前述基板支持保持具，而且前述基板支持保持具可繞著相對前述基板之被成膜面呈垂直的轉軸旋轉的濺鍍裝置，其特徵為：具有控制部，其係當將濺鍍粒子對於前述基板之被成膜面的沈積時間T(秒)中的前述基板支持保持具的總轉數設為X時，藉由輸入成為X=N+α(其中，N為正整數的總整數轉數、α為正的純小數的餘數小數轉數)的總整數轉數N與餘數小數轉數α的值、與前述沈積時間T的值，以將前述基板支持保持具的轉速V(rps)滿足V‧T=N+α的方式進行控制。
  2. 如申請專利範圍第1項之濺鍍裝置，其中，前述沈積時間T為1~400秒、前述總整數轉數N為1~100、前述基板支持保持具的轉速V為0.016~3.5rps。
  3. 如申請專利範圍第1項之濺鍍裝置，其中，餘數小數轉數α為0.2~0.8。
  4. 如申請專利範圍第1項至第3項中任一項之濺鍍裝置，其中，具備有用以對前述濺鍍陰極供給電力的電力 供給手段，前述沈積時間T為由前述電力供給手段對前述濺鍍陰極之電力投入開始至電力投入結束為止的時間。
  5. 如申請專利範圍第1項至第3項中任一項之濺鍍裝置，其中，具備有用以對前述濺鍍陰極供給電力的電力供給手段，在前述濺鍍陰極與前述基板支持保持具之間設有可開閉的擋門，前述沈積時間T為由前述電力供給手段對前述濺鍍陰極被供給有電力投入，而且前述擋門呈開放的時間。
  6. 如申請專利範圍第5項之濺鍍裝置，其中，前述控制部亦進行以下控制：使前述基板支持保持具旋轉，在維持成為前述轉速V之後，在將前述擋門關閉的狀態下，使前述電力供給手段作動，之後，使前述擋門進行開動作。
  7. 如申請專利範圍第6項之濺鍍裝置，其中，前述控制部亦進行以下控制：由前述擋門的開動作結束經過前述沈積時間T之後，停止前述電力供給手段的電力。
  8. 如申請專利範圍第6項之濺鍍裝置，其中，前述控制部亦進行以下控制：由前述擋門的開動作結束時經過前述沈積時間T之後，開始前述擋門的閉動作。
  9. 如申請專利範圍第1項之濺鍍裝置，其中，具備有用以對前述濺鍍陰極供給電力的電力供給手段，在前述濺鍍陰極與前述基板支持保持具之間設有可開閉的擋門，前述沈積時間T為由前述擋門開放動作結束至前述擋門閉鎖動作開始的時間。
  10. 如申請專利範圍第1項之濺鍍裝置，其中，具備有用以對前述濺鍍陰極供給電力的電力供給手段，在前述濺鍍陰極與前述基板支持保持具之間設有可開閉的擋門，前述沈積時間T為由使前述電力供給手段作動的時點至使前述電力供給手段停止的時點的時間。
  11. 如申請專利範圍第1項之濺鍍裝置，其中，具備有用以對前述濺鍍陰極供給電力的電力供給手段，在前述濺鍍陰極與前述基板支持保持具之間設有可開閉的擋門，前述沈積時間T為由前述擋門開放動作結束至使前述電力供給手段停止的時點的時間，前述控制部亦進行以下控制：使前述基板支持保持具旋轉，在維持成為前述轉速V之後，在將前述擋門關閉的狀態下，使前述電力供給手段作動，之後，使前述擋門進行開動作。
  12. 如申請專利範圍第1項之濺鍍裝置，其中，具備有用以對前述濺鍍陰極供給電力的電力供給手段，在前述濺鍍陰極與前述基板支持保持具之間設有可開閉的擋門，前述沈積時間T為由使前述電力供給手段作動的時點至使前述擋門閉鎖動作開始的時間，前述控制部亦進行以下控制：使前述基板支持保持具旋轉，在維持成為前述轉速V之後，在將前述擋門開放的狀態下，使前述電力供給手段作動，之後，使前述擋門進行開動作。
TW98121194A 2008-06-25 2009-06-24 Sputtering device TWI428462B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008165718 2008-06-25

Publications (2)

Publication Number Publication Date
TW201014921A TW201014921A (en) 2010-04-16
TWI428462B true TWI428462B (zh) 2014-03-01

Family

ID=41444409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98121194A TWI428462B (zh) 2008-06-25 2009-06-24 Sputtering device

Country Status (4)

Country Link
US (2) US20110042209A1 (zh)
JP (1) JP5209717B2 (zh)
TW (1) TWI428462B (zh)
WO (1) WO2009157341A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064493A1 (ja) * 2008-12-03 2010-06-10 キヤノンアネルバ株式会社 プラズマ処理装置、磁気抵抗素子の製造装置、磁性薄膜の成膜方法及び成膜制御プログラム
KR101272009B1 (ko) * 2008-12-26 2013-06-05 캐논 아네르바 가부시키가이샤 스퍼터링 장치, 스퍼터링 방법 및 전자 디바이스의 제조 방법
US20130048494A1 (en) * 2010-03-29 2013-02-28 Ulvac, Inc. Sputtering device
JP2011246759A (ja) * 2010-05-26 2011-12-08 Ulvac Japan Ltd 成膜装置及び成膜方法
KR20150048901A (ko) 2010-06-25 2015-05-07 캐논 아네르바 가부시키가이샤 스퍼터링 장치, 박막증착 방법 및 컨트롤 디바이스
CN102770578B (zh) * 2010-06-30 2014-07-02 株式会社爱发科 成膜装置以及成膜方法
KR20140128437A (ko) 2010-12-28 2014-11-05 캐논 아네르바 가부시키가이샤 제조방법
WO2013189935A1 (en) * 2012-06-18 2013-12-27 Oc Oerlikon Balzers Ag Pvd apparatus for directional material deposition, methods and workpiece
JP5836485B2 (ja) 2012-06-29 2015-12-24 キヤノンアネルバ株式会社 スパッタリング装置およびスパッタリング方法
JP6456010B1 (ja) * 2017-09-07 2019-01-23 株式会社アルバック スパッタリング装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081821A (ja) * 1983-10-12 1985-05-09 Rohm Co Ltd 分子線エピタキシヤル装置
JPS61161708A (ja) * 1985-01-11 1986-07-22 Nec Corp 薄膜の形成方法
JPH03193867A (ja) * 1989-12-25 1991-08-23 Matsushita Electric Works Ltd スルホールを有した無機質基板のメタライゼーションの方法およびスルホールを有した導電膜積層無機質基板
JP2620476B2 (ja) 1991-12-25 1997-06-11 株式会社コクブ 釘
JPH06302516A (ja) * 1993-04-13 1994-10-28 Hitachi Cable Ltd 気相成長法
US5660930A (en) * 1994-04-04 1997-08-26 The Board Of Trustees Of The Leland Stanford Junior University Multilayered thin films for perpendicular magnetic recording
JPH10116964A (ja) * 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd 半導体装置とその製造方法およびスパッタリング装置
US6086727A (en) * 1998-06-05 2000-07-11 International Business Machines Corporation Method and apparatus to improve the properties of ion beam deposited films in an ion beam sputtering system
JP2000208876A (ja) * 1999-01-12 2000-07-28 Sony Corp 半導体層の成長方法、半導体装置の製造方法、半導体発光素子およびその製造方法
JP4223614B2 (ja) * 1999-01-12 2009-02-12 キヤノンアネルバ株式会社 スパッタリング方法及び装置及び電子部品の製造方法
JP4521606B2 (ja) * 2000-02-29 2010-08-11 株式会社昭和真空 薄膜製造装置に於ける膜厚分布制御方法及びその装置
US6547939B2 (en) * 2001-03-29 2003-04-15 Super Light Wave Corp. Adjustable shadow mask for improving uniformity of film deposition using multiple monitoring points along radius of substrate
TWI242602B (en) * 2001-11-02 2005-11-01 Ulvac Inc Thin film forming apparatus and method
GB0127251D0 (en) * 2001-11-13 2002-01-02 Nordiko Ltd Apparatus
JP4474109B2 (ja) * 2003-03-10 2010-06-02 キヤノン株式会社 スパッタ装置
JP4437290B2 (ja) * 2003-05-14 2010-03-24 シーワイジー技術研究所株式会社 スパッタ装置
JP2005187830A (ja) * 2003-12-24 2005-07-14 Cyg Gijutsu Kenkyusho Kk スパッタ装置
JP2005340721A (ja) 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
CN101138134A (zh) * 2005-01-18 2008-03-05 株式会社自动网络技术研究所 压入配合端子、用于制造该端子的方法和压入配合端子与电路板之间连接的结构
JP4914573B2 (ja) * 2005-02-25 2012-04-11 キヤノンアネルバ株式会社 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP4336320B2 (ja) 2005-02-25 2009-09-30 キヤノンアネルバ株式会社 ウエハホルダ
WO2006110667A2 (en) * 2005-04-11 2006-10-19 Intematix Corporation Biased target ion beam deposition (btibd) for the production of combinatorial materials libraries
US7857946B2 (en) * 2007-04-26 2010-12-28 Canon Anelva Corporation Sputtering film forming method, electronic device manufacturing method, and sputtering system
WO2008149446A1 (ja) * 2007-06-07 2008-12-11 Canon Anelva Corporation 半導体製造装置および方法
JPWO2008155995A1 (ja) * 2007-06-19 2010-08-26 キヤノンアネルバ株式会社 トンネル磁気抵抗薄膜及び磁性多層膜作製装置
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
WO2009044473A1 (ja) * 2007-10-04 2009-04-09 Canon Anelva Corporation 高周波スパッタリング装置
JP4619450B2 (ja) * 2007-10-04 2011-01-26 キヤノンアネルバ株式会社 真空薄膜形成加工装置
WO2009054062A1 (ja) * 2007-10-26 2009-04-30 Canon Anelva Corporation サンドイッチ構造の磁化自由層を有する磁気トンネル接合素子
JP4473343B2 (ja) * 2007-11-09 2010-06-02 キヤノンアネルバ株式会社 インライン型ウェハ搬送装置
JP4494524B2 (ja) * 2007-11-09 2010-06-30 キヤノンアネルバ株式会社 インライン型ウェハ搬送装置
JP5584409B2 (ja) * 2008-02-21 2014-09-03 キヤノンアネルバ株式会社 スパッタリング装置およびその制御方法
JP5341082B2 (ja) * 2008-06-25 2013-11-13 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造方法および製造装置
JP2010080806A (ja) * 2008-09-29 2010-04-08 Canon Anelva Corp 磁気抵抗素子の製造法及びその記憶媒体
JP2010109319A (ja) * 2008-09-30 2010-05-13 Canon Anelva Corp 磁気抵抗素子の製造法および記憶媒体
JP4598161B2 (ja) * 2008-11-28 2010-12-15 キヤノンアネルバ株式会社 成膜装置、電子デバイスの製造方法
JP4537479B2 (ja) * 2008-11-28 2010-09-01 キヤノンアネルバ株式会社 スパッタリング装置
JP4573913B1 (ja) 2009-03-30 2010-11-04 キヤノンアネルバ株式会社 半導体装置の製造方法及びスパッタ装置

Also Published As

Publication number Publication date
TW201014921A (en) 2010-04-16
US20150101927A1 (en) 2015-04-16
WO2009157341A1 (ja) 2009-12-30
US20110042209A1 (en) 2011-02-24
JPWO2009157341A1 (ja) 2011-12-08
US10378100B2 (en) 2019-08-13
JP5209717B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
TWI428462B (zh) Sputtering device
JP4739464B2 (ja) スパッタリング装置、スパッタリング方法及び電子デバイスの製造方法
US20100000855A1 (en) Film Forming Apparatus and Method of Forming Film
US20110223346A1 (en) Sputtering device and sputtering method
US20120164354A1 (en) Sputtering apparatus and manufacturing method of electronic device
US20070209932A1 (en) Sputter deposition system and methods of use
TWI384472B (zh) 濺鍍裝置及成膜方法
WO2009101909A1 (ja) マグネトロンスパッタ装置及びマグネトロンスパッタ方法
TW201024443A (en) Sputtering apparatus, method for forming thin film, and method for manufacturing field effect transistor
JPH10147864A (ja) 薄膜形成方法及びスパッタ装置
TWI475646B (zh) 磁性元件之製造方法、磁性元件之製造裝置、及磁性元件
JP5026715B2 (ja) 金属とＳｉＯ２の混合膜の成膜方法
JP4794514B2 (ja) 磁気記録媒体の製造方法および製造装置
US20090134010A1 (en) Sputtering apparatus and sputtering method
EP3768872A1 (en) Resistance-area (ra) control in layers deposited in physical vapor deposition chamber
TW201408807A (zh) 磁控濺射裝置、磁控濺射方法及記憶媒體
JP2013147737A (ja) スパッタ装置、スパッタ装置の制御装置、および成膜方法
JP5599476B2 (ja) スパッタリング装置
TWI541371B (zh) Sputtering method and manufacturing method of functional element
JP4820783B2 (ja) 磁気記録媒体の製造方法および製造装置
JP2007302912A (ja) 成膜装置
JP7134112B2 (ja) 成膜装置および成膜方法
JP4396885B2 (ja) マグネトロンスパッタ装置
WO2001044534A1 (fr) Procede et appareil de depot de couches minces
JP4825742B2 (ja) 成膜装置