TWI426500B - 影像顯示控制裝置 - Google Patents

Description

影像顯示控制裝置

本發明有關於影像顯示控制裝置，特別有關於攝影機模組，在進行監視被攝體之攝影狀態之顯示裝置而用以進行影像顯示之影像顯示控制裝置。攝影機模組為數位靜像攝影機或數位視訊攝影機，顯示裝置為取景器或液晶監視器。

在使用數位靜像攝影機和數位視訊攝影機等之固體攝影元件之攝影機中，為能辨識攝影對象，使用有利用液晶顯示元件(LCD)之取景器或液晶監視器。當在數位靜像攝影機之取景器上進行影像顯示時，如專利文獻1(日本專利特開2006-267381號公報)所示，進行以下之步驟之影像資料處理。亦即，使用CCD(電荷耦合元件)或CMOS感到器等之固體攝影元件，用來產生被攝體之類比影像資訊。在利用類比前級(analog frontend)將該類比影像資訊變換成為數位影像資料之後，根據影像處理控制器之控制，將變換影像資料儲存在緩衝記憶體。

其次，利用影像處理控制器從緩衝記憶體讀出影像資料，並進行白平衡校正等之處理，而再度儲存在緩衝記憶體。然後，再度根據影像控制器之控制，以框架(fram)為單位從緩衝記憶體讀出影像資料，將其變換成為視訊信號。該視訊信號改變大小成為在取景器上之顯示用之指定大小之後，被轉送到液晶顯示元件之取景器而被顯示。

該緩衝記憶體被利用作為影像資料等之資料之暫時保管用記憶體，和被利用作為對影像資料進行各種處理時之作業區域。

另外，在數位靜像攝影機，為能確認攝影後之影像，一般利用有液晶監視器。在專利文獻1所示之構造中，當對該液晶監視器顯示時，再度地由影像處理控制器讀出被儲存在緩衝記憶體之影像資料，在施加白平衡校正、色調校正和色彩校正等之指定之影像處理之後，將其儲存在緩衝記憶體。將被儲存在該緩衝記憶體之影像資料再度讀出，將其變換成為視訊信號，在改變大小成為液晶監視器顯示用之指定之大小後，將其輸出到液晶顯示器而進行顯示。

另外，當不是攝影機模組，輸入側影像顯示方式和輸出側影像顯示方式成為不同之情況時，使用掃描變換器作為用來匹配兩者之同步頻率之介面，如專利文獻2(日本專利特開2000-023108號公報)和專利文獻3(日本專利特開2001-125548號公報)所示。

在專利文獻2所示之構造中，使用線記憶體作為影像資料儲存用之緩衝記憶體，用來儲存數線之圖素資料。在此種情況，不以框架為單位進行輸入和輸出之控制。在此種寫入/讀出之情況時，寫入側之時脈信號和讀出側之時脈信號利用不同之時脈信號。當輸入側之水平同步信號和寫入時脈信號之相位偏移，與輸出側之水平同步信號和讀出時脈信號之相位偏移為不同之情況時，在輸出側顯示影像會產生抖動。在專利文獻2，為能防止此種抖動，以以下 方式進行對線記憶體之寫入。亦即，在輸入側依照水平同步信號和寫入時脈信號之時間差(相位差)，進行圖素資料之振幅校正，並將其寫入到線記憶體。在該振幅校正時，以寫入時脈信號之週期除鄰接之輸入圖素之振幅之差分值。然後，乘以寫入時脈信號和寫入水平同步信號之時間差，而產生寫入圖素資料。

在專利文獻3所示之構造中，同樣地，使用線記憶體作為圖素資料儲存用之緩衝記憶體。在該專利文獻3中，當使用線記憶體作為緩衝記憶體時，寫入時脈信號和讀出時脈信號分別利用不同之時脈信號。為能調整該等之寫入和讀出時脈信號之時序之偏差，而進行圖素資料之寫入和讀出之時序調整。亦即，依照輸入側和輸出側之解像度之差，以1個動作時脈信號期間為單位，調整輸入側水平同步信號和輸出側水平同步信號之週期。利用該水平同步信號之週期之調整，用來調整1個垂直掃描期間內之水平同步信號之數目。另外，當從同一初期位置起，同時進行對線記憶體之寫入和讀出時，由於寫入和讀出速度之差有可能在線記憶體產生溢位(overflow)/欠位(underflow)。在專利文獻3中，為能防止此種欠位和溢位，算出線記憶體之開始讀出時點，進行初期設定。

在專利文獻1所示之數位攝影機之構造中，緩衝記憶體使用儲存多個框架之影像資料之記憶體。因此，該緩衝記憶體之記憶容量變大，要將1晶片之系統LSI與影像處理控制器積體化在同一晶片上會有困難，會妨礙小型化/積 體化。另外，當在影像處理控制器之外部連接框架記憶體之情況時，需要使進行影像資料之輸入/輸出用之外部匯流排控制器和DMA(直接記憶體存取)控制器等之電路產生動作。DMA控制器被設置成不經由具有作主控制器之功能之CPU，而得直接進行影像資料之寫入/讀出。因此，會產生消耗電力增加之問題。另外，當將該框架記憶體設在外部之情況時，外部匯流排控制器和DMA控制器等之電路之動作時脈頻率，只可以減小到對框架記憶體之進行資料之寫入/讀出不會發生延遲之程度之時脈速度。因此，將產生在取景器使用時之低消耗電力化會有困難之問題。

在專利文獻2中，當對線記憶體之影像資料之寫入時，依照輸入水平同步信號和寫入時脈信號之時間差，進行輸入圖素資料之振幅校正。在該振幅校正時，在鄰接圖素間，假定圖素資料之振幅成為直線式變化。在影像緩慢變化之情況時，可以依照該直線比例分配進行振幅校正。但是，在輪廓等之影像急激變化之區域，被校正之資料有可能不能夠正確地因應輸入圖素資料，會產生使再生正確之影像成為困難之問題。

另外，在該專利文獻2，對線記憶體之圖素資料之寫入和讀出，以與不同之動作時脈信號同步地進行。由於該等之動作時脈信號之相位/頻率之偏移，有可能產生線記憶體之溢位/欠位。但是，對於此種狀態，專利文獻2並未考慮。

專利文獻3有對於利用線記憶體之掃描變換之影像資 料之寫入和讀出之同步化問題進行檢討。但是，在該專利文獻3，在初期化序列，依照輸入側和輸出側之解像度之差，調整輸出側之水平掃描週期，依照解像度之值設定被顯示在畫面上之有效顯示區域之水平掃描線數。判定輸入側之調整後之顯示圖素數和時脈信號之週期之積，是否與輸出側之顯示圖素數和輸出時脈信號之週期之積相等。在水平同步信號之週期之調整操作時，依照各個判定結果，使水平掃描期間每次增減動作時脈信號之1個週期。最後判定有效影像區域之水平掃描線數是否達到所希望之值。重複實行水平掃描週期之調整直至可以顯示所希望之水平掃描線數。因此，需要實行複雜之計算用來確立(establish)該水平同步，進行判定需要長時間。另外，以1個動作時脈信號為單位調整輸出水平同步信號之週期，該初期化序列變成需要長時間。其結果是在數位靜像攝影機，當使用該專利文獻3之同步確立手法時，要在取景器正確顯示攝影對象之影像會需要長時間，而有失去攝影機會之可能性。

另外，在專利文獻3中，當一旦在初期化序列確立輸出側之圖素資料之讀出時序時，以後固定地利用該確立之時序，進行從線記憶體之圖素資料之讀出。因此，在動作期間中，例如由於電源電壓之變動等，在動作時脈信號之頻率有變動之情況時，有可能不能夠進行正確之影像資料之讀出再生。

因此，該等之專利文獻2和3之掃描變換器之構造，要 直接適用在顯示於數位靜像攝影機或數位視訊攝影機等之取景器或液晶監視器之構造會有困難。

本發明之目的是提供可以以簡易之控制正確地變換影像之顯示方式，以低消耗電力即時顯示攝影對象之影像之影像顯示控制裝置。

本發明之影像顯示控制裝置主要地對在攝影對象影像監視器用之顯示裝置之影像顯示，利用內藏在影像顯示控制裝置之線記憶體。影像資料之從線記憶體之讀出是依照對線記憶體之來自攝影機模組之影像資料儲存狀態，和對顯示裝置之影像資料讀出狀態，實行讀出位址之初期化。亦即，依照1個框架之開頭圖素資料之儲存指示和影像資料之1線之最終圖素之讀出，進行線記憶體之讀出位址之初期化。

依照本發明之影像顯示控制裝置，在其一實施形態中，包含有：多個之線記憶體，分別用來儲存畫面上之1線之圖素資料；資料寫入裝置，用來將影像資料儲存到該多個之線記憶體；和資料讀出裝置，從該多個之線記憶體依序讀出儲存之圖素資料，並將其轉送到顯示裝置。該資料讀出裝置在被施加來自資料寫入裝置之畫面開頭位置圖素寫入指示和該開頭位置圖素寫入指示起，使指定數之線記憶體之讀出完成後讀出位置初期化成為多個線記憶體之影像記憶之開頭位置。

在本發明中，利用線記憶體。因此，當與利用框架記憶 體之構造比較時，其佔用面積和價格可以降低。另外，經由將該線記憶體內藏在顯示控制裝置，則不需要經由外部匯流排驅動框架記憶體，而可以減少消耗電力。

另外，依照資料之儲存在線記憶體之狀況和影像資料之從線記憶體之讀出狀況，進行從線記憶體讀出之調整。因此，不需要進行複雜之控制操作，對線記憶體可以容易地進行圖素資料之正確之儲存和讀出。

另外，依照線記憶體之影像資料之儲存和讀出狀況，調整從該線記憶體之圖素資料之讀出。因此，寫入和讀出用之動作時脈信號即使在該顯示操作中有變動，亦可以調整圖素資料之讀出時序而讀出圖素資料。因此，對於時脈信號之變動可以彈性地因應，而可以正確地讀出並顯示影像資料。

本發明之上述和其他之目的、特徵、態樣和優點，經由由以下聯合附圖之對本發明之詳細說明當可以明白地理解。

[實施形態1]

圖1概略地表示本發明之實施形態1之影像顯示控制裝置之構造。在圖1中，影像顯示控制裝置2，對於從攝影機模組1所施加之影像資料進行大小調整和白平衡校正等之影像處理，並將其輸出到顯示裝置3。該影像顯示控制裝置2例如以系統LSI實現，一體地形成在1個之半導體晶片上。

攝影機模組1在本實施形態1中，使用用以產生數位影像之攝影機模組，而包含CCD或CMOS感測器等之固體攝影元件。

顯示裝置3包含有液晶顯示元件，可以使用例如數位靜像攝影機中之電子取景器(EVF)。另外，該攝影機模組1使用數位視訊攝影機，當對動態影像進行攝影之情況時，顯示裝置3成為顯示攝影中之影像之液晶監視器。另外，該顯示裝置3亦可以作為數位靜像攝影機之液晶監視器，亦可以作為數位視訊攝影機之電子取景器。

該影像處理控制裝置2包含有：影像大小變換電路10，將來自攝影機模組1之攝影影像之大小，變換成為適於顯示裝置3之顯示之大小；和顯示用信號產生電路12，將來自影像大小變換電路10之影像資料依序轉送到顯示裝置3。

影像大小變換電路10在顯示裝置3為電子取景器(EVF；以下簡稱為取景器)之情況時，接受來自攝影機模組1之攝影影像資料，將攝影機模組1之攝影影像之大小變換成為顯示裝置3可顯示之影像大小，並進行適於顯示裝置3之顯示之白平衡校正等之影像處理。攝影機模組1使用數位視訊攝影機或數位靜像攝影機，顯示裝置3在成為顯示攝影影像之液晶監視器之情況時，該影像大小變換電路10接受來自攝影機模組1之影像資料，並進行必要之影像處理和影像大小變換。

顯示用信號產生電路12包含有：記憶部12a，用來儲 存來自影像大小變換電路10之影像資料；以及寫入控制電路12b和讀出控制電路12c，分別控制對該記憶部12a之影像資料之寫入和讀出。

該影像資料記憶部12a包含有線記憶體LM1~LMn，用來儲存畫面(框架)之多個線之圖素資料。線記憶體LM1~LMn分別具有儲存1線份之顯示影像之影像資料之記憶容量。該等之線記憶體LM1~LMn以FIFO(先進先出)之態樣，進行被施加之圖素資料之寫入和讀出。

另外，在以下之說明中，「圖素資料」是指各個之圖素之資料，「影像資料」是指一連串之圖素之資料，而使用該等之語彙。

寫入控制電路12b依照來自影像大小變換電路10之垂直和水平同步信號，對影像資料記憶部12a之線記憶體LM1~LMn控制圖素資料之儲存動作。讀出控制電路12c將被儲存在影像資料記憶部12a之圖素資料PX，依序地輸出到顯示裝置3，同時並將表示各線之切換之水平同步信號HSYNC和表示框架切換之垂直同步信號VSYNC輸出到顯示裝置3。

讀出控制電路12c被施加來自寫入控制電路12b之框架開頭圖素寫入指示VF，當滿足指定之條件時，使開頭之讀出位置初期化。該框架開頭圖素寫入指示VF是例如與垂直同步信號同步所產生之信號。指定之條件是在一定之水平週期期間後之完成線之圖素資料之讀出。該一定之水平週期期間表示在影像資料記憶部12a，讀出對寫入之延遲期間。

利用此種方式，當寫入控制電路12b和讀出控制電路12c分別與根據時脈CLK1和CLK2所產生之動作時脈信號同步地進行動作之情況時，亦可以以1線期間為單位，調整其時序之偏移，並可以對影像資料記憶部12a進行影像資料之寫入和讀出。

影像處理控制裝置2更包含有：外部記憶體控制器16，用來進行對外部之記憶體之存取之控制；主控制器18，用來控制影像處理控制裝置2之影像處理和EVF顯示等之各種處理；和DMA控制器14，不經由主控制器18直接實行經由外部記憶體控制器16之與外部記憶體之間之資料轉送。該影像處理控制裝置2利用其內部匯流排15將內部構成元件連接到外部。

對於外部記憶體控制器16，經由外部介面耦合框架記憶體20和記錄媒體22。框架記憶體20被利用作為影像處理控制裝置2之影像處理實行時之作業區域，和被利用作為用以儲存可變更之應用程式之區域。

記錄媒體22使用例如SD記憶體等之外部記憶體，用來儲存大量之影像資料。該記錄媒體22在攝影機模組1為數位視訊攝影機模組之情況時，可以使用用以儲存大量之動態影像資料之硬碟。

在攝影後檢討攝影影像之情況時，從該記錄媒體22將影像資料讀出到成為顯示裝置3之液晶監視器，以產生與大小調整和色調調整等之實際之攝影影像對應之影像之方式，進行影像處理，將其顯示在顯示裝置3之液晶監視 器。利用此種方式，與靜止影像和動態影像無關地，可以驗證攝影影像。

在該圖1所示之影像顯示系統中，攝影機模組1、影像大小變換電路10和寫入控制電路12b，與依照時脈信號CLK1所產生之動作時脈信號同步地進行動作。讀出控制電路12c和顯示裝置3依照根據時脈信號CLK2所產生之動作時脈信號進行動作。該等之時脈信號CLK1和CLK2分別利用圖中未顯示之PLL電路等之時脈產生電路而產生，成為互為非同步之時脈信號。

攝影機模組1，例如，動作頻率為40~50MHz，另外一方面，顯示裝置3之動作頻率為數MHz至13.5MHz。亦即，因為攝影機模組1和顯示裝置3分別由不同之晶片所形成，所以分別被設定作為推荐值之動作時脈頻率成為不同。該等之動作時脈信號成為互相分開之時脈信號，且以非同步產生。因此，在該等之時脈信號CLK1和CLK2之時序產生偏移。使用影像資料記憶部12a吸收該時序之偏移。

當在該影像資料記憶部12a之寫入速度和讀出速度成為不同之情況時，在影像資料記憶部12a會發生溢位或欠位。因此，依照對該顯示裝置3之顯示時之動作時脈數之差，將線記憶體設置成儲存例如10線之圖素資料而作為線記憶體LM1~LMn。在儲存數線之圖素資料後，進行圖素資料之讀出。

圖2概略地表示圖1所示之寫入控制電路12b和讀出控 制電路12c之構造之一實例。在圖2中，寫入控制電路12b包含有：寫入垂直計數器30，用來產生表示圖素在顯示畫面(框架)上之垂直位置之位址；寫入水平計數器32，用來產生表示框架上之圖素之水平位置；和寫入指示產生電路34，用來產生對影像資料記憶部12a(線記憶體)之寫入指示WE。

寫入垂直計數器30，依照來自圖1所示之影像大小變換電路10之寫入垂直時脈信號VCLKW，更新其計數值，並且依照寫入垂直同步信號VSYCW，重設其計數值成為初期值。該寫入垂直計數器30之計數值，被使用作為用來指定影像資料記憶部12a之線記憶體LM1~LMn之位址。寫入水平計數器32依照寫入時脈信號CLKW更新其計數值，並且依照來自影像大小變換電路10之寫入水平同步信號HSYCW，重設其計數值成為初期值。寫入時脈信號CLKW根據圖1所示之時脈信號CLK1而產生，用來規定1線上之圖素之寫入速度。寫入垂直計數器30和寫入水平計數器32之計數值，作為寫入位址信號WADD並行地施加到影像資料記憶部12a之線記憶體之寫入電路。

寫入指示產生電路34依照來自影像大小變換電路10之資料轉送指示DTX而被活性化，與寫入時脈信號CLKW同步地，產生寫入指示WE。

寫入控制電路12b更包含有框架開頭圖素指示產生電路36，產生用以指示框架之開頭圖素之寫入之信號VF。框架開頭圖素指示產生電路36，依照寫入垂直同步信號 VSYCW，寫入水平計數器32之計數值，和寫入指示產生電路34之輸出信號，使框架開頭圖素寫入指示信號VF活性化。

寫入垂直計數器30和寫入水平計數器32之計數值，經由位址變換電路38而被施加到影像資料記憶部之線記憶體。寫入位址變換電路38將寫入垂直計數器30之計數值變換成為線記憶體選擇信號而進行輸出。該線記憶體選擇信號，在記憶體領域具有與晶片選擇信號同樣之功能，指定線記憶體LM1~LMn之1個，依照寫入水平計數器32所產生之計數值，依序地寫入圖素資料。線記憶體LM1~LMn為10線之程度，其數目比1個框架之線數少。因此，利用該位址變換電路38，依照寫入垂直計數器30之計數值，循環地選擇線記憶體。

在線記憶體LM1~LMn之數目為2之n次方之情況時，假如使用寫入垂直計數器30之計數值之下位n位元作為線記憶單元位址時，可以依序地和循環地指定線記憶體。

讀出控制電路12c包含有：讀出垂直計數器40，用來產生表示讀出圖素之框架上垂直位置之位址；讀出水平計數器42，用來產生表示讀出圖素之畫面上水平方向之位置之位址；和讀出指示產生電路44，用來產生讀出指示信號RE。

讀出垂直計數器40，依照來自框架開頭圖素指示產生電路36之框架開頭圖素寫入指示信號VF和來自讀出水平計數器42之讀出水平同步信號HSVCR，使其計數值被重 設成為初期值。讀出垂直計數器40更依照來自讀出水平計數器42之讀出水平同步信號HSYCR，將其計數值更新為1，當其計數值達到指定值時，聲明(assert)讀出垂直同步信號VSYNC。讀出垂直計數器40之計數值，指定讀出對象之線記憶體，來自該讀出垂直計數器40之讀出垂直同步信號VSYNCR用來規定讀出影像之1個框架期間。

讀出水平計數器42依照讀出時脈信號RCLK進行加計總數動作，當其計數值達到指定值，且1線之圖素之資料被讀出時，則聲明該讀出水平同步信號HSYCR。因此，該讀出水平同步信號HSYCR用來規定讀出圖素之1線之期間。

讀出指示產生電路44依照來自寫入控制電路12b所包含之寫入指示產生電路34之寫入動作開始信號而被活性化，以指定之時序產生讀出指示信號RE，將其施加到影像資料記憶部之線記憶體之讀出電路。讀出垂直計數器44和讀出水平計數器42之計數值，被施加到線記憶體作為讀出位址信號RADD。讀出對象之線記憶體利用讀出垂直計數器之計數值而指定。分別從讀出垂直計數器40和讀出水平計數器42所產生之讀出垂直同步信號VSYCR和讀出水平同步信號HSYCR，與讀出資料同步地，被施加到顯示裝置(3)。

該等之讀出垂直計數器40和讀出水平計數器42，依照來自讀出指示產生電路44之表示讀出動作開始時之信號而被活性化，並實行計數動作。在該圖素資料之讀出時，以不會產生影像資料記憶部之記憶資料之溢位和欠位之 方式，使讀出指示產生電路44利用寫入指示產生電路34，從圖素資料之開始寫入起延遲指定線之期間，開始圖素資料之讀出。

圖3概略地表示影像大小變換電路10和顯示用信號產生電路12之影像資料之框架構造。如圖3所示，框架影像在水平方向具有前水平方向無效區域HRA，有效區域HRB和後水平方向無效區域HRC。同樣地，在垂直方向亦包含有前垂直方向無效區域VRA，垂直有效區域VRB和後垂直方向無效區域VRC。無效區域HRA和HRC表示由於水平遮沒期間(blanking period)，未被顯示在畫面之圖素。在水平方向，依照時脈信號CLK(CLKW、RCLKR)，水平計數器進行計數，順序地指定各個線(水平掃描線)之圖素。在該水平方向之掃描期間，進行區域HRA、HRB和HRC之1線之圖素之掃描，該期間即為1個之水平掃描期間(1H)。

在垂直方向，施加用以切換各個線之水平同步信號HSYC。利用該水平同步信號HSYC(HSYCW、HSYCR)規定1個之水平掃描期間1H，在該期間，依照時脈信號CLK，依序地指定對應線之圖素。無效區域VRA和VRC是垂直遮沒期間之圖素。該等之無效區域之圖素之資料則未被顯示。

1個之框架由垂直同步信號VSYC規定，當水平同步信號HSYC指定框架之線數份時，則聲明VSNCA。1個框架之掃描期間為1個之垂直掃描期間(1V)。依照框架之解像度，規定1個框架內之水平和垂直方向之圖素數。

在以下之說明中，影像資料記憶部12a，不只是1個框架之有效區域HRB和VRB之圖素，對於無效區域之圖素，亦收納其資料。這是因為以下之理由。從攝影機模組1亦輸出與垂直和水平遮沒期間對應之圖素之資料。在影像大小變換電路10亦對於從攝影機模組1輸出之連續影像資料，進行指定之大小變換和平衡調整等之處理。對於該無效區域圖素亦同樣地施加影像處理，將其儲存在影像資料記憶部12a之線記憶體。依照來自攝影機模組之水平和垂直同步信號，連續地進行影像處理，用來使將圖素資料儲存到線記憶體時之位址變換等之處理簡化。

圖4是流程圖，用來表示本發明之實施形態1之影像處理控制裝置2之對顯示裝置之影像資料轉送動作。以下參照圖4說明圖1和圖2所示之影像處理控制裝置，特別是顯示用信號產生電路12之動作。在以下之說明中，所說明之實例是攝影機模組1為數位靜像攝影機之情況。在攝影機模組1為數位視頻攝影機之情況，亦實行同樣之處理。

首先，進行在顯示裝置3是否進行影像顯示之判定(步驟S1)。當顯示裝置3為取景器(EVF)之情況時，在主控制器18，依照攝影機模組1是否進入攝影模態之指示，進行是否施加EVF顯示指示之判定。在攝影機之取景器使用光學式取景器(OVF)和EVF兩者之情況，主控制器18依照來自操作開關之EVF顯示指示，判定對顯示裝置3之顯示之指定。

當施加有EVF顯示指示時，影像大小變換電路10被主控制器18活性化，將從攝影機模組1所施加之框架影像資料變換成為適於顯示裝置3之顯示之大小和畫質，將變換後之影像資料施加到顯示用信號產生電路12。這時，更在再生用信號產生電路12，利用寫入控制電路12b和讀出控制電路12c對各個線記憶體LM1~LMn進行位址之初期化(步驟S2)。

其次，來自影像大小變換電路10之變換後之影像資料，在寫入控制電路12b之控制下，被依序地儲存在影像資料記憶部12a之線記憶體LM1~LMn(步驟S3)。在此種情況，在寫入控制電路12b，如圖2所示，寫入指示產生電路34依照來自影像大小變換電路10之資料轉送指示DTX而產生寫入指示WE，另外，寫入垂直計數器30和寫入水平計數器32分別依照時脈信號CLKW和VCLKW更新各個之計數值，並產生寫入位址WADD。在影像資料記憶部12a，使用來自寫入垂直計數器30之位址作為線記憶體指定位址，在各個之線記憶體，依序地對每一個框架之線進行將圖素資料之寫入。

另外一方面，在讀出控制電路12c，以不會產生影像資料記憶部12a之寫入和讀出之過度之方式，在寫入數線之圖素資料之後，開始讀出(步驟S4)。亦即，當框架開頭圖素寫入指示信號VF被聲明，開頭圖素之寫入被指定，以及讀出垂直計數器40和讀出水平計數器42之計數值被初期化之情況時，圖2所示之讀出指示產生電路44根據 來自寫入指示產生電路34之控制信號，判定是否經過數線之期間。在經過指定期間，滿足讀出條件時，讀出指示產生電路44聲明讀出指示RE，以及讀出垂直計數器40和讀出水平計數器42分別開始計數動作。在此種情況，在讀出位址RADD之讀出垂直計數器40之計數值，被利用作為用以指定讀出對象之線記憶體之位址(步驟S5)。

其次，從開頭位置繼續讀出圖素資料，進行是否要進行下一個之框架圖素寫入之判定(步驟S6)。當不進行下一個框架圖素之寫入之情況時，則繼續進行是否施加顯示完成指示之判定(步驟S7)。在不施加顯示完成指示之情況，因為現在框架之圖素資料未全部顯示，所以繼續步驟S5起之圖素資料之讀出，亦即，繼續現在框架之圖素資料之讀出。

是否進行下一個框架之圖素寫入之判定之進行是根據來自框架開頭圖素指示產生電路36之框架開頭圖素寫入指示信號VF是否被聲明。因此，在施加下一個之框架圖素之前，在讀出控制電路12c、讀出垂直計數器40和讀出水平計數器42進行加計總數動作，並更新位址。依照該位址，依序地從線記憶體讀出圖素資料。在該讀出動作時，在讀出控制電路12c、讀出水平計數器42依照讀出時脈信號CLKR進行圖素資料之線上讀出位址之產生，每次完成1個水平期間時就將計數值重設成為初期值。當該計數值之重設成為初期值時，讀出水平計數器產生讀出水平同步信號HSYCR，同時並更新讀出垂直計數器40之計 數值，指定下一個之線。繼續實行1個框架圖素之顯示。

在步驟S6，當框架開頭圖素寫入指示信號VF被聲明時，讀出指示產生電路44判定是否經過指定數之線之掃描期間(步驟S8)。連續讀出影像資料直至完成該指定之讀出延遲期間(與寫入和讀出之延遲相當之讀出線)份之線之圖素資料之讀出為止(步驟S9)。在步驟S9之圖素資料讀出時，進行圖3所示之無效區域VRC之圖素資料之讀出。當經過讀出延遲期間時，接下來讀出水平計數器42進行是否計數完成之判定(步驟S10)。當來自讀出水平計數器42之讀出水平同步信號HSYCR未被聲明時，依照該讀出水平計數器42之計數值實行圖素資料之讀出(步驟S10、S9)。

另外一方面，寫入下一個之框架開頭圖素，然後當經過指定之讀出延遲期間，而且完成1個線之掃描時，使讀出垂直計數器S11之計數值初期化，然後從開頭圖素位置進行圖素資料之讀出。然後，實行從步驟S5起之讀出動作。

因此，當影像資料記憶部12a之線記憶體LM1~LMn之寫入速度和讀出速度成為不同之情況時，在1個框架以1線為單位進行垂直同步信號之時序調整，而進行框架同步之確立。具體來說，在寫入速度比讀出速度為快之情況時，每數個框架削除1個水平線，用來使讀出垂直同步期間變短。相反地，在寫入速度比讀出速度為慢之情況時，在每數個框架插入1個水平線，用來使讀出垂直同步期間變長。進行水平線之插入/削除之框架數，依照寫入速度和 讀出速度之差而決定。

利用上述之操作，在顯示用信號產生電路12，對該影像資料記憶部12a之線記憶體之寫入時脈信號和讀出時脈信號即使以非同步產生之情況，亦可以正確地確立框架同步，並在顯示裝置顯示影像資料。

當圖5A~圖5D表示在線記憶體之寫入速度比讀出速度快之情況，亦即，來自圖素大小變換電路10之寫入速度比對顯示裝置3之圖素資料轉送速度為快之情況時之框架調整動作。這時在圖5A中，所示之一實例是在1個框架包含有線11到線1c之情況。比寫入慢k線地開始讀出動作。另外，為能使說明簡化，在寫入和讀出時，使框架內之線數成為相同。

如圖5A所示，與對線1a+1之寫入圖素資料WP之寫入同步地，從開頭線11讀出圖素資料RP。從線11至線1a之距離為k個線。

在寫入速度較快速之情況時，如圖5B所示，在數個框架之讀出後，當將寫入圖素資料RP寫入到開頭線11時，讀出不是在線1b，而是在上1線之線1b-1進行。當寫入圖素WP為框架之開頭圖素之情況時，框架開頭圖素寫入指示信號(VF)被聲明。

如圖5C所示，在從框架開頭圖素之寫入起經過期間k.H(H：1線期間(水平掃描週期))後之狀態，對線1a+1進行寫入圖素WP之寫入時，對線1c-1進行圖素資料之讀出。在讀出該線1c-1之圖素資料RP之後，將讀出用之垂 直計數器重設。因此，如圖5D所示，在下一個線之讀出時，從線11讀出圖素資料RP。這時在線1a+1進行寫入圖素資料RP之寫入，框架則以1線(1個水平掃描週期H)為單位取得同步。亦即，在此種情況，削除最終線1c，在顯示裝置線1c之圖素資料未被轉送。在此種情況，如圖3所示，最終線1c為垂直遮沒期間之無效圖素區域之圖素，即使未被轉送亦不會發生任何問題。利用該1線1c之削除，可以使讀出框架之垂直遮沒期間縮短1線之期間，用來吸收寫入速度和讀出速度之差。

圖6A和圖6B概略地表示從線記憶體之框架開頭圖素之寫入到讀出位址之重設為止之動作序列。圖6A表示寫入線和讀出線之差為k線時之讀出位址之重設序列，圖6B表示寫入線和讀出線之差為k+1線時之讀出位址之重設序列。

在圖6A中，當讀出作為讀出圖素RP之線1b之圖素時，框架開頭圖素寫入指示信號VF被聲明。在此種情況，將從線1b至線1c之k個線之圖素資料全部讀出。亦即，讀出最終線1c之圖素，然後，當線1c之圖素全部被讀出時，依照讀出水平同步信號HSYCR將垂直位址重設，從開頭線11開始圖素資料之讀出。因此，在此種情況，依照讀出指示讀出從線11至線1c為止之圖素，而垂直掃描期間在寫入和讀出則為相同。

在圖6B中，當寫入速度比讀出速度為快，框架開頭圖素寫入指示信號VF被聲明時，讀出比線1b之上1線之線 1b-1之圖素。依序地讀出從線1b-1到線1c-1之k線之圖素資料。在線1c-1之圖素資料全部讀出後，與水平同步信號HSYCR同步地，將垂直計數器之計數值重設。因此，在線1c-1之圖素資料之讀出後，越過線1c，讀出開頭線11之圖素資料並將其轉送到顯示裝置。在此種情況，在垂直遮沒期間削除1個之水平掃描線(線)，使垂直掃描期間縮短1H。

圖7A~圖7D概略地表示線記憶體之寫入速度比讀出速度為慢之情況時之框架同步確立序列。在圖7A中，與先前之圖5A同樣地，圖素資料之讀出比寫入慢k線才開始。亦即，與對線1a+1之寫入圖素資料WP之寫入同步地，進行開頭線11之圖素資料RP之讀出。在經過數個框架之影像資料之寫入和讀出之後，進行對開頭線11之寫入圖素資料WP之寫入。讀出速度比寫入速度為快。因此，在這時如圖7B所示，在讀出側進行比線1b下1線之線1b+1上之讀出圖素資料RP之讀出。

然後，當經過k個水平掃描期間(k‧H)時，如圖7C所示，進行對線1a+1之寫入圖素資料RP之寫入。另外一方面，在讀出側，從線1c+1進行圖素資料RP之讀出。亦即，超越最終線1c更讀出線1c+1之圖素資料。在此種情況，讀出開頭線11之儲存圖素資料作為讀出圖素資料RP，或再度讀出最終線1c之圖素資料。

當該最終圖素線1c+1(=11或1c)之圖素資料之讀出完成時，進行讀出垂直位址(V)之重設，從開頭線11讀出讀 出圖素資料RP。該線1c+1之圖素資料之讀出在垂直遮沒期間進行，在顯示裝置則不顯示在畫面上。因此，線1c或11之圖素資料即使進行2次之讀出亦不會發生特別之問題。

該操作之結果如圖7D所示，追加1根之框架之讀出水平線，使垂直掃描期間變長，用來調整和確立框架同步。在此種情況，確立具有1線之時間幅度之寫入和讀出之框架同步。

圖8A和圖8B更詳細地表示圖7B至圖7D所示之框架同步確立掃描序列。在圖8A表示取得框架同步之情況時之垂直位址之重設序列，圖8B表示讀出速度比寫入速度為快之情況時之垂直位址重設序列。

如圖8A所示，當取得框架同步之情況時，與圖6A所示之讀出位址更新序列同樣地，在讀出圖素資料RP為線1b上之圖素資料時，框架開頭圖素寫入指示信號VF被聲明。然後，讀出從線1b至線1c之k線之圖素資料。在讀出線1c之圖素資料後，依照水平同步信號HSYCR將讀出用之垂直位址重設。從下一個之循環起，從開頭線11讀出圖素資料。在此種情況，在寫入和讀出時，框架之線數成為相同。

另外一方面，如圖8B所示，在寫入速度比讀出速度為慢之情況，在寫入框架開頭影像指示信號VF之聲明時，讀出線1b+1之圖素資料。然後，更讀出k線之圖素資料。因此，超越線1c並讀出線1c+1之圖素資料。線1c+1為 虛擬線，該讀出垂直計數器之位址回到開頭線11，將開頭線11讀出作為追加之線1c+1。另外，在信號VF之聲明時，在讀出k線之圖素資料之前不進行垂直計數器之計數值之初期化，而再度輸出加計總數值，讀出線1c之圖素資料。

當該線1c+1之圖素資料之讀出完成時，水平同步信號HSYCR被聲明，因此，將垂直計數器之計數值重設成為初期值。在下一個之水平掃描期間，再度讀出開頭線11之圖素資料。

因此，在此種情況水平掃描線(線)變成增加1，讀出之垂直掃描期間變成增長1線，和對應到垂直頻率之延遲。

當該寫入速度和讀出速度不同之情況時，不進行寫入速度之調整。從外部看時，只依照影像大小變換電路10之寫入速度，進行圖素資料之讀出，對顯示裝置3進行讀出圖素資料之轉送，在顯示裝置進行影像資料之顯示。電子取景器和液晶監視器等之顯示裝置一般來說，對該顯示裝置所推荐之遮沒期間(被規定作為AC時序)，即使增減數線程度之遮沒期間，假如能夠滿足同步信號之聲明和有效顯示期間之關係就可以顯示。因此，寫入時脈信號和讀出時脈信號之相位之偏移對顯示裝置3上之圖素資料之顯示不會造成任何影響。利用上述之特性可以吸收寫入速度和讀出速度之差(宏觀地看，將讀出速度調整為寫入速度)。

該線記憶體被設在顯示影像再生電路12內，不進行外 部記憶體之存取。因此，不需要使圖1所示之DMA控制器14、外部記憶體控制器16和框架記憶體20進行動作，可以減少消耗電力。另外，使用小記憶容量之線記憶體可以降低成本。另外，可以利用由系統LSI所構成之影像顯示控制裝置進行取景器顯示控制，可以實現攝影機控制部之小型化和減輕重量。

圖9概略地表示圖2所示之讀出垂直計數器40之構造之一實例。在圖9中，讀出垂直計數器40包含有：k線移位器50，依照讀出水平同步信號HSYCR進行移位動作；AND電路52，接受讀出水平同步信號HSYCR和k線移位器50之輸出信號VFD；和計數器電路54，用來計數讀出水平同步信號HSYCR。

k線移位器50包含縱向連接k段之移位電路，其輸入部連接到接地節點。在框架開頭圖素寫入指示信號VF之聲明時，設定k線移位器50之初段之移位電路之儲存值。k線移位器50依照讀出水平同步信號HSYCR進行移位動作。因此，k線移位器50從框架開頭圖素寫入指示信號VF被聲明起，經過k線後，聲明其輸出信號VFD。

AND電路52在讀出水平同步信號HSYCR和移位器輸出信號VFD均被聲明時，聲明重設信號RST。計數器電路54計數讀出水平同步信號HSYCR，當使其計數值回復到初期值時，輸出讀出垂直同步信號VSYCR，並同時輸出其計數值作為線記憶體選擇位址VADD。

計數電路54之計數值VADD在讀出位址變換電路46被 變換成為線記憶體選擇信號，然後施加到線記憶體。讀出位址變換電路46之一實例是對計數電路54之計數值VADD進行解碼，產生與晶片賦能(enable)信號CE相當之線記憶體選擇信號。

圖10是時序圖，用來表示圖9所示之讀出垂直計數器40之動作。以下參照圖10說明圖9所示之讀出垂直計數器40之動作。

在循環T1，框架開頭圖素寫入指示信號VF被聲明。在寫入速度和讀出速度之差很小之情況時(以線為單位取得框架同步之情況時)，如讀出圖素RP(1)所示，進行線1b之圖素資料之讀出。另外一方面，在讀出速度比寫入速度為慢之情況，如讀出圖素RP(2)所示，進行比指定之線1b前1個線之線1b-1之圖素資料之讀出。另外，在讀出速度比寫入速度為快之情況時，如讀出圖素RP(3)所示，進行比線1b早1個線之1b+1之圖素之讀出。

當框架開頭圖素寫入指示信號VF被聲明時，在k線移位器50，初段移位電路之儲存值被設定。當施加k次之讀出水平同步信號HSYCR時，來自k線移位器50之輸出信號VFD被聲明，和來自AND電路52之重設信號RST被聲明。因此，來自計數電路54之讀出垂直同步信號VSYCR被聲明，並且其計數值VADD被重設成為初期值。

因此，k線移位器50依照循環Tk之下一個循環Tk+1之讀出控制同步信號HSYCR，聲明重設信號RST，藉以聲明來自計數電路54之讀出垂直同步信號VSVCR。

在循環Tk，當讀出和寫入之偏差很小之情況時，如讀出圖素RP(1)所示，進行k線後之線1c之圖素資料之讀出。另外一方面，當讀出速度較慢之情況時，如讀出圖素RP(2)所示，進行線1c-1之圖素資料之讀出。當讀出速度較快之情況時，如讀出圖素RP(3)所示，進行線1c+1之圖素資料之讀出。

因此，在循環Tk+1，計數電路54之計數值被重設成為初期值，當讀出垂直同步信號VSYCR被聲明時，則開始從框架之開頭線11讀出圖素。因此，可以依照寫入和讀出狀況，以1線之掃描期間為單位，調整讀出垂直同步信號之週期。

另外，在圖9所示之垂直同步計數器46之構造中，計數電路54亦可以由移位電路構成，該移位電路對線記憶體L1~Ln產生線記憶體選擇信號(晶片選擇信號)。藉由利用環狀之移位計數器暫存器電路，不需要進行位址變換就可以依序地選擇線記憶體。在此種情況，垂直同步信號VSYCR之被聲明亦可以在重設信號RST被聲明時。進行移位操作，依照其輸出信號，循環地依序指定線記憶體。在框架途中，即使在開頭線記憶體被指定之狀態，於重設信號RST未被聲明之狀態，垂直同步信號VSYCR亦未被聲明。因此，可以正確地進行1個框架之圖素之讀出。

在該顯示用信號產生電路12，依照本發明之實施形態1，設置線記憶體，直接使來自影像大小變換電路10之被大小調整過之影像資料，經由線記憶體傳達到顯示裝置， 從而可以獲得以下之效果。亦即，不需要進行經由外部記憶體控制器16和框架記憶體20之影像資料之寫入/讀出。因此，可以停止匯流排15、DMA控制器14、外部記憶體控制器16和框架記憶體20之動作，並可以減小監視被攝體之攝影狀態時之消耗電力。

另外，同步之確立亦與圖素資料之寫入和讀出並行地，根據框架開頭圖素之寫入和線之讀出之時間關係，調整讀出垂直掃描期間。因此，可以在影像資料之顯示期間中進行同步之調整，另外，其同步確立之控制亦變為容易。另外，同步確立之進行係與對線記憶體之圖素資料之寫入和讀出並行的進行，可以快速地將顯示圖素資料轉送到顯示裝置，並可以以快速之時序進行焦點調整和倍率調整。另外，寫入時脈信號和讀出時脈信號之相位差即使在對線記憶體之存取期間中變動時，亦可以依照該相位差調整讀出影像之垂直掃描期間，而可以實現正確之影像顯示。

另外，在上述之說明中，在影像資料記憶部12a之線記憶體LM1~LMn，亦儲存有無效區域之影像資料。在從該影像資料記憶部12a只將有效區域之圖素資料轉送到顯示裝置之情況時，其一實例是亦可以利用從垂直同步信號VSYCR被聲明起，計數讀出動作時脈信號CLKR，而禁止無效區域之圖素資料之讀出的構造。在暫存器電路，儲存從垂直同步信號VSYCR被聲明起至有效區域之開頭圖素被讀出為止之圖素數(水平同步信號和讀出時脈信號之數目)。在讀出控制電路，於該期間使讀出指示信號RE維持 在聲明狀態，當達到有效區域之開頭圖素時，聲明讀出指示信號RE。利用此種方式，可以只讀出有效區域之圖素資料，而將其轉送到顯示裝置。

另外，在顯示裝置中亦可以使用依照讀出垂直同步信號和讀出水平同步信號，抽出並顯示有效區域之圖素之資料的構造。在此種構造之情況，將表示讀出框架之開頭圖素和有效區域之開頭圖素之間之圖素數(距離)之資料儲存在暫存器電路，抽出顯示電路中之有效區域之圖素。

依照上述方式之本發明之實施形態1時，當對顯示裝置進行影像資料顯示時，在顯示信號產生電路內部設置線記憶體，經由該線記憶體儲存來自影像大小變換電路之影像資料，其次轉送到顯示裝置。因此，不需要使影像顯示控制裝置(系統LSI)外部之記憶體控制器和框架記憶體等進行動作，而可以減少消耗電力。另外，使讀出和寫入之垂直同步之調整，與寫入和讀出並行地進行，依照對線記憶體之寫入和讀出狀況，以線為單位調整讀出垂直同步信號之週期。利用此種方式，時脈信號即使在寫入時脈信號和讀出時脈信號之相位產生偏移時，亦不需要進行複雜之計算等，可以容易地正確使用線記憶體進行圖素資料之寫入/讀出，並在顯示裝置上進行顯示。

另外，顯示裝置亦可以使用數位靜像攝影機中之電子取景器(EVF)和數位視訊攝影機中之液晶監視器之任一方。在動態影像中，亦產生水平同步信號和垂直同步信號，依照該等之同步信號進行圖素資料之轉送。因此，對於動態 影像資料，亦可以利用與上述之控制同樣之控制，吸收寫入和讀出時脈信號之相位差，而在顯示裝置顯示影像。

[實施形態2]

圖11概略地表示依照本發明之實施形態2之顯示用信號產生電路12之寫入控制電路12b和讀出控制電路12c之構造。該圖11所示之控制電路12b和讀出控制電路12c在以下之部份與圖2所示之寫入控制電路12b和讀出控制電路12c具有不同的構造。亦即，在圖11中，設有視窗暫存器60。該視窗暫存器60儲存用以指定框架之有效區域之資料EPD。亦即，視窗暫存器60儲存有資料EPD，用來表示從框架之開頭位置至有效圖素區域之開頭位置為止之距離(水平和垂直圖素數)。

寫入指示產生電路62依照來自該視窗暫存器60之有效區域指示資料EPD，只在有效區域之圖素資料之寫入時，使寫入活性化信號WEN進行活性化(聲明assert)。寫入位址變換電路66依照來自視窗暫存器60之有效圖素區域資料EPD，對來自寫入垂直計數器30和寫入水平計數器32之計數值進行位址變換，在達到有效圖素區域時，將其計數值設定在有效圖素區域之初期值。

讀出指示產生電路64依照來自視窗暫存器60之有效圖素區域資料EPD，只有在有效圖素區域之圖素資料之讀出時，使讀出活性化信號REN活性化。讀出位址變換電路68依照來自視窗暫存器60之有效圖素區域資料EPD，進行讀出垂直計數器40和讀出水平計數器42之計數值之變 換，而產生表示有效圖素區域之圖素位置之位址RADD。

該等之位址變換電路66和68之一實例是依照來自視窗暫存器60之有效圖素區域資料EPD，進行各個計數器30、32、40和42之計數值之減算，而實行位址變換。

圖12概略地表示圖11所示之電路之動作態樣。在圖12中，框架FR包含無效位址區域和有效位址區域。有效垂直位址區域是開頭位址VAD為1，最終垂直位址VAD為L。有效水平位址區域是水平位址HAD之開頭值為1，最終位址為K之區域。

有效位址區域外部之區域，亦即與遮沒期間對應之圖素區域，被作為無效位址區域地而處理。在有效水平位址區域，讀出活性化信號REN和寫入活性化信號WEN成為活性狀態，實行對線記憶體之圖素資料之寫入和讀出。在垂直方向之有效垂直位址亦同樣地，就每一個線，使寫入活性化信號WEN和讀出活性化信號REN對有效水平位址區域維持在活性狀態。

寫入位址變換電路66和讀出位址變換電路68，依照被儲存在視窗暫存器60之資料EPD實行位址變換。從框架FR之開頭圖素FFP至有效圖素區域之開頭圖素EFP為止之距離，以資料EPD表示。該資料EPD包含水平方向之距離和垂直方向之距離(圖素數)之兩者。該框架開頭圖素FFP和有效圖素區域開頭圖素EFP之垂直方向之距離為EPV(線數)，水平方向之距離(水平方向之圖素數)為EPH。

位址變換電路66和68進行以下之位址變換。亦即，從 垂直計數器30或40之計數值，減去垂直方向之值EPV，在其差分值為0以下時，為無效位址，並設定在不指定任何一個線記憶體之值，或指定開頭線記憶體之值(在該區域寫入活性化信號WEN和讀出活性化信號REN為否定(negate)狀態)。當垂直計數器30或40之計數值成為垂直距離EPV時，將垂直位址VAD設定在1，而指定開頭線記憶體。

對於水平位址，從水平計數器32或42之計數值減去水平距離資料EPH。當水平計數器32或42之計數值成為EPH時，水平位址HAD被設定在1。在有效圖素區域(有效垂直和水平位址區域，使寫入活性化信號WEN和讀出活性化信號REN成為聲明狀態)。

有效圖素區域之垂直方向和水平方向之圖素數(有效圖素數)被預先決定。因此，位址變換電路66和68在成為最終位址HAD=K時，停止位址之產生，和在垂直位址之最終位址VAD達到L時，停止其位址之產生，然後產生無效位址。在此種狀態，寫入活性化信號WEN和讀出活性化信號REN成為否定狀態，即使從影像大小變換電路10轉送有影像資料，亦停止無效區域之圖素資料之寫入和讀出。

線記憶體因為是FIFO(先進先出)型記憶體，所以對影像資料記憶部之位址為在垂直方向和水平方向依序地增加。水平方向之位址利用依序之計數動作達到最大值K時，停止其更新動作，然後產生無效位址。另外，依照垂直位址VAD，在達到垂直位址VAD=L之前，線記憶體依序 地被循環式指定。當完成有效圖素區域之最終有效垂直位址之掃描時，接著，就停止垂直位址之更新，然後產生無效垂直位址，而不進行線記憶體之指定。

由於只有在有效圖素區域之圖素資料之寫入和讀出時，才使寫入活性化信號WEN和讀出活性化信號REN被聲明，所以在位址變換電路66和68，亦可以在最終有效位址之產生後，使位址初期化成為開頭有效位址。

另外，在指定線記憶體之垂直位址之變換，亦可以構建成依照垂直位址VAD之變化檢測信號(ATD)，使聲明狀態之線記憶體選擇信號依序地移位。在此種移位構造之情況，對於有效圖素區域之線數L和線記憶體之數目n，不需要進行模組演算等之複雜之處理，可以依序地指定線記憶體。當達到最大有效垂直位址VAD=L時，寫入活性化信號WEN和讀出活性化信號REN被否定，而停止對圖素資料之線記憶體之寫入和讀出。

在此種情況，讀出垂直計數器40之計數動作，與實施形態1所說明者同樣地，依照框架開頭圖素寫入指示信號VF和來自讀出時脈計數器42之讀出水平同步信號HSYCR而進行。因此，垂直回描期間之調整，與實施形態1同樣地，以1線為單位實行。

另外，在該實施形態2之情況，只有有效圖素區域之圖素資料經由線記憶體被轉送到顯示裝置。因此，對顯示裝置施加讀出活性化信號REN，在顯示裝置利用該讀出活性化信號REN作為寫入指示信號，從而可以只取入有效圖素 將其顯示在顯示裝置。在此種情況，利用讀出時脈信號CLKR作為圖素資料轉送時脈信號。在顯示裝置，框架和線之切換依照讀出垂直同步信號VSYCR和讀出水平同步信號HSYCR而進行，圖素資料之取入和顯示則依照讀出活性化信號REN和讀出時脈信號CLKR進行。

依照上述方式之本發明之實施形態2時，在線記憶體只儲存有效圖素。因此，除了實施形態1之效果外，可以獲得以下之效果。在影像資料記憶部之線記憶體，儲存框架之無效區域之位址區域可以減小，可以減小線記憶體之記憶容量。

經由使本發明適用在如同數位靜像攝影機和數位視訊攝影機之具有在攝影時能夠監視被攝體之攝影狀況之取景器功能或液晶監視器功能之裝置，可以實現低消耗電力之攝影機一體型影像顯示裝置。另外，經由使本發明適用在搭載於攝影機本體之取景器或液晶監視器影像顯示系統，或搭載有取景器/液晶監視器影像顯示功能之系統LSI，可以實現低消耗電力之數位靜像/視訊攝影機。

上面已詳細說明本發明，但是該說明只作舉例用，不用來限制本發明之範圍，本發明之範圍由所附之申請專利範圍之解釋宜明白理解。

1‧‧‧攝影機模組

2‧‧‧影像顯示控制裝置

3‧‧‧顯示裝置

10‧‧‧影像大小變換電路

12‧‧‧顯示用信號產生電路

12a‧‧‧影像資料記憶部

12b‧‧‧寫入控制電路

12c‧‧‧讀出控制電路

14‧‧‧DMA控制器

15‧‧‧內部匯流排

16‧‧‧外部記憶體控制器

18‧‧‧主控制器

20‧‧‧框架記憶體

22‧‧‧記錄媒體

30‧‧‧寫入垂直計數器

32‧‧‧寫入水平計數器

34‧‧‧寫入指示產生電路

36‧‧‧框架開頭圖素指示產生電路

38‧‧‧寫入位址變換電路

40‧‧‧讀出垂直計數器

42‧‧‧讀出水平計數器

44‧‧‧讀出指示產生電路

46‧‧‧讀出位址變換電路

50‧‧‧k線移位器

52‧‧‧AND電路

54‧‧‧計數電路

60‧‧‧視窗暫存器

62‧‧‧寫入指示產生電路

64‧‧‧讀出指示產生電路

66‧‧‧寫入位址變換電路

68‧‧‧讀出位址變換電路

LM1~LMn‧‧‧線記憶體

圖1概略地表示依照本發明之實施形態1之包含影像顯示裝置之影像顯示系統之構造。

圖2概略地表示圖1所示之寫入控制電路和讀出控制電 路之構造。

圖3概略地表示本發明之實施形態1之框架構造和同步信號與時脈信號之關係。

圖4是流程圖，用來表示依照本發明之實施形態1之影像信號處理部之動作。

圖5A至圖5D表示同步確立之操作。

圖6A及圖6B概略地表示垂直同步確立時之讀出圖素線之重設動作。

圖7A至圖7D概略地表示本發明之實施形態1之垂直同步確立時之讀出順序之重設操作。

圖8A及圖8B概略地表示該垂直同步確立時之讀出圖素線之重設操作。

圖9概略地表示圖2所示之讀出垂直計數器之構造之一實例。

圖10是時序圖，用來表示圖9所示之讀出垂直計數器之動作。

圖11概略地表示依照本發明之實施形態2之寫入控制電路和讀出控制電路之構造。

圖12概略地表示本發明之實施形態2之圖素區域和控制信號之對應關係。

1‧‧‧攝影機模組

2‧‧‧影像顯示控制裝置

3‧‧‧顯示裝置

10‧‧‧影像大小變換電路

12‧‧‧顯示用信號產生電路

12a‧‧‧影像資料記憶部

12b‧‧‧寫入控制電路

12c‧‧‧讀出控制電路

14‧‧‧DMA控制器

15‧‧‧內部匯流排

16‧‧‧外部記憶體控制器

18‧‧‧主控制器

20‧‧‧框架記憶體

22‧‧‧記錄媒體

LM1~LMn‧‧‧線記憶體

Claims (3)

1. 一種影像顯示控制裝置，其具備有：影像記憶裝置，具有分別用來儲存框架上之1個線之圖素資料之多個線記憶體；資料寫入裝置，接受從影像感測器所提供之輸入影像資料，並將該接受到之影像資料以寫入速度儲存在上述影像記憶裝置；資料讀出裝置，從上述影像記憶裝置讀出已儲存之圖素資料，並對外部之顯示裝置以讀出速度轉送該已讀出之圖素資料；垂直計數器，依照其計數值產生用以指定所被選擇之線記憶體內之讀出位置之線記憶體選擇信號；及重設電路，依照來自上述資料寫入裝置之開頭圖素指示，和上述開頭圖素寫入被施加後之指定數之線之圖素資料讀出完成，使上述垂直計數器之計數重設成為初期值；上述資料讀出裝置係根據從上述影像感測器的寫入速度比向上述外部之顯示裝置的讀出速度較為緩慢或快速，而將上述垂直計數器之計數值加以初期化或增量，藉此來決定是否讀出更多上述影像感測器之無效圖素區域之圖素或予以跳過。
2. 如申請專利範圍第1項之影像顯示控制裝置，其中，更具備有：影像大小變換電路，調整來自上述影像感測器之影像資料之大小，而產生上述輸入影像資料；而上述外部之顯示裝置為取景器和液晶監視器之任一 方。
3. 如申請專利範圍第1項之影像顯示控制裝置，其中，上述資料讀出裝置係在上述寫入速度比上述讀出速度較為快速時，則刪除上述影像感測器之上述無效圖素區域之1個線，而在上述寫入速度比上述讀出速度較為緩慢時，則插入上述影像感測器之無效圖素區域之1個線。