TWI419230B - 多孔低介電層的形成方法與結構及內連線製程與結構 - Google Patents
多孔低介電層的形成方法與結構及內連線製程與結構 Download PDFInfo
- Publication number
- TWI419230B TWI419230B TW96104571A TW96104571A TWI419230B TW I419230 B TWI419230 B TW I419230B TW 96104571 A TW96104571 A TW 96104571A TW 96104571 A TW96104571 A TW 96104571A TW I419230 B TWI419230 B TW I419230B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- low dielectric
- porous low
- aperture
- body portion
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Claims (35)
- 一種多孔低介電層的形成方法,包括:對一基底進行一化學氣相沉積製程,其中供應一骨架前驅物及一成孔劑之前驅物;以及在該骨架前驅物的供應的末期中,減小與該化學氣相沉積製程之沉積物密度成負相關的至少一沉積參數的值,其中該至少一沉積參數為該成孔劑之該前驅物的流量以及該成孔劑的尺寸中的至少一者。
- 如申請專利範圍第1項所述之多孔低介電層的形成方法,其中該成孔劑的尺寸不超過100Å。
- 如申請專利範圍第1項所述之多孔低介電層的形成方法,其中在該末期中,該成孔劑之該前驅物的流量為0或一固定正值,或是以二或多階段之方式隨時間降低至0或一正值。
- 如申請專利範圍第3項所述之多孔低介電層的形成方法,其中該化學氣相沉積製程在該成孔劑之該前驅物的流量為0的期間內所沉積的厚度不超過250Å。
- 如申請專利範圍第1項所述之多孔低介電層的形成方法,其中在該末期中,該成孔劑的尺寸為一定值,或是以二或多階段之方式隨時間減小。
- 如申請專利範圍第1項所述之多孔低介電層的形成方法,更包括在該骨架前驅物的供應的初期中,將該沉積參數的值設定得低於該初期後、該末期前的該沉積參數的值。
- 如申請專利範圍第6項所述之多孔低介電層的形成方法,其中在該初期中,該成孔劑之該前驅物的流量為0或一固定正值,或是以二或多階段之方式由0或一正值隨時間漸增。
- 如申請專利範圍第6項所述之多孔低介電層的形成方法,其中在該初期中,該成孔劑的尺寸為一定值,或是以二或多階段之方式隨時間漸增。
- 一種內連線製程,包括:提供一基底,其上已形成有一待連接導體層;利用一化學氣相沈積製程於該基底上形成一多孔低介電層,該多孔低介電層包括一頂部、一底部及該頂部與該底部之間的一主體部,其中該頂部的密度高於該主體部,該頂部中亦含有孔洞,且該頂部的孔洞個數密度或孔徑小於該主體部的孔洞個數密度或孔徑;於該多孔低介電層上形成一硬罩幕層;於該硬罩幕層與該多孔低介電層中形成一鑲嵌開口,該鑲嵌開口至少露出該待連接導體層的一部分;以及於該基底上形成一導體材料層,其填滿該鑲嵌開口,其中該化學氣相沉積製程中有供應一骨架前驅物及一成孔劑之前驅物,且使該多孔低介電層的該頂部的密度高於該主體部的方法包括:在該骨架前驅物的供應的末期中,減小與該化學氣相沉積製程之沉積物密度成負相關的至少一沉積參數的值,其中該至少一沉積參數為該成孔劑之該前驅物的流量以及該成孔劑的尺寸中的至少一者。
- 如申請專利範圍第9項所述之內連線製程,其中該成孔劑的尺寸不超過100Å。
- 如申請專利範圍第9項所述之內連線製程,其中在該末期內,該成孔劑之該前驅物的流量為0或一固定正值,或是以二或多階段之方式隨時間降低至0或一正值。
- 如申請專利範圍第11項所述之內連線製程,其中該化學氣相沉積製程在該成孔劑之該前驅物的流量為0的期間內所沉積的厚度小於250Å。
- 如申請專利範圍第9項所述之內連線製程,其中在該末期內,該成孔劑的尺寸為一定值,或是以二或多階段之方式隨時間減小。
- 如申請專利範圍第9項所述之內連線製程,其中所提供之該基底上已形成有一頂蓋層覆蓋該待連接導體層,且該多孔低介電層的該底部的密度高於該主體部。
- 如申請專利範圍第14項所述之內連線製程,其中使該多孔低介電層的該底部的密度高於該主體部的方法包括:在該骨架前驅物的供應的初期內,將該至少一沉積參數的值設定得低於該初期後、該末期前的該沉積參數的值。
- 如申請專利範圍第15項所述之內連線製程,其中在該初期內,該成孔劑之該前驅物的流量為0或一固定正值,或是以二或多階段之方式由0或一正值隨時間漸增。
- 如申請專利範圍第15項所述之內連線製程,其中在該初期內,該成孔劑的尺寸為一定值,或是以二或多階段之方式隨時間漸增。
- 一種多孔低介電層的結構,包括一頂部及其下方的一主體部,其中該頂部的密度高於該主體部,該頂部中亦含有孔洞,且該頂部中的孔洞個數密度或孔徑小於該主體部的孔洞個數密度或孔徑,其中該頂部之孔洞個數密度為0部分的厚度不超過250Å。
- 如申請專利範圍第18項所述之多孔低介電層的結構,其中孔洞的孔徑不超過100Å。
- 如申請專利範圍第18項所述之多孔低介電層的結構,其中在該多孔低介電層之該頂部中,孔洞個數密度在深度方向上以二或多階段之方式由0或一正值漸增,且該頂部中的孔洞與該主體部中的孔洞的孔徑相同。
- 如申請專利範圍第18項所述之多孔低介電層的結構,其中在該多孔低介電層之該頂部中的孔洞有一第一孔徑,該主體部中的孔洞有一第二孔徑,且該第一孔徑小於該第二孔徑。
- 如申請專利範圍第18項所述之多孔低介電層的結構,其中在該多孔低介電層之該頂部中的孔洞的孔徑在深度方向上以二或多階段之方式由一正值漸增。
- 如申請專利範圍第18項所述之多孔低介電層的結構,更包括位於該主體部下方的一底部,該底部的密度亦高於該主體部。
- 如申請專利範圍第23項所述之多孔低介電層的結構,其中該多孔低介電層之該底部中無孔洞。
- 如申請專利範圍第23項所述之多孔低介電層的結 構,其中在該多孔低介電層之該底部中,孔洞個數密度在深度方向上以二或多階段之方式漸減至0或一正值,且該底部中的孔洞與該主體部中的孔洞的孔徑相同。
- 如申請專利範圍第23項所述之多孔低介電層的結構,其中在該多孔低介電層之該底部中的孔洞有一第一孔徑,該主體部中的孔洞有一第二孔徑,且該第一孔徑小於該第二孔徑。
- 如申請專利範圍第23項所述之多孔低介電層的結構,其中在該多孔低介電層之該底部中的孔洞的孔徑在深度方向上以二或多階段之方式漸減至一正值,且小於該主體部的孔洞的孔徑。
- 一種內連線結構,包括:一基底,其上有一第一導體層;位於該基底上的一多孔低介電層,該多孔低介電層包括一頂部及該頂部下方的一主體部,其中該頂部的密度高於該主體部,該頂部中亦含有孔洞,該頂部中的孔徑小於該主體部的孔徑,且該頂部與該主體部中有一鑲嵌開口位於該第一導體層上方;以及填滿該鑲嵌開口的一第二導體層,其與該第一導體層接觸,其中該多孔低介電層之該頂部中的孔洞有一第一孔徑,該主體部中的孔洞有一第二孔徑,且該第一孔徑小於該第二孔徑。
- 如申請專利範圍第28項所述之內連線結構,其中多孔低介電層的孔徑不超過100Å。
- 如申請專利範圍第28項所述之內連線結構,更包括位於該基底與該多孔低介電層之間、被該第二導體層穿過的一頂蓋層。
- 如申請專利範圍第28項所述之內連線結構,其中該多孔低介電層更包括該主體部下方的一底部,該底部的原子組成與該頂部及該主體部相同,但密度高於該主體部,且該鑲嵌開口延伸至該底部中。
- 如申請專利範圍第31項所述之內連線結構,其中該多孔低介電層之該底部中無孔洞。
- 如申請專利範圍第31項所述之內連線結構,其中該多孔低介電層之該底部中的孔洞個數密度在深度方向上以二或多階段之方式漸減至0或一正值,且該底部中的孔洞與該主體部中的孔洞的孔徑相同。
- 如申請專利範圍第31項所述之內連線結構,其中該多孔低介電層之該底部中的孔洞有一第三孔徑,且該第三孔徑小於該第二孔徑。
- 如申請專利範圍第31項所述之內連線結構,其中該多孔低介電層之該底部中的孔洞的孔徑在深度方向上以二或多階段之方式漸減至一正值,且小於該主體部中的孔洞的孔徑。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96104571A TWI419230B (zh) | 2007-02-08 | 2007-02-08 | 多孔低介電層的形成方法與結構及內連線製程與結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96104571A TWI419230B (zh) | 2007-02-08 | 2007-02-08 | 多孔低介電層的形成方法與結構及內連線製程與結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200834718A TW200834718A (en) | 2008-08-16 |
TWI419230B true TWI419230B (zh) | 2013-12-11 |
Family
ID=44819540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96104571A TWI419230B (zh) | 2007-02-08 | 2007-02-08 | 多孔低介電層的形成方法與結構及內連線製程與結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI419230B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197533A (ja) * | 1997-09-22 | 1999-04-09 | Hitachi Ltd | 半導体集積回路及びその製造方法 |
CN1391235A (zh) * | 2001-05-23 | 2003-01-15 | 希普利公司 | 多孔质材料 |
-
2007
- 2007-02-08 TW TW96104571A patent/TWI419230B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197533A (ja) * | 1997-09-22 | 1999-04-09 | Hitachi Ltd | 半導体集積回路及びその製造方法 |
CN1391235A (zh) * | 2001-05-23 | 2003-01-15 | 希普利公司 | 多孔质材料 |
Also Published As
Publication number | Publication date |
---|---|
TW200834718A (en) | 2008-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9543198B2 (en) | Structure and method for forming interconnect structure | |
TWI443224B (zh) | 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法 | |
US7737028B2 (en) | Selective ruthenium deposition on copper materials | |
US9484302B2 (en) | Semiconductor devices and methods of manufacture thereof | |
TW201706455A (zh) | 具有表面官能基化石墨烯覆蓋層之銅內連線裝置及其製造方法 | |
JP2010245494A (ja) | 自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法 | |
JP2007067107A (ja) | 半導体装置の製造方法 | |
JP2008057042A (ja) | 金属配線構造用のルテニウム膜の形成方法 | |
EP2272085A2 (fr) | Procede de formation d'une couche d'amorcage de depot d'un metal sur un substrat | |
JP4339152B2 (ja) | 配線構造の形成方法 | |
JP2013535820A (ja) | 狭い銅充填ビアの導電率を向上させるための方法及び構造体 | |
TW201631207A (zh) | 利用硬遮罩結構之溝槽圖樣濕式化學銅金屬填充 | |
CN107078040B (zh) | 阻挡层的去除方法和半导体结构的形成方法 | |
KR101069630B1 (ko) | 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법 | |
TWI587447B (zh) | 無電電鍍銅沉積 | |
CN107895710A (zh) | 导通孔的铜填充工艺 | |
TWI419230B (zh) | 多孔低介電層的形成方法與結構及內連線製程與結構 | |
TW200404343A (en) | A metal film semiconductor device and a method for forming the same | |
US20080188088A1 (en) | Forming method and structure of porous low-k layer, interconnect process and interconnect structure | |
JP4536809B2 (ja) | 銅めっきされた高アスペクト比のビア、及びその製造する方法 | |
JP3759525B2 (ja) | 半導体装置の製造方法 | |
US20110204519A1 (en) | Semiconductor device and method of manufacturing the same | |
US9490211B1 (en) | Copper interconnect | |
JP2007084891A (ja) | 配線基板のメッキ膜形成方法 | |
JP2009526402A (ja) | 無電解堆積の触媒作用にイオン注入表面改質を用いる金属膜堆積技術 |