TWI416146B

TWI416146B - 包括可組態積體電路之測試系統

Info

Publication number: TWI416146B
Application number: TW096124295A
Authority: TW
Inventors: Sutardja Sehat
Original assignee: Marvell World Trade Ltd
Priority date: 2006-07-06
Filing date: 2007-07-04
Publication date: 2013-11-21
Also published as: WO2008005112A3; CN101484863B; EP2038720B1; TWI412769B; TWI418964B; WO2008005112A2; TW200804844A; CN101484863A; TW200811629A; EP2038720A2; JP2009543193A; TW200804843A; JP5047282B2

Description

包括可組態積體電路之測試系統

本發明涉及一種可組態之電壓調節器。

廣泛種類之半導體裝置可包括相同的基本裝置之數種組態，此等組態可能在例如：輸出電壓、頻率、觸發溫度等一個或更多個方面有所不同。存在著數種傳統技術，其從一族裝置提供特定組態。在一種技術中，相同的基本半導體的不同版本、以稍微不同的內部元件值或組態製造，以提供不同的輸出。例如，電壓調節器可包括具有各種輸出電壓和公差位準的裝置家族。不同的裝置被供應廠商製造與庫存，以提供輸出電壓和公差的每種可能組合。此方法的一個優點是可以提供具有嚴格公差的裝置，而無需昂貴的外部元件。然而，由於對於每特定的電壓/公差組合所生產的量較低與所增加之庫存成本，因此，調節器的成本可能會較高。

另一種技術使用一個或更多個外部元件來完成內部電路，例如用於電壓調節器的誤差放大器。在此處，外部元件的公差對所產生的輸出的公差具有直接影響。為了獲得具有嚴格公差的輸出，可能需要價格更高的嚴格公差外部元件。此外，可能必須庫存嚴格公差外部元件之大的選擇，以提供在將輸出設定至所想要值之彈性。

第1A圖所示的是用於可組態半導體5的第三技術。此第三技術使用數位輸入信號來設定半導體組態。上拉電阻器6與開關7組合，以產生數位輸入信號。一個數位輸入可在兩(2¹ )種組態之間選擇。兩個數位輸入可在四(2² )種組態之間選擇。三個數位輸入可在八(2³ )種組態之間選擇，依此類推。為了在中等數目的組態之間進行選擇，可能需要大量的接腳。將四個接腳僅僅專用於在16種組態間作出選擇就價格和封裝大小而言均為昂貴的。然而，使用兩個接腳來進行選擇，可提供合理的成本和封裝大小，但是卻只能提供在四種組態間的選擇。

一種測試系統，包括可組態積體電路，其選擇地與N個外部阻抗中的一個或更多個通信，並且具有被根據N個外部阻抗中的一個或更多個的電氣特性來選擇的M個預定組態，其中N和M是大於1的整數。可組態積體電路根據M個預定組態中的被選擇的一個以產生：可組態積體電路的輸出特徵的M個離散值中的被選擇的一個。積體電路根據可組態積體電路的輸出來測試。

在其他特徵中，積體電路包括：記憶體電路和中央處理單元中的至少一個。測試模組在積體電路根據輸出特徵的M個離散值中的至少兩個操作時，測試積體電路的操作。測試模組與積體電路整合。測試模組與積體電路相分離。

在其他特徵中，N個開關分別與N個外部阻抗有關。電源被連接到N個開關。可組態積體電路包括：測量電路，該測量電路測量一個或更多個外部阻抗的電氣特性，並且決定與測量電氣特性相對應的數位值；儲存電路，該儲存電路包括具有作為此數位值的函數、而可被存取內容之記憶體位置，其中各內容中與各M個預定組態相對應；以及控制器，該控制器根據與數位值相對應的記憶體位置的內容，以組態可組態積體電路的輸出特徵的M個離散值中的被選擇的一個。

在其他特徵中，值決定器決定與測量電氣特性相對應的數位值。位址產生器將數位值轉換為：與記憶體位置之一相對應的第一數位位址。至少一個外部阻抗是從由電阻器、電容器以及其組合構成的群組中選擇出來的。P個可組態積體電路中的至少一個與可組態積體電路通信。P個額外的電路與各P個額外的可組態積體電路通信，其中P是大於0的整數。P個可組態積體電路以菊式鏈組態連接。選擇模組將N個外部阻抗中的一個或更多個有選擇地連接到可組態積體電路。可組態積體電路是電力管理介面電路。

一種方法，包括：使用N個外部阻抗中的一個或更多個、以組態此可組態積體電路；根據N個外部阻抗中的一個或更多個的電氣特性，以選擇M個預定組態之一，其中N和M是大於1的整數；根據M個預定組態中的被選擇的一個，產生可組態積體電路的輸出特徵的M個離散值中的被選擇的一個；以及根據可組態積體電路的輸出來測試積體電路。

在其他特徵中，積體電路包括：記憶體電路和中央處理單元中的至少一種。該方法包括：在積體電路根據輸出特徵的M個離散值中的至少兩個操作時，測試積體電路的操作。該方法包括：使用與積體電路整合的測試模組，以執行測試操作。該方法包括：使用與積體電路相分離的測試模組以實施測試操作。該方法包括：提供N個開關，每個開關與N個外部阻抗之一有關。該方法包括：提供連接到N個開關的電源。

在其他特徵中，該方法包括：測量一個或更多個外部阻抗的電氣特性；決定與測量電氣特性相對應的數位值；提供儲存電路，該儲存電路包括作為數位值的函數而具有可被存取的內容的記憶體位置，其中，各內容與各M個預定組態中相對應；以及根據與數位值相對應的記憶體位置的內容，來組態此可組態積體電路的輸出特徵的M個離散值中的被選擇的一個。

在其他特徵中，N個外部阻抗中的一個或多個是從由電阻器、電容器以及其組合構成的群組中選擇出來的。該方法包括：提供P個可組態積體電路，其中P個可組態積體電路中的至少一個與可組態積體電路通信；以及提供可與各P個額外的可組態積體電路通信的P個額外的電路，其中P是大於0的整數。

在其他特徵中，該方法包括以菊式鏈組態連接P個可組態積體電路。

一種測試系統，包括可組態積體電路裝置，用於有選擇地與用於提供阻抗的N個外部阻抗裝置中的一個或更多個通信。可組態積體電路裝置具有被根據N個外部阻抗裝置中的一個或更多個的電氣特性，來選擇的M個預定組態，其中N和M是大於1的整數。可組態積體電路裝置根據M個預定組態中的被選擇的一個、產生可組態積體電路裝置的輸出特徵的M個離散值中的被選擇的一個。積體電路裝置根據可組態積體電路裝置的輸出來測試。

在其他特徵中，積體電路裝置包括：用於儲存資料的儲存裝置，和用於處理資料的處理裝置中的至少一種。測試裝置在積體電路裝置根據輸出特徵的M個離散值中的至少兩個操作時，測試積體電路裝置的操作。測試裝置與積體電路裝置整合。測試裝置與積體電路裝置相分離。

在其他特徵中，用於切換的N個開關裝置，分別與N個外部阻抗裝置有關。用於供電的電源裝置與N個開關裝置通信。

在其他特徵中，可組態積體電路裝置包括：測量裝置，用於測量一個或更多個外部阻抗裝置的電氣特性，並且決定與測量電氣特性相對應的數位值；用於儲存的儲存裝置，其包括作為數位值的函數而具有可被存取內容之記憶體位置，其中，各內容中與各M個預定組態相對應；以及控制裝置，用於根據與數位值相對應的記憶體位置的內容，以組態此可組態積體電路裝置的輸出特徵的M個離散值中的被選擇的一個。

在其他特徵中，此值決定裝置決定與測量電氣特性相對應的數位值；並且位址產生裝置用於將數位值轉換為與記憶體位置之一相對應的第一數位位址。N個外部阻抗裝置中的一個或更多個是從由電阻器、電容器以及其組合構成的群組中所選出。P個可組態積體電路裝置提供M個預定組態，其中P個可組態積體電路裝置中的至少一個、由可組態積體電路裝置來組態。P個積體電路裝置被測試並與各P個額外可組態積體電路裝置通信，其中P是大於0的整數。P個可組態積體電路裝置依菊式鏈組態連接。選擇裝置用於將N個外部阻抗裝置中的一個或更多個有選擇地連接到可組態積體電路裝置。可組態積體電路裝置是電力管理介面電路。

一種測試系統，包括可組態積體電路，該可組態積體電路具有被根據輸入信號來選擇的M個預定組態。可組態積體電路根據M個預定組態中的被選擇的一個以產生：可組態積體電路的輸出特徵的M個離散值中的被選擇的一個，其中M是大於1的整數。積體電路根據可組態積體電路的輸出來測試。

在其他特徵中，積體電路包括記憶體電路和中央處理單元中的至少一種。測試模組在積體電路根據輸出特徵的M個離散值中的至少兩個操作時，測試積體電路的操作。測試模組與積體電路整合。測試模組與積體電路通信。選擇器控制模組產生輸入信號。輸入信號包括：選擇地增大外部特性的M個離散值中的被選擇的一個，和減小外部特性的M個離散值中的被選擇的一個的信號。

在其他特徵中，P個額外的可組態積體電路、其與在菊式鏈組態中可組態積體電路通信。此P個額外的電路與各P個額外的可組態積體電路通信。

一種用於測試的方法，包括：提供具有M個預定組態的可組態積體電路；根據輸入信號來選擇M個預定組態之一；根據M個預定組態中的被選擇的一個產生可組態積體電路的輸出特徵的M個離散值中的被選擇的一個，其中M是大於1的整數；以及根據可組態積體電路的輸出來測試積體電路。

在其他特徵中，積體電路包括記憶體電路和中央處理單元中的至少一種。該方法更包括在積體電路根據輸出特性的M個離散值中的至少兩個操作時測試積體電路的操作。該方法更包括將測試模組與積體電路整合。該方法更包括產生輸入信號，其中輸入信號包括有選擇地增大外部特性的M個離散值中的被選擇的一個和減小外部特性的M個離散值中的被選擇的一個的信號。

在其他特徵中，該方法更包括提供按菊式鏈組態與可組態積體電路通信的P個額外的可組態積體電路；以及提供與各P個額外的可組態積體電路中通信的P個額外的電路。

一種測試系統，包括可組態積體電路裝置，用於提供被根據輸入信號來選擇的M個預定組態。可組態積體電路裝置根據M個預定組態中的被選擇的一個、產生可組態積體電路裝置的輸出特徵的M個離散值中的被選擇的一個，其中M是大於1的整數。積體電路裝置根據可組態積體電路裝置的輸出來測試。

在其他特徵中，積體電路裝置包括：用於儲存資料的儲存裝置，和用於處理資料的處理裝置中的至少一種。測試裝置在積體電路裝置根據輸出特徵的M個離散值中的至少兩個操作時，測試積體電路裝置的操作。測試裝置與積體電路裝置整合。測試裝置與積體電路裝置通信。選擇器控制裝置產生輸入信號。輸入信號包括：有選擇地增大外部特性的M個離散值中的被選擇的一個，與減小外部特性的M個離散值中的被選擇的一個的信號。P個額外的可組態積體電路裝置依菊式鏈組態、與可組態積體電路裝置通信。P個額外的電路裝置與各P個額外的可組態積體電路裝置通信。

一種用於測試積體電路的產品測試系統，包括控制模組，該控制模組產生設定點和設定點範圍。可組態積體電路接收設定點和設定點範圍，具有M個預定組態，並且藉由根據設定點和設定點範圍依序地選擇可組態積體電路的輸出特徵的M個離散值中的N個，來產生N個相繼的輸出信號，其中M和N是大於1的整數並且M大於N。積體電路根據可組態積體電路的N個輸出信號而測試。

在其他特徵中，設定點是電壓設定點，設定點範圍是電壓設定點範圍，並且N個輸出信號是N個電壓輸出信號。積體電路包括記憶體電路和中央處理單元中的至少一種。測試模組在積體電路根據可組態積體電路的N個輸出信號操作時，測試積體電路的操作。測試模組與控制模組、可組態積體電路、以及積體電路中的至少一個整合。測試模組與積體電路和可組態積體電路之一通信。

在其他特徵中，時鐘產生用於積體電路之多個時脈頻率。積體電路在第一時脈速度、第一設定點、第一設定點範圍、與第一時脈速度不同之第二時脈速度、與第一設定點不同之第二設定點、以及第二設定點範圍下被測試。第一設定點範圍不同於第二設定點範圍。設定點範圍包括相對於設定點的固定偏差。設定點範圍包括相對於設定點的百分比偏差。

一種用於產品測試積體電路的方法，包括：使用控制模組，以產生設定點和設定點範圍；提供可組態積體電路，該可組態積體電路接收設定點和設定點範圍，具有M個預定組態，並且藉由根據設定點和設定點範圍，藉由依序地選擇可組態積體電路的輸出特徵的M個離散值中的N個，以產生N個相繼的輸出信號，其中M和N是大於1的整數，並且M大於N；以及根據可組態積體電路的N個輸出信號來測試積體電路。

在其他特徵中，設定點是電壓設定點，設定點範圍是電壓設定點範圍，並且N個輸出信號是N個電壓輸出信號。積體電路包括：記憶體電路和中央處理單元中的至少一種。該方法包括：在積體電路根據可組態積體電路的N個輸出信號操作時，測試積體電路的操作。該方法包括使用與控制模組、可組態積體電路和積體電路中的至少一個整合的測試模組，以實施測試。該方法包括：使用與積體電路和可組態積體電路之一通信的測試模組來執行測試。該方法包括產生用於積體電路之多個時脈頻率。該方法包括：在第一時脈速度、第一設定點和第一設定點範圍下測試積體電路；以及在第二時脈速度、第二設定點和第二設定點範圍下測試積體電路，其中第二時脈速度不同於第一時脈速度，第二設定點不同於第一設定點。

在其他特徵中，第一設定點範圍不同於第二設定點範圍。設定點範圍包括相對於設定點的固定偏差。設定點範圍包括相對於設定點的百分比偏差。

一種用於測試積體電路的產品測試系統，包括：控制裝置，用於產生設定點和設定點範圍；可組態積體電路，該可組態積體電路接收設定點和設定點範圍，具有M個預定組態，並且藉由根據設定點和設定點範圍，依序地選擇可組態積體電路的輸出特徵的M個離散值中的N個，來產生N個相繼的輸出信號，其中M和N是大於1的整數並且M大於N；以及積體電路，該積體電路根據可組態積體電路的N個輸出信號來測試。

在其他特徵中，設定點是電壓設定點，設定點範圍是電壓設定點範圍，並且N個輸出信號是N個電壓輸出信號。積體電路包括記憶體電路和中央處理單元中的至少一種。測試裝置在積體電路根據可組態積體電路的N個輸出信號操作時，測試積體電路的操作。測試裝置與控制裝置、可組態積體電路、以及積體電路中的至少一個整合。測試裝置與積體電路和可組態積體電路之一通信。時鐘裝置為積體電路產生多個時脈頻率。積體電路在第一時脈速度、第一設定點和第一設定點範圍以及第二時脈速度、第二設定點和第二設定點範圍下被測試，其中第二時脈速度不同於第一時脈速度，第二設定點不同於第一設定點。第一設定點範圍不同於第二設定點範圍。設定點範圍包括相對於設定點的固定偏差。設定點範圍包括相對於設定點的百分比偏差。

本發明的一個或更多個實施例的細節將在所附圖中與以下說明中敘述。本發明的其他特徵、目的和優點，將由此等說明、圖式、以及申請專利範圍而為明顯。

在以下各種圖式中類似之參考符號代表類似元件。

第1B圖顯示可組態半導體裝置10，其例如具有兩個選擇接腳12和14，以連接至兩個外部阻抗16和18。與傳統的裝置相比，可組態半導體裝置10有利地使用數目減少的選擇接腳以介面至外部元件，以選擇一個或更多個輸出和內部特性。可以使用一個或更多個接腳以介面至外部元件。可組態半導體裝置從連接到選擇接腳的外部元件探測或導出資訊。所導出的資訊具有對應於裝置特性的所選擇位準之三個或更多個預定位準範圍。例如，連接到外部電阻器的單個接腳可被使用以選擇16個輸出電壓位準中的任何一個。較佳選擇外部電阻器的電阻為16個預定的標準值之一。各16個電阻值對應於16個輸出電壓位準之一。此外，較佳使用低準確度被動元件作為外部元件以降低成本和庫存。每個外部元件可具有多個(N個)預定的額定值，每個額定值對應於對預定特性位準的選擇。如果使用一個接腳，則可以選擇N個不同的特性位準。如果使用兩個接腳，則可以選擇N*N個不同的特性位準，對於增加數目之選擇接腳則依此類推。此例如可以選擇的裝置特性的型式包括：輸出電壓、參考電壓、輸出電流、參考電流、時脈頻率、溫度臨界值、以及各此等裝置特性的公差。例如，可組態半導體裝置10可具有連接到外部電阻器的單個選擇接腳12，其具有從一組16個預定值中選擇出來的額定值。16個預定值中的每一個具有一個測量值範圍，該測量值範圍對應於其範圍可能在3.3伏特至15伏特的16個預定的輸出電壓位準之一。可組態半導體裝置尤其適合的功能裝置的範例包括但不限於：電壓調節器、電流調節器、時脈電路、以及溫度感測電路。

外部阻抗16和18較佳為電阻器、電容器或者電阻器和電容器的組合，但是可以是主要顯示電感、電阻、電容或其組合的任何元件。外部阻抗16和18可從(例如Vdd和接地之類的)任何能量源或者任何合適的參考，直接或間接地連接到可組態半導體裝置接腳12和14。例如，外部阻抗16可藉由電阻器/電晶體網路連接到Vdd，並藉由電容器網路連接到選擇接腳12。

可組態半導體裝置10可決定與連接到選擇接腳的阻抗的測量值相對應的預定選擇值。較佳地，該阻抗被選擇為具有標準值，例如對應於具有10%公差的電阻器(例如470、560、680...)的額定電阻值，以降低裝置和庫存成本。為了考慮到測量公差和外部阻抗的公差，某個範圍的阻抗值可對應於單個選擇值。選擇值較佳地為數位值，但也可以是類比值。例如，從2400歐姆到3000歐姆的測量電阻值可與對應於2的數位值有關。而從3001歐姆到4700歐姆的測量電阻值與對應於3的數位值有關。測量電阻包括由於外部阻抗和內部測量電路的公差而引起的變動。在每個選擇接腳測量的阻抗被用於決定相應的數位值。數位值的範圍可包括3個或更多個數位值，並且較佳地為每選擇接腳10至16個數位值。與每個選擇接腳相對應的數位值可組合使用以描述記憶體位址。例如，具有三個各自介面到被映射到10個數位值之一的阻抗值的選擇接腳的裝置可描述1000個記憶體位址或查詢表值。記憶體位址的內容被用於設定裝置的內部特性或輸出的值。另一個典型裝置可包括兩個選擇接腳，每個被組態為介面到被映射到10個值範圍內的數位值的外部阻抗。數位值組合起來可描述100個記憶體位址或者查詢表值，其各自可包含用於設定可組態半導體裝置的特性的資料。

第2圖顯示可組態半導體裝置20的一個方面的方塊圖。可組態半導體裝置20包括選擇接腳22，以介面到用於選擇可組態半導體裝置20的組態的外部阻抗24。外部阻抗24的功能和範圍與外部阻抗16和18類似。

連接到選擇接腳22的測量電路26測量作為外部阻抗24的函數的電氣特性。例如，可向外部阻抗供應電流，然後測量外部阻抗24兩端形成的電壓。同樣可以在外部阻抗24兩端施加電壓然後測量電流。可以使用用於測量被動元件的任何測量技術以測量電氣特性，包括動態以及靜態技術。典範的測量技術包括計時電路、1類比－至－數位轉換器(ADC)和數位－至－類比轉換器(DAC)。較佳地，測量電路具有較高的動態範圍。測量電路26可產生具有與外部阻抗24的值相對應的值的輸出。輸出可以是數位的或類比的。相同輸出值較佳地代表外部阻抗值的一個範圍，以補償由包括製程、溫度和功率在內的因素引起的例如外部阻抗值公差、互連損耗、以及測量電路公差之類的值變動。例如，所有在大於22直到32歐姆範圍內的測量外部阻抗值可關聯到“0100”的數位輸出值。而在大於32直到54歐姆範圍內的測量外部阻抗值可關聯到“0101”的數位輸出值。為了考慮到值變動，實際外部阻抗值是所測量外部阻抗值的子集。例如，在上述情況下，實際外部阻抗值可以是從24到30歐姆和從36到50歐姆。在每種情況下，廉價的低準確度電阻器可被選擇為作為該範圍中心的值，例如27歐姆和43歐姆。以此方式，可以使用廉價的低準確度元件在高準確度輸出的範圍中進行選擇。可以直接使用此選擇值作為變數值，以控制可組態半導體20的裝置特性。變數值亦可以從選擇值間接決定。

儲存電路27可包括可作為選擇值的函數而選擇的變數值。儲存電路可以是任何型式的儲存結構，包括內容可定址記憶體、靜態和動態記憶體和查詢表。

對於測量電路26產生與外部阻抗值具有一對一之對應關係的輸出值的情況，數位值決定器28於是可以將輸出值設定至：與外部阻抗值的範圍相對應的選擇值。

第3A圖顯示阻抗值群組50和有關的選擇值54之間的關係。阻抗值群組50可與數位輸出值群組52具有一對一之對應關係，這些數位輸出值被轉換成與阻抗值群組50中的每一個有關的選擇值54。在從最小阻抗值到最大阻抗的範圍內的阻抗值被分成三個或更多個群組，每個群組具有一個額定阻抗。每個群組的額定阻抗值可被選擇為在此等額定阻抗值之間有一個間隔。在此處，阻抗值群組的額定值27歐姆和43歐姆具有16歐姆的間隔。阻抗值群組之間的間隔較佳地是根據幾何級數的，然而，可以使用任何數學關係以建立例如對數、線性和指數之類的群組之間的間隔。阻抗群組之間的間隔可根據群組的任何阻抗值，包括：額定值、平均值、中值、起始值和結束值。影響群組的阻抗範圍和間隔的選擇的因素可包括各種公差，例如：外部阻抗的公差、內部電壓和電流源的公差、以及測量電路的公差。公差例如可能由製程、溫度和功率變化導致。

第3B圖顯示阻抗值範圍56和有關的選擇值58之間的關係。阻抗值範圍56具有與選擇值58的直接對應關係。在從最小阻抗值到最大阻抗的範圍內的阻抗值被分成三個或更多個群組，每個群組具有一個額定阻抗。每個群組的額定阻抗值可被選擇為在額定阻抗值之間有一個間隔。在這裏，阻抗值群組的額定值27歐姆和43歐姆具有16歐姆的間隔。阻抗值範圍56和有關的選擇值58之間的這種直接對應關係例如可利用非線性類比－至－數位轉換器(未示出)來執行。

返回參考第2圖，位址產生器30可決定對應於與連接到選擇接腳的外部阻抗有關的數位輸出值的記憶體位置。記憶體位置可按任何方式來分組，例如：一個列表用於單個選擇接腳，一個查詢表用於兩個選擇接腳，以及一個三階表用於三個選擇接腳。

控制器32設定可組態半導體裝置20的作為變數值的函數的裝置特性。變數值可由測量電路直接產生、從選擇值間接決定、以及根據與連接到選擇接腳的外部阻抗值相對應的記憶體位置的內容來決定。

第4圖顯示另一個可組態半導體裝置60的一個方面。可組態半導體裝置60在功能上與可組態半導體裝置20相類似，此除外的是此可組態半導體裝置60包括至少一個多用途選擇接腳62。多用途選擇接腳62可使用於組態半導體裝置60，以及用於額外的功能，例如斷電(PD)、電力致能、模式選擇、重新設定和同步操作。半導體裝置60可以與可組態半導體裝置20類似的方式組態。

在一個方面中，連接到多用途選擇接腳62的第一範圍的阻抗值可用於組態此可組態半導體裝置60，而額外功能的操作可由在多用途選擇接腳上施加電壓或電流、或者處於第一阻抗值範圍之外的阻抗值來控制。

外部阻抗64和開關66可連接到多用途選擇接腳62，以分別提供選擇功能和額外功能。偏置電壓Vb1和Vb2可被施加到外部阻抗64和電晶體66。偏置電壓Vb1和Vb2各自可以是在從負電壓經過接地到正電壓的範圍內的值，並且可以相等也可以不相等。開關66可按任何方式連接，包括從多用途選擇接腳62連接到接地、從多用途選擇接腳62連接到電壓源、從多用途選擇接腳62連接到電流源、以及從多用途選擇接腳62藉由另一阻抗連接到能源。可以使用組態為開關之任何型式的開關或裝置，包括電晶體、類比開關、跳線/跡線和手動開關。

第5圖顯示耦合到數位控制電路72的可組態半導體裝置70。數位控制電路72可按任何方式連接，例如連接成獨立電路或者包括在另一裝置(例如處理器)中。可組態半導體裝置可包括在功能上與可組態半導體裝置60類似的多用途選擇接腳74。數位控制電路72可包括若干個開關76，以控制外部阻抗78，以便設定多用途選擇接腳74上的阻抗。可以使用任何數目和型式的開關76，包括電晶體、類比開關、跳線/跡線和手動開關。較佳地，外部阻抗78被選擇為具有標準值，但是也可使用任何範圍的值。另一個電晶體80可控制額外功能的操作。

第6圖顯示用於決定與外部阻抗102相對應的數位輸出106的測量電路100的一個實施例。外部阻抗102可藉由選擇接腳104連接到測量電路100。表1顯示外部阻抗102的典範值，且對應於數位輸出之值。預界定的操作#2可將斷電功能致能。對應於預界定的操作#1或#2的選擇接腳處的阻抗可以是刻意的或非刻意的，例如所選的電阻器、冷焊接頭、斷開的跡線、短路的跡線或者發生故障的外部裝置。

第7圖顯示與測量電路100有關的計時圖。第一波形120代表到D正反器110的時脈信號120。第二波形122代表到正反器110的D輸入的輸入信號。在操作中，受控的電阻器112最初被設定到預定的值，作為受控電阻器112和外部阻抗102的函數。第一電壓形成在第一節點114處。第一電壓藉由正反器110被時脈信號120時脈控制。遞增器/遞減器116可將正反器110的輸出轉換為數位輸出106。回應於數位輸出106，解碼器118調整受控電阻器112以減小第一電壓。計數器繼續遞增，一直到第一電壓減小到相當於邏輯“0”的位準為止。

第8圖顯示可組態半導體裝置的操作。從方塊150開始，能量被供應到外部阻抗。繼續到方塊152，測量到此作為外部阻抗的函數的電氣特性。例如可以測量此選擇接腳處的電壓和流經選擇接腳的電流之類的電氣特性。在方塊154處，決定與測量的電氣特性相對應的選擇值。繼續到方塊156，可以產生作為數位值的函數之位址。在方塊158處，位址的內容被決定。在方塊160處，此作為選擇值的函數之變數，可以例如直接地並且根據位址內容地被控制而控制。在方塊162，可以控制此作為變數的函數、例如輸出電壓之類的裝置特性。

第9圖顯示用於選擇用於組態半導體裝置的外部阻抗間隔的操作。藉由從較低值到較高值改變間隔、以考慮到與測量電路有關的可能變化，較佳地將間隔選擇為允許使用低準確度元件。從方塊200開始，提供測量電路。繼續到方塊202和203，可以決定與測量電路和外部阻抗有關的公差。公差可包括由製程、溫度和功率引起的變動。在方塊204，可以計算例如等比級數、最大誤差、以及誤差均方根(RSS)之測量誤差。繼續到方塊206，可以決定外部阻抗的離散值的量。例如，可以跨此測量電路的電壓範圍實施測量誤差，以決定可以選擇的離散值的最大數目。離散值的量可為大於1的任何整數值。在方塊208，選擇用於外部阻抗的額定值作為：計算出的誤差和所選的離散值的量之函數。所描述的操作並不限於所描述的操作順序。可以求解其他變數，例如在選擇所需的離散值量之後，求解外部阻抗的公差。

第10A圖是根據本發明的電壓調節器之例。現參考第10A圖，其中顯示電壓調節器200，其向負載210提供Vout，使用外部阻抗220以選擇Vout。表II顯示外部阻抗220的典範值和Vout的相應值。預界定的操作#2可將斷電功能致能或降低電壓，以保護呈現至負載210過電壓情況。對應於預界定的操作#1或#2的選擇接腳處的阻抗可以是故意的或非故意的，例如所選的電阻器、冷焊點、斷開的跡線、短路的跡線或者發生故障的外部裝置。

表II

第10B圖是根據本發明的電壓調節器之例。現參考第10B圖，其中顯示電壓調節器200，其向負載210提供Vout，使用外部阻抗220以選擇額定Vout，而使用阻抗240以選擇相對於額定Vout的偏差。這提供了大量的額外輸出電壓。表III顯示外部阻抗220的典範值，和偏差百分比的相應值。如果阻抗240是較大的值或者也許是開路，則不會向額定Vout施加偏差。而如果阻抗240是短路或者很低，則實現如上所述的預界定的操作。

上面的表IV是根據外部阻抗，以選擇額定Vout與偏差百分比和之例。例如，如果阻抗220是額定的160k歐姆，則額定Vout是3.0伏特，而如果阻抗240是28.5k，則相對於額定Vout的偏差是－4%。這導致電壓調節器的Vout為3.168伏特。

第10C圖和10D顯示連接在接地或電壓參考、與電壓調節器200的選擇輸入之間的可變電阻211。

現參考第11A－11C圖，使用如同以上說明之外部阻抗，將例如為電力管理介面晶片(PMIC)之積體電路250以外部方式組態。雖然以下討論有關於PMIC，但上面的描述適用於任何型式的積體電路。在第11A圖中，使用PMIC 250以測試另一電路260。電路260可以是任何型式的電路。例如，電路260可以包括積體電路和/或離散電路。在第11B圖中，電路260可包括中央處理單元(CPU)260－1。在第11C圖中，電路260可包括記憶體晶片260－2，例如DRAM或其他型式的記憶體。還可以設想其他型式的電路。

PMIC 250和電路260可被裝附至：例如印刷電路板(PCB)之測試系統266。可以將例如電阻R₁ 、R₂ 、...R_M 之一個或更多個外部阻抗270選擇地連接至PMIC 250。可以使用其他型式的外部阻抗。可以使用此選擇控制模組272將外部阻抗有選擇地連接到PMIC 250，以調整PMIC 250的輸出特徵。選擇控制模組272可致動此一般辨識為274的一個或更多個開關S₁ 、S₂ 、...S_M 。雖然顯阻抗被示為連接到接地，但是也可使用電壓源來向阻抗供應參考電壓。

在使用中，外部阻抗值被決定並連接到PMIC 250以組態PMIC 250的輸出特徵。例如，PMIC的輸出特徵可包括電流或電壓輸出值、頻率輸出值、數位輸出值和/或任何其他輸出特徵。可以使用此選擇控制模組272以組態此開關274，其將外部元件中的一個或更多個有選擇地連接至PMIC 250。

PMIC 250使用此所描述之方法，以組態PMIC 250的輸出特徵。電路260接收輸出特徵。在所選輸出特徵測試電路260的操作，以判斷此電路是否符合電路的操作要求。可提供一個或更多個測試模組280，以來接收電路260的輸出，以測試電路260的操作的各種方面。以替代方式，電路260可具有經由內部測試模組之自行測試能力。

對於選擇控制模組272所選擇的各輸出特徵，測試模組280將電路260的一個或更多個操作參數與預定的操作參數相比較。因此，可以在各種操作條件下全面測試電路260。此外，藉由改變輸出特徵並判斷電路260是否在規格內操作，可決定電路260的操作範圍。可以瞭解，可以將測試模組280、選擇控制模組272和/或開關274組合成一個積體電路。

例如，可以設計電路260在特定的操作電壓＋/－預定的公差、例如4V＋/－0.5V下操作。可以設定PMIC 250的輸出特徵等於3.50V、3.55V、3.60V、...和4.5V，以及在各電壓位準測試電路260的操作。

現參考第12圖，第11A－11C圖的多個PMIC可被組態成菊式鏈以便測試多個電路。更特定而言，測試系統266可包括PMIC 250－1、250－2、...和250－X分別與電路282－1、282－2、...和282－X的對，其中X是大於1的整數。第一PMIC 250－1被有選擇地連接到外部元件270中的一個或更多個。額外的PMIC 250－2、...250－X以菊式鏈方式與前一PMIC和/或第一PMIC通信。

額外的PMIC可接收與測量外部阻抗相對應的類比信號、與數位值相對應的數位信號、與所選位址相對應的數位值、與位址內容相對應的數位值、與位址內容的函數相對應的值和/或任何其他指示所選輸出特徵的信號。可提供相應的測試模組280－1、280－2、...和280－X，來分別測試電路282－1、282－2、...和282－X的操作。以替代方式，可提供單個多埠測試模組(未示出)來測試多個電路282的操作。(一個或更多個)測試模組和/或(一個或更多個)選擇模組也可與PMIC 250整合。

現參考第13A－13C圖，電力管理介面晶片(PMIC)290被另一選擇控制模組292從外部組態。PMIC 290可具有缺設的外部特性值。選擇控制模組292經由單個接腳使用數位信號來更改預設值，和/或經由兩個接腳來分離較高和較低的信號。信號也可以是類比的。PMIC 290被輸入信號組態，以提供不同的輸出特徵。在其他方面電路的操作與上面所示的類似。

在使用中，選擇控制模組292為PMIC 290產生數位信號，以組態PMIC 290的輸出特徵。例如，PMIC 290的輸出特徵可包括電流或電壓輸出值、頻率輸出值、數位輸出值和/或任何其他輸出特徵。電路260接收PMIC 290的輸出特徵。電路260的操作在所選輸出特徵下被測試，以確定電路是否符合電路的操作要求。

可提供一個或更多個測試模組280來接收電路260的輸出，以測試電路260的操作的各個方面。以替代方式，測試模組可與PMIC整合。以替代方式，電路260可具有經由內部測試模組的自行測試之能力。

對於選擇控制模組292所選擇的各輸出特徵，測試模組280將電路260的一個或更多個操作參數與預定的操作參數相比較。因此，可以在各種操作條件下全面測試電路260。此外，藉由改變輸出特徵並判斷電路260是否在規格內操作，可決定電路260的操作範圍。可以瞭解，可以將測試模組280、選擇控制模組292組合成一個積體電路。

現參考第14圖，可以將第13A－13C圖的PMIC組態成菊式鏈，以便測試多個電路。更特定而言，測試系統266可包括PMIC 290－1、290－2、...和290－Y分別與電路300－1、300－2、...和300－Y的對，其中Y是大於1的整數。第一PMIC 290－1由選擇控制模組292有選擇地組態。額外的PMIC 290－2、...290－Y以菊式鏈方式與前一PMIC通信。以替代方式，PMIC 290－2、...290－X可直接與選擇控制模組292通信。

可提供相應的測試模組280－1、280－2、...和280－X來分別測試電路300－1、300－2、...和300－X的操作。以替代方式，可提供一個多埠測試模組，來測試多個電路300的操作。亦可以將(一個或更多個)測試模組和/或(一個或更多個)選擇控制模組與PMIC 250整合。

現參考第15圖，測試系統266’包括如上所述使用外部阻抗從外部組態的積體電路250’，例如PMIC。雖然以下討論涉及PMIC，但是上面的描述適用於任何型式的積體電路。PMIC 250’可包括用於測試電路260的一個或更多個輸出的測試模組280’。例如電阻R₁ 、R₂ 、...R_M 之一個或更多個外部阻抗270可被連接到PMIC 250’。可以使用其他型式的外部阻抗。可是使用與PMIC 250’有關的選擇控制模組272’，將外部阻抗中的一個或更多個連接到PMIC 250’，依序地連接外部阻抗以及/或者組合外部阻抗，以調整PMIC 250’的輸出特徵。選擇控制模組272’可包括一個或更多個開關。雖然阻抗被顯示為連接到例如接地之類的參考電勢，但是也可使用電壓源將參考電壓供應給向阻抗。

在使用中，一個或更多個外部阻抗被連接到PMIC 250’，以組態PMIC 250’的輸出特徵。例如，PMIC的輸出特徵可包括：電流或電壓輸出值、頻率輸出值、數位輸出值和/或任何其他輸出特徵。可以使用選擇控制模組272’，將阻抗中的一個或更多個順序連接和/或組合到PMIC 250’。可從PMIC 250’中省略選擇控制模組272’和/或測試模組。

現參考第16和17圖，在產品測試期間，可以改變此由PMIC或其他電路供應至受測試電路之輸出特徵。雖然以上例子可以在電壓位準之上下文中說明，以上說明可以應用至任何輸出特徵，其例如但並不受限於：電流、電阻、阻抗、以及頻率等。對於在正常操作期間使用固定電壓設定點操作之電路而言，可以使用具有高於和低於此固定電壓值之值之範圍，以改變此測試電壓。對於在正常操作期間使用電壓範圍操作的電路而言，可以使用包括高於和低於正常操作期間使用的可變電壓範圍的值的延伸電壓範圍。

在第17圖中，供應到被測電路的時脈信號也可與測試電壓一起改變。換言之，電壓範圍可被調整，並且不同的操作電壓範圍可被測試。例如，可在1.0GHz下在1.0V＋/－5%測試電路，在1.2GHz下在1.04V＋/－5%測試電路，在1.4GHz下在1.08V＋/－5%測試電路，在1.6GHz下在1.12V＋/－5%測試電路，在1.8GHz下在1.16V＋/－5%測試電路，以及在2GHz下在1.2V＋/－5%測試電路，如第17圖所示。可以針對每個操作電壓範圍改變電壓範圍，以及/或者可使用固定的值和/或百分比。

現參考第18圖，其中顯示圖示用於對電路進行產品測試的方法的流程圖。控制開始於步驟400。在步驟404中，控制判斷此裝置在操作期間是否使用固定電壓設定點或值。在步驟412中，控制將時脈速度設定到第一時脈速度和/或將電壓設定到固定電壓值之一。在步驟416中，控制使用具有高於和低於當前固定電壓值的電壓測試範圍。在步驟418中，此控制判斷是否所有的時脈速度和/或電壓設定點都已被測試。如果步驟418為假，則在步驟420中此控制調整時脈速度和/或固定電壓值，並且控制返回步驟416。如果步驟418為真，則控制在步驟422中結束。

如果步驟404為假，則在步驟432中控制判斷此裝置在正常操作期間是否使用一個或更多個電壓範圍。如果否，則控制在步驟422中結束。在步驟438中，控制將時脈速度設定到第一時脈速度，並且將電壓範圍設定到根據第一操作電壓範圍的延伸電壓範圍。在步驟442中，控制使用具有高於和低於操作電壓範圍的值的當前延伸電壓範圍。在步驟444中，控制決定是否所有時脈速度和/或操作電壓範圍都已被測試。如果步驟444為假，則在步驟448中控制將時脈速度和/或延伸電壓操作範圍調整到新值，並且控制返回步驟442。如果步驟444為真，則控制在步驟422中結束。

現參考第19圖，其中顯示對另一電路504進行產品測試的例如PMIC之類的典範電力管理模組500的功能方塊圖。雖然前述示例可在電壓的上下文中描述，但上面的描述適用於任何輸出特徵，例如但不限於電流、電阻、阻抗、頻率等。控制模組510產生可能等於操作電壓值和/或測試電壓值的電壓設定點，以及根據電壓設定點值設定範圍的設定點範圍值。範圍可被設定為某個百分比、固定的高於和/或低於偏差以及/或者使用其他標準來設定。電力管理模組500可向控制模組510輸出電源電壓。測試模組512可向電力管理模組500和/或電路504輸出測試資料。測試模組512可使用串列和/或並行信號。可由單個積體電路整合：控制模組510、測試模組512和/或電力管理模組500中的兩個或更多個。

以上已經描述了本發明的數個實施例。然而，將可瞭解，可進行各種修改而不會偏離本發明的精神與範圍。因此，其他實施例是在以下申請專利範圍之範圍中。

5．．．可組態半導體

6．．．上拉電阻器

7．．．開關

10．．．可組態半導體裝置

12．．．選擇接腳

14．．．選擇接腳

16．．．外部阻抗

18．．．外部阻抗

20．．．可組態半導體裝置

22．．．選擇接腳

24．．．外部阻抗

26．．．測量電路

27．．．儲存電路

28．．．數位值決定器

30．．．位址產生器

32．．．控制器

50．．．阻抗值群組

52．．．數位輸出值群組

54．．．選擇值

56．．．阻抗值範圍

58．．．選擇值

60．．．可組態半導體裝置

62．．．多用途選擇接腳

64．．．外部阻抗

66．．．開關/電晶體

70．．．可組態半導體裝置

72．．．數位控制電路

74．．．多用途選擇接腳

76．．．開關

78．．．外部阻抗

80．．．電晶體

100．．．測量電路

102．．．外部阻抗

104．．．選擇接腳

106．．．數位輸出

110．．．正反器

112．．．電阻器

114．．．第一節點

116．．．遞增器/遞減器

118．．．解碼器

120．．．時脈信號

122．．．輸入信號

150、152、154、156、158、160、162．．．方塊

200、202、203、204、206、208．．．方塊

200．．．電壓調節器

210．．．負載

211．．．可變電阻

220．．．外部阻抗

240．．．阻抗

250．．．電力管理介面晶片

250’．．．電力管理介面晶片

250－1．．．電力管理介面晶片

250－2．．．電力管理介面晶片

250－X．．．電力管理介面晶片

260．．．電路

260－1．．．中央處理單元

260．．．電路

260－1．．．中央處理單元

260－2．．．記憶體晶片

266．．．測試系統

266’．．．測試系統

270．．．外部阻抗

272．．．選擇控制模組

272’．．．選擇控制模組

274．．．開關

280．．．測試模組

280’．．．測試模組

280－1．．．測試模組

280－2．．．測試模組

280－X．．．測試模組

280－Y．．．測試模組

282．．．電路

282－1．．．電路

282－2．．．電路

282－X．．．電路

290．．．電力管理介面晶片

290－1．．．電力管理介面晶片

290－2．．．電力管理介面晶片

290－Y．．．電力管理介面晶片

292．．．選擇控制模組

300．．．電路

300－1．．．電路

300－2．．．電路

300－Y．．．電路

400、404、412、416、418、420、422、432、438、442、444、448．．．步驟

500．．．電力管理模組

504．．．電路

510．．．控制模組

512．．．測試模組

第1A圖為連接至傳統可組態半導體的選擇電路之方塊圖；圖1B為連接至外部阻抗的可組態半導體之方塊圖；第2圖為連接至外部阻抗的可組態半導體之詳細方塊圖；第3A和3B圖為顯示外部阻抗值和數位值之間的關係之圖式；第4圖為具有多功能接腳之可組態半導體之概要圖；第5圖為具有可程式控制的多功能接腳的概要圖；第6圖為用於產生數位值的計時電路的概要圖；第7圖顯示與第6圖的計時電路有關的波形；第8圖為用於組態半導體的操作的流程圖；第9圖為用於選擇用於組態半導體的外部阻抗的值的操作的流程圖；第10A圖為連接至外部阻抗的電壓調節器的方塊圖；第10B圖為連接至兩個外部阻抗的電壓調節器的方塊圖；第10C圖為連接至外部阻抗的電壓調節器的方塊圖；第10D圖為連接至兩個外部阻抗的電壓調節器的方塊圖；第11A－11C圖為由外部阻抗在外部組態並且測試另一個電路的電力管理介面晶片(PMIC)的功能方塊圖；第12圖顯示以菊式鏈組態以測試多個電路或IC的第11A－11C圖的PMIC；第13A－13C圖為外部組態且測試另一電路的電力管理介面晶片(PMIC)的功能方塊圖；第14圖顯示組態成菊式鏈以測試多個電路或IC的第13A－13C圖的PMIC；第15圖顯示與PMIC整合的測試模組；第16和17圖顯示在製造測試期間相對於電路的固定值或範圍之變化電壓供應位準；第18圖為顯示用於對電路進行產品測試的方法的流程圖；以及第19圖為對另一電路進行產品測試的電力管理模組的功能方塊圖。

260．．．電路

266．．．測試系統

280．．．測試模組

290．．．電力管理介面晶片

292．．．選擇控制模組

Claims

一種測試系統，包括：一可組態積體電路，其具有依據一輸入信號而選擇之M個預定組態，其中，該可組態積體電路依據該所選擇之該M個預定組態中之一，以產生該可組態積體電路之一輸出特徵之M個離散值中之所選擇之一，其中，M是大於1的整數；以及一積體電路，其根據該可組態積體電路之一輸出來測試。
如申請專利範圍第1項所述之測試系統，其中該積體電路包括：一記憶體電路和一中央處理單元中的至少之一。
如申請專利範圍第1項所述之測試系統，更包括一測試模組，其在該積體電路依據該輸出特徵之該M個離散值中之至少兩個操作時，測試該積體電路的操作。
如申請專利範圍第3項所述之測試系統，其中該測試模組與該積體電路整合。
如申請專利範圍第3項所述之測試系統，其中該測試模組與該積體電路通信。
如申請專利範圍第1項所述之測試系統，更包括一選擇器控制模組，其產生該輸入信號。
如申請專利範圍第6項所述之測試系統，其中該輸入信號包括：一向上信號，其增大該輸出特徵之該M個離散值中之該所選擇之一；以及一向下信號，其減小該輸出特徵之該M個離散值中之該所選擇之一。
如申請專利範圍第1項所述之測試系統，更包括：P個額外可組態積體電路，其以菊式鏈組態與該可組態積體電路通信；以及P個額外電路，其與各該等P個額外的可組態積體電路通信。