TWI408386B - A carrier plate having an airtight via hole for a semiconductor test apparatus, and a method of manufacturing the same - Google Patents
A carrier plate having an airtight via hole for a semiconductor test apparatus, and a method of manufacturing the same Download PDFInfo
- Publication number
- TWI408386B TWI408386B TW100103235A TW100103235A TWI408386B TW I408386 B TWI408386 B TW I408386B TW 100103235 A TW100103235 A TW 100103235A TW 100103235 A TW100103235 A TW 100103235A TW I408386 B TWI408386 B TW I408386B
- Authority
- TW
- Taiwan
- Prior art keywords
- carrier
- hole
- perforation
- height
- disposed
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本發明係有關於一種半導體測試裝置、載板及其製造方法,尤指一種具有氣密式導通孔之載板及其製造方法,並用於半導體測試裝置。
按,現今科技在不斷研發與創新下,以往必需由許多大型電子電路結合才能完成之工作已完全由積體電路(integrated circuit,簡稱IC)所取代,由於IC在生產過程中乃經過多道的加工程序,因此為了確保產品品質,業者於IC製作完成後,均會進行電路檢測作業,以檢測IC於製作過程中,是否遭受損壞,進而檢測出不良品。
在半導體產業的製造流程上,主要可分成IC設計、IC製程、IC測試及IC封裝四大步驟。其中所謂的IC測試步驟,就是對IC進行電性特性檢測,以檢測和淘汰不合格的IC。進行IC測試時,利用測試卡的探針刺入載板之接點墊(pad)而構成電性接觸,進而導通IC,再由探針所測得的測試訊號送往自動測試設備(ATE)做分析與判斷,藉此可取IC的電性特性測試結果。
一般進行IC測試時,測試機台利用真空吸引方式固定載板,為了傳遞電子訊號並維持載板與測試機台間之真空狀態,載板設有複數氣密式導通孔,以防止空氣洩漏。但是該些氣密式導通孔上無法連接任何非採表面黏著技術(SMT)之電子元件,導致載板設置該些氣密式導通孔之表面空間無法運用而閒置。
為了解決上述問題,本發明提供一種具有氣密式導通孔之載板,載板具有複數氣密式導通孔,該些氣密式導通孔上可組裝一壓接式連接器,以充分運用載板上之表面空間,而該些氣密式導通孔仍具有良好的氣密性,於真空吸引載板時不會發生空氣洩漏之情況。
本發明之目的,在於提供一種具有氣密式導通孔之載板,載板具有複數氣密式導通孔,該些氣密式導通孔上可使用壓接式連接器,以擴充載板之功能,並使載板之表面空間充分地被運用,而該些氣密式導通孔仍具有良好的氣密性,於真空吸引載板時不會發生空氣洩漏之情況。
為達到上述之目的,本發明提供一種具有氣密式導通孔之載板,係包含:一穿孔,形成於一載板上,該穿孔於該載板之縱向高度邊際位置形成一第一端及一第二端;一金屬層,形成於該穿孔之內壁;以及一填充塊,該填充塊之高度小於該載板之縱向高度而設置於該穿孔內、並用以密封該穿孔之該第二端,該穿孔之該第一端係用以供一壓接式連接器之
一接腳插設。
本發明更提供一種具有氣密式導通孔之載板製造方法,係包含:形成一穿孔於一載板,該穿孔於該載板之縱向高度邊際位置形成一第一端及一第二端;形成一金屬層於該穿孔之內壁;以及填充一填充塊於該穿孔內,該填充塊之高度小於該載板之縱向高度而設置於該穿孔內,用以密封該穿孔之該第二端,該穿孔之該第一端係用以供一壓接式連接器之一接腳插設。
本發明更提供一種半導體測試裝置,係包含:一第一載板,具有複數第一氣密式導通孔;至少一第二載板,具有複數第二氣密式導通孔,每一第二氣密式導通孔係包含:一穿孔,係形成於該第二載板上,該穿孔於該第二載板之縱向高度邊際位置形成一第一端及一第二端;一金屬層,設置於該穿孔之內壁;以及一填充塊,該填充塊之高度小於該第二載板之縱向高度而設置於該穿孔內、並用以密封該穿孔之該第二端;至少一連接器,具有複數接腳,該些接腳插設於該第二載板之該些第二氣密式導通孔;一測試模組,具有一探針組及一測試卡,該探針組包含複數第一探針及複數第二探針,該第一載板及該第二載板設置於該測試模組,該些第一探針頂至該第一載板之該些第一氣密式導通孔,該些第二探針頂至該些第二氣密式導通孔之該些填充塊,該連接器電性連接該測試卡;以及一真空模組,真空吸取該第一載板,該第一載板及該第二載板間維持真空狀態,以固定該第一載板於
該測試模組,該測試卡透過該連接器、該第二載板及該探針組傳導一電子訊號至該第一載板。
本發明更提供另一種半導體測試裝置,係包含:一載板,具有複數氣密式導通孔,每一氣密式導通孔係包含:一穿孔,係形成於該載板上,該穿孔於該載板之縱向高度邊際位置形成一第一端及一第二端;一金屬層,設置於該穿孔之內壁;以及一填充塊,該填充塊之高度小於該載板之縱向高度而設置於該穿孔內、並用以密封該穿孔之該第二端;至少一連接器,具有複數接腳,該些接腳插設於該些氣密式導通孔;一測試模組,具有一測試卡,該測試卡具有複數探針,該載板設置於該測試模組,該些探針頂至該些氣密式導通孔之該些填充塊;以及一真空模組,真空吸取該載板,該載板與該測試模組間維持真空狀態,以固定該載板於該測試模組,該些測試卡透過該些探針導通該連接器。
1‧‧‧載板
10‧‧‧氣密式導通孔
101‧‧‧穿孔
1011‧‧‧第一端
1013‧‧‧第二端
103‧‧‧金屬層
105‧‧‧填充塊
1051‧‧‧填充物
1053‧‧‧導電層
11‧‧‧第一表面
12‧‧‧第二表面
2‧‧‧連接器
21‧‧‧接腳
3‧‧‧半導體測試裝置
31‧‧‧測試模組
311‧‧‧測試平台
3111‧‧‧固定區域
312‧‧‧探針組
3121‧‧‧第一探針
3123‧‧‧第二探針
3125‧‧‧固定座
313‧‧‧測試卡
3131‧‧‧探針
32‧‧‧真空模組
4‧‧‧半導體元件
5‧‧‧載板
50‧‧‧氣密式導通孔
505‧‧‧填充塊
第一圖:本發明之一較佳實施例之剖面圖;第二圖:本發明之一較佳實施例之流程圖;第三圖:本發明之另一較佳實施例之連接器組裝於載板之示意圖圖;第四圖:本發明之另一較佳實施例之剖面圖;第五圖:本發明之另一較佳實施例之裝置圖;以及第六圖:本發明之另一較佳實施例之裝置圖。
茲為使 貴審查委員對本發明之結構特徵及所達成之功效有更進一步之瞭解與認識,謹佐以較佳之實施例及配合詳細之說明,說明如後:一般載板固定於半導體測試裝置之方式可利用真空吸引方式固定,載板具有複數氣密式導通孔,該些氣密式導通孔可防止空氣洩漏,使載板與半導體測試裝置之間維持真空狀態,但該些氣密式導通孔上無法採用非採表面黏著技術(SMT)之連接器,導致載板可設置元件之空間遭受限制。本發明提供一種具有氣密式導通孔之載板,載板具有複數氣密式導通孔,氣密式導通孔上可組裝一壓接式連接器,使載板上之表面空間充分地被運用,而該些氣密式導通孔仍具有良好的氣密性,於真空吸引載板時不會發生空氣洩漏之情況。
請參閱第一圖及第二圖,係本發明之一較佳實施例之剖面圖及流程圖。如圖所示,本實施例提供一種具有氣密式導通孔之載板1,複數氣密式導通孔10形成於一載板1上。本實施例舉該些氣密式導通孔10之一氣密式導通孔10進行說明,氣密式導通孔10包含一穿孔101、一金屬層103及一填充塊105。氣密式導通孔10之形成係先執行步驟S10,形成穿孔101於載板1,其中穿孔101於載板1之縱向高度邊際位置形成一第一端1011及一第二端1013,載板1之縱向高度係載板1之一第一表面11至載板1之一第二表面12之高度,穿孔101之第一端1011係指穿孔101與第一表面11交界的位置,第二端1013係指穿孔101與第二表面12交界的位置。
接著執行步驟S12,形成金屬層103於穿孔101之內壁,金屬層103之一較佳實施例係利用電鍍方式鍍於穿孔101之內壁。然後執行步驟S14,填充填充塊105於具有金屬層103之穿孔101內,填充塊105用以密封穿孔101之第二端1013,其中填充塊105之高度小於載板1之縱向高度而設置於穿孔101內。
請一併參閱第三圖,係本發明之一較佳實施例之連接器組裝於載板之示意圖。如圖所示,上述揭露填充塊105密封穿孔101之第二端1013,而且其高度小於載板1之縱向高度並設置於穿孔101內,所以穿孔101中具有未設置填充塊105之空間,未設置填充塊105之空間係供一連接器2之一接腳21插設,其中連接器2之一較佳實施例為壓接式連接器。而填充塊105之高度係穿孔101之深度扣除連接器2之接腳21插設於穿孔101之第一端1011之長度,即表示主要依據連接器2之接腳21之長度決定填充塊105之高度,依據目前連接器2之接腳21長度,填充塊105之較佳高度大致介於穿孔101之深度之百分之十與百分之五十之間。
復參閱第二圖,上述揭露填充塊105之高度之較佳實施例,因填充塊105利用填塞方式填充於穿孔101內會產生誤差,導致填充塊105之高度無法完全符合一預訂高度,為了控制填充塊105之高度,以確保填充塊105之高度符合一預訂高度,更執行步驟S16,回鑽穿孔101,即依據預訂高度從穿孔101之第一端1011往填充塊105進行回鑽,以控制填充塊105
之高度。
請參閱第四圖,係本發明之另一較佳實施例之結構圖。如圖所示,本實施例之填充塊105包含一填充物1051及一導電層1053,填充物1051設置於穿孔101內,並用以密封穿孔101之第二端1013,導電層1053設置於穿孔101之第二端1013,用以填平填充物1051之表面,並鎔合於穿孔101之內壁之金屬層103。導電層1053填平填充物1051之表面,主要使填充塊105位於穿孔101之第二端1013之表面呈現平坦,以利探針接觸確實,且避免損傷探針針頭。
而導電層1053係利用電鍍方式鍍於填充物1051表面,其材質為金屬,以填平填充物1051之表面並鎔合於穿孔101內壁之金屬層103,當載板1用於測試時,一測試卡之一探針頂接密封穿孔101之第二端1013之填充塊105之導電層1053,導電層1053接觸金屬層103,以導通插設於穿孔101之第一端1011之連接器。
上述填充物1051之材料可使用樹脂,因樹脂為非導電材質,探針需接觸形成於穿孔101之第二端1013之導電層1053而導通連接器。而填充物1051之材料亦可使用金屬,例如:銅膏,此時可不須要設置導電層1053,探針只要頂到填充物1051,填充物1051接觸金屬層103即可導通連接器。為了防止因填充物1051位於穿孔101之第二端1013之表面不平坦,而導致探針無法確實接觸至填充物1051,更損傷探針針頭,所以利用導電層1053填平填充物1051位於穿孔101之第二端
1013之表面,以利探針接觸確實,且避免損傷探針針頭。
請參閱第五圖,係本發明之另一較佳實施例之裝置圖。如圖所示,上述實施例揭露具有氣密式導通孔10之載板1用於一半導體測試裝置3,本實施例之半導體測試裝置3利用真空吸引方式固定載板1,半導體測試裝置3另具有一測試模組31及一真空模組32,測試模組31包含一測試平台311及位於測試平台311下方之二測試卡313,每一測試卡313之前端具有複數探針3131,該些探針3131裸露於測試平台311上。當進行半導體元件4測試時,載板1承載待測試之一半導體元件4,並置放於測試平台311上,載板1具有該些氣密式導通孔10,測試卡313之該些探針331頂至該些氣密式導通孔10之填充塊105。為了固定載板1於測試平台311,真空模組32使測試平台311設有該些探針3131之二固定區域3111與載板1間維持真空狀態,以固定載板1於測試平台311。載板1之該些氣密式導通孔10中具有填充塊105,以防止空氣從氣密式導通孔10洩漏,維持二固定區域3111與載板1間為真空狀態。如此該些探針3131藉由該些氣密式導通孔10導通待測試之半導體元件4,測試卡313測試半導體元件4之電性特性。
然後氣密式導通孔10未與探針3131接觸之一端係供連接器2之一接腳21插設,連接器2可連接其他載板進行測試,或者連接其他測試裝置對半導體元件4進行測試,所以氣密式導通孔10不單只是用於傳導電子訊號及防止空氣洩漏,更供連接器2設置,以擴充半導體測試裝置3之功能,並有效利用
載板1之空間。
請參閱第六圖,係本發明之另一較佳實施例之裝置圖。如圖所示,本實施例提供一種半導體測試裝置3與第五圖所揭露之半導體測試裝置3不同在於測試卡313電性連接載板1之方式。第五圖實施例之測試卡313之前端具有該些探針3131,設有該些探針3131之固定區域3111與載板1間維持真空狀態時,空氣可能從該些探針3131間洩漏至固定區域3111外面,所以本實施例係改善上述問題。
本實施例之測試卡313不具有複數探針,所以本實施例之半導體測試裝置3具有二探針組312及二載板5,二探針組312分別設置於測試平台311之二固定區域3111內。每一探針組312具有複數第一探針3121、複數第二探針3123及一固定座3125,該些第一探針3121設置於固定座3125之一側,該些第二探針3123設置於固定座3125之另一側,並對應該些第一探針3121。
二載板5主要分別連結探針組312及測試卡313。二載板5分別設置於二固定區域3111之底部,每一載板5具有複數氣密式導通孔50,該些氣密式導通孔50具有複數填充塊505,設置於固定區域3111之探針組312之該些第二探針3123頂接於該些氣密式導通孔50之該些填充塊505。二測試卡313分別連接一壓接式連接器2,連接器2具有複數接腳21,該些接腳21插設於該些氣密式導通孔50未設有該些填充塊505之一端。
當進行半導體元件4測試時,承載待測試之半導體元件4之載板1設置於測試平台311,載板1之該些氣密式導通孔10對應設置於二固定區域3111之二探針組312,每一探針組312之該些第一探針3121頂接於載板1之該些氣密式導通孔10之複數填充塊105,真空模組32使測試平台311之二固定區域3111與載板1間維持真空狀態,以固定載板1於測試平台311上,如此二測試卡313透過二連接器2、設有二連接器2之二載板5及位於二固定區域3111內之二探針組312傳導一電子訊號至設置於載板1之半導體測試元件4,以測試半導體元件4之電性特性。
二固定區域3111不會發生空氣洩漏,主要因為設於測試平台311之載板1具有該些氣密式導通孔10及位於二固定區域3111底部之二連結板5具有該些氣密式導通孔50,可有效防止二固定區域3111與載板1間之空氣洩漏。
由上述可知,本發明提供一種用於半導體測試裝置之具有氣密式導通孔之載板及其製造方法,本發明主要利用填充塊未填滿氣密式導通孔,剩餘之空間可供連接器之接腳插設,然後導通連接器,連接器可連接其他裝置,執行其他作業。所以本發明之載板具有氣密式導通孔不但於測試過程中可用於傳導電子訊號及防止空氣洩漏,使載板與半導體測試裝置間具有良好的氣密性,載板可穩固地固定於半導體測試裝置,氣密式導通孔又可再利用,可組裝壓接式連接器擴充載板之功能,另可使載板的表面空間妥善地被利用,不會造成
空間的閒置。
綜上所述,本發明係實為一具有新穎性、進步性及可供產業利用者,應符合我國專利法所規定之專利申請要件無疑,爰依法提出發明專利申請,祈 鈞局早日賜准專利,至感為禱。惟,以上所述者,僅為本發明之一較佳實施例而已,並非用來限定本發明實施之範圍,舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
1‧‧‧載板
10‧‧‧氣密式導通孔
101‧‧‧穿孔
1011‧‧‧第一端
1013‧‧‧第二端
103‧‧‧金屬層
105‧‧‧填充塊
11‧‧‧第一表面
12‧‧‧第二表面
Claims (21)
- 一種具有氣密式導通孔之載板,係包含:一穿孔,形成於一載板上,該穿孔於該載板之縱向高度邊際位置形成一第一端及一第二端;一金屬層,形成於該穿孔之內壁;以及一填充塊,該填充塊之高度小於該載板之縱向高度而設置於該穿孔內、並用以密封該穿孔之該第二端,該穿孔之該第一端係用以供一連接器之一接腳插設。
- 如申請專利範圍第1項所述之具有氣密式導通孔之載板,其中該填充塊包含:一填充物,係設置於該穿孔內,並用以密封該穿孔之該第二端;以及一導電層,設置於該穿孔之該第二端,用以填平該填充物表面,並鎔合該金屬層。
- 如申請專利範圍第2項所述之具有氣密式導通孔之載板,其中該填充物為金屬或樹脂之任一種。
- 如申請專利範圍第1項所述之具有氣密式導通孔之載板,其中該填充塊之高度為該穿孔之深度扣除該接腳插設於第一端的長度。
- 如申請專利範圍第1項所述之具有氣密式導通孔之載板,其中該填充塊之高度介於該穿孔之深度之百分之十與其百分之五十之間。
- 如申請專利範圍第1項所述之具有氣密式導通孔之載板,其中該連接器為壓接式連接器。
- 一種具有氣密式導通孔之載板製造方法,係包含:形成一穿孔於一載板,該穿孔於該載板之縱向高度邊際位置形成一第一端及一第二端;形成一金屬層於該穿孔之內壁;以及填充一填充塊於該穿孔內,該填充塊之高度小於該載板之縱向高度而設置於該穿孔內,並用以密封該穿孔之該第二端,該穿孔之該第一端係用以供一連接器之一接腳插設。
- 如申請專利範圍第7項所述之製造方法,其中該填充塊之高度為該穿孔之深度扣除該接腳插設於第一端的長度。
- 如申請專利範圍第7項所述之製造方法,其中該填充塊之高度介於該穿孔之深度之百分之十與其百分之五十之間。
- 如申請專利範圍第7項所述之製造方法,更包含:回鑽該穿孔之作業,以控制該填充塊之高度。
- 如申請專利範圍第10項所述之製造方法,其中回鑽該穿孔之作業係依據一預定高度從該穿孔之該第一端往該填充塊進行回鑽,以控制該填充塊之高度。
- 如申請專利範圍第7項所述之製造方法,其中填充塊更包含:一設置於該穿孔內、並用以密封該穿孔之該第二端之填充物;以及一設置於該穿孔之該第二端、用以填平該填充物表面並鎔合該金屬層之導電層。
- 一種半導體測試裝置,係包含:一第一載板,具有複數第一氣密式導通孔;至少一第二載板,具有複數第二氣密式導通孔,每一第二氣密式導通孔係包含:一穿孔,係形成於該第二載板上,該穿孔於該第二載板之縱向高度邊際位置形成一第一端及一第二端;一金屬層,設置於該穿孔之內壁;以及一填充塊,該填充塊之高度小於該第二載板之縱向高度而設置於該穿孔內、並用以密封該穿孔之該第二端;至少一連接器,具有複數接腳,該些接腳插設於該第二載板之該些第二氣密式導通孔;一測試模組,具有一探針組及一測試卡,該探針組包含複數第一探針及複數第二探針,該第一載板及該第二載板設置於該測試模組,該些第一探針頂至該第一載板之該些第一氣密式導通孔,該些第二探針頂至垓些第二氣密式導通孔之該些填充塊,該連接器電性連接該測試卡;以及一真空模組,真空吸取該第一載板,該第一載板及該第二載板間維持真空狀態,以固定該第一載板於該測試模組,該測試卡透過該連接器、該第二載板及該探針組傳導一電子訊號至該第一載板。
- 如申請專利範圍第13項所述之半導體測試裝置,其中該第一氣密式導通孔係包含:一穿孔,係形成於該第一載板上,該穿孔於該第一載板之縱向高度邊際位置形成一第一端及一第二端; 一金屬層,設置於該穿孔之內壁;以及一填充塊,該填充塊之高度小於該第一載板之縱向高度而設置於該穿孔內、並用以密封該穿孔之該第二端。
- 如申請專利範圍第13或14項所述之半導體測試裝置,其中該導電塊包含:一填充物,設置於該穿孔內,用以密封該穿孔之該第二端;以及一導電層,設置於該穿孔之該第二端,用以填平該填充物表面並鎔合該金屬層。
- 如申請專利範圍第15項所述之半導體測試裝置,其中該填充物為金屬或樹脂之任一種。
- 如申請專利範圍第13項所述之半導體測試裝置,其中該連接器為壓接式連接器。
- 一種半導體測試裝置,係包含:一載板,具有複數氣密式導通孔,每一氣密式導通孔係包含:一穿孔,係形成於該載板上,該穿孔於該載板之縱向高度邊際位置形成一第一端及一第二端;一金屬層,設置於該穿孔之內壁;以及一填充塊,該填充塊之高度小於該載板之縱向高度而設置於該穿孔內、並用以密封該穿孔之該第二端;至少一連接器,具有複數接腳,該些接腳插設於該些氣密式導通孔;一測試模組,具有一測試卡,該測試卡具有複數探針,該載 板設置於該測試模組,該些探針頂至該些氣密式導通孔之該些填充塊;以及一真空模組,真空吸取該載板,該載板與該測試模組間維持真空狀態,以固定該載板於該測試模組,該些測試卡透過該些探針導通該連接器。
- 如申請專利範圍第18項所述之半導體測試裝置,其中該導電塊包含:一填充物,設置於該穿孔內,用以密封該穿孔之該第二端;以及一導電層,設置於該穿孔之該第二端,用以填平該填充物表面並鎔合該金屬層。
- 如申請專利範圍第19項所述之半導體測試裝置,其中該填充物為金屬或樹脂之任一種。
- 如申請專利範圍第18項所述之半導體測試裝置,其中該連接器為壓接式連接器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100103235A TWI408386B (zh) | 2011-01-28 | 2011-01-28 | A carrier plate having an airtight via hole for a semiconductor test apparatus, and a method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100103235A TWI408386B (zh) | 2011-01-28 | 2011-01-28 | A carrier plate having an airtight via hole for a semiconductor test apparatus, and a method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201231991A TW201231991A (en) | 2012-08-01 |
TWI408386B true TWI408386B (zh) | 2013-09-11 |
Family
ID=47069469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100103235A TWI408386B (zh) | 2011-01-28 | 2011-01-28 | A carrier plate having an airtight via hole for a semiconductor test apparatus, and a method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI408386B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1847834A1 (en) * | 2005-02-10 | 2007-10-24 | Tokyo Electron Limited | Interposer, probe card and method for manufacturing interposer |
JP2009276316A (ja) * | 2008-05-19 | 2009-11-26 | Shinko Electric Ind Co Ltd | プローブカード |
US20100308854A1 (en) * | 2008-03-20 | 2010-12-09 | Touchdown Technologies, Inc. | Probe card substrate with bonded via |
-
2011
- 2011-01-28 TW TW100103235A patent/TWI408386B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1847834A1 (en) * | 2005-02-10 | 2007-10-24 | Tokyo Electron Limited | Interposer, probe card and method for manufacturing interposer |
TWI306650B (zh) * | 2005-02-10 | 2009-02-21 | Tokyo Electron Ltd | |
US20100308854A1 (en) * | 2008-03-20 | 2010-12-09 | Touchdown Technologies, Inc. | Probe card substrate with bonded via |
JP2009276316A (ja) * | 2008-05-19 | 2009-11-26 | Shinko Electric Ind Co Ltd | プローブカード |
Also Published As
Publication number | Publication date |
---|---|
TW201231991A (en) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101267145B1 (ko) | 프로브 카드 | |
JP5016892B2 (ja) | 検査装置及び検査方法 | |
KR101735418B1 (ko) | 다수개의 금형핀을 이용한 반도체 패키지 테스트용 소켓 제조방법 | |
CN103743991A (zh) | Pcb板的导电孔电性能测试方法及装置 | |
KR20160148097A (ko) | Pcr 디바이스 및 그 제조 방법 | |
US9603254B2 (en) | Apparatus for filling a wafer via with solder | |
KR101110002B1 (ko) | 반도체 소자 테스트용 탄성 콘택터 및 그 제조방법 | |
KR101588570B1 (ko) | 실장부품이 탑재된 완제품의 연성회로기판(fpcb) 통합 검사장치 | |
KR101823004B1 (ko) | 반도체 테스트 소켓의 제조방법 | |
TWI601458B (zh) | 用以在配線基板上提供訂製導電端子的製法及探針卡總成 | |
TWI408386B (zh) | A carrier plate having an airtight via hole for a semiconductor test apparatus, and a method of manufacturing the same | |
CN102621463B (zh) | 用于半导体测试装置具有气密式导通孔的载板及制造方法 | |
JP7175179B2 (ja) | 中間接続部材、および検査装置 | |
CN207457425U (zh) | 基于微机电探针的垂直式探针卡 | |
KR102243839B1 (ko) | 중간 접속 부재, 및 검사 장치 | |
KR20130071816A (ko) | 반도체(ic)용 테스트 유닛 | |
CN113504455A (zh) | 封装测试装置、封装测试方法及转接板的制备方法 | |
KR100709963B1 (ko) | 다수의 캐비티를 구비한 연성회로기판의 검사 시스템 및검사 방법 | |
CN101430354B (zh) | 接脚元件的测试方法及其装置 | |
JP2016114484A (ja) | 配線基板の検査装置、配線基板の製造方法 | |
JP3596500B2 (ja) | 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法 | |
TW200716994A (en) | Circuit board inspecting apparatus and circuit board inspecting method | |
KR100958310B1 (ko) | 포고핀유닛을 이용한 프로브 카드와 세라믹기판 간의 결합방법 | |
KR101109401B1 (ko) | 기판의 코이닝-전기검사 장치 | |
KR20050087566A (ko) | 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법 |