KR20050087566A

KR20050087566A - 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법

Info

Publication number: KR20050087566A
Application number: KR1020040013451A
Authority: KR
Inventors: 이준성
Original assignee: 삼성전자주식회사
Priority date: 2004-02-27
Filing date: 2004-02-27
Publication date: 2005-08-31

Abstract

본 발명은 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법에 관한 것으로, 반도체 웨이퍼가 놓여지는 지지대와, 이 지지대와 소정거리 이격되어 설치되고 하측에 프로브 카드와 상부판이 장착되는 베이스 유닛과, 프로브 카드와 상부판을 결합하기 위한 돌출된 숫 결합부를 갖는 숫 커넥터와 숫 결합부가 삽입결합 되는 암 결합부를 갖는 암 커넥터를 포함하는 무삽입력(Zero Insertion Force; ZIF) 커넥터와 암 커넥터들이 숫 결합부와 암 결합부의 무삽입력 결합을 고정하고 해제하는 탈부착 동작을 수행하게 하는 온/오프 수단 및 베이스 유닛에 연결되어 전기적 파라미터를 테스트 하는 테스터를 포함하는 반도체 테스트 장치에 있어서, 숫 결합부에 클리어링 젤을 도포하는 단계, 클리어링 젤이 도포된 숫 결합부를 갖는 숫 커넥터들과 암 커넥터들을 상호 무삽입력 결합하는 단계 및 온/오프 수단을 반복적으로 온/오프 함에 따라 탈부착 동작을 반복하게 되어 숫 결합부에 도포된 클리어링 젤이 암 결합부에 반복적으로 접촉됨으로써 클리어링을 하는 단계를 포함하는 무삽입력 커넥터의 클리어링 방법을 제공하는 것이다.

이에 따르면 숫 커넥터와 암 커넥터의 결합 접촉부 오염이 제거되어 반도체 테스트시 테스트 신호의 전달을 개선할 수 있다.

Description

반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법{Clearing Method of Zero Insertion Force Connector of Semiconductor Test Apparatus}

본 발명은 암/수 커넥터 한쌍으로 이루어진 무삽입력 커넥터(Zero Insertion Force; ZIF)의 결합부를 클리어링(clearing)하는 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법에 관한 것이다.

로직(LOGIC)이나 메모리용 반도체 장치의 제조공정들이 모두 완료되고 반도체 웨이퍼에 칩이 완성되면, 이들 반도체 웨이퍼는 패키지 공정을 위한 절삭단계로 들어가기 전에 형성된 각 반도체 칩들의 전기적 특성(electrical parameter)을 테스트 장치를 이용하여 측정하고 그 양/불량(pass/fail)을 검수(inspection)하게 된다.

그리고, 이러한 테스트 장치는 반도체 웨이퍼가 놓여지는 지지대와, 이 지지대와 소정거리 이격되어 설치되고 하측에 상부판이 장착되는 베이스 유닛과, 역시 상부판의 하측에 장착되고 탐침부와 인쇄회로기판을 갖는 프로브 카드(probe card)와 상부판과 프로브 카드를 탈부착 가능하게 결합하는 무삽입력 커넥터 및 베이스 유닛(base unit)과 연결된 테스터(tester)를 포함한다.

따라서 테스터로부터 발생된 테스트 신호는 베이스 유닛에 장착된 상부판과, 암 커넥터가 상부판과 연결되고, 숫 커넥터가 프로브 카드의 인쇄회로 기판과 연결된 무삽입력 커넥터의 연결 접촉단자들을 통하여 프로브 카드에 전달된다.

또한, 일측이 프로브 카드에 형성된 인쇄회로 기판에 연결되며 타측이 반도체 칩의 패드(pad)에 접촉되는 탐침부에 의하여 반도체 칩에 테스트 신호를 전달하게 되며, 반도체 칩을 통과한 테스트 신호는 위와 반대의 경로로 테스터에 전달되어 반도체 칩의 양/불량을 검수하게 된다.

그러나, 이러한 테스트 신호가 전달되는 경로 중 하나로써 탈부착 가능한 암/수 커넥터 한쌍으로 이루어진 무삽입력 커넥터는 탈부착시 외부환경에 노출되고, 탈부착 자체에 의한 접촉으로 인하여 오염이 발생되고 있으며, 이 오염은 반도체 칩의 테스트 시 테스트 신호의 신뢰도를 떨어뜨리거나 심한 경우에는 테스트 신호가 전달되지 않게 하는 단점이 있다.

따라서 본 발명의 목적은, 상부판과 프로브 카드를 연결하는 무삽입력 커넥터를 클리어링 하는 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법을 제공하기 위한 것이다.

상기 목적을 달성하기 위하여 본 발명 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법은, 숫 결합부에 클리어링 젤을 도포하는 단계, 클리어링 젤이 도포된 숫 결합부를 갖는 숫 커넥터들과 상기 암 커넥터들을 상호 무삽입력 결합하는 단계 및 온/오프 수단을 반복적으로 온/오프 함에 따라 탈부착 동작을 반복하게 되어, 숫 결합부에 도포된 클리어링 젤이 상기 암 결합부에 반복적으로 접촉됨으로써 클리어링을 하는 단계를 포함하는 것을 특징으로 한다.

이하 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.

도 1은 본 발명에 있어서의 프로브 카드와 상부판이 장착된 반도체 테스트 장치의 개략도이다.

도 1을 참조하면, 반도체 테스트 장치는 복수의 칩(미도시)이 형성된 반도체 기판(10)이 놓여지는 지지대(11)와, 지지대(11)의 상부에서 소정거리 이격되어 설치되며 하측에 프로브 카드(12)와 상부판(13)이 장착되는 베이스 유닛(14)과, 일측이 프로브 카드(12)의 인쇄회로기판(12a)과 연결되고 타측이 반도체 기판(10)상의 칩 패드(미도시)와 전기적으로 접촉하는 탐침부(12b)와, 상부판(13)과 프로브 카드(12)를 탈부착 가능하게 결합하는 무삽입력 커넥터(14) 및 베이스 유닛(15)에 연결되어 반도체 칩(미도시)의 전기적 특성을 검수하는 테스터(16)를 포함한다.

여기서, 지지대(11)와 베이스 유닛(15)은 상호 근접이동이 가능하므로, 반도체 칩의 전기적 특성을 측정하기 위하여 탐침부(12b)를 반도체 기판(10)에 근접하여 반도체 칩의 단자용 패드와 접촉할 수 있다.

도 2는 본 발명에 있어서의 프로브 카드(12)를 나타낸 평면도로서, 본 도면에서는 설명의 편의를 위하여 인쇄회로 기판(12a)의 중앙영역에 형성되어 있는 탐침부(도 1의 12b)를 생략하고 도시하였다.

도 2를 참조하면, 프로브 카드(12)의 인쇄회로기판(12a)은 원형 판상이고 판면 상에는 복수의 연결부(20)들이 배치되어 있다. 이러한 연결부(21)들은 인쇄회로기판(12a)의 판면을 네 개의 사분면으로 나누어 각 사분면에 인쇄회로기판(12a)의 중앙 원점(O)으로부터 소정거리 이격되어 원호의 가장자리에 인접한 부분에 각각 배치되어 있다.

여기서, 연결부(20)는 긴 직사각형으로 형성되어 있고 이들 연결부(20)에는 탐침부(도 1의 12b)에 형성된 탐침들과 연결 접촉될 수 있도록 복수의 접촉핀(미도시)들이 연결부(20)의 서로 대향하는 긴 변들의 양측을 따라 인쇄회로기판(12a) 판면에 수용 형성되어 있다.

또한 직사각형으로 형성된 연결부(20)의 중앙영역에는 길이방향을 따라 판면으로부터 소정깊이로 형성된 복수의 고정홀(21)이 형성되어 있다.

도 3a는 본 발명에 있어서 프로브 카드와 상부판을 결합시키는 무삽입력 커넥터의 숫 커넥터를 나타낸 사시도이다.

도 3a를 참조하면, 숫 커넥터(30)의 몸체(31)는 연결부(도 1의 20)와 같이 직사각형으로 형성되어 있다.

그리고 연결부(도 1의 20) 표면과 접하여 결합되는 숫 커넥터(30) 몸체(31)의 하부면에는 연결부(도 2의 21)의 고정홀(도 2의 22)에 삽입고정 되는 복수의 고정핀(33)들이 형성되어 있고, 숫 커넥터(30) 몸체(31)의 상부영역에는 숫 커넥터 (30) 몸체(31)의 상부면으로부터 소정높이 돌출된 숫 결합부(32)가 형성되어 있다.

여기서, 숫 결합부(32)의 장축 양측면에는 숫 커넥터(30)의 길이 방향을 따라 복수의 제 1연결 접촉단자(34)가 형성되어 있으며, 이 제 1연결 접촉단자(34)는 일측이 긴 장방형의 전도성 금속재질로 되어있다.

또한, 제 1연결 접촉단자(34)는 숫 결합부(32)의 상부면에서부터 숫 커넥터의 몸체(31)를 관통하여 숫 커넥터 몸체(31)의 하부면까지 연장 형성되어 있으며, 연결부(도 2의 20)에 형성된 접촉핀(미도시)들과 접촉하여 상부판(도 1의 13)에 전기적 신호를 전달하는 역할을 한다.

도 3b는 본 발명에 있어서 프로브 카드와 상부판을 결합시키는 무삽입력 커넥터의 암 커넥터를 나타낸 사시도이다.

도 3b를 참조하면, 암 커넥터(40)는 일측이 상부판(도 1의 13)에 장착되어 있고, 타측은 프로브 카드(도 1의 12)에 장착된 숫 커넥터의 숫 결합부(도 3의 32)가 삽입되어 결합될 수 있도록 소정의 공간을 형성한 암 결합부(42)가 마련되어 있다.

이러한 암 결합부(42)는 숫 결합부(도 3a의 32)의 모양에 맞추어 직사각형으로 형성되어 있고, 내측 면에는 숫 결합부(도 3의 32)의 외측 면에 형성된 제1연결 접촉단자(도 3의 34)들에 대응하여 연결 접촉되는 제2연결 접촉단자(43)가 길이 방향을 따라서 복수로 형성되어 있다.

이러한 제2연결 접촉단자(43) 역시 일측이 긴 장방형의 전도성 금속편으로 형성되어 있고, 반도체 기판(도 1의 10)의 칩으로부터 전달되는 전기적 신호를 제 1연결 접촉단자(도 3a의 34)로부터 전달받아 테스터(도 1의 16)로 전달해주는 역할을 한다.

따라서, 상부판(도 1의 13)에 연결된 암 커넥터(도 3b의 40)와 프로브 카드(12)의 인쇄회로기판(도 2의 12)에 연결된 숫 커넥터(도 3a의 30)가 무삽입력 결합함에 따라, 탐침부(12b)에 의해 전달되는 테스트 신호가 프로브 카드(12)와 상부판(도 1의 13)을 거쳐 테스터(도 1의 16)에 전달되게 된다.

그러므로, 도 3a와 도 3b의 숫 커넥터(30)와 암 커넥터(40)에 있어서, 숫 결합부(32)에 클리어링 젤을 도포하고, 숫 커넥터(30)와 암 커넥터(40)를 무삽입력 결합한 후, 무삽입력 커넥터(도 1의 14)의 레버(lever)(미도시)를 반복적으로 온/오프 시키면 제 2연결 접촉단자(43)가 형성되어 있는 암 결합부(42)의 두 변이 위/ 아래로 이동함에 따라, 암 결합부(42)가 숫 결합부(32)를 쥐었다 놓았다 하게 되므로, 암 결합부(42)가 숫 결합부(32)를 단단히 고정하고 해제하는 탈부착 동작을 반복 수행하게 된다.

따라서, 숫 결합부(32)와 암 결합부(42)는 반복적으로 접촉을 하게 되고 숫 결합부(32)에 도포된 클리어링 젤에 의하여 암 결합부(42)와 숫 결합부(32)의 오염을 제거하게 된다.

본 발명에 의하면, 반도체 테스트 장치의 암/수 커넥터 한쌍으로 이루어진 무삽입력 커넥터의 오염을 제거하여 숫 커넥터와 암 커넥터의 접촉상태를 양호하게 하여 반도체 칩 테스트시 테스트 불량을 개선 할 수 있다.

도 2는 본 발명에 있어서의 프로브 카드를 나타낸 평면도이다.

* 도면의 주요부분에 대한 부호설명 *

12: 프로브 카드 13: 상부판

14: 무삽입력 커넥터 20: 연결부

30: 숫 커넥터 40: 암 커넥터

32: 숫 결합부 42: 암 결합부

34: 제 1연결 접촉단자 43: 제 2연결 접촉단자

Claims

반도체 웨이퍼가 놓여지는 지지대와, 상기 지지대와 소정거리 이격되어 설치되고 하측에 프로브 카드와 상부판이 장착되는 베이스 유닛과, 상기 프로브 카드와 상부판을 결합하기 위한 돌출된 숫 결합부를 갖는 숫 커넥터와 상기 숫 결합부가 삽입결합되는 암 결합부를 갖는 암 커넥터를 포함하는 무삽입력(Zero Insert Force; ZIF) 커넥터와 상기 암 커넥터들이 숫 결합부와 암 결합부의 무삽입력 결합을 고정하고 해제하는 탈부착 동작을 수행하게 하는 온/오프 수단 및 상기 베이스 유닛에 연결되어 전기적 파라미터를 테스트 하는 테스터를 포함하는 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법으로서,

상기 숫 결합부에 클리어링 젤을 도포하는 단계;

상기 클리어링 젤이 도포된 숫 결합부를 갖는 숫 커넥터들과 상기 암 커넥터들을 상호 무삽입력 결합하는 단계;및

상기 온/오프 수단을 반복적으로 온/오프 함에 따라 탈부착 동작을 반복하게 되어, 상기 숫 결합부에 도포된 클리어링 젤이 상기 암 결합부에 반복적으로 접촉됨으로써 클리어링을 하는 단계;를 포함하는 것을 특징으로 하는 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법.