TWI403260B

TWI403260B - A water jacket for cooling the electronic components on the substrate

Info

Publication number: TWI403260B
Application number: TW097131550A
Authority: TW
Inventors: Nishiura Koei
Original assignee: Advantest Corp
Priority date: 2007-09-14
Filing date: 2008-08-19
Publication date: 2013-07-21
Also published as: JPWO2009034641A1; US8391006B2; WO2009034641A1; TW200917945A; DE112007003652T5; CN101785375A; JP4934199B2; CN101785375B; US20100271779A1; KR20100040979A

Description

用於冷卻基板上之電子元件的水套

本發明，係有關於一種用於將組裝於基板上之電子元件加以冷卻的水套、及包括前述水套之電子元件冷卻裝置及電子元件測試裝置。

在半導體積體回路元件等各種電子元件(以下也單稱做「DUT(Device Under Test)」)的製造工序中，係使用電子元件測試裝置來測試DUT之性能及功能。前述電子元件測試裝置係包括：測試本體，使測試訊號送出至DUT，同時檢查反應訊號；測試頭，連接在前述測試本體，同時包括用於與DUT做電氣性接觸之插座；以及處理裝置，將DUT依序搬運至測試頭上，將測試結束之DUT對應測試結果而加以分類。由前述電子元件測試裝置所致之測試，係在對DUT施加有高溫或低溫之熱應力的狀態下藉由處理裝置來實施。

這種電子元件測試裝置之測試頭，係包括被當作DUT與測試本體間之電氣介面使用之多數銷電子卡。這些銷電子卡，係由組裝有多數測試用高頻回路或電源回路等各種測試用裝置的基板所構成。在被組裝於銷電子卡上之測試用裝置中，也有於DUT測試時，會因為本身發熱而導致高溫者。相對於此，為了將因為本身發熱而致高溫之測試用裝置直接浸漬在冷媒而冷卻，而有眾所周知的組裝於銷電子卡而覆蓋測試用裝置之水套(例如參照專利文獻1及專利文獻2)。

在前述水套中，流通冷媒之通路的流路剖面積係一定。因此，當可供給至水套之冷媒流量被限定一定量時，提高冷卻效率就有其限制。

【專利文獻1】日本特開平10－51169號公報【專利文獻2】日本特開平10－303586號公報

本發明所欲解決之課題，係提供一種能提高冷卻效率之水套、及包括前述水套之電子元件冷卻裝置及電子元件測試裝置。

為了達成上述目的，當使用本發明時，能提供一種為了藉由冷媒來冷卻組裝於基板上之電子元件，而組裝於前述基板上之水套，其中，其包括可收容前述電子元件且流通前述冷媒之通路，前述通路，係使流路剖面積比其他部分還要小的節流部設於前述電子元件上游(參照專利申請範圍第1項)。

在前述發明中，雖然未特別限定，但是，最好前述節流部，係包括比前述電子元件還要小的開口寬度(參照專利申請範圍第2項)。

在前述發明中，雖然未特別限定，但是，最好前述節流部，係沿著前述冷媒之流通方向，設於與包括前述電子元件之半導體晶片相同的直線上(參照專利申請範圍第3項)。

在前述發明中，雖然未特別限定，但是，最好於包括前述電子元件之半導體晶片處，包括控制前述冷媒流動方向的指向機構(參照專利申請範圍第4項)。

在前述發明中，雖然未特別限定，但是，最好前述節流部也設於前述電子元件之下游(參照專利申請範圍第5項)。

在前述發明中，雖然未特別限定，但是，前述道路，可容納前述複數個電子元件並排的狀態，前述複數個節流部最好也分別設於前述電子元件之下游(參照專利申請範圍第6項)。

在前述發明中，雖然未特別限定，但是，最好複數個前述節流部，係對應前述電子元件之發熱量而包括相互不同的開口寬度(參照專利申請範圍第7項)。

在前述發明中，雖然未特別限定，但是，最好前述複數個節流部之開口寬度，係愈往下游則愈窄(參照專利申請範圍第8項)。

在前述發明中，雖然未特別限定，但是，最好前述通路，係包括分隔前述各電子元件間之分隔壁，前述節流部係設於前述分隔壁(參照專利申請範圍第9項)。

在前述發明中，雖然未特別限定，但是，最好前述分隔壁，係包括第1分隔壁、及與前述第1分隔壁鄰接之第 2分隔壁，前述第1分隔壁係自前述第2分隔壁分歧(參照專利申請範圍第10項)。

在前述發明中，雖然未特別限定，但是，最好前述通路，係包括在前述電子元件之第1半導體晶片與前述電子元件之第2半導體晶片之間，流路剖面積自上游往下游逐漸縮小的階梯部(參照專利申請範圍第11項)。

在前述發明中，雖然未特別限定，但是，最好前述通路，係包括產生前述冷媒亂流的亂流產生機構(參照專利申請範圍第12項)。

為了達成上述目的，當使用本發明時，能提供一種電子元件冷卻裝置，藉由冷媒來冷卻組裝於基板上之電子元件，其特徵在於：其包括申請專利範圍第1項~第12項中任一項所述之水套、及使冷媒供給到前述水套之前述通路之冷媒供給機構(參照專利申請範圍第13項)。

為了達成上述目的，當使用本發明時，能提供一種電子元件測試裝置，實施被測試電子元件之測試，其特徵在於：其包括：接觸部，電氣性接觸前述被測試電子元件；基板，組裝有測試用電子元件，同時電氣性接觸前述接觸部；以及電子元件冷卻裝置，記載於申請專利範圍第13項；包括前述電子元件冷卻裝置之前述水套，係為了以冷媒來冷卻前述測試用電子元件而被組裝於前述基板上(參照專利申請範圍第14項)。

在本發明中，係藉由使冷媒通過在通路中，流路剖面積比其他部分小的節流部，冷媒流速會升高，而能提高由冷媒所致之電子元件冷卻效率。

以下，參照圖面來說明本發明之實施形態。

第1圖係表示本發明第1實施形態電子元件測試裝置之剖面示意圖；第2圖及第3圖係表示本發明第1實施形態測試頭之剖面圖；第4圖係表示本發明第1實施形態電子元件測試裝置之方塊圖；第5圖係表示沿著第3圖V－V線之水套剖面圖；第6圖係沿著第5圖VI－VI線之剖面圖；第7圖係第5圖VII部之放大圖；第8圖係表示沿著第7圖A₁ －A₂ 線之通路的流路剖面積曲線圖；第9圖係表示沿著第7圖A₁ －A₂ 線之冷媒的流速分佈曲線圖；第10圖係表示沿著第7圖B₁ －B₂ 線之冷媒的流速分佈曲線圖；第11圖係沿著第7圖A₁ －A₂ 線之剖面圖；第12圖係將本發明第1實施形態水套與先前構造之水套的冷卻性能加以比較之曲線圖。

本發明第1實施形態之電子元件測試裝置，如第1圖所示，係例如由用於傳遞DUT之處理裝置1、與DUT做電氣性連接之測試頭10、及透過測試頭10送出測試訊號至DUT而實施DUT測試之測試本體2所構成。前述電子元件測試裝置，係於使高溫或低溫之熱應力施加在DUT之狀態下，測試(檢查)DUT是否適當地動作，對應該測試結果來分類DUT之裝置。

如第1圖所示，於測試頭10上部處，在DUT測試時，設有電氣性連接於DUT之插座11。前述插座11，如第1圖所示，係透過形成於處理裝置1之開口1a，面對處理裝置1內部，於處理裝置1內被搬運之DUT係被壓抵在前述插座11。而且，處理裝置1可使用熱板型或腔體型者。

插座11，係包括多數個接觸銷(未圖示)，前述接觸銷係與DUT輸出入端子做電氣性連接，如第2圖及第3圖所示，係被組裝於插座板12。插座板12，係透過電線13而電氣性連接在性能板14上。在本實施形態中，係例如10個插座11以2行5列的方式被配列在插座板12上。

於測試頭10內，收容有複數片(於本例中係10片)銷電子卡20，性能板14係電氣性連接於各銷電子卡20。

於本實施形態中，如第2圖及第3圖所示，保持複數銷體25之保持部26係設於銷電子卡20上端部。各銷體25，係藉由接觸到設於性能板14下表面之墊體，性能板14係與銷電子卡20做電氣性接觸。而且，在本發明中，於性能板14與銷電子卡20間之連接方式，係並不侷限於上述方式，也可以係例如使用電線或連接器等之連接方式。

於銷電子卡20下端部設有連接器27。前述連接器27，係與位於測試頭10底部之背面板28相連接。而且，前述背面板28係透過電線而與測試本體2連接。

而且，在本實施形態中，雖然10片銷電子卡20係直立並列，但是本發明並不侷限於此，也可以任意設定銷電子卡20之片數。又，也可以使銷電子卡沿著水平方向設置。

銷電子卡20，係由使用於DUT測試之複數個測試用裝置21、及兩面組裝有前述測試用裝置21之卡基板24所構成。測試用裝置21之具體例，有例如用於處理測試訊號而組裝有LSI等之高頻回路，或者，用於供給測試用電力至DUT而組裝有轉換調壓器等之電源回路等。又，卡基板24之具體例，有例如由玻璃環氧樹脂等所構成之印刷基板、玻璃基板或陶瓷基板等。在前述銷電子卡20處，如下所述，為了冷卻測試用裝置21而在兩面組裝有水套50。

而且，本實施形態中之電子元件測試裝置，係包括用於冷卻組裝於銷電子卡20上之測試用裝置21的電子元件冷卻裝置30，前述電子元件冷卻裝置30，如第4圖所示，係包括分別組裝於各銷電子卡20之水套50、用於使冷媒供給至水套50之冷卻器40、及在水套50與冷卻器40之間循環冷媒之配管系統44~49。冷卻器40，係包括冷卻冷媒之熱交換器41、壓送冷媒之幫浦42、及用於限制冷媒壓力上限之壓力開關43。而且，用於冷卻測試用裝置21之冷媒的具體例，有例如氟系惰性液體(例如3M公司製Fluorinert(註冊商標))等的電氣絕緣性優良的液體。

藉由幫浦42而被送出之冷媒，係在熱交換器41冷卻後，透過主管44到達上游側之分歧單元45，在前述分歧單元45被分配至各支管46而分別供給到各水套50(幫浦 42→熱交換器41→主管44→分歧單元45→各支管46→各水套50)。

另外，通過各水套50通路51內之冷媒，係透過各支管49而在下游側分歧單元48合流，而且，透過下游側主管47回到冷卻器40之幫浦42(各水套50→各支管49→分歧單元48→主管47→幫浦42)。

本實施形態中之水套50，如第5圖及第6圖所示，係包括流過來自冷卻器40之冷媒的通路51。前述水套50，係於測試用裝置21位在通路51內之狀態下，以螺絲等被固定於卡基板24上。於卡基板24與水套50之間，中介組裝有O型環等密封構件57，通路51內被密閉。藉由使冷媒流入前述水套50之通路51內，冷媒會直接接觸到測試用裝置21而冷卻測試用裝置21。而且在第5圖中，雖然水套50僅圖示通路51最上段，但是實際上，例如通路51係蛇行於水套全表面。

於通路51最上段處，即使於測試用裝置21中，也配置有包括自身發熱很多之半導體晶片的MCM(Multi Chip Module)22A。各MCM22A，如第7圖所示，係包括3個裸晶片222~224、及組裝有前述裸晶片222~224之模組基板221。在3個裸晶片222~224中，第1及第2裸晶片222,223係自身發熱特別多之裝置。相對於此，第3裸晶片224係自身發熱比第1及第2裸晶片222,223還要少的裝置。模組基板221之具體例，有例如玻璃陶瓷基板等的低熱膨脹基板。

如第5圖所示，於通路51最上段形成有入口51a，於前述入口51a連接有上游側支管46。於通路51中，在入口51a下游收容有一列並列之8個MCM22A。通過這些MCM22A周圍之冷媒，雖然未特別圖示，但是，係在一邊沿著通路51蛇行一邊冷卻卡基板24上之其他電子元件後，到達連接於出口(未圖示)之下游側支管49。

通路51，係包括設於相互鄰接之MCM22A間之分隔壁52。鄰接之分隔壁52間劃定有塊體53，各塊體53中分別收容有1個MCM22A。

而且，第5圖及第7圖所示，各塊體53雖然係包括用於收容MCM22A以外之電子元件23A的擴大領域53a，但是，當於塊體53內僅收容MCM22A時，就無須擴大領域53a。

第13圖係表示本發明第2實施形態水套之剖面圖。當於塊體53內收容尺寸比較大之電子元件23B時，如第13圖所示，也可以自鄰接於第1分隔壁52A之第2分隔壁52B，使前述第1分隔壁52A分歧。

如第5圖所示，於各分隔壁52處，分別設有於通路51中，流路剖面積比其他部分小的節流部54。如第7圖所示，各節流部54之開口寬度w，係比實質上與冷媒流通方向垂直的MCM22A整體長度L還要小(w<L)，在本實施形態中，節流部54之開口寬度w，係與第1裸晶片222第7圖中之縱向長度相當，如第8圖所示，在前述節流部54中，流路剖面積會變窄。而且，在本實施形態中，9個節流部541~549係總稱為節流部54，9個節流部541~549 之開口寬度w1~w9係總稱為開口寬度w。

在本實施形態中，流路剖面積較小的節流部54係設於MCM22A正上流處，如第9圖所示，與不包括節流部54之先前構造(以第9圖中之虛線表示)相比較下，節流部54下游中之冷媒流速會增加，能提高冷卻效率。尤其，如第10圖所示，藉由冷媒之慣性及黏性的影響，在冷媒之流通方向中，位於節流部54正下之半導體晶片21,22(第10圖中之位置B₃ )處的流速會顯著增加。又，藉由提高冷媒流速，能抑制由重力所致之冷媒流線變化。而且，在本實施形態中，節流部54係位於MCM22A下游，所以，能抑制冷媒流線之發散。而且，在第10圖中，實際上藉由冷媒之黏性，於擴大領域53a會產生二次流(渦流)，其如圖中虛線般分佈。又，在第8圖~第10圖中，係不考慮由下述階梯部51d所致之影響。

如第7圖所示，在本實施形態中，各節流部54係沿著冷媒流通方向，位於與第1及第2裸晶片222,223相同的直線上。因此，能使冷媒集中接觸第1及第2裸晶片222,223，更能提高冷卻效率。

又，在本實施形態中，如第11圖所示，於通路51中，在第1裸晶片222與第2裸晶片223間之天花板面51c設有階梯部51d。通路51之流路剖面積係藉由前述階梯部51d而下游側比上游側還要小，流過第2裸晶片223周圍之冷媒，係比流過第1裸晶片222周圍之冷媒還要快。當高發熱之第1及第2裸晶片222,223係沿著冷媒流通方向並列時，藉由上游側裸晶片222本身之發熱，下游側裸晶片223之溫度會升高，在第1裸晶片222與第2裸晶片223間會產生溫度差。相對於此，在本實施形態中，因為通路51之階梯部51d會減少流路剖面積，藉此，能抵銷由上游側裸晶片222所致之溫度上昇部分而減少溫度差。

第14圖及第15圖係表示本發明第3及第4實施形態水套之放大剖面圖，第16圖及第17圖係表示本發明第5及第6實施形態水套節流部之放大剖面圖。

如第14圖所示，也可以不使節流部54設於與第1及第2裸晶片222,223相同直線上，而使整流板55設於節流部54上，以使冷媒朝向第1裸晶片222流動。

又，如第15圖所示，在1個MCM22B中，當組裝有多數個高發熱裸晶片222,223,225,226時，也可以對應於此而使複數個節流部54設於分隔壁52上。

而且，第16圖或第17圖所示，也可以使板狀緩衝器56A或圓柱狀緩衝器56B配置於節流部54，於MCM22A之第1及第2裸晶片222,223上產生冷媒之亂流。

回到第5圖，在本實施形態中，設於各分隔壁52之節流部541~549的開口寬度w1~w9，係愈往下游則逐漸變窄(w1>w2>w3>w4>w5>w6>w7>w8>w9)。當使全部節流部之開口寬度一定時，藉由上游側MCM之自身發熱，下游側MCM之溫度會升高，如第12圖所示，在上游側MCM與下游側MCM之間會產生溫度差。相對於此，在本實施形態中，藉由上述構成，冷媒流速愈往下游則愈快，藉此能抵銷由上游側MCM22A所致之溫度上昇部分，如第12圖所示，各MCM22A之溫度會實質上相同。而且，在第5圖中，係未圖示節流部542~548之開口寬度w2~w8。又，第12圖中之MCM數量，雖然係未與第5圖中之MCM22A數量相同，但是，第12圖係第1實施形態之變形例，在本發明中，配置於通路內之MCM數量係可任意設定。

又，先前係將最下游之MCM溫度當作基準來設計，所以，在上游側會過度冷卻，而實施浪費的冷卻。相對於此，在本實施形態中，如上所述，上游側與下游側MCM的溫度係實質上相同，所以，能減少浪費的冷卻。

而且，當配列成一列之MCM規格係彼此不同，裸晶片之發熱量不同時，節流部開口寬度並不侷限於愈往下游則逐漸變窄，有必要個別設定各節流部之開口寬度，以使MCM成為目標溫度。

第18A圖及第18B圖係表示作為冷卻對象之電子元件的第1變形例俯視圖及剖面圖；第19A圖及第19B圖係表示作為冷卻對象之電子元件的第2變形例俯視圖及剖面圖；第20A圖及第20B圖係表示作為冷卻對象之電子元件的第3變形例俯視圖及剖面圖。

位於節流部54下游之裝置，如第18A圖及第18B圖所示，也可以係由模組基板61、組裝於模組基板61上之半導體晶片62、及設於半導體晶片62上之金屬製散熱鰭片63所構成之MCM60。又，位於節流部54下游側之裝置，如第19A圖及第19B圖所示，也可以係使模組基板71、半導體晶片72及散熱鰭片73以樹脂封裝74密封之半導體封裝70。或者，位於節流部54下游之裝置，如第20A圖及第20B圖所示，也可以係使半導體晶片81以樹脂封裝82密封之半導體封裝80。而且，散熱鰭片之安裝位置，係可以設定於電子元件上表面以外之任意位置。

在本發明中，係並不侷限於上述例示的電子元件，也包含使半導體晶片模組化或封裝後之全部電子元件。而且，在上述任何情形下，皆可使節流部54設於水套50，以瞄準半導體晶片。又，即使在電子零件整體發熱之情形下，也可以藉由節流部54來提高冷媒流速而集中冷卻前述電子元件一部份。

而且，以上說明過之實施形態，係為了容易理解本發明而記載者，本發明並不侷限於此。因此，開示於上述實施形態之各要素，係也包含屬於本發明技術範圍之全部設計變更或均等物的旨趣。

例如，也可以使節流部54開口寬度為可變，在MCM22A中，於第1及第2裸晶片222,223停止時擴大開口寬度，在第1及第2裸晶片222,223作動時縮小開口寬度而提高冷卻效率。

又，在上述實施形態中，雖然說明過使用處理裝置後之後工序中的電子元件測試裝置，但是，本發明並不侷限於此，本發明也可以適用於使用工具顯微鏡後之前工序中的電子元件測試裝置。

10‧‧‧測試頭

20‧‧‧銷電子卡

21‧‧‧實驗用裝置

22A‧‧‧MCM

24‧‧‧卡體基板

30‧‧‧電子元件冷卻裝置

40‧‧‧冷卻器

50‧‧‧水套

51‧‧‧通路

51d‧‧‧階梯部

52‧‧‧分隔壁

53‧‧‧塊體

54,541~549‧‧‧節流部

55‧‧‧整流板

56A,56B‧‧‧緩衝器

57‧‧‧密封構件

60‧‧‧半導體封裝

第1圖係表示本發明第1實施形態電子元件測試裝置之剖面示意圖。

第2圖係沿著第1圖II－II線之測試頭剖面圖。

第3圖係沿著第2圖III－III線之剖面圖。

第4圖係表示本發明第1實施形態電子元件冷卻裝置之方塊圖。

第5圖係表示沿著第3圖V－V線之水套剖面圖。

第6圖係沿著第5圖VI－VI線之剖面圖。

第7圖係第5圖VII部之放大圖。

第8圖係表示沿著第7圖A₁ －A₂ 線之通路的流路剖面積曲線圖。

第9圖係表示沿著第7圖A₁ －A₂ 線之冷媒的流速分佈曲線圖。

第10圖係表示沿著第7圖B₁ －B₂ 線之冷媒的流速分佈曲線圖。

第11圖係沿著第7圖A₁ －A₂ 線之剖面圖。

第12圖係將本發明第1實施形態水套與先前構造之水套的冷卻性能加以比較之曲線圖。

第13圖係表示本發明第2實施形態水套之剖面圖。

第14圖係表示本發明第3實施形態水套之放大剖面圖。

第15圖係表示本發明第4實施形態水套之放大剖面圖。

第16圖係表示本發明第5實施形態水套之節流部放大剖面圖。

第17圖係表示本發明第6實施形態水套之節流部放大剖面圖。

第18A圖係表示作為冷卻對象之電子元件的第1變形例俯視圖。

第18B圖係沿著第18A圖XVIIIB－XVIIIB線之剖面圖。

第19A圖係表示作為冷卻對象之電子元件的第2變形例俯視圖。

第19B圖係沿著第19A圖XIXB－XIXB線之剖面圖。

第20A圖係表示作為冷卻對象之電子元件的第3變形例俯視圖。

第20B圖係沿著第20A圖XXB－XXB線之剖面圖。

2‧‧‧測試本體

10‧‧‧測試頭

11‧‧‧插座

1a‧‧‧開口

Claims

一種水套，為了藉由冷媒來冷卻組裝於具有自身發熱量大的第一半導體晶片以及自身發熱量小於前述第一半導體晶片之第二半導體晶片的基板上之電子元件，而組裝於前述基板上，其包括可收容前述電子元件，同時可流通前述冷媒之通路，前述通路係使流路剖面積比其他部分還要小的節流部設於前述電子元件上游以及下游兩側；其中，前述通路係包括分隔前述各電子元件間之分隔壁；前述節流部係設於前述分隔壁；前述節流部係包括比前述電子元件的寬度還要小的開口寬度，且沿著前述冷媒之流通方向設於與前述第一半導體晶片相同的直線上，且設於與第二半導體晶片不同的直線上。
如申請專利範圍第1項所述之水套，其中，前述通路係可在並列有複數前述電子元件之狀態下被收容，複數個前述節流部係分別設於前述各電子元件之上游。
如申請專利範圍第2項所述之水套，其中，複數個前述節流部係對應前述電子元件之發熱量而包括相互不同的開口寬度。
如申請專利範圍第3項所述之水套，其中，前述複數個節流部之開口寬度係愈往下游則愈窄，前述節流部係設於前述分隔壁。
如申請專利範圍第1項所述之水套，其中，前述分隔壁係包括第1分隔壁、及與前述第1分隔壁鄰接之第2分隔壁，前述第1分隔壁係自前述第2分隔壁分歧。
如申請專利範圍第1項所述之水套，其中，前述通路係包括在前述電子元件之第1半導體晶片與前述電子元件之第2半導體晶片之間，流路剖面積自上游往下游逐漸縮小的階梯部。
如申請專利範圍第1項所述之水套，其中，前述通路係包括產生前述冷媒亂流的亂流產生機構。
一種電子元件冷卻裝置，藉由冷媒來冷卻組裝於基板上之電子元件，其包括申請專利範圍第1至7項中任一項所述之水套及使冷媒供給到前述水套之冷媒供給機構。
一種電子元件測試裝置，實施被測試電子元件之測試，其包括：接觸部，電氣性接觸前述被測試電子元件；基板，組裝有測試用電子元件，同時電氣性接觸前述接觸部；以及電子元件冷卻裝置，記載於申請專利範圍第8項；包括前述電子元件冷卻裝置之前述水套，係為了以冷媒來冷卻前述測試用電子元件而被組裝於前述基板上。