CN105938805B - 测试板单元和包括其的用于测试半导体芯片的装置 - Google Patents

测试板单元和包括其的用于测试半导体芯片的装置 Download PDF

Info

Publication number
CN105938805B
CN105938805B CN201510811347.9A CN201510811347A CN105938805B CN 105938805 B CN105938805 B CN 105938805B CN 201510811347 A CN201510811347 A CN 201510811347A CN 105938805 B CN105938805 B CN 105938805B
Authority
CN
China
Prior art keywords
heat
test board
semiconductor chip
test
reservoir
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510811347.9A
Other languages
English (en)
Other versions
CN105938805A (zh
Inventor
郑宇植
高秉暶
吴孝镇
崔永培
郑镇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanshang United Test Co ltd
SK Hynix Inc
Original Assignee
Hanshang United Test Co ltd
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150030467A external-priority patent/KR102104346B1/ko
Application filed by Hanshang United Test Co ltd, SK Hynix Inc filed Critical Hanshang United Test Co ltd
Publication of CN105938805A publication Critical patent/CN105938805A/zh
Application granted granted Critical
Publication of CN105938805B publication Critical patent/CN105938805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种测试板单元可以包括测试板、热储部和散热片。测试板可以被配置为将测试电流提供给半导体芯片。热储部可以被配置为散掉半导体芯片中产生的热量。散热片可以耦接在测试板与热储部之间并且可以被配置为将热量从半导体芯片传递至热储部。

Description

测试板单元和包括其的用于测试半导体芯片的装置
相关申请的交叉引用
本申请要求2015年3月4日提交给韩国知识产权局的申请号为10-2015-0030467的韩国申请的优先权，该韩国申请通过引用全部合并于此。
技术领域
各种实施例总体涉及一种测试板单元和包括其的用于测试半导体芯片的装置。更具体地，各种实施例涉及一种能够降低测试板中的温度、在测试板中提供均匀温度的测试板单元，以及包括该测试板单元的用于测试半导体芯片的装置。
背景技术
通常，在半导体制造过程中，在制造(FAB)过程被执行之后，可以对半导体芯片执行用于测试半导体芯片的电特性的测试过程。根据测试过程，半导体芯片被安装在测试室中的测试板上。例如，测试过程可以包括老化测试过程，在老化测试过程中，半导体芯片在高于室温的温度下正常地或不正常地执行。
然而，在老化测试过程中，测试结果可能因测试板的中心部分与边缘部分之间的温度差而不具有高可靠性。
发明内容
根据实施例的示例，可以提供一种测试板单元。测试板单元可以包括测试板、热储部和散热片。测试板可以被配置为将测试电流提供给半导体芯片。热储部可以被配置为散掉半导体芯片中产生的热量。散热片可以耦接在测试板与热储部之间并且可以被配置为将热量从半导体芯片传递至热储部。
根据实施例的示例，可以提供一种测试板单元。测试板单元可以包括测试板、热储部和散热通孔。测试板可以被配置为将测试电流提供给半导体芯片。热储部可以被配置为散掉半导体芯片中产生的热量。散热通孔可以形成在测试板中以将半导体芯片与热储部电耦接。
根据实施例的示例，可以提供一种用于测试半导体芯片的装置。所述装置可以包括测试板、基座、热储部和散热片。测试板可以被配置为将测试电流提供给半导体芯片。基座可以安装在测试板处并且可以被配置为保持半导体芯片。热储部可以被配置为散掉半导体芯片中产生的热量。散热片可以耦接在测试板与热储部之间并且可以被配置为将热量从半导体芯片传递至热储部。
根据实施例的示例，可以提供一种用于测试半导体芯片的装置。所述装置可以包括测试板、基座、热储部和散热通孔。测试板可以被配置为将测试电流提供给半导体芯片。基座可以安装在测试板处并且可以被配置为保持半导体芯片。热储部可以被配置为散掉半导体芯片中产生的热量。散热通孔可以形成在测试板中并且可以被配置为将半导体芯片与热储部电耦接。
根据实施例的示例，可以提供一种测试板单元。测试板单元可以包括测试板和散热通孔。上图案可以布置在测试板的上表面上。下图案可以布置在测试板的下表面上。散热通孔可以被配置为在上图案与下图案之间传输电信号。热量可以通过散热通孔来传递。
基座可以布置在测试板的第一表面上，以及散热片可以布置在测试板的与第一表面相对的第二表面上。
热储部可以包括位于热储部的下表面上的至少一个散热鳍。此外，热储部可以包括位于热储部的下表面上的至少一个热管。
附图说明
图1是图示根据实施例的各种示例的测试装置中测试室的搁置架的代表的透视图。
图2是图示被插入在测试室中的单个搁置架的示例代表的平面图。
图3是图示包括四个搁置架的测试室的示例代表的剖面图。
图4是图示测试装置的测试板单元的示例代表的平面图。
图5是图示包括热储部的测试板的示例代表的透视图。
图6是图示包括热储部的测试板的示例代表的透视图。
图7是图示具有热储部的测试板的热传递路径以及无热储部的测试板的热传递路径的示例代表的示图。
图8是图示具有热储部的测试板上的热分布的示例代表的平面图。
具体实施方式
在下文中将参照附图来更充分地描述实施例的各种示例，在附图中，实施例的一些示例被图示。然而，实施例可以以很多不同的形式来实施并且不应当被解释为局限于本文所阐述的示例。更确切地说，实施的这些示例被提供使得本公开将是彻底和完整的，且将本公开的范围充分地传达给本领域技术人员。在附图中，为了清楚，层和区域的大小和相对大小可以被夸大。
将理解的是，当元件或层被称为“在”另一个元件或层“上”，“连接至”或“耦接至”另一个元件或层时，其能够直接在另一个元件或层上，连接至或耦接至另一个元件或层，或者可以存在中介元件或层。与此相反，当元件被称为“直接在”另一个元件或层“上”，“直接连接至”或“直接耦接至”另一个元件或层时，不存在中介元件或层。相同的标记自始至终指相同的元件。如本文中所用，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
将理解的是，虽然可以在本文中使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
为了便于描述，可以在本文中使用空间关系术语(诸如，“下”、“之下”、“下面”、“之上”和“上面”等)来描述如图中所示的一个元件或特征与另一个元件或特征的关系。将理解的是，除了在图中描绘的方向以外，空间关系术语意在包含设备在使用或操作中的不同方向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“之下”或“下”的元件将被定向为在其他元件或特征“之上”。因此，示例性术语“之下”能够包含之上和之下两个方向。设备可以被另外定向(旋转90度或在其他方向处)，并且本文中所用的空间关系描述符被相应地解释。
本文所用的术语仅是出于描述实施例的特定示例的目的，而非不意在对本公开进行限制。如本文中所用，除非上下文另外清楚地指示，否则单数形式“一个”(“a”，“an”)和“该”也意在包括复数形式。还将理解的是，当在本说明书中使用术语“包括”(“comprise”和/或“comprising”)时，说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除一个或更多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。
本文参考剖面图来描述实施例的示例，所述剖面图是实施例的理想化示例(和中间结构)的示意性示图。这样，可预期到由于例如制造技术和/或公差而导致的来自示图形状的变化。因此，实施例的示例不应当被解释为局限于本文所示的区域的特定形状，而是包括例如由制造导致的形状上的偏差。例如，被图示为矩形的注入区域通常在其边缘处将具有圆形或弯曲特征和/或注入浓度的梯度而非从注入区域至非注入区域的二元变化。同样地，由注入形成的掩埋区域可以导致掩埋区域与表面(通过该表面进行注入)之间的区域中的一些注入。因此，在图中所示的区域本质上是示意性的，以及其形状不意在图示设备的区域的实际形状，且不意在限制本公开的范围。
除非另有定义，否则本文中所用的所有术语(包括技术术语和科技术语)具有与本领域技术人员通常理解的意义相同的意义。还将理解的是，术语(诸如，在常用字典中定义的那些术语)应当被解释为具有与它们在相关领域的上下文中的意义一致的意义，并且除非在本文中明确定义，否则将不能以理想化或过于形式化的意义来解释。
在下文中，将参照附图来解释实施例的示例。
实施例的该示例的测试板单元可以容纳在测试室中。测试室可以包括被配置为在测试过程中冷却测试板单元的循环风扇和排气管道。
图1是图示根据实施例的各种示例的测试装置中测试室的搁置架的代表的透视图。
参照图1，测试室可以包括至少一个搁置架400。搁置架400可以包括在其中可以插入测试板的多个槽410。
图2是图示被插入测试室中的单个搁置架的示例代表的平面图。
参照图2，测试室可以被划分为至少一个区域500。区域500(即，第一区域或第二区域)可以包括两个层叠的搁置架400a和400b。
图3是图示包括四个搁置架的测试室的示例代表的剖面图，以及图4是图示测试装置的测试板单元的示例代表的平面图。
参照图3和图4，测试板单元200可以插入至搁置架400a和400b(即，见图2)中。测试板单元200可以包括测试板210、基座220、导电件(未图示)和热储部300。
测试板210可以被安装在个人计算机中。测试板210可以包括被配置为将操作信号传输至基座220中的半导体芯片100的信号线(未图示)。测试板210可以将测试电流提供给半导体芯片100。因此，测试板210可以包括电连接至半导体芯片100的一个或更多个测试图案240。测试图案240可以包括上图案240a和下图案240b。
基座220可以布置在测试板210的上表面上。半导体芯片100可以被安装在基座220上。
导电件可以包括被配置为将操作信号传输至基座220中的半导体芯片100的信号线。例如，导电件可以包括被配置为将地址信号提供给半导体芯片100的地址线。例如，导电件可以包括被配置为将输入信号提供给半导体芯片100的命令线。例如，导电件可以包括被配置为将电源提供给半导体芯片100的电源线和接地线230。在实施例的该示例中，导电件可以包括接地线230。
导电件可以包括散热片201和散热通孔202。散热片201可以与测试板210的下表面紧密接触。散热通孔202可以被配置为在测试图案的上图案与下图案之间传输电信号。从半导体芯片100产生的热量可以通过散热通孔202来传递至散热片201。
散热片201可以具有与测试板210的下表面的面积基本上相同的面积。散热片201可以被配置为围绕通过其可以传递热量的基座220的电极端子203。
电信号可以通过散热通孔202在测试图案的上图案与下图案之间传输。因此，散热通孔202可以具有用于将散热片201与半导体芯片100的接地端子电连接的功能以及用于将接地线230电连接至半导体芯片100的接地端子的功能。基座220可以包括被配置为将测试板210的接地线230与半导体芯片100的接地端子电连接的导电通孔221。
散热片201可以被配置为围绕基座220的电极端子203。散热通孔202可以被配置为在由散热片201围绕的区域中围绕基座220的电极端子203。散热通孔201可以包括具有内表面的热通孔，铜层可以形成在该内表面上。
图5是图示包括热储部的测试板的示例代表的透视图，以及图6是图示包括热储部的测试板的示例代表的透视图。
参照图5和图6，热储部300可以使用固定件350来与测试板210的下表面结合(即，见图3)。热储部300可以具有被配置为与散热片201紧密接触的上表面。因此，在热储部300与散热片201之间不会形成任何空气间隙。
多个散热鳍(未图示)可以布置在热储部300的下表面上。可替换地，热管(未图示)可以布置在热储部300的下表面上。散热鳍或热管可以均匀地分布在热储部300的下表面上。可替换地，散热鳍或热管可以集中和/或分布在热储部300的下表面的中心部分上。
当热储部300与外部设备电连接时，来自外部设备的噪声可以改变半导体芯片100的电特性。因此，热储部300可以与外部设备分离。可替换地，绝缘层可以形成在热储部300的外表面上。
热储部300可以不限于特定形状。热储部300可以具有空气可以沿热储部300的厚度方向(thickwise)穿过其的通道，以便将均匀的热流提供给测试板210。热储部300可以具有气体可以经由其穿过热储部300的通道，以便将均匀的热流提供给测试板210。
如上所述，热储部300可以包括散热鳍或热管。热储部300可以具有多个凹槽340或孔。图5也图示了测试板单元200。
图7是图示具有热储部的测试板的热传递路径以及无热储部的测试板的热传递路径的示例代表的示图。
图7图示根据从半导体芯片产生的热量的散热通道的热阻的示例代表。在图7中，电阻的符号可以表示热阻。热阻可以与电阻的符号的大小成比例。
在图7中，θJC、θJP和θJA可以表示在当具有不同温度(T1、T2)的两个物体(A、B、C、J和P中的至少两个)彼此连接时热量从高温流向低温的情况下测量的热阻。即，T1可以是第一物体(A、B、C、J或P)的温度，以及T2可以是不同于第一物体(A、B、C、J或P)的第二物体(A、B、C、J或P)的温度。热阻θJC、θJP和θJA可以与关于流过物体(A、B、C、J或P)之间的连接点的电流的功耗或者电源的热值成反比。热阻θ可以与物体之间的温度差(T2-T1)成比例。节点J可以是芯片中的晶体管的结，节点P可以是芯片中的电焊盘(electrical bonding pad)，节点C可以是用于覆盖芯片的外壳(case)，节点B可以是连接至焊盘的测试板，以及节点A可以是位于芯片外部的气氛(atmosphere)。
因此，热阻可以在功耗可以大约是0的位置处增加。与此相反，与当热量可以直接从半导体芯片100散掉时相比，当热量可以通过电信号的路径来传递时，热阻可以被降低以传递热量。即，能够注意的是，热量可以通过基座220与测试板210之间的连接点来传递以改善散热效率(即，见图3)。
为了通过电信号路径快速散热，散热片201可以与热储部300紧密接触而无空气间隙。
散热效率可以与测试板210的大小以及散热通孔202(即，半导体芯片100与热储部300之间的电连接)的数量成比例。因此，半导体芯片100中的热量可以通过增加半导体芯片100与热储部300之间的电连接来快速地散掉。
根据实施例的示例，导电件和热储部能够有效地散掉来自测试板的热量，并且将热量均匀地分布在测试板中。
图8是图示具有热储部的测试板上的热分布的示例代表的平面图。
参照图8，能够注意的是，当热储部300可以被应用至测试板210时(即，见图3)，测试板单元200的热强度可以是均匀分布的。图8图示搁置架400。
根据实施例的示例，热量可以通过很多电信号路径来传递以改善测试板的散热效率。
此外，热量可以通过快速散热而不集中在测试板的中心部分，使得测试板可以具有均匀的温度分布。
此外，可以使用具有简单结构的测试板单元来获得快速散热和均匀的温度分布，使得测试装置可以具有低成本。
虽然以上已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅作为示例。因此，本文中所描述的电路和方法不应当基于所描述的实施例而受到限制。
通过以上实施例可以看出，本发明提供以下技术方案。
技术方案1.一种测试板单元，包括：
测试板，被配置为将测试电流提供给半导体芯片；
热储部，被配置为散掉从半导体芯片产生的热量；以及
散热片，插入在测试板与热储部之间并且被配置为将热量传递至热储部。
技术方案2.如技术方案1所述的测试板单元，其中，热储部与散热片直接接触。
技术方案3.如技术方案1所述的测试板单元，还包括形成在热储部的外表面上的绝缘层。
技术方案4.如技术方案1所述的测试板单元，其中，热储部具有至少一个散热孔。
技术方案5.如技术方案1所述的测试板单元，还包括散热通孔，散热通孔布置在测试板中以将半导体芯片与散热片电连接。
技术方案6.如技术方案5所述的测试板单元，其中，散热通孔包括具有铜层的热通孔，所述铜层形成在热通孔的内表面上。
技术方案7.如技术方案1所述的测试板单元，其中，测试板包括被配置为将测试电流提供给半导体芯片的测试图案，且散热片电连接至测试图案。
技术方案8.一种测试板单元，包括：
测试板，被配置为将测试电流提供给半导体芯片；
热储部，被配置为散掉从半导体芯片产生的热量；以及
散热通孔，布置在测试板中以将半导体芯片与热储部电耦接。
技术方案9.如技术方案8所述的测试板单元，其中，热储部与测试板接触。
技术方案10.如技术方案9所述的测试板单元，其中，在热储部与测试板之间基本上不存在间隙。
技术方案11.如技术方案8所述的测试板单元，还包括形成在热储部的外表面上的绝缘层。
技术方案12.如技术方案8所述的测试板单元，其中，热储部具有至少一个散热孔。
技术方案13.如技术方案8所述的测试板单元，其中，测试板包括被配置为将测试电流提供给半导体芯片的测试图案，且散热片电连接至测试图案。
技术方案14.一种用于测试半导体芯片的装置，所述装置包括：
测试板，被配置为将测试电流提供给半导体芯片；
基座，布置在测试板上并且被配置为容纳半导体芯片；
热储部，被配置为散掉从半导体芯片产生的热量；以及
散热片，耦接在测试板与热储部之间并且被配置为将热量传递至热储部。
技术方案15.如技术方案14所述的装置，其中，基座布置在测试板的第一表面上，且散热片布置在测试板的与第一表面相对的第二表面上。
技术方案16.如技术方案14所述的装置，其中，基座包括电连接至半导体芯片的电极端子，以及散热片被配置为围绕基座的电极端子。
技术方案17.如技术方案14所述的装置，还包括散热通孔，散热通孔布置在测试板中以将半导体芯片与散热片电连接。
技术方案18.一种用于测试半导体芯片的装置，所述装置包括：
测试板，被配置为将测试电流提供给半导体芯片；
基座，布置在测试板上并且被配置为容纳半导体芯片；
热储部，被配置为散掉从半导体芯片产生的热量；以及
散热通孔，布置在测试板中并且被配置为将半导体芯片与热储部电耦接。
技术方案19.如技术方案18所述的装置，其中，基座布置在测试板的第一表面上，且散热片布置在测试板的与第一表面相对的第二表面上。
技术方案20.如技术方案18所述的装置，其中，热储部包括位于热储部的下表面上的至少一个散热鳍。

Claims (12)

1.一种测试板单元，包括：
测试板，被配置为将测试电流提供给半导体芯片；
热储部，被配置为散掉从半导体芯片产生的热量；以及
散热片，插入在测试板与热储部之间并且被配置为将热量传递至热储部，
其中，散热片包括面向测试板的第一表面和面向热储部的第二表面，以及
散热片的整个第一表面与测试板接触、而散热片的第二表面包括与热储部接触的第一部分和通过至少一个散热孔而被与热储部隔离的第二部分，将热传递至所述热储部。
2.如权利要求1所述的测试板单元，还包括形成在热储部的外表面上的绝缘层。
3.如权利要求1所述的测试板单元，还包括散热通孔，散热通孔布置在测试板中以将半导体芯片与散热片电连接。
4.如权利要求3所述的测试板单元，其中，散热通孔包括具有铜层的热通孔，所述铜层形成在热通孔的内表面上。
5.如权利要求1所述的测试板单元，其中，测试板包括被配置为将测试电流提供给半导体芯片的测试图案，且散热片电连接至测试图案。
6.一种用于测试半导体芯片的装置，所述装置包括：
测试板，被配置为将测试电流提供给半导体芯片；
基座，布置在测试板上并且被配置为容纳半导体芯片；
热储部，被配置为散掉从半导体芯片产生的热量，并包括至少一个散热孔；以及
散热片，耦接在测试板与热储部之间并且被配置为将热量传递至热储部，
其中，散热片包括面向测试板的第一表面和面向热储部的第二表面，以及
散热片的整个第一表面与测试板接触，而散热片的第二表面包括与热储部接触的第一部分和通过所述散热孔而被与热储部隔离的第二部分。
7.如权利要求6所述的装置，其中，基座布置在测试板的第一表面上。
8.如权利要求6所述的装置，其中，基座包括电连接至半导体芯片的电极端子，以及散热片被配置为围绕基座的电极端子。
9.如权利要求6所述的装置，还包括散热通孔，散热通孔布置在测试板中以将半导体芯片与散热片电连接，
其中，基座被布置为与散热通孔重叠。
10.一种用于测试半导体芯片的装置，所述装置包括：
测试板，被配置为将测试电流提供给半导体芯片；
基座，布置在测试板上并且被配置为容纳半导体芯片；
散热片，具有附接到测试板的第一表面；
热储部，被配置为散掉从半导体芯片产生的热量，并且与散热片的第二表面接触；以及
散热通孔，形成在测试板中以与基座重叠并且被配置为将半导体芯片与热储部电耦接，
其中，所述散热片的第一表面与所述散热片的第二表面相对，以及
所述散热片的第二表面包括与热储部接触的第一部分和通过散热孔而被与热储部隔离的第二部分。
11.如权利要求10所述的装置，其中，基座布置在测试板的第一表面上。
12.如权利要求10所述的装置，其中，热储部包括位于热储部的下表面上的至少一个散热鳍。
CN201510811347.9A 2015-03-04 2015-11-20 测试板单元和包括其的用于测试半导体芯片的装置 Active CN105938805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0030467 2015-03-04
KR1020150030467A KR102104346B1 (ko) 2014-03-28 2015-03-04 테스트 보드 및 이를 구비하는 반도체 검사 장치

Publications (2)

Publication Number Publication Date
CN105938805A CN105938805A (zh) 2016-09-14
CN105938805B true CN105938805B (zh) 2021-03-09

Family

ID=56852011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510811347.9A Active CN105938805B (zh) 2015-03-04 2015-11-20 测试板单元和包括其的用于测试半导体芯片的装置

Country Status (2)

Country Link
US (1) US10060969B2 (zh)
CN (1) CN105938805B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112240971A (zh) * 2019-07-17 2021-01-19 苏州能讯高能半导体有限公司 一种测试治具
US11385281B2 (en) * 2019-08-21 2022-07-12 Micron Technology, Inc. Heat spreaders for use in semiconductor device testing, such as burn-in testing
CN111289880A (zh) * 2020-03-25 2020-06-16 武汉精鸿电子技术有限公司 用于半导体芯片批量测试的高低温温箱

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342788B1 (en) * 1999-06-02 2002-01-29 International Business Machines Corporation Probing systems for chilled environment
JP3767829B1 (ja) 2005-06-09 2006-04-19 エスティケイテクノロジー株式会社 半導体デバイスの検査装置
KR101049548B1 (ko) * 2009-05-25 2011-07-15 박병옥 국부적인 온도조절을 이용한 반도체 칩의 테스트 장치
KR101261724B1 (ko) 2011-08-30 2013-05-07 주식회사 오킨스전자 발열 패키지 테스트용 보드 챔버
US9111899B2 (en) * 2012-09-13 2015-08-18 Lenovo Horizontally and vertically aligned graphite nanofibers thermal interface material for use in chip stacks

Also Published As

Publication number Publication date
CN105938805A (zh) 2016-09-14
US10060969B2 (en) 2018-08-28
US20160262255A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
US6807061B1 (en) Stack up assembly
US9204548B2 (en) Electronic devices mounted on multiple substrates
US8901748B2 (en) Direct external interconnect for embedded interconnect bridge package
US8385080B2 (en) Semiconductor module, socket for the same, and semiconductor module/socket assembly
WO2014128868A1 (ja) 冷却装置及びこれを用いた冷却装置付きパワーモジュール
US20070258217A1 (en) Split Core Circuit Module
TW201018026A (en) Modification of connections between a die package and a system board
US10147666B1 (en) Lateral cooling for multi-chip packages
US9570400B2 (en) Semiconductor package
US10952352B2 (en) Assemblies including heat dispersing elements and related systems and methods
CN105938805B (zh) 测试板单元和包括其的用于测试半导体芯片的装置
US10440811B2 (en) Active heatsink lid
US20090153171A1 (en) Apparatus for testing objects under controlled conditions
CN108417546B (zh) 电力电子模块
JPH077282A (ja) 回路部品をパックする装置
US7759789B2 (en) Local area semiconductor cooling system
US20140321062A1 (en) Heat sink
US7898078B1 (en) Power connector/decoupler integrated in a heat sink
TWI677692B (zh) 測試板單元和包括其的用於測試半導體晶片的裝置
US9612274B2 (en) Probe card and test apparatus including the same
US20040022026A1 (en) Stacked electronic device modules with heat pipes
CN102034805A (zh) 整合热电组件与芯片的封装体
JP2016125886A (ja) 半導体装置の製造方法
Fan et al. Thermal characterization for a modular 3-D multichip module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant