TWI401790B - 靜電放電防護電路 - Google Patents

Description

靜電放電防護電路

本發明係關於一種靜電放電防護電路；特別是一種利用電位耦合與電位阻隔之靜電放電防護電路。

隨著積體電路製程不斷進步，單一晶片中可整合更多電路，例如數位控制電路、微處理器、微控制器、射頻電路、電源產生電路、類比訊號產生電路…等等各種數位電路與類比電路。為因應數位電路與類比電路不同的電源需求，在單一晶片中將存在著多種不同的電源供應電壓與接地路徑。

以金氧半場效電晶體構成之晶片為例，其內部存在著各種具有不同接地電位(或負電壓)的P型井區(Well)與各種具有不同正電位的N型井區，例如使用1.8V與5V做為雙電源供應，以及數位接地端與類比接地端。當將系統靜電放電施加於此晶片時，會改變各井區的電位並且可能使原本具有相同電位的井區在瞬間產生很大的電位差，進而造成原本電性連結而具有相同電位但彼此分開的井區間相對電位之改變。

承上所述，當系統靜電放電發生時，井區間相對電位之改變將可能擊穿金氧半場效電晶體之閘極與源/汲極間之閘極氧化層(gate oxide)，而造成電路永久性損壞。

因此，如何提供具有不同電路之單一晶片靜電放電防護，即成為此領域之產業亟需努力的目標。

本發明之一目的在於提供一種靜電放電防護電路，以分別於一半導體電路之一電源供應端以及一輸入端之間，與一接地端以及該輸入端之間提供電壓耦合功能，使系統靜電放電發生時，電源供應端以及輸入端之間，與接地端以及輸入端之間之跨壓能限制在一範圍內，藉此達成靜電放電防護效果。

本發明之另一目的在於提供一種靜電放電防護電路，以在二半導體電路之輸入端與輸出端之間提供電位阻隔功能，使系統靜電放電發生時，阻隔一半導體電路之電位變化，以防止電位變化往另一半導體電路傳遞，進而保護此另一半導體電路不受系統靜電放電影響。

為達成上述目的，本發明揭露一種靜電放電防護電路，包含一第一電位耦合元件、一第二電位耦合元件及一電位阻隔元件。第一放電耦合元件連結一半導體電路之一電源供應端及一輸入端；第二放電耦合元件連結半導體電路之一接地端及輸入端；電位阻隔元件串聯連結此半導體電路之輸入端與另一半導體電路之輸出端。

為讓本發明之上述目的、技術特徵、和優點能更明顯易懂，下文係以較佳實施例配合所附圖式進行詳細說明。

以下將透過實施例來解釋本發明內容，其係關於一靜電放電防護電路，用以將靜電放電現象產生之急遽電位改變耦合為較穩定之電位改變，以避免閘控元件之閘極氧化層被擊穿。然而，本發明的實施例並非用以限制本發明需在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。需說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示；且為求容易瞭解起見，各元件間之尺寸關係乃以稍誇大之比例繪示出。

第1圖係為一利用本發明之半導體電路示意圖。半導體電路1包含一輸入端11、一接地端12、一電源供應端13以及一輸出端14。靜電放電防護電路15包含一第一電位耦合元件151以及一第二電位耦合元件152。在本實施例中，半導體電路1包含一第一閘控元件16及一第二閘控元件17，構成一反相器，同時第一電位耦合元件151係一電容性元件，第二電位耦合元件152亦為一電容性元件。其中第一閘控元件16係一P型金氧半場效電晶體，包含一閘極161、一源極162及一汲極163，第二閘控元件17係一N型金氧半場效電晶體，包含一閘極171、一源極172及一汲極173。第一閘控元件16之汲極163與第二閘控元件17之汲極173呈電性連結，且電性連結至輸出端14；第一閘控元件16之源極162電性連結至電源供應端13；第二閘控元件17之源極172電性連結至接地端12；同時輸入端11分別連結至第一閘控元件16之閘極161及第二閘控元件17之閘極171；藉由上述連結，適可使第一閘控元件16與第二閘控元件17構成一反相器。

需注意者，在本實施例中，第一閘控元件16與第二閘控元件17需具有不同極性，在其他實施例中，第一閘控元件16亦可為一N型金氧半場效電晶體，同時第二閘控元件17亦可為一P型金氧半場效電晶體。

承上所述，靜電放電防護電路15之第一電位耦合元件151即連結電源供應端13及輸入端11，同時第二電位耦合元件152即連結接地端12及輸入端11。藉由電位耦合元件可耦合電壓，並將電位耦合元件兩端之電壓差限制在一設定值，以在系統靜電放電發生時，分別對第一閘控元件16以及第二閘控元件17提供防護。

為進一步說明靜電放電防護電路15於系統靜電放電發生時之作用，請一併參考第1圖之半導體電路2及半導體電路3，以及第2圖，其中第2圖係為第1圖所繪示電路示意圖之半導體結構示意圖，在此假設為利用1.8V半導體製程所製造之半導體結構。需說明者，半導體電路2及半導體電路3與半導體電路1呈電性連結，半導體電路2與半導體電路1位於相同之埋藏層(buried layer)內，同時半導體電路3單獨位於另一埋藏層內。埋藏層用以在半導體結構中提供不同井區間之絕緣作用，意即半導體電路3與半導體電路2及半導體電路1藉由埋藏層呈現絕緣狀態，僅能藉由導體電性連結。由第2圖可知，半導體電路1與半導體電路2位於埋藏層18內，同時半導體電路3位於埋藏層19內。

半導體電路2亦為一反相器，包含一P型金氧半場效電晶體26以及一N型金氧半場效電晶體27。半導體電路2包含一輸入端21、一接地端22、一電源供應端23以及一輸出端24，其中接地端22與半導體電路1之接地端11呈電性連結，電源供應端23與半導體電路1之電源供應端13呈電性連結，輸出端24連結至一輸出襯墊4，系統靜電放電即由此輸出襯墊4進入整體電路。

半導體電路3亦為一反相器，包含一P型金氧半場效電晶體36以及一N型金氧半場效電晶體37。半導體電路3包含一輸入端31、一接地端32、一電源供應端33以及一輸出端34，其中接地端32與半導體電路1之接地端11呈電性連結，電源供應端33與半導體電路1之電源供應端13呈電性連結，輸出端34連結至半導體電路1之輸入端11，半導體電路3即藉此連結以輸出訊號至半導體電路1。

請參考第2圖，下文將以系統靜電放電為例說明靜電放電防護電路15之作用，同時電晶體之各摻雜區域極性亦標示於圖上，以便於理解。當一具有正電壓之系統靜電放電訊號由輸出襯墊4進入時，由於電晶體26之汲極263與電晶體26所在之井區265為順偏接面，因此系統靜電放電訊號將藉由汲極263進入井區265，而後將井區265之電位暫時抬高為V1。為便於說明，在此假設V1被抬高為15伏特(V)。接著，靜電放電訊號透過與井區265相同極性之一基體接觸區域164導出，而後藉由靜電放電防護電路15之第一電位耦合元件151耦合至第一閘控元件16之閘極161，而將閘極161之電位暫時抬高為V2，在此假設V2被抬高為11V。由於源極162與基體接觸區域164呈電性連結，因此源極162之電位亦暫時抬高為15V；同時閘極161與第二閘控元件17之閘極171呈電性連結，且連結至輸入端11，故閘極171與輸入端11之電位亦暫時被抬高為11V。在此實施例中，第一閘控元件16與電晶體26共用基體接觸區域164。

承上所述，靜電放電防護電路15之第二電位耦合元件152會將V2耦合至第二閘控元件17之源極172，使源極172之電位暫時抬高為V3，在此假設V3被抬高為7V。此時第一閘控元件16之閘極氧化層跨壓為|V2－V1|＝|11V－15V|＝4V，同時第二閘控元件17之閘極氧化層跨壓為|V2－V3|＝|11V－7V|＝4V。可知藉由選擇靜電放電防護電路之電位耦合元件，可將半導體電路內之閘控元件之閘極氧化層跨壓限制在一範圍內。以利用符合1.8V半導體製程所製造之金氧半場效電晶體而言，其閘極氧化層耐壓約為5V，因此第一閘控元件16與第二閘控元件17之閘極氧化層並不會被系統靜電放電擊穿。

請繼續參考第2圖，當一具有負電壓之系統靜電放電訊號由輸出襯墊4進入時，由於電晶體27之汲極273與電晶體27所在之井區275為順偏接面，因此系統靜電放電訊號將藉由汲極273進入井區275，而後將井區275之電位暫時拉低為V4。為便於說明，在此假設V4被拉低為－13V，由於第二閘控元件17之基體接觸區域174與井區275具有相同極性，因此第二閘控元件17之源極電壓亦被暫時拉低為－13V。接著，靜電放電訊號藉由靜電放電防護電路15之第二電位耦合元件152耦合至第二閘控元件17之閘極171，而將閘極171之電位暫時拉低為V5，在此假設V5被拉低為－9V。由於源極172與基體接觸區域174呈電性連結，因此源極172之電位亦暫時拉低為－13V；同時閘極171與第一閘控元件16之閘極161呈電性連結，且連結至輸入端11，故閘極161與輸入端11之電位亦暫時被拉低為－9V。

承上所述，靜電放電防護電路15之第一電位耦合元件151會將V5耦合至第一閘控元件16之源極162，使源極162之電位暫時拉低為V6，在此假設V6被拉低為－5V。此時第一閘控元件16之閘極氧化層跨壓為|V5－V6|＝|－9V－(－5V)|＝4V，同時第二閘控元件17之閘極氧化層跨壓為|V5－V4|＝|－9V－(－13V)|＝4V。

由以上說明可知，藉由靜電放電防護電路15，當系統靜電放電產生時，無論其具有正電壓或負電壓，半導體電路1皆不會因系統靜電放電而損毀。在上述實施例中，電位耦合元件可由以下之族群選出：金氧半場效電晶體(MOSFET)電容、多晶矽層間(poly－insulator－poly)電容、金屬層間(metal－insulator－metal)電容及元件寄生電容。

請繼續參考第3圖，其為另一利用本發明之半導體電路示意圖。相較於第1圖繪示之實施例，其不同處為靜電放電防護電路35包含一第一電位耦合元件351、一第二電位耦合元件352、及一電位阻隔元件353。其中第一電位耦合元件351與第二電位耦合元件352之作用如同前述實施例，在此不再贅述。電位阻隔元件353串聯連結至一半導體電路5之輸入端，同時串聯連結至另一半導體電路6之輸出端，使半導體電路5之輸入端因靜電放電防護電路35之作用而於系統靜電放電期間產生一電位變化時，能藉由電位阻隔元件353將此電位變化阻隔抑制，而防止電位變化往半導體電路6傳遞，進而保護半導體電路6不受系統靜電放電影響。在本實施例中，半導體電路5及6與前述之半導體電路1及3分別具有相同電路，在此不再贅述。在本實施例中，電位阻隔元件353係一阻抗器，可由電感及電阻其中之一來選出。

由上述實施例可知，本發明之靜電放電防護電路至少可適用於多井區且包含閘控元件之半導體電路。本發明可於系統靜電放電發生時，提供對具有正電壓或負電壓之靜電放電完整之防護功能。同時亦可抑制系統靜電放電發生時之電位變化，防止電位變化往其他半導體電路傳遞，進而保護其他半導體電路。

上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。

1．．．半導體電路

2．．．半導體電路

3．．．半導體電路

4．．．輸出襯墊

11．．．輸入端

12．．．接地端

13．．．電源供應端

14．．．輸出端

15．．．靜電放電防護電路

151．．．第一電位耦合元件

152．．．第二電位耦合元件

16．．．閘控元件

17．．．閘控元件

161．．．閘極

162．．．源極

163．．．汲極

164．．．基體接觸區域

171．．．閘極

172．．．源極

173．．．汲極

174．．．基體接觸區域

18．．．埋藏層

19．．．埋藏層

21．．．輸入端

22．．．接地端

23．．．電源供應端

24．．．輸出端

26．．．電晶體

27．．．電晶體

263．．．汲極

265．．．井區

273．．．汲極

275．．．井區

31．．．輸入端

32．．．接地端

33．．．電源供應端

34．．．輸出端

36．．．電晶體

37．．．電晶體

5．．．半導體電路

6．．．半導體電路

35．．．靜電放電防護電路

351．．．第一電位耦合元件

352．．．第二電位耦合元件

353．．．電位阻隔元件

第1圖係為一利用本發明之半導體電路示意圖；第2圖係為第1圖所繪示電路示意圖之半導體結構示意圖；以及第3圖係為另一利用本發明之半導體電路示意圖。

1．．．半導體電路

2．．．半導體電路

3．．．半導體電路

4．．．輸出襯墊

11．．．輸入端

12．．．接地端

13．．．電源供應端

14．．．輸出端

15．．．靜電放電防護電路

151．．．第一電位耦合元件

152．．．第二電位耦合元件

16．．．閘控元件

17．．．閘控元件

161．．．閘極

162．．．源極

163．．．汲極

171．．．閘極

172．．．源極

173．．．汲極

21．．．輸入端

22．．．接地端

23．．．電源供應端

24．．．輸出端

26．．．電晶體

27．．．電晶體

31．．．輸入端

32．．．接地端

33．．．電源供應端

34．．．輸出端

36．．．電晶體

37．．．電晶體

Claims (7)

1. 一種靜電放電防護電路，用於一包含複數閘控元件之半導體電路，該半導體電路包含一輸入端、一輸出端、一接地端以及一電源供應端，該靜電放電防護電路包含：一第一電位耦合元件，連結該電源供應端及該輸入端；一第二電位耦合元件，連結該接地端以及該輸入端；以及一電位阻隔元件，連結至該輸入端與該輸出端之間；其中，該輸入端分別連結至一第一閘控元件與一第二閘控元件之二閘極，該第一閘控元件與該第二閘控元件包含於該半導體電路，且具有不同極性；其中，該第一閘控元件係一P型金氧半場效電晶體，包含該閘極、一源極及一汲極，該第二閘控元件係一N型金氧半場效電晶體，包含該閘極、一源極及一汲極，該第一閘控元件之該汲極與該第二閘控元件之該汲極呈電性連結，該第一閘控元件之該源極電性連結至該電源供應端，該第二閘控元件之該源極電性連結至該接地端，適可使該第一閘控元件與該第二閘控元件構成一反相器。
2. 如請求項1所述之靜電放電防護電路，其中該電位阻隔元件係一阻抗器。
3. 如請求項2所述之靜電放電防護電路，其中該阻抗器係由電感及電阻其中之一所選出。
4. 如請求項1所述之靜電放電防護電路，其中該第一電位耦合元件與該第二電位耦合元件其中之一係一電容性元件。
5. 如請求項4所述之靜電放電防護電路，其中該電容性元件係由以下之 族群選出：金氧半場效電晶體(MOSFET)電容、多晶矽層間(poly-insulator-poly)電容、金屬層間(metal-insulator-metal)電容及元件寄生電容。
6. 如請求項1所述之靜電放電防護電路，其中該第一閘控元件更包含一基體接觸區域，與該第一閘控元件之該源極呈電性連結；該第二閘控元件更包含一基體接觸區域，與該第二閘控元件之該源極呈電性連結。
7. 如請求項1所述之靜電放電防護電路，其中該第一電位耦合元件之一端耦接於該電源供應端，並該第一電位耦合元件之另一端耦接該第一閘控元件之該閘極與該輸入端，該第二電位耦合元件之一端耦接該接地端，並該第二電位耦合元件之另一端耦接該第二閘控元件之該閘極與該輸入端。