TWI401339B - 用以界定處理室中之禁止處理區與執行處理區的設備 - Google Patents

用以界定處理室中之禁止處理區與執行處理區的設備 Download PDF

Info

Publication number
TWI401339B
TWI401339B TW097103864A TW97103864A TWI401339B TW I401339 B TWI401339 B TW I401339B TW 097103864 A TW097103864 A TW 097103864A TW 97103864 A TW97103864 A TW 97103864A TW I401339 B TWI401339 B TW I401339B
Authority
TW
Taiwan
Prior art keywords
wafer
defining
edge
region
central
Prior art date
Application number
TW097103864A
Other languages
English (en)
Other versions
TW200848549A (en
Inventor
Iii Andrew D Bailey
Jack Chen
Yunsang Kim
Greg S Sexto
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39675159&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI401339(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200848549A publication Critical patent/TW200848549A/zh
Application granted granted Critical
Publication of TWI401339B publication Critical patent/TWI401339B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

用以界定處理室中之禁止處理區與執行處理區的設備
本發明大致上係關於半導體製造，更明確地係關於用以界定半導體晶圓製造用之處理室中禁止處理與執行處理之區域的設備，其中在晶圓之中央區禁止如蝕刻之處理，且在晶圓中央區外之邊緣外圍部允許在晶圓上執行蝕刻處理。
【交叉參考之相關申請案】
本申請案係有關於2007年2月2日提出申請之美國專利申請案第11/704,870號，其發明名稱為「在處理室中用來對正電極以保護晶圓之邊緣外圍部內的禁止處理區之方法與設備」(Methods of and Apparatus For Aligning Electrodes In A Process Chamber To Protect An Exclusion Area Within An Edge Environ Of A Wafer)。
真空處理室已被用來從基板上蝕刻物質及沉積物質於基板上。舉例來說，基板可以是半導體晶圓。一般來說，吾人期望精確的處理(因而造成較高之半導體裝置良品率)發生於晶圓之中央區。在試圖精確地於晶圓頂部或上部表面的一部分來處理晶圓時已經歷了許多困難，其中該部分係介於晶圓之中央區與周邊邊緣之間，且圍繞著中央區。諸如此類之困難有足夠的重要性，而促使界定一「邊緣禁止區」(edge exclusion area)介於晶圓之中央區與該邊緣之間，而圍繞著上部表面的中央區。吾人並未試圖在該邊緣禁止區提供合格的半導體裝置。
此外，在中央區之期望處理期間，不期望之沉積物、物質或製程副產物(統稱「不希望有之物質」(undesired materials))積聚或產生在晶圓上部表面之邊緣禁止區上、在環繞晶圓周邊邊緣之邊緣區域上及在該邊緣區域下之晶圓反側(底部)表面之底部區 域上。這三個區域皆不受處理以形成半導體裝置。邊緣禁止區、邊緣區域及底部區域統稱為「邊緣外圍部」(edge environ)。這些不希望有之物質常會積聚於邊緣外圍部上。該積聚之範圍相當廣泛，以致中央區之期望處理需受到中斷，因為一般來說，邊緣外圍部會保持實質上潔淨以便避免已剝落之物質微粒可能再度沉積而回到晶圓上部表面的活性裝置區(active device regions)上。此般剝落會發生在任何次數的晶圓處理或運送操作上。如此，在製造積體電路裝置晶片用之眾多處理操作期間，通常會期望對被處理之晶圓的邊緣外圍部定期清潔(例如，用蝕刻)或監視其清潔(例如，蝕刻處理)。中央區之期望處理會受到打斷以執行此般定期清潔，以試圖將不希望有之物質從邊緣外圍部移除，例如從整個邊緣外圍部移除，以及例如不損壞半導體裝置而執行此般移除時。
然而，為了試圖更精確地處理晶圓，此般定期清潔的規格會改變，例如一批晶圓與另一批晶圓不同。舉例來說，逐批規格可能會界定不同部分的邊緣外圍部接受清潔處理。此般清潔用之習用設備並非能立即適應此般改變的規格，因此在試圖對每批晶圓有效執行更精確之不希望有之物質的移除時已經歷了困難。
鑒於前述，茲需要的是清潔邊緣外圍部之設備能立即適應此般改變規格。亦需要的是，縱使每批清潔規格可能會逐批改變，將設備設為對每批晶圓有效執行不希望有之物質之更精確的移除。更進一步的需求是，迅速將設備設成用以將不希望有之物質從邊緣外圍部移除，使該配置符合此般移除用之多樣化規格，藉此使設備能只從邊緣外圍部目前指定之部分上移除不希望有之物質，且能不損壞中央區。此外，就算是如此配置，該設成之設備的使用應促使不希望有之物質從邊緣外圍部之整個目前指定部分精確(例如，均勻)移除，且不會從中央區移除物質或以其他方式損壞中央區。
大致上說，本發明之實施例滿足這些需求，藉由提供半導體製造設備作為界定製造半導體晶圓用之處理室中禁止處理(process exclusion)與執行處理(process performance)的分開區域。該設備可設為使如蝕刻之處理從晶圓中央區隔離，且使如蝕刻之處理只允許於晶圓邊緣外圍部上執行。此外，藉由能即時適應如此改變規格之邊緣外圍部清洗用設備可滿足這些需求。縱使各批晶圓清洗用之規格可能逐批改變，此般設備藉由設成有效地更精確執行每批晶圓之不希望有之物質的移除來滿足這些需求。為了滿足這些需求，設備需設成符合此般移除用之多樣化規格，且能只從邊緣外圍部之目前指定的部分移除不希望有之物質，並能不損壞到中央區。此外，儘管如此配置，使用所配置之設備可造成從邊緣外圍部整個目前指定部分精確(例如，均勻)移除不希望有之物質，而不會從中央區移除物質或以其他方式使之受損。舉例來說，所配置設備能根據不同晶圓種類用之規格從邊緣外圍部之不同徑向長度(radial lengths)允許移除不希望有之物質。
本發明之實施例可在處理室中建立複數之位置關係。一基部(base)可設有一第一參照表面(first reference surface)用以支撐一待處理晶圓，如藉由蝕刻處理。一電極可設有一第二參照表面。相對於第一參照表面及第二參照表面可建立該等位置關係。一驅動器可設有一裝設在基部上之線性運動組件，及一連接該線性運動組件與該電極之間之連結件。該連結件可供調整以界定第一與第二參照表面間之一期望定向。當該線性運動組件移動該頂部電極以使第一與第二參照表面從第一個位置關係相對移動到第二個位置關係時，該線性運動組件及該連結件可用以維持期望之定向。
本發明之其他實施例可提供一蝕刻室。一下部電極可支持晶圓。一頂部電極可有一無供電之中心區。當晶圓是由下部電極支 撐時，該中心區可設置為與晶圓之中央區近接。介於頂部電極與下部電極之間，可界定處理室之環形區(annular region)，該環形區界定一活性蝕刻區(active etching zone)。活性蝕刻區係可建構的，以使對晶圓之獨特的(unique)邊緣外圍部蝕刻。一頂部蝕刻界定環(top etch defining ring)可用以界定對應於該獨特邊緣外圍部之一部分之活性蝕刻區的至少一部分，該獨特邊緣外圍部之該部分沿著一頂部長度延伸，且該頂部長度係於活性蝕刻區中沿著晶圓上部表面徑向延伸。一底部蝕刻界定環可用以界定對應於該獨特邊緣外圍部之一部分之活性蝕刻區的至少一部分，該獨特邊緣外圍部之該部分沿著一底部長度延伸，該底部長度係於活性蝕刻區中沿著晶圓底部表面。
本發明之其他實施例可提供一設備，該設備係於在蝕刻晶圓用之處理室中界定一非活性(inactive)蝕刻區及一活性蝕刻區。一下部電極可設成在處理室中支撐晶圓，使晶圓上部表面之上部邊緣外圍部曝露於處理中。該下部電極可更用以支撐晶圓，使在曝露於處理中之上部邊緣外圍部內有一位於晶圓上部表面之中央區。一頂部電極可設有一中心區對應晶圓之中央區。該頂部電極更可設有一頂部蝕刻界定環。該頂部蝕刻界定環可設成界定一上部空腔(cavity)疊設於晶圓上部邊緣外圍部。頂部電極的結構可以是該頂部電極係相對於下部電極而位於第二位置關係，俾使中心區以一均勻之薄空隙與中央區分開，以從該均勻薄空隙所界定之非活性蝕刻區將蝕刻隔離。頂部電極的結構更進一步可以是當頂部電極在第二位置關係時，上部空腔對於晶圓上部邊緣外圍部被定向成界定處理室中活性蝕刻區的一上部部分，以容許上部邊緣外圍部的蝕刻。
為使徹底了解本發明之實施例，下述說明將提出眾多特定細節。然而，熟悉本技藝之人士當可了解到，本發明並不需要這些 某些或全部的特定細節而得以實施。在其他例子中，不再詳述習知操作程序，以免混淆本發明。
藉由提供將半導體製造設備設為界定製造半導體晶圓用之處理室中分開之禁止處理與執行處理之區域，本發明實施例之敘述將滿足前述需求。針對禁止處理，該設備可設成使如蝕刻之處理從晶圓中央區隔離。針對執行處理，可容許如蝕刻之處理只在晶圓之邊緣外圍部執行。
藉由提供清洗邊緣外圍部用之設備，使該設備係能即時適應改變之規格，本發明實施例之敘述亦將滿足這些需求。如此，即使每批晶圓清洗規格可能改變，如逐批改變，藉由可建構成更有效地從每批晶圓上執行更精確不希望有之物質的移除，此般設備可滿足這些需求。為了滿足這些需求，所配置之設備可符合如移除之多樣化規格，且能只從邊緣外圍部之目前指定部分移除不希望有之物質，並能不損壞中央區。此外，儘管如此設置，使用設好之設備可造成從邊緣外圍部之整個目前指定部分精確(例如，均勻)移除不希望有之物質，並且不會從中央區移除物質或以其他方式損壞之。舉例來說，已轉換之設備可根據不同類型晶圓之規格允許不希望有之物質從邊緣外圍部之不同徑向長度移除。
圖1表示一處理室50中可建立複數之位置關係。大致上，處理室50中可建立一基部52及一頂部電極53。更詳細地說，該基部52可設有一下部電極(或夾頭)54，該下部電極具有一第一參照表面56以支撐一待處理之晶圓58，該待處理晶圓可藉由蝕刻或其他期望處理將不希望有之物質從晶圓移除。頂部電極53可設有一第二參照表面60。該頂部電極可用以提供處理所支撐之晶圓用之電力。
圖2A表示圖1之一放大部分。圖2A說明介於或對於第一參照表面56與第二參照表面60或二者之第一個位置關係。為建立起關係，圖1表示一驅動器62設有一安裝在基部52上之線性驅動器(如楔形)組件64之實施例。圖1亦表示一連結件66連接於 該楔形組件與電極53之間。連結件66係可調整以界定介於第一與第二參照表面56與60之間之期望定向，例如，第一與第二參照表面56與60之平行與置中。線性驅動器組件64移動頂部電極53之際，連結件66可設以維持期望之定向(如平行與置中)。圖2A之放大圖表示移動頂部電極53可導致第一與第二參照表面56與60相對彼此地移動，可從第一位置關係(圖2A)移動到圖2C中所示之第二位置關係再回到原關係。
圖2A顯示具有一中心區68的頂部電極53。如圖，括弧68E的一部分顯示該中心區68朝徑向延伸。圖2B的橫剖面圖表示中心區68係呈圓形，且晶圓58於X軸具有一中心。該中心區無供電，且可從一裝於頂部電極53上之插入件69配置。舉例來說，該插入件69可由如陶瓷之介電質製造。由68X識別之中心區68的一部分比插入件69更往外徑向延伸，其敘述如下。
圖2A表示插入件69設有第二參照表面60。如此，藉插入件69裝設於頂部電極53之上，該插入件設有該頂部電極53之第二參照表面60。於圖2A所示之第一位置關係中，當晶圓由安裝於基部52上之下部電極54所支撐時，第二參照表面60由一空隙72從晶圓58之中央區70之第一參照表面56隔開。空隙72設成徑向橫越插入件69及晶圓58，且往一垂直方向(箭頭74)延伸而使在兩方面上足夠(大)。第一方面，空隙72設為允許下部電極54上晶圓的可及性，用以於下部電極上裝載晶圓及從下部電極移除晶圓。第二方面，空隙72亦設為設置一介於頂部電極53與下部電極54上之晶圓58之間的一般尺寸處理(normal-size process)或蝕刻區76。有了此空隙72，若頂部電極53有供電，電漿會點燃於一般尺寸區76。吾人當了解到，有了(由第一位置關係所造成之)頂部電極與晶圓間之一般尺寸處理區76，此般電漿可到達中央區70。此時方可了解空隙72(及一般尺寸區76)可為處理室空腔77之部分。圖2A中，括弧70E界定了中央區70的左側與中間範圍往晶圓58的中心軸X延伸，且圖2B表示中央區70之整個範圍。 圖2A表示當期望處理係用於只移除晶圓邊緣外圍部80之不希望有之物質78，且不從晶圓上可能有半導體裝置之中央區70移除不希望有之物質78或其他任何物質時，將不能接受一般尺寸處理區76中的電漿，因為半導體裝置不能被(如電漿)損壞。
本發明之實施例避免此般對半導體裝置的損壞，且限制電漿作用於待接受處理之邊緣外圍部80。圖2C表示第二位置關係，且說明當晶圓由下部電極54支撐時，第二參照表面60近接於晶圓58之中央區70。括弧70E代表中央區70之徑向範圍的一部分自晶圓58的X軸延伸。第二參照表面60因此近接於第一參照表面56。第二參照表面60亦幾乎接觸到晶圓頂部表面82，例如，可由一如下定義之空隙84從晶圓表面82分開。因此，在第二位置關係中，所述之空隙72(圖2A)已不復存。因此，當頂部電極53的部分受供電力時，晶圓58之中央區70不允許電漿之到達，頂部電極53之中心區68與下部電極54上晶圓58之中央區70之間沒有一般尺寸處理(蝕刻)區76。如此，電漿便不會在中心區68與中央區70之間點燃。取代處理室空腔77之空隙72與一般尺寸區76即為，圖2C表示表面56與60近接時，空隙84的軸向空間狹窄(axially-thin)，且界定處理室空腔77為設有一介於晶圓之中央區70與頂部電極53之中心區68之間的非活性蝕刻區86。由狹窄空隙84界定之該區86稱作為「非活性」(inactive)蝕刻區係因中央區70與中心區68非常接近，以致電漿無法在狹窄空隙84中點燃。因此，空隙84中沒有蝕刻發生，而使晶圓58之中央區70上可能有的此種半導體裝置也不會受損。此中央區70與中心區68間之空隙係由第二參照表面60與第一參照表面56之近接所造成，且舉例來說，該空隙可將非活性蝕刻區86設有一順著電極53之運動方向(亦即，順著X軸之方向)的尺寸，該尺寸為約0.010英吋至約0.020英吋，且有一尺寸公差約加減0.002英吋。
在描述本發明之實施例避免對半導體裝置造成此般損壞後，下述之實施例將電漿作用限制在待接受例如蝕刻之處理之邊緣外 圍部80上。廣義而言，每個不同的實施例將造成邊緣外圍部不同的結構，以使各個特定的邊緣外圍部可形容為「獨特的」(unique)且符合前述不同之其中之一的規格。圖2B及圖2C表示邊緣外圍部80之一實施例包括晶圓的一周圍邊緣90。邊緣90徑向地與晶圓X軸隔開，例如一300mm之晶圓58，與X軸徑向隔開之距離即為150mm。晶圓上部表面82從邊緣90向內徑向延伸，且包括中央區70。晶圓底部表面92位於邊緣90下方，即在頂部表面82的反側，且亦從邊緣90向內徑向延伸。圖2B表示邊緣外圍部80從邊緣90沿著上部表面82之一外部環形部分向內徑向延伸。該外部環形部分對於X軸是徑向的。以下結合這些向內徑向部分之程度與邊緣外圍部不同的實施例來敘述，且可包括上述界定於介於中央區70與邊緣90間之邊緣禁止區之不同實施例。為了表示邊緣禁止區係上部表面82之一部分，圖2B中82EEA代表邊緣禁止區，因此亦為邊緣外圍部80之一部分。如前述，邊緣禁止區82EEA圍繞中央區70，而在處理中央區70時，並不嘗試於該區82EEA上提供合格的半導體裝置。
為了清楚說明，圖2C中一實線96指出邊緣外圍部80之一實施例的範圍。在各實施例中，邊緣外圍部作為晶圓最外末端之環形表面部分。晶圓X軸係位於環形部分之中心點。圖2C表示一環形邊緣外圍部80(亦即，邊緣90及表面82與92之部分)實施例具有不希望有之物質78之積聚。圖2B表示該部分物質於邊緣禁止區82EEA與邊緣90上。在邊緣外圍部80所有的實施例中，該環形邊緣外圍部(環形部分包含邊緣90及晶圓表面82與92之部分)不受處理形成半導體裝置，而以蝕刻移除物質78。另言之，只有邊緣外圍部80要接受蝕刻，而非中央區70，因為中央區70上的半導體裝置會被蝕刻所破壞。而且，邊緣外圍部80係被期望將不希望有之物質78從之均勻地移除，俾使物質78之完全移除發生於所有環繞晶圓的外部環形部分，亦即，完全從邊緣外圍部80移除。此移除係為所有環繞晶圓X軸的均勻移除。如前述規格所定 義，各個不同規格可造成邊緣外圍部不同的結構，以使每個特定指定之邊緣外圍部係「獨特的」。該特定指定之邊緣外圍部因此稱作「目前指定」的邊緣外圍部80。
圖1表示處理室50界定處理室空腔77，該處理室空腔將頂部電極53之下半部與下部電極54包圍住。圖2C亦表示就建立第二位置關係，處理室50之處理室空腔77可設有界定於介於頂部電極53與下部電極54間之一環形(toroidal,or annular)蝕刻區100。該蝕刻區100界定一活性蝕刻(active etching,or active etch)區102，表示於圖2C中鏈線(dash-dot-dash line)102L之內。如以下更完整敘述，廣義地說，本發明實施例使蝕刻區以及活性蝕刻區102之可建構的(configurable)。
如圖2C所示，鏈線102L界定蝕刻區100之示範性橫剖面。圖2C所示之環形蝕刻區100係說明其設有活性蝕刻區102的一實施例，具有示範性大致呈C形的橫剖面。此C形圍繞著延伸或包覆住環形邊緣外圍部80之一實施例(如由實線96所代表)，且從一末端C1延伸至一反側末端C2。圖2A表示代表活性蝕刻區102之鏈線102L之末端C1，作為參考。圖2B的橫剖面中表示，末端C1及鏈線102L為環形且在X軸周圍延伸。圖2B中，鏈線102L亦表示邊緣90係向外徑向的，以指出環形蝕刻區100的徑向範圍(或程度)。圖中亦表示活性蝕刻區102鄰接邊緣外圍部80。圖2A中，剖面線段2B-2B亦穿過末端C1與C2之間的鏈線102L。
圖2C中蝕刻區100之實施例之示範性大致呈C形橫剖面係電漿點燃區域。圖2C表示，蝕刻區100連同該示範性橫剖面係鄰接上部表面82之頂部長度L1。針對此示範性C形橫剖面，L1代表上部表面82一徑向延伸的部分，且期望將不希望有之物質78從此部分移除。蝕刻區100亦表示鄰接晶圓58之邊緣90。對於該示範性C形橫剖面，邊緣90亦係邊緣外圍部的一部分，且期望將不希望有之物質78從此部分移除。此示範性蝕刻區100沿著上部表面82之長度L1從C1延伸，並繞著周邊邊緣90到達晶圓底部表 面92。蝕刻區100沿著一底部表面92之底部長度L2延伸到C2。針對此示範性C形橫剖面，L2代表邊緣外圍部80之底部表面92一徑向延伸的部分，且期望將不希望有之物質78從此部分移除。在此實施例中，晶圓58之邊緣外圍部80因此包括長度L1與L2及邊緣90，且為了簡單描述之而於圖2C中辨識為「80-C」，係一獨特的邊緣外圍部80。如此，吾人可了解到，由蝕刻區100所界定之活性蝕刻區102於圖2C表示在鏈線102L內鄰接且圍繞著環形邊緣外圍部80-C從末端C1向外徑向延伸至末端C2，以使從此示範性獨特邊緣外圍部80-C移除不希望有之物質78。此活性蝕刻區102之實施例如此對應於該獨特的邊緣外圍部80-C。
回顧圖2C的實施例，下部電極54與頂部電極53之組合結構將環形蝕刻區100界定為一介於基部52與頂部電極53之間的環形處理室區域。蝕刻區100界定處理室空腔77中一部分的活性蝕刻區102。以此方式，且與本發明各類實施例一致，圖2C之實施例設成俾使環形蝕刻區100及活性蝕刻區102圍繞著非活性蝕刻區86延伸且與之分開。
圖2C表示一邊界B，介於上述示範性環形蝕刻區100之末端C1與示範性非活性蝕刻區86之間。此外，縱使圖2B中未繪示非活性蝕刻區86，圖2B中指出邊界B的徑向區位，且表示該邊界呈圓形且與辨識活性蝕刻區102之鏈線102L的末端C1相鄰接。根據一晶圓規格，邊界B可位於相對於X軸的徑向上，且其通常係由頂部電極53之插入件69之外向外的。
參考圖2C到2E，吾人當了解到：不同處理規格可界定製造不同晶圓58種類用之不同特徵。舉例來說，該不同規格會需要不同之第一種晶圓具有一組長度L1與L2。舉例來說，針對圖2C之示範性C形橫剖面，可指定長度L1與L2的數值。長度L1(頂部長度)主要在界定上部晶圓表面82之一部分，不希望有之物質78要從該部分均勻移除，其次是界定上部晶圓表面82在處理中央區70時不欲獲得半導體裝置的部分。此部份可對應到前述亦為邊緣外 圍部80-C一部分之邊緣禁止區82EEA。長度L2(底部長度)主要地可界定下部晶圓表面92之部分，將不希望有之物質78從該部分均勻移除。不希望有之物質78將從晶圓58之該等部分均勻移除，而為了提供該部分一般性參照，各長度L1與L2亦可描述為界定邊緣禁止區82EEA的一部分，例如，長度L1界定一頂部邊緣禁止區，且長度L2界定一底部邊緣禁止區。如此，長度L1與L2會結合而界定需要均勻移除不希望有之物質78之表面82、90與92的範圍。
第二種晶圓可指定為對應之頂部與底部長度L1與L2具有一不同設定。舉例來說，一設定中各L1與L2可具有零以外之值，但與另一設定值不同。此外，如圖2D所示，L2可由規格之一設定界定成其值為零(因此未繪示)，且L1具有一非零值。該L1值可與另一設定對應之L1值不同。在L2等於零的例子中，底部表面92並不需要移除任何不希望有之物質78。在與圖2D相反的例子中，圖2E表示L1可由規格之一設定界定成其值為零(因此未繪示)，且L2具有一非零值。在此，該L2值可與另一設定對應之L2值不同。在L1等於零的例子中，上部表面92並不需要移除任何不希望有之物質78。大致上說，在一處理完畢之後，因為上部表面82上較有可能會有不希望有之物質78，L1值比L2值較不可能為零。
為了立即適應此般改變規格，縱使諸如此類用以清洗各批晶圓之規格會逐批改變，頂部電極53及下部電極54可設成從每批晶圓58有效執行更精確之不希望有之物質78的移除。這可被描述為容納(accommodating)此般示範性不同規格。對於該容納，本發明之實施例可包括複數之或一設定的頂部蝕刻界定環。為使清楚說明，圖2F表示此般設定之一此般界定環110的實施例，亦即，表示一頂部(或上部)設定，以及表示此般設定之一此般界定環120，亦即，表示一底部(或下部)設定，各環用於圖2C之實施例。該示範性頂部蝕刻界定環110(係於一頂部設定)可設有一環形，且 調整尺寸以界定疊加於晶圓上部表面82頂部之長度L1的一個值。該示範性界定環110界定晶圓58之中央區70之部分68X，而如此藉由延伸非活性區86而將中央區70從插入件69向外徑向延伸。另一示範性頂部蝕刻界定環110(係於另一頂部設定)可設以界定與頂部長度L1不同的值。
更詳細地，圖2F表示頂部蝕刻界定環110設有疊加於晶圓上部表面82之延伸部112。插入件69設有一離X軸的徑向長度R69，則延伸部112具有一徑向範圍(或徑向長度)R112。延伸部112近接晶圓58的中央區70(見括弧70E)，因此將薄空隙84自中心區68延伸至非活性區80的半徑RIZ。就此意義上，藉由選定界定環110之延伸部112所界定之徑向部分之徑向長度R112的值，中心區68是可進行設定的。此外，藉由選定徑向長度R112與R69的值，中央區70的整個徑向範圍(圖2B)也因此是可進行設定的。
為允許對獨特的邊緣外圍部80進行蝕刻，頂部電極53的頂部蝕刻界定環110更進一步地設有一頂部環形凹部114。該頂部環形凹部114設有一以軸線方向74(圖2A)相間隔之壁116，以使蝕刻區100的末端C1(圖2C)與上部邊外圍部80重疊。依此方式，藉由選定徑向長度RIZ(包括R112徑向長度及R69徑向長度)，可造成以下結果：可界定邊界B的徑向位置，以及非活性蝕刻區86的徑向範圍。詳言之，在此期望定向且頂部電極53在第二位置關係的情況下(圖2C)，頂部環形凹部114如此界定了處理室空腔77的上部空腔部118。上部空腔部118與晶圓58之上部邊緣外圍部區80EEA相重疊(或與之相對應)。處理室空腔77的上部空腔部118相對上部邊緣外圍部80EEA而定向，以界定環形蝕刻區100與活性蝕刻區102的上部部分，以允許蝕刻上部邊緣外圍部80EEA。在上部空腔部118接受電漿蝕刻之上部邊緣外圍部80EEA的徑向部分對應於沿著圖2D所示長度L1而曝露在電漿中的晶圓表面82。
相較之下，茲參照圖2E所示之界定環110的實施例。如前述，在圖2E的實施例中，可由規格之一設定將L1界定成其值為零(因 此未繪示)。圖2E因此將RIZ表示為使界定環110重疊於晶圓58之上部邊緣外圍部80EEA，且將近接空隙84延伸至晶圓58的邊緣90。因此若使用圖2E所示之界定環110的實施例，則晶圓的上部邊緣外圍部80EEA將不會被蝕刻。詳言之，如圖2E顯示出蝕刻區102的末端C1不進入非活性區86，界定環110把電漿從活性蝕刻區102與非活性區86隔開。
此外為了容納諸如此類示範性之不同規格，本發明之實施例亦可包括複數之或一設定的底部蝕刻界定環120。為允許蝕刻獨特的底部邊緣外圍部80，圖2F表示此般底部設定之一此般界定環120的實施例。該示範性(一底部設定之)底部蝕刻界定環120可設以界定沿著晶圓底部表面92之底部長度L2的值。另一示範性(另一底部設定之)底部蝕刻界定環120可設以界定一不同示範性底部長度L2。舉例來說，一設定之各個底部長度L2可有不為零的值，但與另一設定之長度L2值不同。
詳細參考圖2F，下部電極54的底部蝕刻界定環120設有一底部環形凹部122。底部環形凹部122設有一離X軸之徑向座落以提供長度L2之壁124。該凹部122更進一步地設有一壁126以軸線方向74(圖2A)與晶圓58相隔開，使蝕刻區100的末端C1(圖2C及2E)延伸而橫跨下部邊緣外圍部80。在此期望之平行定向且下部電極在第二位置關係的情況下(圖2C及2F)，該底部環形凹部122界定處理室空腔77的下部空腔部128。該下部空腔部128係於晶圓58之下部邊緣外圍部區80的底部表面92之下。處理室空腔77的下部空腔部128對於下部邊緣外圍部80而定向，以界定環形蝕刻區100與活性蝕刻區102的下部部分以允許蝕刻下部邊緣外圍部80。在下部空腔部128中接受電漿蝕刻之下部邊緣外圍部80的部分對應於沿著如圖2C及圖2F所示長度L2而曝露於電漿之中的底部晶圓表面92。
相較於圖2C及圖2F所示之下部界定環120的實施例，若不在晶圓底部表面92上作任何蝕刻，可用圖2D所示之下部界定環 120的實施例。在此，下部長度L2的值為零，且底部蝕刻界定環120未具有下部空腔部128，L2因此未繪示。相對地，圖2D表示該實施例之壁124從晶圓58之邊緣90向外徑向隔開。因此，鏈線102L的末端C2接近邊緣90，且鏈線102L不延伸至晶圓下方。在此情況下，活性蝕刻區102會呈一示範性倒L形，且如圖2D中顯示出蝕刻區102的末端C2未延伸至晶圓下方，該界定環120的此實施例會將電漿從活性蝕刻區102與非活性區86隔開。
吾人當可了解到，因使用了選定之界定環110及120，下部電極54及頂部電極53可如此配置，而俾使選定之頂部蝕刻界定環110裝設在電極53之上，以及選定之底部界定環120裝設在下部電極54之上。在示範性C形活性蝕刻區102的例子中，此結構界定晶圓之頂部邊緣禁止區域82EEA的蝕刻範圍，該範圍與長度L1相同，且在X軸周圍延伸。此示範性結構亦界定出晶圓之底部邊緣禁止區82EEA的蝕刻範圍，該範圍與長度L2相同，且在X軸周圍延伸。此示範性結構亦界定了晶圓之禁止區82EEA之邊緣90的蝕刻範圍，該蝕刻範圍在X軸周圍延伸。
圖3表示基部52與頂部電極53，各者皆可用以能夠將各個頂部蝕刻界定環110及底部蝕刻界定環120替換成另外對應之頂部與底部蝕刻界定環，以界定晶圓58之頂部與底部邊緣外圍部80之各蝕刻範圍(例如，對應之長度L1與L2)。該對應範圍(長度L1與L2)已表示為與第一與第二參照表面56與60相平行而延伸。圖3亦表示第二位置關係，且對應之第一與第二參照表面56與60相互平行。頂部界定環一設定之各頂部蝕刻界定環110及底部界定環一設定之各底部蝕刻界定環120係如此配置，而俾使第一與第二參照表面相互平行且置中，且在該參照表面於第二位置關係的情況下，頂部電極53之中心區68近接晶圓之中央區70，如此造成以下結果。在X軸的所有周圍，一等距D係介於頂部蝕刻界定環110與底部蝕刻界定環120之間，環繞著所有界定環。該等距D能夠將環繞著X軸之晶圓58之獨特邊緣外圍部80的頂部與 底部均衡蝕刻。距離D的均勻性與前述薄空隙84相符，且與中央區70與中心區68相近，並將該二區界定為以約0.010至0.020英吋隔開。
藉由界定環110與120的形態連同鄰接結構之形態，很容易地即可完成將各頂部蝕刻界定環110及底部蝕刻界定環120替換成另外相對之頂部與底部蝕刻界定環。舉例來說，圖3所示之頂部界定環110係為大致呈T形橫剖面之環形，以界定一肩部130。插入件69係徑向地位於頂部界定環110的內側，並設有一下部環形唇部132環繞著X軸而呈環形延伸，且係徑向地位於界定環110之肩部130之下。當插入件69穩固地並可拆卸式地裝設在頂部電極53的上方，該插入件69將界定環110固持在頂部電極53的一部分134上。以此方式，一界定環110的移除與將其置換成另一界定環110可容易地由移除插入件69與置換界定環110後，藉由將出入物69與頂部電極53的再組裝來達成。舉例來說，此般插入件69的移除與置換可由一結件來完成，該結件係可從該部分134移除或再插入其中。圖3表示下部界定環120擱置在下部電極54之上。因此，一界定環120的移除與置換成另一界定環120，可藉由將晶圓從下部電極54移除，並於界定環120置換後，將另一晶圓58放置在下部電極54上而容易地達成。
前述將各頂部蝕刻界定環110置換成另外頂部蝕刻界定環亦可如下描述。舉例來說，圖2F實施例的頂部蝕刻界定環110可稱作「第一」頂部蝕刻界定環110-1(為了使圖例保持清楚而未繪示，但在圖2A至圖2F及圖3中由參考數字110代表)。該第一蝕刻界定環110-1可設以將薄空隙84自中心區68向外徑向延伸至距離R112的第一值。長度L1可依該延伸距離R112而調整。該頂部蝕刻環110亦可包含且稱作「第二」頂部蝕刻界定環110-2(為了使圖例保持清楚而未繪示，但在圖2A至圖2F及圖3由參考數字110代表)。舉例來說，圖2F實施例的第二頂部蝕刻界定環110-2可設以將薄空隙84自中心區68向外徑向延伸至距離R112的第二值 (稱作「R2」)。長度L1可依該延伸距離R2調整。在界定環110的另一實施例中，當L1為零時，R112的值從插入件69延伸至邊緣90。各第一頂部蝕刻界定環110-1與第二頂部蝕刻界定環110-2可設成如前述般可插入於頂部電極53並可將之從中移除。第二距離R2(如此之長度L1)可與第一距離R2(如此之長度L1)不同，俾使獨特的上部邊緣外圍部80的蝕刻範圍(如徑向範圍)可依示範性第一或第二頂部蝕刻界定環110-1或110-2何者與頂部電極53組裝而選定。額外的界定環110可依一期望範圍的R112值來設成不同的距離R112。
前述將各個底部蝕刻界定環120置換成另外底部蝕刻界定環120亦可配合圖3來描述於下。舉例來說，參考界定環120之圖2C的實施例，圖3所示之底部蝕刻界定環120可稱作「第一」底部蝕刻界定環120-1(為了使圖例保持清楚而未繪示，但在圖2A、2C、2D、2F及圖3中由參考數字120代表)。該第一底部蝕刻界定環120-1可設有一徑向長度BR，以界定長度L2的第一值，該值對應於稱作BR-1之長度而稱作L2-1。底部蝕刻界定環120亦可包含且稱作「第二」底部蝕刻界定值120-2(為了使圖例保持清楚而未繪示，但在圖2A、2C、2D、2F及圖3中由參考數字120代表)。該第二底部蝕刻界定環120-2可設有一徑向長度BR，以界定長度L2的第二值，該值對應於稱作BR-2之長度而稱作L2-2。第二長度BR-2的值可與第一長度BR-1的值不同，俾使第二長度L2-2與第一長度L2-1不同。各個第一底部蝕刻界定環120-1與第二底部蝕刻界定環120-2可設成如上述般可插入在下部電極54之上且可從中將之移除的。依此方式，獨特的下部邊緣外圍部80的蝕刻範圍(如徑向範圍)可依第一或第二底部蝕刻界定環120-1或120-2何者插入於下部電極54之上而選定。
吾人可了解到界定環110與120可用對電漿效應有阻抗性之材料所配置而成。舉例來說，此般材料可由以下群組中獲得：鋁氧化物、釔塗佈之鋁、碳化矽、氮化鋇、碳化鋇、碳、鑽石、石 墨、石英及釔氧化物。
更加詳述驅動器62，圖2B表示環形蝕刻區100以環形路徑環繞著晶圓58延伸，蝕刻界定環110與120亦同。如圖2C所示之區域86的部分所標示，非活性蝕刻區86亦自X軸橫跨晶圓58徑向地延伸，且於中央區70與中心區68所界定之第二參照表面60之間軸向地延伸。為了確保環繞在X軸旁之邊緣外圍部的均勻蝕刻，表面56與60之位置關係將會呈現並保持平行與置中。此意味著，當該等表面在各第一與第二位置關係中且介於該關係移動時，頂部電極53(經由連結件66及驅動器62的楔形組件64)的動作維持表面56與60的平行與置中。針對所描述之不希望有之物質78的均衡移除，此平行與置中提供了：(1)晶圓58之上部表面82的中央區70係均勻地近接頂部電極53的中心區68，及(2)邊緣外圍部80在環形蝕刻區100中對X軸置中，用以產生對不希望有之物質78的均衡蝕刻。
使用處理室50之前，連結件66進行調整以建立表面56與60的平行位置關係。參考圖4的平面圖，所示之連結件66設為以120度之間隔區隔開而環繞X軸的三個連結部180。各個連結部180與固定於頂部電極53的第一支臂182配合。圖4及圖5中表示支臂182從頂部電極53水平延伸而進入連結部180。連結部180如後文描述般鬆弛時，支臂182依據第一與第二參照表面56與60平行之際，頂部電極53該如何置放，而定向於該鬆弛之連結部180之內。如此，各支臂182可在對應之連結部180內有著不同定向。記住此支臂定位後，參考圖5以表示典型連結部180的一垂直部份連同已定位的支臂182。圖5以實線表示該連結部180於鬆弛狀態下，而以虛線表示該連結部180於緊繃狀態下，將連結件66固定於頂部電極53與楔形組件64，以備蝕刻操作。
參考圖5，所示之已定位支臂182水平延伸，且固定於一調整部件184。該部件184設有一孔186以容納一旋轉用調整螺絲190。旋轉作用使螺絲190相對於閉鎖184與支臂182上下移動。 螺絲190固定於一閉鎖構件194。螺絲的上下移動亦會將閉鎖構件194上下移動。為了使連結部180受到調整，先旋轉螺絲190使閉鎖構件194位於一抬起位置(以實線繪示)。藉由旋轉螺絲190，閉鎖構件194可從抬起位置向下移動，直到閉鎖構件194從支臂182移開，且接觸到線性驅動器組件64。旋轉螺絲190時需小心，以免旋轉過度，而是閉鎖構件194僅需接觸到組件64就好，俾使頂部電極53的定位不會改變。為將閉鎖構件194與線性驅動器組件閉鎖，構件194設有對準一位於如線性驅動組件64中之螺紋孔的孔洞196，俾使一螺栓198能將閉鎖構件194固定於組件64。
如所述，各個連結部180可以相同。如此，所描述之一個連結部180的結構同樣地在其他兩個隔開的位置設置。螺絲190的旋轉可發生在各連結部180，俾使頂部電極53的定向不受任何連結部180改變。此外，亦有相同閉鎖構件194的螺栓而使各連結部180固定於對應之線性驅動器組件64。依此方式，表面56與60所建立之平行且置中的位置關係不會改變，且多數連結部180相互配合以將頂部電極53固定於各線性驅動組件64，同時保持表面56與60所建立之平行與置中的位置關係。
在連結部180連接於線性驅動器組件64之情況下，便可操作驅動器62。參考圖6，所示之線性驅動組件64的一楔形組件實施例包括組件64之三個楔形部的代表性楔形部200。如圖4所示，楔形部200位於X軸的周圍。各楔形部200可以相同。如此，所描述之一個楔形部200的結構同樣地可在其他兩個隔開的位置設置。一示範性楔形部200設有由螺栓198固定於閉鎖構件194的第一楔形構件202。閉鎖構件194固持楔形構件以阻抗水平移動，但第一楔形構件202可連同閉鎖構件194自由地上下移動，使閉鎖構件194相對應地移動支臂182及頂部電極53。此上下移動係受到第二楔形構件204的作用力，該第二楔形構件係連接到固定於基部52之滑座206。一馬達208可發動來移動滑座206上的第二楔形構件204，俾使第一楔形構件202的第一傾斜表面210由例 如第二楔形構件204的第二傾斜表面212向上推進(urged up)。相反地，馬達208的反向發動導致表面212使第一楔形構件202向下移動。
如所述，如所描述楔形部200的相同結構係位於三個隔開的區位。此外，舉例來說，如圖6所示，各個楔形部200的馬達208可由源自共同歧管214之液壓流體發動，俾使相同之流體壓力施加在各個馬達，而且相同之向上與向下運動同時施加在各個第一楔形構件202。依此方式，頂部電極53上下地移動，俾使表面56與60所建立之平行與置中的位置關係不會改變，且頂部電極53移動時保持表面56與60所建立之平行與置中的位置關係。
從圖1及圖6可了解到，藉由馬達208將第二楔形構件204移動到左邊時，第一楔形構件202會向上移，且將頂部電極53與第二參照表面60向上移以離開第一參照表面56而進入第一位置關係(圖2A)。相反地，利用圖1及圖6中馬達208將第二楔形構件204移動到右邊，能使第一楔形構件202向下移，使頂部電極及第二參照表面60向下移向第一參照表面56而進入第二位置關係。
依此方式，藉由第一楔形構件202與第二楔形構件的傾斜角形，楔形組件64用以施加一驅動力，並使其穿過連結件66至頂部電極53。此驅動力均衡地作用而穿過各連結部180，以維持期望之定向。該定位係表面56與60平行(造成上部晶圓表面82亦與參照表面60平行)，且表面56與60置中(相對於X軸將環形蝕刻區102置中)。該定向係由移動的第一楔形構件202驅動連結件66以移動頂部電極53來維持。回顧之前，依此般動作可以是頂部電極53將第二參照表面60移動進入第二位置關係(圖2C)，其中第二位置關係係第二參照表面56近接第一參照表面56，且如此地晶圓58之上部表面82亦近接第二參照表面60，以界定處理室50中的非活性蝕刻區86。如之前所述，空隙84(界定中央區70與中心區68的間隔)由第二參照表面60與第一參照表面56近接所造 成。所描述之頂部電極53將第二參照表面60移入第二位置關係(圖2C)的動作可設定非活性蝕刻區86，順著移動方向(亦即，X軸的方向)將所描述的尺寸設成約0.010英吋至約0.020英吋。有了所描述之多重連結部180與楔形部200，此般在移動方向的尺寸可在尺寸公差內設為約正負0.002英吋。舉例來說，因表面56與60的位置關係保持平行與置中，以確保X軸周圍之邊緣外圍部80的均勻蝕刻，在頂部電極53與下部電極54的相對移動中，此移動方向的空隙84尺寸是可重複的。
吾人當可了解到亦可提供除了楔形組件之外之線性驅動器組件64的其他實施例。舉例來說，一垂直定向之氣動馬達可代替楔形組件來驅動頂部電極53穿過連結件66。
回顧之前，本發明之實施例藉由提供製造半導體用之設備滿足前述需求，該設備界定製造半導體晶圓用之處理室中禁止處理與執行處理的分開區域。禁止處理的隔開區域可設成由連結部180之設定所造成的非活性蝕刻區86，而藉由該連結部，在不改變表面56與60所建立之平行或置中的位置關係之下，頂部電極53連接到驅動器62。此外，多數的連結部180相互配合以將頂部電極53固定於線性驅動器組件64，同時維持表面56與60所建立之該位置關係。此作為非活性蝕刻區之禁止處理的隔開區域亦可由該示範性馬達208促成，該馬達移動示範性第二楔形構件204以移動頂部電極53與第二參照表面60，使頂部電極53與第二參照表面60朝向第一參照表面56往下移而進入第二位置關係，藉由此第二位置關係界定非活性蝕刻區86。
根據上述規格，執行處理的隔開區域可設為一區域，其中允許如蝕刻之處理僅能在晶圓之獨特的邊緣外圍部80上執行。前已描述允許此般蝕刻在蝕刻區100進行，亦即，在活性蝕刻區102進行。在一實施例中，為了符合一示範性規格，該示範性大致呈C形之橫剖面部分係點燃電漿之區域。該示範性蝕刻區100從C1沿著上部表面82的長度L1並環繞著周邊邊緣90延伸至晶圓底部表 面92。該示範性蝕刻區100沿著底部表面92的底部長度L2延伸至C2。如此，根據適合之規格，由蝕刻區100所界定之活性蝕刻區102可由本發明之實施例所設定，以在鏈線102L內從末端C1向外徑向延伸，並鄰接且環繞著環形邊緣外圍部80到達末端C2，以致能夠移除不希望有之物質78。介於環形蝕刻區100的末端C1與非活性蝕刻區86之間的邊界B界定了這些禁止處理與執行處理的區域在處理室50中是分開的。這些實施例如此配置使蝕刻從晶圓的中央區70隔離開來，且允許只在晶圓獨特邊緣外圍部80上執行蝕刻。
回顧之前，蝕刻室50的一實施例可包括支撐晶圓58用之下部電極54。頂部電極53可具有一無供電之中心區68，當晶圓受下部電極支撐時，該中心區68設為位於近接晶圓58之中央區70。環形蝕刻區100可界定為介於頂部電極53與下部電極54之間，以界定一可設定之活性蝕刻區102，使該活性蝕刻區能讓蝕刻在晶圓之獨特邊緣外圍部80進行。對應至沿著晶圓上部表面82之頂部長度L1之獨特邊緣外圍部80的一部分，頂部蝕刻界定環110用以界定活性蝕刻區102的至少一部分。頂部長度L1係於活性蝕刻區102中。對應至沿著晶圓58底部表面92之底部長度L2之獨特邊緣外圍部80的一部分，底部蝕刻界定環120用以界定活性蝕刻區102的至少一部分。底部長度L2係於活性蝕刻區102中。依據關於圖2F及圖3之上述合適規格，界定了獨特邊緣外圍部80之部分。
本發明之實施例亦滿足上述需求，藉由立即能設成如合適規格所指定的，從整個獨特邊緣外圍部80(亦即，圍繞在環繞中央區70之上部晶圓表面82的環形邊緣區域，且環繞在晶圓邊緣90，以及在晶圓58邊緣90附近之沿著底部表面92之邊緣區域之下)將不希望有之物質78均勻移除。此般均勻移除不會從中央區70移除物質或以其他方式損壞之。不致使已建立之表面56與60平行且置中的位置關係發生改變之連結部180的操作，以及在維持 表面56與60已建立之平行的該位置關係之情況下由多數連結部180協同將頂部電極53固定於基部52的操作，兩者皆有助於滿足這些需求。舉例來說，此係由均衡地在X軸全部周圍建立及維持表面56與60的近接，使軸向薄空隙84將處理室空腔77界定為非活性蝕刻區86在晶圓中央區70與頂部電極53之中心區68之間均勻地環繞X軸。
本發明之實施例亦滿足上述需求，藉由依據不同晶圓種類用之規格，用以將不希望有之物質78從各獨特邊緣外圍部80之不同徑向長度上移除。舉例來說，上述提及對X軸往徑向方向延伸的長度，包括界定從頂部晶圓表面82均勻移除不希望有之物質78之部分的頂部長度L1，以及包括界定從底部晶圓表面92均勻移除不希望有之物質78之部分的底部長度L2。如此，界定環110與120及諸如此類之界定環設定可設有與長度R112第一值(如此之不同於長度L1獨特的值)不同之長度R112第二值(如此之長度L1獨特的值)，俾使上部邊緣外圍部80的蝕刻範圍(例如，徑向範圍)可依據第一或第二頂部蝕刻界定環110-1或110-2何者與頂部電極53組裝而選定。此外，對應至參考圖3所描述之底部界定環120，該示範性第二長度BR-2可有與第一長度BR-1不同之獨特值，俾使示範性第二長度L2-2與示範性第一長度L2-2不同。依此方式，下部邊緣外圍部80的蝕刻範圍可依據第一或第二底部蝕刻界定環120-1或120-2何者插入夾頭54中來選定。
此外，設置界定環110與120的結構係容易置換的。這使從一界定環轉換到另一界定環(例如，界定環110或120轉換到另外之界定環110或120)可容易地以符合成本效益的方式來完成。舉例來說，僅置換一個或二個之界定環110與120的權宜之計造成成本顯著降低。因此，界定環110與120使為應之頂部與下部電極53與54之任何其他部分的置換為不必要，例如，不需要換掉整個電極本身或此般電極53及/或電極54之任何重大部分。而是，只需將頂部蝕刻界定環110與底部蝕刻界定環120之一者或 兩者置換成另外對應之頂部及/或底部蝕刻界定環110及/或120，以界定晶圓58之頂部與底部邊緣禁止區80之所對應蝕刻程度的獨特值。這些對應的值與對應之第一與第二參照表面56與60平行地延伸。因此，完成界定環110與120的置換可僅需置換界定環110及/或120，而不用置換頂部電極53或下部電極54之任何部分。此般置換所造成顯著降低的成本亦有關於上述輕易將各個對應之界定環110與120移除，以及替換成另外不同結構之界定環。如上述，為了置換界定環110，可移除插入件69，而替換成新的界定環110之後，該同樣插入件69可再與頂部電極53組裝。
雖然本說明書為了清楚了解前述發明之目的而已經以相當細節描述之，吾人當可了解到，在隨附之申請專利範圍之範疇內可實施特定改變及修飾。依此，應將本實施例視為舉例性而非限制性的，且本發明不該受限於所提供於此之細節，而可在與隨附之申請專利範圍之均等條件下的範疇內進行修改。
50‧‧‧處理室
52‧‧‧基部
53‧‧‧頂部電極
54‧‧‧下部電極
56‧‧‧第一參照表面
58‧‧‧晶圓
60‧‧‧第二參照表面
62‧‧‧驅動器
64‧‧‧線性驅動器組件
66‧‧‧連結件
68‧‧‧中心區
68E‧‧‧括弧
68X‧‧‧中心區之一部分
69‧‧‧插入件
70‧‧‧中央區
70E‧‧‧括弧
72‧‧‧空隙
74‧‧‧箭頭
76‧‧‧一般尺寸處理區
77‧‧‧處理室空腔
78‧‧‧不希望有之物質
80‧‧‧邊緣外圍部
80EEA‧‧‧上部邊緣外圍部
82‧‧‧晶圓上部表面
82EEA‧‧‧邊緣禁止區
84‧‧‧空隙
86‧‧‧非活性蝕刻區
90‧‧‧周圍邊緣
92‧‧‧晶圓底部表面
96‧‧‧實線
100‧‧‧蝕刻區
102‧‧‧活性蝕刻區
102L‧‧‧鏈線
110‧‧‧頂部蝕刻界定環
112‧‧‧延伸部
114‧‧‧頂部環形凹部
116‧‧‧壁
118‧‧‧上部空腔部
120‧‧‧底部蝕刻界定環
122‧‧‧底部環形凹部
124‧‧‧壁
126‧‧‧壁
128‧‧‧下部空腔部
130‧‧‧肩部
132‧‧‧唇部
134‧‧‧頂部電極53的一部分
180‧‧‧連結件66的連結部
182‧‧‧第一支臂
184‧‧‧調整部件
186‧‧‧孔
190‧‧‧調整螺絲
194‧‧‧閉鎖構件
196‧‧‧孔洞
198‧‧‧螺栓
200‧‧‧楔形部
202‧‧‧第一楔形構件
204‧‧‧第二楔形構件
206‧‧‧滑座
208‧‧‧馬達
210‧‧‧第一傾斜表面
212‧‧‧第二傾斜表面
214‧‧‧歧管
B‧‧‧邊界
BR‧‧‧徑向長度
C1‧‧‧末端
C2‧‧‧末端
D‧‧‧距離
L1‧‧‧頂部長度
L2‧‧‧底部長度
R69‧‧‧徑向長度
R112‧‧‧徑向長度
RIZ‧‧‧徑向長度
X‧‧‧軸
本發明之實施例能藉由參考前述詳細說明與隨附之圖例而容易了解，其中相似之參考符號指定相似之結構元件，且其中：圖1係本發明一實施例之處理室的概略前視圖，其中複數之位置關係可建立於如下部電極的基部或夾頭與上部或頂部電極之間。
圖2A係圖1之一部分的放大圖，其中一個位置關係表示於下部電極之第一參照表面與頂部電極之第二參照表面之間。
圖2B係圖2A中沿著2B-2B線段所擷取的橫剖面圖，說明一界定於下部電極與頂部電極間之蝕刻區域的環形結構。
圖2C係圖2B中沿著2C-2C線段所擷取的橫剖面圖，說明頂部電極的放大圖，該頂部電極設成中心區之第二參照表面與第一參照表面成第二位置關係，表示環形蝕刻區域之一實施例用以蝕 刻所有邊緣外圍部，包括兩電極環之一個結構，該結構設有該蝕刻區之大致呈C形之橫剖面結構。
圖2D係與圖2C相似之橫剖面圖，說明頂部電極的另一放大圖，該頂部電極在第二位置關係中有第一參照表面，表示另一實施例的環形蝕刻區域設有兩電極環，設置蝕刻區域之另一橫剖面結構，用以蝕刻僅邊緣外圍部之頂部與邊緣。
圖2E係與圖2C及圖2D相似之橫剖面圖，說明頂部電極的另一放大圖，該頂部電極在第二位置關係中有第一參照表面，表示環形蝕刻區域又另一實施例，該環形蝕刻區域設有兩電極環，設置蝕刻區域之又另一橫剖面結構，用以蝕刻僅邊緣外圍部之底部與邊緣。
圖2F係與圖2C相似之橫剖面圖，說明表示於圖2C中各環結構的實施態樣。
圖3係與圖2F相似之橫剖面圖，表示一實施例之頂部與底部邊緣界定環，其中一組環設成為可移除式的且能以一設成有與第一組尺寸不同之第二組頂部與底部邊緣界定環替換，藉由將該第一組替換成該第二組使在晶圓之不同部分能夠蝕刻。
圖4係圖1中4-4線段所擷取的平面圖，顯示一驅動器的部份圍繞晶圓軸線的空隙，該驅動器藉由可調整連結件之連結部，可將參照表面移入至位置關係。
圖5係圖4中5-5線段所擷取的放大橫剖面圖，以實線顯示連結件之一連結部於鬆弛狀況，以促進相對於第二參照表面來調整定向第一參照表面，且以虛線顯示連結件於張緊狀況時，以相對於第二參照表面來固持定向第一參照表面。
圖6係圖4中6-6線段所擷取的橫剖面圖，表示驅動器之一部份的結構。
50‧‧‧處理室
52‧‧‧基部
53‧‧‧頂部電極
54‧‧‧下部電極
56‧‧‧第一參照表面
58‧‧‧晶圓
60‧‧‧第二參照表面
62‧‧‧驅動器
64‧‧‧線性驅動器組裝
66‧‧‧連結件
77‧‧‧中央區
100‧‧‧蝕刻區

Claims (3)

  1. 一種界定處理室中非活性蝕刻區與活性蝕刻區的設備，用以界定供蝕刻晶圓用之處理室中非活性蝕刻區與活性蝕刻區，該設備包含：一下部電極，用以將該晶圓支撐於該處理室中，使該晶圓之一上部表面之一上部邊緣外圍部曝露出作為處理用；該下部電極更用以支撐該晶圓，使該晶圓之該上部表面之一中央區位於該處理用而曝露出之上部邊緣外圍部之內，且該中央區之一徑向範圍係根據待處理之各不同晶圓之規格而有不同；及一頂部電極，設有一對應於該中央區之一第一徑向範圍的中心區，其中該第一徑向範圍小於一第二徑向範圍，且該第二徑向範圍小於一第三徑向範圍；該頂部電極更用以分開容納一第一與一第二頂部蝕刻界定環，各個該等頂部蝕刻界定環成環繞該中心區之環形，該環形具有一T形橫剖面以界定一中央徑向延伸部，該中央徑向延伸部具有一不中斷整體結構，俾將該中心區之該第一徑向範圍從該中心區沿徑向延伸出去；該T形橫剖面更界定圍繞著該中心區之一內部徑向延伸肩部；該T形橫剖面更界定一外部上部空腔，該外部上部空腔依據待處理之各該晶圓的規格，疊設於該晶圓之該上部邊緣外圍部上方；該頂部電極結構係使得該頂部電極可相對於該下部電極位於一第二位置關係，俾使被支撐於該下部電極上的該晶圓之該中央區之該第一徑向範圍藉由一均勻薄空隙與該中心區分開，該均勻薄空隙用以將蝕刻排除在該均勻薄空隙所界定之該非活性蝕刻區之外；該頂部電極的該中心區設有一唇部，該唇部在位於該頂部電極上各分開容納之該第一與第二界定環之該內部徑向延伸肩部底下具有一徑向延伸部；該唇部將該對應之界定環固持於頂部電極上，俾使各個分開容納之第一與第二界定環之該中央徑向延伸部配置成使該不中斷整體結構依據何一界定環被分開容納於該頂部電極之該唇部上，而將該第一徑向範圍之不中斷整體延伸界定為與各第二徑向範圍或第三徑 向範圍相等，俾使針對由待處理之各個不同晶圓之該各自規格所指定的該中央區之各個不同徑向範圍，該等界定環之其中一個將該均勻薄空隙延伸至超過該第一徑向範圍，以將蝕刻排除在由該均勻薄度空隙所界定之該非活性蝕刻區之外，該非活性蝕刻區依據該晶圓之該規格而對應至該各自第二或第三徑向範圍；該頂部電極結構係更進一步地使該頂部電極在該第二位置關係時，由分開容納之該第一與第二頂部蝕刻界定環所界定的該外部上部空腔係相對於該對應之晶圓之該上部邊緣外圍部而定向，對應於該容納之界定環界定該處理室之一上部部分及一上部活性蝕刻區，俾允許各該晶圓之該上部邊緣外圍部的蝕刻。
  2. 一種界定處理室中非活性蝕刻區與活性蝕刻區的設備，用以界定供蝕刻晶圓用之處理室中非活性蝕刻區與活性蝕刻區，該設備包含：一下部電極，用以將該晶圓支撐於該處理室中，使該晶圓之一上部表面之一上部邊緣外圍部曝露出作為處理用；該下部電極更用以支撐該晶圓，使該晶圓之該上部表面之一中央上部區位於該處理用而曝露出之上部邊緣外圍部之內；該下部電極更用以將該晶圓支撐於該處理室中，使該晶圓之一周圍邊緣及一下部邊緣外圍部曝露出作為處理用，該周圍邊緣係鄰接該上部邊緣外圍部，且該下部邊緣外圍部係於該上部邊緣外圍部下方，該中央上部區與該下部邊緣外圍部之一徑向範圍係依據待處理之各不同晶圓之規格而各個不同；及一頂部電極，設有對應於該中央區之一第一徑向範圍之一中心區，其中該第一徑向範圍小於一第二徑向範圍，且該第二徑向範圍小於一第三徑向範圍；該頂部電極更用以分開容納一第一與一第二頂部蝕刻界定環，各該頂部蝕刻界定環設有一環繞該中心區之一環形，該環形具有一T形橫剖面以界定一中央徑向延伸部，該中央徑向延伸部具有一不中斷整體結構，俾將該中心區之該第 一徑向範圍從該中心區沿徑向伸；該T形橫剖面更界定圍繞著該中心區之一內部徑向延伸肩部；該T形橫剖面更界定一外部上部空腔，該外部上部空腔依據待處理之各該晶圓的該規格，疊設於該晶圓之該上部邊緣外圍部上方；該頂部電極結構係使得該頂部電極處於相對於該下部電極的一第二位置關係，俾使被支撐於該下部電極上的該晶圓之該中央區之該第一徑向範圍係藉由一均勻薄空隙與該中心區分開，該均勻薄空隙用以將蝕刻排除在該均勻薄空隙所界定之該非活性蝕刻區之外；該下部電極更用以分開容納一第一與一第二底部蝕刻界定環，各底部蝕刻界定環用以界定一下部空腔；各底部蝕刻界定環之結構更進一步地使該頂部電極相對於該下部電極而在該第二位置關係時，由各底部蝕刻界定環所界定之該下部空腔係相對於該晶圓之該下部邊緣外圍部而定向，以界定該處理室之一下部部分及一下部活性蝕刻區，俾容許蝕刻該晶圓之該曝露的周圍邊緣及該晶圓之該下部邊緣外圍部；依據待處理之各不同晶圓規格的該下部邊緣外圍部之該等不同徑向範圍，係相對於該周圍邊緣，且係一第四與一第五範圍，其中該第四徑向範圍小於該第五徑向範圍；分開容納該第一與該第二底部蝕刻界定環之該下部電極的結構係呈梯級狀，各個該底部蝕刻界定環成環繞在該下部電極之一環形且被支撐於該梯級上，各底部界定環之該環形具有一底部橫剖面，以界定具有一不中斷整體結構之一徑向延伸部，以徑向地界定該下部邊緣外圍部之該等第四與第五徑向範圍其中一個；該下部橫剖面形更依據待處理之各該晶圓之該規格在該晶圓之該下部邊緣外圍部下界定該下部空腔之一徑向範圍；該頂部電極的該中心部設有一唇部，該唇部在位於該頂部電極上各分開容納之該等第一與第二界定環之該內部徑向延伸肩部底下具有一徑向延伸部，該唇部用以將各界定環固持於該頂部電極上。
  3. 如申請專利範圍第2項之界定處理室中非活性蝕刻區與活性蝕刻區的設備，其中：該唇部更進一步建構使各分開容納之第一與第二界定環之該中央徑向延伸部配置成使該不中斷整體結構依據何一界定環被分開容納於該頂部電極之該唇部上，而將該第一徑向範圍之不中斷整體延伸界定為與各第二徑向範圍或第三徑向範圍相等，俾使針對由待處理之各個不同晶圓之該各自規格所指定的該中央區之各個不同徑向範圍，該等界定環中由該唇部固持的一個對應者將該均勻薄空隙延伸至超過該第一徑向範圍，以將蝕刻排除在由該均勻薄度空隙所界定之該非活性蝕刻區之外，該非活性蝕刻區依據該晶圓之該規格而對應至該各自第二或第三徑向範圍；且該頂部電極結構係更進一步地使該頂部電極在該第二位置關係時，由該等分開容納之第一與第二頂部蝕刻界定環所界定之該外部上部空腔，係相對於該晶圓之該上部邊緣外圍部、並對應於該容納之界定環界定該處理室之一上部部分及一上部活性蝕刻區而定向，以容許蝕刻各該晶圓之該上部邊緣外圍部。
TW097103864A 2007-02-02 2008-02-01 用以界定處理室中之禁止處理區與執行處理區的設備 TWI401339B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/701,854 US7575638B2 (en) 2007-02-02 2007-02-02 Apparatus for defining regions of process exclusion and process performance in a process chamber

Publications (2)

Publication Number Publication Date
TW200848549A TW200848549A (en) 2008-12-16
TWI401339B true TWI401339B (zh) 2013-07-11

Family

ID=39675159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097103864A TWI401339B (zh) 2007-02-02 2008-02-01 用以界定處理室中之禁止處理區與執行處理區的設備

Country Status (4)

Country Link
US (1) US7575638B2 (zh)
KR (1) KR101468221B1 (zh)
CN (1) CN101236901B (zh)
TW (1) TWI401339B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8992722B2 (en) * 2009-09-01 2015-03-31 Lam Research Corporation Direct drive arrangement to control confinement rings positioning and methods thereof
US9275838B2 (en) * 2009-09-02 2016-03-01 Lam Research Corporation Arrangements for manipulating plasma confinement within a plasma processing system and methods thereof
US8501283B2 (en) * 2010-10-19 2013-08-06 Lam Research Corporation Methods for depositing bevel protective film
EP2693461B1 (en) * 2011-04-15 2015-11-25 Wuxi Huaying Microelectronics Technology Co., Ltd. Semiconductor processing device
US9564285B2 (en) * 2013-07-15 2017-02-07 Lam Research Corporation Hybrid feature etching and bevel etching systems
KR102580584B1 (ko) * 2021-08-25 2023-09-21 피에스케이 주식회사 기판 처리 장치 및 유전체 판 정렬 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217217A (ja) * 2001-01-19 2002-08-02 Towa Corp クランプ装置及びクランプ方法
CN1692475A (zh) * 2003-05-12 2005-11-02 索绍株式会社 等离子腐蚀室及使用其的等离子腐蚀系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61577A (ja) 1984-06-13 1986-01-06 Matsushita Electric Ind Co Ltd スパツタリング装置
JPS62128538A (ja) 1985-11-29 1987-06-10 Fujitsu Ltd 真空中の搬送方法
JPS62287072A (ja) 1986-06-06 1987-12-12 Matsushita Electric Ind Co Ltd 薄膜形成装置
JPH01230766A (ja) 1988-03-09 1989-09-14 Fuji Photo Film Co Ltd 真空処理装置における防麈方法
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
US5246532A (en) 1990-10-26 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Plasma processing apparatus
US5273588A (en) 1992-06-15 1993-12-28 Materials Research Corporation Semiconductor wafer processing CVD reactor apparatus comprising contoured electrode gas directing means
US5824158A (en) * 1993-06-30 1998-10-20 Kabushiki Kaisha Kobe Seiko Sho Chemical vapor deposition using inductively coupled plasma and system therefor
US6051122A (en) * 1997-08-21 2000-04-18 Applied Materials, Inc. Deposition shield assembly for a semiconductor wafer processing system
US6364957B1 (en) 1997-10-09 2002-04-02 Applied Materials, Inc. Support assembly with thermal expansion compensation
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
KR100638917B1 (ko) * 2000-05-17 2006-10-25 동경 엘렉트론 주식회사 처리 장치 부품의 조립 기구 및 그 조립 방법
US6676760B2 (en) 2001-08-16 2004-01-13 Appiled Materials, Inc. Process chamber having multiple gas distributors and method
US6837967B1 (en) 2002-11-06 2005-01-04 Lsi Logic Corporation Method and apparatus for cleaning deposited films from the edge of a wafer
KR100585089B1 (ko) * 2003-05-27 2006-05-30 삼성전자주식회사 웨이퍼 가장자리를 처리하기 위한 플라즈마 처리장치,플라즈마 처리장치용 절연판, 플라즈마 처리장치용하부전극, 웨이퍼 가장자리의 플라즈마 처리방법 및반도체소자의 제조방법
KR100532354B1 (ko) * 2004-05-31 2005-11-30 삼성전자주식회사 식각 영역 조절 장치 및 웨이퍼 에지 식각 장치 그리고웨이퍼 에지 식각 방법
US7909960B2 (en) * 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217217A (ja) * 2001-01-19 2002-08-02 Towa Corp クランプ装置及びクランプ方法
CN1692475A (zh) * 2003-05-12 2005-11-02 索绍株式会社 等离子腐蚀室及使用其的等离子腐蚀系统

Also Published As

Publication number Publication date
KR20080072591A (ko) 2008-08-06
US20080185105A1 (en) 2008-08-07
US7575638B2 (en) 2009-08-18
TW200848549A (en) 2008-12-16
CN101236901A (zh) 2008-08-06
CN101236901B (zh) 2010-04-14
KR101468221B1 (ko) 2014-12-03

Similar Documents

Publication Publication Date Title
TWI401339B (zh) 用以界定處理室中之禁止處理區與執行處理區的設備
US6513796B2 (en) Wafer chuck having a removable insert
KR101419081B1 (ko) 입자 감소 특징을 갖는 상부 전극 백킹 부재
KR100625928B1 (ko) 반도체기판의 처리장치 및 처리방법
KR101075046B1 (ko) 반도체 공정용 플라즈마 반응기를 위한 다중부재 전극 및다중부재 전극의 일부를 교체하는 방법
KR200476554Y1 (ko) 경사진 상부면을 가진 고온 에지 링
KR101998202B1 (ko) 반도체 식각장치의 플라즈마 포커스 링 및 이의 제작방법
KR101226123B1 (ko) 기판 보유 기기, 마스크 정렬 방법 및 진공 처리 기기
WO2009084154A1 (ja) エピタキシャル成長用サセプタ
WO2009141961A1 (ja) 両頭研削装置及びウェーハの製造方法
TWI460811B (zh) 在處理室中用來對正電極以保護晶圓之邊緣外圍部內的禁止處理區之設備
TWI764211B (zh) 包括隔離組件的半導體處理腔室、隔離組件及用於清潔該處理腔室的方法
US20240021417A1 (en) Focus ring, substrate processing apparatus including the same, and semiconductor fabrication method using the same
KR102464460B1 (ko) 반도체 식각장치의 플라즈마 쉬라우드 링 및 그 체결방법
KR102037746B1 (ko) 웨이퍼 양면 연마 장치
KR20240010393A (ko) 포커스 링, 이를 포함하는 기판 처리 장치 및 이를 이용하는 반도체 소자의 제조 방법.
CN117894659A (zh) 聚焦环、包括该聚焦环的衬底处理装置及半导体制造方法
JPS61203266A (ja) ラツプ盤
KR20060003981A (ko) 정전척 보호장치
JP2003257934A (ja) ドライエッチング装置
KR20060071672A (ko) 정전척 커버 및 이를 이용한 식각 장비의 분해 방법