CN101236901A - 用于在处理室中限定处理排除和处理执行的区域的装置 - Google Patents

用于在处理室中限定处理排除和处理执行的区域的装置 Download PDF

Info

Publication number
CN101236901A
CN101236901A CNA2008100070920A CN200810007092A CN101236901A CN 101236901 A CN101236901 A CN 101236901A CN A2008100070920 A CNA2008100070920 A CN A2008100070920A CN 200810007092 A CN200810007092 A CN 200810007092A CN 101236901 A CN101236901 A CN 101236901A
Authority
CN
China
Prior art keywords
wafer
radius
etching
middle section
top electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100070920A
Other languages
English (en)
Other versions
CN101236901B (zh
Inventor
安德鲁·D·贝利三世
杰克·陈
金允尚
格雷戈里·S·塞克斯顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39675159&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101236901(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101236901A publication Critical patent/CN101236901A/zh
Application granted granted Critical
Publication of CN101236901B publication Critical patent/CN101236901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种用于在处理室中限定处理排除和处理执行的区域的装置。在处理室中建立位置关系。上部电极配置为具有第一表面以支承晶片，以及一个具有第二表面的电极。线性驱动器安装在该基底上，以及联动装置连接在该驱动器和该上部电极之间。联动装置调节限定在这些表面之间需要的方位。当该组件移动该上部电极并且这些表面相对于彼此移动时，该线性驱动器和联动装置保持需要的方位。限定在这些电极之间的环形蚀刻区域使沿该晶片顶部和底部延伸的晶片边缘排除区域能够蚀刻。可移除的蚀刻限定环被配置为限定沿待蚀刻的晶片的顶部和底部每个的特有的长度。这些表面的位置关系能够将蚀刻限制在具有那些特有长度的排除区域。

Description

用于在处理室中限定处理排除和处理执行的区域的装置
相关申请交叉参考
本申请与主题为“Methods of and Apparatus For AligningElectrodes In A Process Chamber to Protect An Exclusion Area WithinAn Edge Environ Of A Wafer”的美国专利申请有关，代理编号为LAM2P590，2007年递交。
技术领域
本发明大体上涉及半导体制造，以及更具体地，涉及用于在用于制造半导体晶片的处理室中限定处理排除(process exclusion)和处理执行(process performance)的区域的装置，其中，某一处理(例如蚀刻)被排除在这些晶片的中央区域之外，并且允许在晶片中央区域外部的边缘环境(edge environ)上执行蚀刻处理。
背景技术
真空处理室用于从基片蚀刻材料以及在基片上沉积材料。这些基片是例如半导体晶片。通常，期望在晶片的中央区域发生准确的处理(和由此的器件的高产量)。在晶片的顶部或上部表面的处于该晶片的中间区域与围绕该中央区域的外围边缘之间的一部分上处理该晶片的尝试经历了许多困难。这样的困难影响显著，以致在该上部表面的中央区域和围绕该中央区域的晶片边缘之间限定“边缘排除区域”。还没有进行过在边缘排除区域提供可接受器件的尝试。
另外，在中央区域的所期望的处理期间，不期望的沉积物、材料、或者处理副产物(统称“不期望材料”)，聚积或发生在该晶片上部表面的边缘排除区域上、在围绕该晶片外围边缘的边缘区域上，以及在该边缘区域之下的晶片相对(底部)表面的底部区域上。这三个区域并不被处理以形成器件。边缘排除区域、边缘区域和底部区域统称为“边缘环境”。这些不希望的材料通常会聚集在边缘环境上。这种聚积是如此广以至于中央区域所需的处理必须中断，这是因为，通常需要保持该边缘环境充分地清洁，以避免材料微粒剥落，其可能再次沉积回到该晶片上部表面的反应性器件区域上。这种剥落可能发生在多个晶片处理或传输操作过程中。因此，在用于制造集成电路器件芯片的多个处理操作过程中，通常期望周期性地从被处理的晶片清洁(如，蚀刻)该边缘环境或监视清洁度(即，在蚀刻中)。中断中央区域所需的处理，以执行这种周期性清洁，以期从该边缘环境(例如，从整个边缘环境)去除不期望的材料，以及例如，以执行这种去除而不损伤这些器件。
然而，随着试图对晶片进行更准确的处理，这种周期性清洁的规格要求经历变化，例如，从一批晶片到另一批晶片。例如，在批与批之间，这些规格要求可限定对边缘环境的不同部分进行清洁处理。用于这种清洁的现有装置已经不易适于这种变化的规格要求，从而在试图有效地执行从每批晶片更准确地去除不期望材料时，会出现问题。
考虑到上述情况，所需要的是用于边缘环境清洁并且易于适应该变化的规格要求的装置。还需要的是其配置为有效地在每批晶片上执行不期望材料的更准确去除的装置，尽管清洁各批次的规格要求可能在批与批之间变化。进一步需要的是快速配置用于从该边缘环境去除不期望材料的装置，该配置适应这种去除规格要求的宽泛变化，通过这种配置该装置变得能够仅从该边缘环境的现场指定的部分去除不期望的材料，以及能够不损伤该中央区域。并且，不管如何进行配置，使用这种配置的装置均应当使得从该边缘环境的整个现场指定部分精确地(例如，均一地)去除不期望的材料，而不从中央区域去除材料并且不损伤该中央区域。
发明内容
总的来说，本发明的实施方式通过提供一种半导体制造装置而满足这些需求，该装置配置为在用于制造半导体晶片的处理室中限定分开的处理排除和处理执行区域。该装置可以配置为某一处理(如蚀刻)被排除在这些晶片的中央区域之外，并且处理(如蚀刻)仅允许在晶片上的边缘环境执行。另外，这些需求可通过用于边缘环境清洁的装置来满足，该装置可容易地适应这种变化的规格要求。这些装置可通过配置为有效地执行在每批晶片上这些不期望的材料更准确的去除来满足这些需求，即使用于清洁的这些规格要求可能在批与批之间变化。为了满足这些需求，该装置可配置为适应用于这种去除的规格要求的宽泛变化，以及能够仅从边缘环境的现场指定部分去除不期望的材料，并且能够不损伤该中央区域。并且，不管如何进行配置，使用这种配置的装置可导致从该边缘环境的整个现场指定部分去除不期望的材料，而不从该中央区域去除材料并且不损伤该中央区域。例如，该配置的装置可根据不同类型晶片的规格要求而允许从不同半径长度的边缘环境去除不期望的材料。
本发明的实施方式可在处理室中建立多个位置关系。基底可配置为具有第一基准表面以支承待处理(如通过蚀刻)的晶片。电极可配置为具有第二基准表面。这些位置关系可相对于该第一基准表面和该第二基准表面建立。驱动器可配置为具有安装在该基底上的线性运动组件，以及具有连接在该线性运动组件和该电极之间的联动装置。该联动装置可调整为限定该第一和第二基准表面之间期望的方位。该线性运动组件和该联动装置可配置为当该线性运动组件移动该上部电极时保持期望的方位，从而该第一和第二基准表面相对彼此从第一位置关系移动到第二位置关系。
本发明的其它实施方式可提供蚀刻室。下部电极可支承该晶片。顶部电极可具有不被供电的中央区域。该中央区域可配置为当该晶片由该下部电极支承时设为紧密接近该晶片的中央区域。处理室的环形区域可限定在该顶部电极和该底部电极之间，该环形区域限定反应性蚀刻地带(active etching zone)。该反应性蚀刻地带可配置为能够蚀刻该晶片的特有边缘环境。顶部蚀刻限定环可配置为限定该反应性蚀刻地带至少一部分，该部分对应该沿顶部长度延伸的特有边缘环境的一部分，并且该延伸长度沿该晶片的上部表面径向延伸，该顶部长度在该反应性蚀刻地带内。底部蚀刻限定环可配置为限定该反应性蚀刻地带至少一部分，该部分对应沿该晶片底部表面的底部长度延伸的特有边缘环境的一部分，并且该底部长度在该反应性蚀刻地带内。
本发明的其它实施方式可提供用于在配置为用于蚀刻晶片的处理室中限定非反应性蚀刻地带和反应性蚀刻地带的装置。底部电极可配置为在处理室中支承该晶片，该晶片具有被暴露以用于处理的晶片上部表面的上部边缘环境。该底部电极可进一步配置为支承该晶片，该晶片具有被暴露以用于蚀刻的上部边缘环境内的晶片上部表面的中央区域。顶部电极可配置为具有对应该晶片中央区域的中央区域。该顶部电极可进一步配置为具有顶部蚀刻限定环。该顶部蚀刻限定环可进一步配置为限定在该晶片上部边缘环境之上的上部腔。该顶部电极可以为这样的配置，即该顶部电极相对于该底部电极的处于第二位置关系，从而该中央区域与该中央区域通过均一的薄间隔(thin space)分开，该间隔配置为将蚀刻排除在由该均一薄间隔限定的非反应性蚀刻地带之外。该顶部电极可以进一步这样配置，即当顶部电极处于第二位置关系中时，该上部腔相对于该晶片的上部边缘环境定向，以在该室中限定该反应性蚀刻地带的上部，从而允许对该上部边缘环境进行蚀刻。
附图说明
通过参考下面结合附图的详细描述，本发明的实施方式将容易理解，在这些附图中，相同的标号代表相同的结构元件，并且其中：
图1是本发明一个实施方式的处理室的示意性正视图，其中在基底(如底部电极或卡盘)和上部(或顶部)电极之间建立多个位置关系。
图2A是图1放大部分的视图，其中说明了在该底部电极的第一基准表面和该顶部电极的第二基准表面之间的这些位置关系中的一个。
图2B是图2A中沿线2B-2B的横截面图，说明了限定在该底部电极和该底部电极之间的蚀刻区域的环形构造。
图2C是图2B中沿线2C-2C的横截面图，说明了顶部电极的放大视图，该顶部电极利用中央区域的第二基准表面配置成与该第一基准表面处于第二位置关系，其显示出用于蚀刻所有边缘环境的环形蚀刻区域的一个实施方式，包括两个电极环的构造，该电极环提供该区域一个大体上C形的横截面构造。
图2D是类似于图2C的横截面视图，说明了另一个顶部电极的放大视图，该顶部电极与该第一基准表面为第二位置关系，其显示出配置有两个电极环的环形蚀刻区域的另一个实施方式，该实施方式提供该区域的另一个横截面构造，用于仅蚀刻该边缘环境的顶部和边缘。
图2E是类似于图2C和2D的横截面视图，说明了顶部电极的另一个放大视图，该顶部电极与该第一基准表面为第二位置关系，其显示出配置有两个电极环的环形蚀刻区域的另一个实施方式，该实施方式提供该区域的另一个横截面构造，用于仅蚀刻该边缘环境的底部和边缘。
图2F是类似于图2C的横截面视图，说明了图2C所示的环的构造形态。
图3是类似图2F的横截面视图，显示出一个实施方式的该顶部和该底部边缘限定环，其中一组环配置为可去除并且可由配置为尺寸与该第一组不同的第二组顶部和底部边缘限定环替换，以便能够通过用第二组替换第一组而蚀刻该晶片不同的部分。
图4是图1中沿线4-4的平面视图，显示出围绕驱动器多个部分的晶片轴的间隔，其通过可调整联动装置的多个部分，有效地将这些基准表面移动至这些位置关系。
图5是图4沿线5-5放大的横截面视图，以实线显示出该联动装置的一个截面，其处于松开的状态以利于调整以便相对于该第二基准表面定位该第一基准表面，以及以虚线说明该联动装置处于紧固状态以保持相对于该第二基准表面定位的第一基准表面。
图6是图4中沿线6-6的横截面视图，显示出该驱动器的多个部分中一个的构造。
从下面与该附图结合的详细的描述，本发明实施方式的其它方面和优点将变得显而易见，这些描述作为示例说明本发明实施方式的原理。
具体实施方式
在下面的描述中，阐述多个具体的细节以提供对本发明实施方式的彻底理解。然而，对于本领域技术人员来说，显然，本发明可利用这些具体细节的某些或全部来实施。在有的情况下，公知的处理操作将不会详细描述，以便不会混淆本发明。
通过提供半导体制造装置而对本发明的实施方式进行描述，以满足上述需求，这些装置配置为在用于制造这些半导体晶片的处理室中限定分开的处理排除和处理执行区域。对于处理排除，这些装置可配置成某一处理(如蚀刻)排除在这些晶片的中央区域之外。对于处理执行，如蚀刻的处理可允许仅在晶片上的边缘环境执行。
并且还通过提供用于边缘环境清洁的装置对本发明的实施方式进行描述，以满足这些需求，这些装置可容易地适应变化的规格要求。因此，这种装置通过可配置为在每批晶片上执行不期望材料的更准确的去除来满足这些需求，即使用于清洁每批的规格要求可能变化，例如，批与批之间。为了满足这些需求，这些配置的装置可适应用于这些去除规格要求的宽泛变化，并且能够仅从该边缘环境指定部分去除不期望的材料，并且能够不损伤该中央区域。并且，不管如何进行配置，使用配置的装置可使得从该边缘环境的整个现场指定部分精确地(例如，均一地)去除不期望的材料，而不从该中央区域去除材料并且不损伤该中央区域。例如，该可转换的装置可允许根据不同类型晶片的规格要求从边缘环境不同的半径长度去除不期望的材料。
图1显示了处理室50，其中可建立多个位置关系。总的来说，这些位置关系可在该室50中基底52和顶部电极53之间建立。更详细地，该基底52可配置有下部电极(或卡盘)54，该下部电极54具有第一基准表面56以支承待处理(如通过适于从该晶片去除不期望材料的蚀刻或者其它需要的处理)的晶片58。该顶部电极53可配置具有第二基准表面60。该顶部电极配置成为处理该被支承的晶片提供电源。
图2A显示了图1的放大部分。图2A说明在该第一基准表面56和第二基准表面60之间或相对于该第一基准表面56和该第二基准表面60的第一位置关系。为了建立这些关系，图1显示了驱动器62，在一个实施方式中，其配置为安装在该基底52上的线性驱动器(如楔块)组件64。图1还显示了连接在该楔块组件和电极53之间的联动装置66。可对联动装置66进行调整以便限定在该第一和第二基准表面56和60之间的需要的方位，例如，该第一和第二基准表面56和60相互平行并且中心对准。联动装置66可配置为当线性驱动器组件64移动顶部电极53时保持需要的方位(例如，平行或中心对准)。图2A的放大视图显示了移动顶部电极53可导致第一和第二基准表面56和60相对于彼此移动，这两个基准表面可从第一位置关系(图2A)到第二位置关系(图2C)，然后再返回。
图2A显示了具有中央区域68的顶部电极53。如括弧68E的一部分所示的中央区域68径向延伸。图2B的横截面视图显示了中央区域68为环形，并且晶片58的中心位于轴X。该中央区域不被供电并且可由安装在顶部电极53上的插入件69配置。插入件69可由介电材料如陶瓷制造。由68X标识的中央区域68的一部分进一步径向向外延伸并超出插入件69，这将在以下进行描述。
图2A显示了配置有第二基准表面60的插入件69。因此，通过安装在顶部电极53的插入件69，插入件提供了该顶部电极的第二基准表面60。在图2A所示的第一位置关系中，当该晶片由安装在基底52上的底部电极54支承时，该第二基准表面60通过间隔72与晶片58中央区域70的第一基准表面56分开。间隔72配置为径向穿过插入件69和晶片58，并且在垂直方向(箭头74)延伸，该垂直延伸在上下两个方向上都是足够(大)的，从而：一，间隔72配置为允许进入到在底部电极54上的晶片58，以用于将晶片装载在该底部电极上以及从该底部电极上去除晶片；二，间隔72还配置为在顶部电极53和底部电极54上的晶片58之间提供正常大小的处理(或蚀刻)地带76。利用这个间隔72，如果顶部电极53被供电，则等离子会在该正常大小地带76内点燃。可以理解的是利用在顶部电极和晶片之间的正常大小处理地带76(由该第一位置关系产生)，这种等离子将会进入中央区域70。然后，可以理解间隔72(和正常大小地带76)可以是处理室腔77的一部分。在图2A中，括弧70E限定了中央区域70左边和中央范围，其延伸至晶片58的中心轴X，并且图2B显示了中央区域70的全部范围。图2A显示了当需要的处理用于仅从该晶片边缘环境80去除不期望的材料78、并且不用于从该中央区域70(器件可能在晶片上的此区域)去除不期望的材料78和任何其它材料时，在正常大小处理地带76内的等离子将是不可接受的，因为这些器件必须不受损伤(例如，被等离子损伤)。
本发明的实施方式避免了对这些器件的损伤，并且限制了等离子作用到将经历处理的边缘环境80上。图2C显示了第二位置关系，并且说明了当晶片由底部电极54支承时，第二基准表面60紧密靠近晶片58的中央区域70。括弧70E表示中央区域70的半径范围的一部分，其从晶片58的轴X延伸。第二基准表面60因此紧密接近第一基准表面56。该第二基准表面60也几乎接触该晶片的上部表面82，例如，第二基准表面60可通过下面限定的间隔84与晶片表面82分开。因此，在该第二位置关系中，所描述的间隔72(图2A)并不存在。其结果是，当顶部电极53的某些部分通电时，不允许等离子进入晶片58的中央区域70，并且在顶部电极53的中央区域68和下部电极54上晶片58的中央区域70之间，不存在正常大小处理(蚀刻)地带76。因此，等离子可不在中央区域68和中央区域70之间点燃。代之以室腔77的间隔72以及正常大小地带76，图2C显示了当表面56和60为紧密接近状态时，间隔84是轴向薄的(axially-thin)，并且将室腔77限定为配置有在晶片的中央区域70和顶部电极53的中央区域68之间的非反应性蚀刻地带86。由薄间隔84限定的地带86称为“非反应性”蚀刻地带，因为中央区域70和中央区域68如此靠近以致等离子不能在薄间隔84内点燃。因此，在间隔84内没有蚀刻发生，从而可能在晶片58中央区域70上的器件不会被损伤。由第二基准表面60与第一基准表面56的紧密接近产生了中央区域70和中央区域68的这种间隔，并且可将非反应性地带86配置为具有在电极53移动方向上(即，X轴方向)例如大约0.010英寸至0.020英寸的尺寸，并且具有大约正负0.002英寸的尺寸公差。
已经描述了本发明的避免对器件的这种损伤的实施方式，下面描述限制等离子作用在待经历处理(例如，蚀刻)的边缘环境上的实施方式。一般意义上，每个不同的实施方式可形成该边缘环境不同的构造，从而，每个特定的边缘环境可描述为“特有的”并且可符合不同于上述的规格要求。图2B和2C显示了包括晶片外围边缘90的边缘环境80的一个实施方式。边缘90与晶片的轴X径向间隔开，例如，对于300mm晶片58，与轴X的径向间隔为150mm。晶片的上部表面82从边缘90向内径向延伸，并且包括中央区域70。晶片的底部表面92在边缘90下面，与上部表面82相对，并且也从边缘90向内径向延伸。图2B显示了边缘环境80沿上部表面82的外部环形部分从边缘90向内径向延伸。该外部环形部分相对于轴X是径向的。下面描述的这些径向向内部分的量与该边缘环境不同的实施方式有关，并且这些实施方式可包括上述限定在中央区域70和边缘90之间的边缘排除区域的不同实施方式。为了表示边缘排除区域是上部表面82的一部分，边缘排除区域在图2B中由82EEA标识，并因此也是边缘环境80的一部分。如上所述，该边缘排除区域82EEA围绕中央区域70，并且在对中央区域70的处理中，并不试图在该区域82EEA上提供可接受的器件。
为清楚描述，在图2C中，线96表示该边缘环境80的一个实施方式的范围，在每个实施方式中，该边缘环境配置成作为晶片的外部末端的环形表面部分。晶片轴X位于该环形部分的中心。图2C显示了环形边缘环境80(即，边缘90，以及表面82和92的部分)的一个实施方式，该边缘环境80聚集有不期望的材料78。图2B显示了在区域82EEA和边缘90上的该材料的一些。在边缘环境80的所有实施方式中，环形边缘环境(该环形部分包括边缘90，以及表面82和92的部分)并不被处理以形成器件，并且不被蚀刻以去除材料78。换句话说，仅有边缘环境80将被蚀刻，而并不蚀刻中央区域70，因为在那个区域70的器件将被蚀刻损伤。而且，期望从边缘环境80均一去除不期望的材料78，从而彻底去除晶片外部环形部分周围的材料78，即，从边缘环境80彻底去除材料。该去除是晶片轴X周围均一的去除。如上述规格要求所限定，每个不同的规格要求可形成边缘环境不同的构造，从而每个具体特定的边缘环境是“特有的”。该具体特定的边缘环境因此被称为“现场指定”边缘环境80。
图1显示出处理室50限定室腔77，室腔77封入顶部电极53的下部部分和该下部电极54。图2C还显示了伴随该第二位置关系的建立，处理室50的室腔77可配置为具有环形或轮状的蚀刻区域100，其限定在上部电极53和下部电极54之间。蚀刻区域100限定反应性蚀刻地带102，在图2C以点划线102L显示。如下面更完整描述的那样，一般情况下，本发明的实施方式使具有该反应性蚀刻地带102的蚀刻区域变得可配置。
区域100的示例性横截面在图2C中由线102L限定。在一个实施方式中，图2C中显示的环形蚀刻区域100配置成具有反应性蚀刻地带102，反应性蚀刻地带102具有示例性的大体上C形的横截面。这个C形围绕(或包围)该环形边缘环境80的一个实施方式(例如，由线96所标识)延伸，并且从一端C1延伸至相对端C2。作为参考，在图2A中，显示了标识反应性蚀刻地带102的线102L的C1端。在图2B的横截面中，C1端和线102L显示为环形并且围绕该轴X延伸。图2B中还显示了线102L相对该边缘90径向向外，以表示环形(或轮状的)蚀刻区域100的半径大小(或范围)。反应性蚀刻地带102还显示为邻近边缘环境80。在图2A中，剖面线2B-2B在C1端和C2端之间也与线102L相交。
在图2C所示的实施方式中，该区域100示例性的大体上C形横截面是等离子点燃区域。在图2C中，具有该示例性横截面的区域100显示为邻近上部表面82的顶部长度L1。对于该示例性的C形横截面，L1标识上部表面82的径向延伸部分，需要从该部分中去除不期望的材料78。区域100也显示为邻近该晶片58的边缘90。对于该示例性的C形横截面，边缘90也是边缘环境的一部分，需要从这部分去除该不期望的材料78。该示例性的区域100从C1沿上部表面82的长度L1，围绕外围边缘90延伸至晶片的底部表面92。区域100沿底部表面92的底部长度L2延伸至C2。对于该示例性的C形横截面，L2标识边缘环境80下部表面92的径向延伸部分，需要从这部分去除不期望的材料78。在这个实施方式中，晶片58的边缘环境80因此包括长度L1和L2以及边缘90，并且为了容易描述，在图2C中标识为“80-C”，其是特有的边缘环境80中的一个。因此，可以理解的是，由区域100限定的反应性蚀刻地带102在图2C中显示出在线102L内从C1端径向向外，邻近并且围绕该环形边缘环境80-C延伸至C2，以能够从这个示例性的特有的边缘环境80-C去除不期望的材料。反应性蚀刻地带102的这个实施方式因此对应于该特有的边缘环境80-C。
回顾图2C的实施方式，下部电极54和上部电极53的组合构造将环形蚀刻区域100限定为在基底52和顶部电极53之间的环形处理室区域。该区域100限定该反应性蚀刻地带102，其为室腔77的一部分。以这种方式，并且与本发明的多个实施方式相一致，图2C的实施方式配置为环形蚀刻区域100和反应性蚀刻地带102围绕非反应性蚀刻地带86延伸并与非反应性蚀刻地带86分开。
图2C显示了在上述的示例性环形蚀刻区域100的C1端和示例性非反应性蚀刻地带86之间的边界B。并且，尽管非反应性蚀刻地带86没有在图2B中显示出，图2B表示了该边界B的半径位置，并且将该边界显示为环形并邻近该线102L的C1端，该线102L标识反应性蚀刻地带102。根据晶片规格要求，边界B可相对于轴X径向设置，并且大体上从顶部电极53插入件69的外部向外。
参考图2C至2E，可以理解的是，不同的处理规格要求可限定用于制造不同类型晶片的不同的特征。例如，不同的规格要求可要求不同的第一晶片类型具有一组长度L1&L2。例如，对于图2C中示例性的C形横截面，可以指定长度L1和L2的值。长度L1(顶部长度)可主要限定上部晶片表面82的部分，不期望的材料78将从这个部分中被均一地去除，以及其次限定上部晶片表面82的部分，这部分在中央区域70的处理期间不接收器件。该部分可对应于上述边缘排除区域82EEA，其也是边缘环境80-C的一部分。长度L2(底部长度)可主要限定下部晶片表面92的部分，不期望的材料78将从这个部分被均一地去除。为了提供对晶片58上不期望的材料78将从其中被均一去除的这些部分的一般参考，长度L1和L2的每个也可描述为边缘排除区域82EEA的限定部分，例如，长度L1限定顶部边缘排除区域，而长度L2限定底部边缘排除区域。因此，长度L1和L2可因此组合以限定表面82，90和92的量，必须均一地清理这些表面任何不期望的材料78。
可规定第二晶片类型具有各个顶部和底部长度L1和L2的不同的组。例如，一组的L1和L2的每个可具有不等于零、但是不同于另一组的值。并且，如图2D所示，L2可由一组规格要求限定为具有零值(因此图中未显示)并且L1为非零值。L1值可不同于另一组L1的相应值。在L2＝零的例子中，并非必须清理下部表面92任何不期望的材料78。与图2D的例子相反，图2E显示了L1可由一组规格要求限定为具有零值(因此图中未显示)并且L2为非零值。这里，L2值可不同于另一组的L2的相应值。在L1＝零的例子中，将不必清除上部表面82任何不期望的材料78。通常，因为很可能顶部表面82在处理完成时在其上具有不期望的材料78，L1的值相比于L2的值不太可能为零。
为容易适应这种变化的规格要求，上部电极53和下部电极54可配置为从该每批晶片58有效地执行对不期望材料78的更精确去除，即使这种用于清洁每批的规格要求可能在批与批之间变化。这可称为兼容这种示例性的不同规格要求。为了这种兼容，本发明的实施方式，可包括多个(或一组)顶部蚀刻限定环。为了清楚说明，图2F的实施方式显示了这种组的一种环110(即，显示了顶部(或上部)组)，并且显示了这种组的另一种环120(即显示了底部(或下部)组)，每个组各用于该图2C的实施方式。(一个顶部组的)示例性的顶部蚀刻限定环110可配置为具有环形形状并且设定的尺寸限定该顶部长度L1的一个值，该长度位于晶片的顶部表面82上。示例性的环110限定晶片58的中央区域70的部分68X，并因此通过延伸非反应性区域86，从插入件69径向向外延伸中央区域70。(另一顶部组的)另一个示例性的顶部蚀刻限定环110可配置成限定该顶部长度L1不同的值。
更详细地，图2F显示了顶部蚀刻限定环110，其配置为具有延伸部分112，其位于该晶片的上部表面82上。利用配置为距轴X的半径为R69的插入件69，该部分112具有轴向范围(或径向长度)R112。该部分112紧密接近晶片58的中央区域70(见括弧70E)，并因此将该薄间隙84从中央区域68径向朝外延伸至非反应性地带80的半径RIZ。从这个意义上，该中央68是可通过选择半径部分的半径长度R112的值来配置，其中该半径部分由该环110的部分112所限定。并且，中央区域70(图2B)的全部半径范围因此也可通过选择半径长度R112以及R69的值来配置。
为了允许蚀刻该特有的边缘环境80，顶部电极53的顶部蚀刻限定环110进一步配置具有顶部环形凹室114。顶部环形凹室114配置为具有处于轴向74(图2A)隔开的壁116，以允许蚀刻区域100的C1端(图2C)交叠该上部边缘环境80。以这种方式，通过选择半径RIZ(包括长度R112和半径R60)，可确定以下的结果：边界B的半径位置，和非反应性蚀刻地带86的半径范围。详细地，在期望的方位，并且顶部电极53处于第二位置关系时(图2C)，顶部环形凹室114由此限定室腔77的上部腔部分118。上部腔部分118交叠(或对应)晶片58的上部边缘环境区域80EEA。室腔77的上部腔部分118相对于上部边缘环境80EEA定向，以限定环形蚀刻区域100和反应性蚀刻地带102的上部，从而允许对上部边缘环境80EEA进行蚀刻。被上部腔部分118中的等离子蚀刻的上部边缘环境80EEA的半径部分对应沿图2D所示的长度L1暴露于等离子的晶片表面82。
相反地，参考如图2E所示的环110的实施方式。如上所述，在图2E的实施方式中，L1可由一组规格要求限定为具有零值(因此图未示)。图2E因此显示出RIZ为这样的配置，即环110交叠晶片58的上部边缘环境80EEA，并将该紧密接近间隔84延伸至晶片58的边缘90。如果使用如图2E所示的环110的实施方式，晶片的上部边缘环境80EEA将因此不被蚀刻。详细地，图2E的环110将反应性蚀刻地带102中的等离子排除在非反应性地带86之外，如图中所表示，地带102的C1端没有进入该非反应性地带86。
并且为了兼容这种示例性的不同的规格要求，本发明的实施方式还可包括多个(或一组)底部蚀刻限定环120。为允许蚀刻该特有的底部边缘环境80，图2F显示了这种底部组的此种环120的一个实施方式。该示例性的(一个底部组的)底部蚀刻限定环120可配置为限定沿晶片底部表面92的底部长度L2的一个值。另一个示例性的(另一个底部组的)底部蚀刻限定环120可配置为限定不同的示例性底部长度L2。例如，一个组的每个底部长度L2可具有非零值，但是不同于另一组长度L2的值。
详细参考图2F底部电极54的底部蚀刻限定环120配置为具有底部环形凹室122。底部环形凹室122配置为具有距该轴X径向定位的壁124以提供长度L2。凹室122进一步配置为具有与晶片58在轴向74(图2A)间隔开的壁126，以允许区域100的C2端(图2C和2E)穿过下部边缘环境80延伸。在需要的平行方向，并利用在第二位置关系(图2C和2F)的下部电极，底部环形凹室122限定室腔77的下部腔部分128。下部腔部分128在晶片58下部边缘环境区域80的下部表面92之下。室腔77的下部腔部分128相对于下部边缘环境80定向，以限定环形蚀刻区域100和反应性蚀刻地带102的下部部分，从而允许对下部边缘环境80进行蚀刻。在下部腔部分128中，等离子所蚀刻的下部边缘环境80的部分对应沿图2C和2F所示的长度L2暴露于等离子的晶片表面92。
与图2C和2F中所示的下部环120的实施方式相反，图2D显示了当晶片的下部表面92没有进行任何蚀刻时可使用的下部环120的实施方式。此时，下部长度L2的值为零，该底部蚀刻限定环120没有下部腔部分128，因此未显示出L2。相反地，图2D实施方式的壁124显示为与晶片58的边缘90径向朝外间隔开。结果，线102L的C2端靠近边缘90并且线102L不在晶片下面延伸。在这种情况下，反应性蚀刻地带102将为示例性的颠倒的L形，并且图2D中环120的这个实施方式将反应性蚀刻地带102的等离子排除在非反应性地带86之外，如图中所表示，地带102的C2端没有在晶片之下延伸。
可以理解的是，通过使用选取的环110和120的一种，底部电极54和顶部电极53可配置为选取的顶部蚀刻限定环110安装在电极53上，并且选取的底部环120安装在底部电极54上。在示例性的C形反应性蚀刻地带102的例子中，这个构造限定晶片的顶部边缘排除区域82EEA的蚀刻的量，该量与长度L1相一致，并且围绕轴X延伸。这个示例性的构造也限定晶片底部边缘排除区域82EEA的蚀刻的量，这个量与长度L2一致并且围绕该轴X延伸。这个示例性的构造还限定该晶片排除区域82EEA的边缘90的蚀刻，该蚀刻围绕轴X延伸。
图3显示了基底52和顶部电极53，各配置为使顶部蚀刻限定环110和底部蚀刻限定环120的每个能够被另一个相应的顶部和底部蚀刻限定环替换，以限定晶片58的顶部和底部边缘环境80的相应的蚀刻量(例如，各相应的长度L1和L2)。各相应的量(长度L1和L2)显示为平行于该第一和第二基准表面56和60延伸。图3也显示了该第二位置关系，并且各个第一和第二基表面56和60平行。一组顶部环的每个顶部蚀刻限定环110、和一组底部环的每个底部蚀刻限定环120，配置为该第一和第二基准表面平行并且中心对准，以及顶部电极53的中央区域68紧密接近在该基准表面第二位置关系中的晶片的中央区域70，由此产生下面的结果。在围绕所有围绕轴X的每个环的所有顶部蚀刻限定环110和底部蚀刻限定环120之间具有均一的距离D。该均一的距离D使所有围绕轴X的晶片58的特有的边缘环境80的顶部和底部能够被均一地蚀刻。该距离D的均一性与上述具有中央区域70和中央区域68相靠近的薄间隔84一致，如上述限定为大约0.010至大约0.020英寸的间隔。
这些环110和120的构造结合邻近机构的构造，容易使顶部蚀刻限定环110和该底部蚀刻限定环120被相应的另一个顶部和底部蚀刻限定环所替换。例如，在图3中显示的顶部环110配置为一个具有大体上T形横截面的环面，以限定肩部130。插入件69径向地位于顶部环110内，并且配置为具有下部环形凸缘132，该凸缘132围绕该轴X环状延伸并且在环110的肩部130下面径向延伸。利用插入件69牢固地并且可移除地安装在该顶部电极53上，该插入件69将环110保持在顶部电极53的部分134。因此，一个环110的移除以及利用另一个环110的替换可通过移除该插入件69、以及在替换该环110后，插入件69与该上部电极53重新装配而容易地完成。插入件69的这种移除和重新装配可以通过例如扣件完成，该扣件可从该部分134移除并且重新插入该部分134。在图3中，下部环120示为抵靠在该下部电极54上。因此，一个环120的移除以及用另一个环120的替换可通过将晶片从下部电极54移除、以及在该环120替换后，将另一个晶片58设在下部电极54上而完成。
上述各顶部蚀刻限定环110被另一个顶部蚀刻限定环的替换也可以是如下所描述的方式。例如，图2F实施方式的顶部蚀刻限定环110可称为“第一”顶部蚀刻限定环110-1(并且为了说明清楚而没有显示，但是在图2A-2F和3中由标号110表示)。该第一顶部限定环110-1可配置为将薄间隔84从中央区域68径向朝外延伸具有第一值的距离R112。对应延伸距离R112而调整长度L1。顶部蚀刻限定环110也可包括称之为“第二”顶部蚀刻限定环110-2(并且为了说明清楚而没有显示，但是在图2A-2F和3中由标号110表示)。例如，图2F实施方式的第二顶部蚀刻限定环110-2可配置为将薄间隔84从中央区域68延伸具有第二值的距离R112(称为“R2”)。对应延伸距离R2而调整长度L1。在环110的另一个实施方式中，当L1为零时，R112的值从插入件69扩展至边缘90。各第一顶部蚀刻限定环110-1和第二顶部蚀刻限定环110-2可如上所述配置为可插入顶部电极53以及从顶部电极53移除。第二距离R2(以及因此该长度L1)可不同于该第一距离R1(及因此该长度L2)，从而该特有的上部边缘环境80的蚀刻范围(例如，径向范围)，可根据该示例性的第一或第二顶部蚀刻限定环110-1或110-2中哪一个与顶部电极53装配而选择。根据所需要的R112的值的范围，额外的环110可配置为具有不同的距离R112。
上述各底部蚀刻限定环120由另一个底部蚀刻限定环120的替换也可具有如图3所示的方式。例如，参考环120的图2C的实施方式，图3所示的底部蚀刻限定环120可称为“第一”底部蚀刻限定环120-1(并且为了说明清楚而没有显示，但是在图2A，2C，2D，2F和3中由标号120表示)。第一底部蚀刻限定环120-1可配置为具有半径长度BR，以限定具有第一值的长度L2，其称为L2-1，并对应称为BR-1的长度。底部蚀刻限定环120也可包括称为“第二”底部蚀刻限定环120-2(并且为了说明清楚而没有显示，但是在图2A，2C，2D，2F和3中由标号120表示)。第二底部蚀刻限定环120-2可配置为具有半径长度BR，以限定具有第二值的长度L2，其称为L2-2，并对应称为BR-2的长度。第二长度BR-2具有的值可与第一长度BR-1的值不同，从而第二长度L2-2可与第一长度L2-1不同。各第一底部蚀刻限定环120-1和第二底部蚀刻限定环120-2可配置为能够如上述插在该底部电极54上并且从该底部电极54移除。按照这种方式，该特有的下部边缘环境80的蚀刻范围(例如，径向范围)可根据第一或第二底部蚀刻限定环120-1或120-2中的哪一个插在该底部电极54上而选择。
可以理解的是，环110和120可由抵抗等离子影响的材料构成。例如，这样的材料可取自下面的组：氧化铝、镀钇铝、碳化硅、氮化钡、碳化钡、碳、钻石、石墨、石英和氧化钇。
更详细地参考该驱动62，图2B显示了在围绕该晶片58的环形路径中延伸的环形蚀刻区域100，蚀刻限定环110和120也绕该环形路径延伸。如图2C中显示的地带86的部分所表示，非反应性蚀刻地带86也从轴X径向穿过该晶片58延伸以及在该中央区域70和由中央区域68限定的第二基准表面60之间轴向延伸。为了确保对围绕轴X的边缘环境80的均一蚀刻，表面56和60之间的位置关系将成为并保持平行和中心对准。这意味着当表面56和60处于第一和第二位置关系的每个中以及在这些关系之间移动过程中，顶部电极53的移动(通过联动装置66和驱动器62的楔块组件64)保持表面56和60平行和中心对准。这种平行和中心对准为所描述的不期望的材料78的均一的去除提供了：(1)晶片58上部表面82的中央区域70均一地紧密接近顶部电极53的中央区域68，以及(2)边缘环境80在该环形蚀刻区域100相对于轴X居中，以用于对不期望的材料78进行均一的蚀刻。
在使用处理室50之前，调整联动装置66以建立表面56和60的平行位置关系。参考图4的平面视图，所示的联动装置66配置成围绕该轴X以120度间隔隔开的三个部分180。联动装置的各个部分180与固定在顶部电极53的第一臂182配合。图4和5显示了臂182，其从顶部电极53水平延伸进入联动装置部分180。当如下所述的联动装置部分180松开时，臂182根据当第一和第二基准表面56和60平行时该顶部电极53如何设置而在该松开的联动装置部分180内定向。因此，每个臂182可在各自的联动装置部分180内不同地定向。参考图5，利用该臂定向原理，显示了典型的具有定向臂182的联动装置部分180的垂直部分。图5以实线显示了该部分180的松开状态，以及以虚线显示了该部分180的紧固状态，以将联动装置66与顶部电极53和楔块组件64固定，从而适于蚀刻操作。
参考图5，定向臂182显示为水平延伸，并且与调整块184固定。块184配置为具有钻孔186，以容纳用于转动的调整器螺杆190。该转动相对于块184和臂182上下移动螺杆190。螺杆190与锁定元件194固定。该螺杆的上下移动也使锁定元件194上下移动。为了使联动装置部分180满足调整所需的条件，螺杆190初始地转动，以使锁定元件194位于上面位置(图示为实线)。通过转动螺杆190，可从上面位置向下移动锁定元件194，直至锁定元件194从臂182移开并且接触到线形驱动组件64。注意不要使螺杆190的转动超过锁定元件194只是接触到组件64的要求，从而上部电极53的方位没有变化。为了将锁定元件194锁定于线形驱动组件，该元件194配置为具有与例如在线形驱动组件64中的螺纹孔对齐的孔196，从而，螺钉198可将锁定元件194与组件64固定。
如上所述，每个联动装置部分180可以是相同的。因此，在另外两个隔开的位置提供与上述的用于一个联动装置部分180相同的结构。该螺杆190的转动可发生在每个部分180，从而顶部电极53的方位不会被任何联动装置部分180改变。并且，该锁定元件194进行相同的拧紧操作，从而每个联动装置部分180与各自线形驱动组件64固定。以这种方式，表面56和60所建立的平行和中心对准的位置关系没有改变，并且多个部分180相配合，以将顶部电极53与各自线形驱动组件64固定，同时保持表面56和60建立的平行和中心对准的位置关系。
利用与线形驱动组件64固定的联动装置部分180，可操作驱动器62。参考图6，显示了线形驱动组件64一个楔块组件的实施方式，其包括组件64的三个楔块部分中一个代表性的楔块部分200。该部分200如图4所示围绕轴X定位。每个斜块部分200可以相同。因此，在另外两个隔开的位置提供与所述的用于一个斜块部分200相同的结构。该一个示例性的部分200配置为具有通过螺钉198与锁定元件194固定的第一楔块元件202。锁定元件194将楔块元件202保持为垂直移动，但第一楔块元件202可与该锁定元件194一起自由上下移动，以相应地移动臂182和顶部电极53。该上下移动是在第二楔块元件204动作的情况下进行的，第二楔块元件204与固定在该基底52的滑块206连接。启动马达208，以在滑块206上移动第二楔块元件204，从而向上推动该第一楔块元件202的第一斜面210，例如，通过该第二楔块元件204的第二斜面212。相反地，反向地启动马达208使得表面212允许第一楔块元件202向下移动。
如上所述，所述的用于楔块部分200的相同结构处于三个隔开的位置。并且，例如可通过来自公共总管214的液压流体启动每个楔块部分200的马达208，从而相同的流体压力应用于每个马达并且相同的向上和向下运动同时应用于每个如图6所示的第一楔块元件202。以这种方式，顶部电极53上下移动，从而所建立的表面56和60平行和中心对准的位置关系没有改变，并且顶部电极53移动的同时，保持所建立的表面56和60平行和中心对准的位置关系。
从图1和6可以理解，通过马达208向左移动第二楔块元件204，第一楔块元件202向上移动，并且将顶部电极53和第二基准表面60从第一基准表面56向上移开，从而进入第一位置关系(图2A)。相反地，通过马达208在图1和6中向右移动第二楔块元件204，允许第一楔块元件202向下移动，以允许顶部电极和第一基准表面60向下朝向第一基准表面56移动，从而进入该第二位置关系。
以这种方式，由第一楔块元件202和第二楔块元件204的角形形状，楔块组件64配置为将驱动力通过联动装置66施加到顶部电极53。这个力相等地通过每个联动装置部分180作用，以保持需要的方位。该方位使得表面56与60平行(这导致上部晶片表面82也平行于基准表面60)，并且使表面56与60中心对准(以相对于轴X使环形蚀刻地带102居中)。该方位通过移动第一楔块元件202维持，斜块元件202驱动联动装置66以移动顶部电极53。回顾以上描述，一个这样的移动可以是顶部电极53移动第二基准表面60，从而进入第二位置关系(图2C)，其中第二位置关系是指第二基准表面60紧密接近第一基准表面56，并因此晶片58的上部表面82也紧密接近第二基准表面60，以限定在处理室50中的非反应性蚀刻地带86。如上所述，间隔84(限定中央区域70和中央区域68的间隔)由第二基准表面60与第一基准表面56的紧密接近所形成。所述的顶部电极53将第二基准表面60移动入该第二位置关系(图2C)的移动，可在移动方向(即，X轴方向)上将非反应性蚀刻地带86配置为具有大约0.010英寸到大约0.020英寸的尺寸。利用所描述的多个联动装置部分180和楔块部分200，在移动方向上可提供尺寸公差在大约正负0.002英寸内的这种尺寸。在在移动方向上，间隔84的该尺寸在上部电极53和下部电极54的相对移动(例如，表面56和60之间的位置关系保持平行和中心对准而产生该相对移动)过程中是可重复的，以确保对围绕轴X的边缘环境80的均一蚀刻。
可以理解的是，可提供不同于楔块组件的线性驱动组件64的其它实施方式。例如，垂直定向的气动马达可用于替代该楔块组件，并且通过联动装置66驱动上部电极53。
回顾以上描述，本发明的实施方式通过提供半导体制造装置满足了上述需求，该装置配置为用于在用于制造半导体晶片的处理室中限定分开的处理排除和处理执行区域。分开的处理排除区域可配置为由联动装置部分180的构造所产生的非反应性蚀刻地带86，通过联动装置部分180，顶部电极53与该驱动器62相连接，而不改变所建立的表面56和60平行和中心对准的位置关系。并且，多个联动装置部分180相配合，以将顶部电极53与线性驱动组件64固定，同时保持所建立的表面56和60的位置关系。通过示例性的马达208移动该示例性的楔块元件204，可利于将分开的处理排除区域配置为非反应性蚀刻地带86，上述移动是为了移动顶部电极53和第二基准表面60，从而允许顶部电极和第二基准表面60向下朝向该第一基准表面移动而进入第二位置关系，通过第二位置关系限定非反应性蚀刻地带86。
根据上述规格要求，分开的处理执行区域可配置为在其中仅允许在特有的边缘环境80上执行晶片蚀刻的区域。这种蚀刻已被描述为允许在区域100内(即在反应蚀刻地带102内)的蚀刻。在一个实施方式中，为了符合一个示例性的规格要求，该示例性的大体上C形横截面是等离子点燃区域。该示例性区域100从C1沿上部表面82的长度L1围绕外部边缘90延伸至晶片的底部表面92。该示例性的区域100沿底部表面90的底部长度L2延伸至C2。因此，根据本发明的实施方式，由区域100限定的反应性蚀刻地带102可配置为在线102L内从C1端径向朝外，邻近并且围绕环形边缘环境80延伸至C2端，以能够根据适用的规格要求去除不期望的材料78。在环形蚀刻区域100的C1端和非反应性蚀刻地带86之间的边界B表示这些处理排除和处理执行区域在处理室50中是分开的。因此，这些实施方式被配置成蚀刻排除在这些晶片的中央区域70之外，并且允许仅在晶片58上特有的边缘环境80上执行蚀刻。
回顾以上描述，蚀刻室50的一个实施方式可包括用于支承晶片58的下部电极54。上部电极53可具有未被供电的中央区域68，中央区域68配置为当晶片由该下部电极支承时紧密接近晶片58的中央区域70。环形区域100可限定在顶部电极53和底部电极54之间，以限定反应性蚀刻地带102，该地带可配置成能够蚀刻晶片的特有的边缘环境80。顶部蚀刻限定环110可配置为限定反应性蚀刻地带102的至少一部分，该部分对应沿晶片顶部82的顶部长度L1延伸的特有的边缘环境80的一部分。顶部长度L1在反应性蚀刻地带102中。底部蚀刻限定环120可配置为限定反应性蚀刻地带102的一部分，该部分对应沿晶片58底部92的底部长度L2延伸的特有的边缘环境80的一部分。底部长度L2在反应性蚀刻地带102中。根据如上根据图2F和3所描述的适用的规格要求，来限定特有的边缘环紧80的该部分。
本发明的实施方式可容易地配置为用于根据适用的规格要求，从整个特有的边缘环境80(即，围绕该包围该中央区域70的上部晶片表面82的环形边缘区域，以及围绕该晶片边缘，以及在沿底部表面92的边缘区域的下面，该边缘区域靠近晶片58的边缘90)均一地去除不期望的材料78，并由此满足了上述需要。这种均一去除不从中央区域70去除材料，也不损伤该中央区域。联动装置部分180的运转使得所建立的表面56和60的平行和中心对准的位置关系没有改变，并且多个部分180的运转相配合，将顶部电极53与基底52固定，同时保持所建立的表面56和60平行和中心对准的位置关系，因此这些联动装置部分180有助于满足这些需求。例如，通过在轴X周围建立和保持表面56和60的均一的紧密接近，从而限定该室腔77的轴向薄间隔84配置为具有在晶片中央区域70和顶部电极53中央区域68之间的均一地围绕轴X的非反应性蚀刻地带86。
通过将本发明的实施方式配置为根据用于不同类型晶片的规格要求，从每个特有的边缘环境80的不同半径长度去除不期望的材料78，这也满足了上述需求。例如，以上提及了相对于该轴X在径向延伸的数个长度，包括限定上部晶片表面82一部分的顶部长度L1(不期望的材料78从该部分均一地去除)，以及包括限定该下部晶片表面92一部分的底部长度L2(不期望的材料78从该部分均一地去除)。环110和120，以及这种环的组，因此可提供不同于距离R112的第一值(以及由此提供长度L1的不同值)的距离R112的第二值(以及由此提供该长度L1的特有值)，从而上部边缘环境80的蚀刻范围(例如，半径范围)可根据第一和第二顶部蚀刻限定环110-1或110-2的哪一个与顶部电极53装配来选择。并且，对于参考图3描述的底部环120，示例性的第二长度BR-2可具有不同于第一长度BR-1值的特有的值，从而该示例性的第二长度L2-2可不同于该示例性的第一长度L2-1。以这种方式，下部边缘环境80的蚀刻径向范围可根据第一或第二底部蚀刻限定环120-1或120-2哪一个插入卡盘54来选择。
并且，提供的环110和120是容易替换的构造。这使从一个环(例如环110(或120))到另一个环110(或120)的转变变得容易以经济的方式完成。例如，替换环110和120的一个或者两个的方法可使成本显著降低。因此，环110和120使其对于替换该分开的顶部或底部电极54和54的任何其它部分是必要的，例如，不需要替换整个电极本身，或者电极53和54的任何重要部件。而是，仅顶部蚀刻环110和底部蚀刻限定环120的一个或者两个需要分别由另一个顶部和底部蚀刻限定环110或120替换，以限定晶片58的顶部和底部边缘排除区域80的蚀刻量的相应的特有值。这些量的相应值相对于相应的第一和第二基准表面56和60平行延伸。因此，可完成环110和120的替换而不替换电极53和底部电极54除了环110和/或120之外的任何部分。由这种替换导致的显著低的成本也是因为可方便地去除各个换110和120的每个，并且替换上另一个不同构造的环。如上所述，为了替换环110，可取出插入件69，然后在替换上新环110之后，同一插入件69与上部电极53重新装配。
尽管为了清楚理解的目的，相当详细地描述所阐述的发明，可以理解的可在所附权利要求的范围内实施确定的变化和修改。因此，这些实施方式应该理解为说明性的而不是限制性的，并且本发明并不限于这里给出的细节，而是可在所附权利要求的范围和等同物内修改。

Claims (3)

1.一种用于限定处理室中非反应性蚀刻和反应性蚀刻地带的装置，所述处理室配置为用于蚀刻晶片，所述装置包括：
下部电极，其配置为在所述处理室中支承晶片，其中所述晶片上部表面的上部边缘环境被暴露以用于处理，所述下部电极进一步配置为支承所述晶片，并且其中所述晶片上部表面的中央区域位于所述被暴露以用于处理的上部边缘环境内，所述中央区域的半径范围根据每个待处理的不同晶片的规格要求而不同；以及
顶部电极，其配置为具有对应所述中央区域的第一半径范围的中央区域，其中所述第一半径范围小于第二半径范围，并且所述第二半径范围小于第三半径范围，所述顶部电极进一步配置为分别容纳第一和第二顶部蚀刻限定环，各所述顶部蚀刻限定环配置为具有围绕所述中央区域的环形形状，所述环形形状具有T形横截面形状以限定具有连续一体构造的中央径向延伸部分，从而将所述中央区域的第一半径范围径向延伸离开所述中央区域，所述T形横截面形状进一步限定围绕所述中央区域的内部径向延伸肩部，所述T形横截面形状进一步限定外部上部腔，所述外部上部腔根据待处理的相应的晶片的规格要求而位于所述晶片的上部边缘环境上，所述顶部电极构造使得所述顶部电极可相对于所述下部电极具有第二位置关系，从而在所述下部电极上支承的所述晶片的所述第一半径范围的中央区域被均一的薄间隔从所述中央区域间隔开，所述薄间隔配置为将蚀刻排除在由所述均一薄间隔所限定的非反应性蚀刻地带之外，所述顶部电极的所述中央区域配置为具有凸缘，所述凸缘具有在分别被容纳在所述顶部电极上的第一和第二环中的每个的所述内部径向延伸肩部下方的径向延伸，所述凸缘配置为将相应的所述环保持在所述顶部电极上，从而各相应地被分别容纳的所述第一和所述第二环的中央径向延伸区域被设置，其中所述连续的一体构造根据在所述顶部电极的凸缘上哪个环被分别容纳，而将所述第一半径范围的连续的一体延伸限定为与所述相应的第二半径范围或第三半径范围相等，从而对于由每个待处理的不同晶片相应的规格要求所规定的中央区域的每个不同的半径范围，这些环中的一个将所述均一的薄间隔延伸超出所述第一半径范围以将蚀刻排除在由所述均一的薄间隔限定的所述非反应性蚀刻地带之外，所述均一的薄间隔对应根据所述晶片规格要求的相应的第二或第三半径范围，所述顶部电极构造进一步使得当所述顶部电极处于所述第二位置关系时，由各自被容纳的相应的第一和第二顶部蚀刻限定环所限定的外部上部腔相对于对应所述被容纳的环的相应晶片的上部边缘环境而定向以限定所述处理室的上部部分以及上部反应性蚀刻地带，从而允许相应晶片的上部边缘环境的蚀刻。
2.一种用于限定处理室中非反应性蚀刻和反应性蚀刻地带的装置，所述处理室配置为用于蚀刻晶片，所述装置包括：
下部电极，其配置为在所述处理室中支承所述晶片，其中所述晶片的上部表面的上部边缘环境被暴露以用于处理，所述下部电极进一步配置为支承所述晶片，并且其中所述晶片的所述上部表面的中央上部区域位于被暴露以用于处理的所述上部边缘环境内，所述下部电极进一步配置为在所述处理室中支承所述晶片，并且其中所述晶片的外围边缘和下部边缘环境被暴露以用于处理，所述外围边缘邻近所述上部边缘环境，并且所述下部边缘环境在所述上部边缘环境下方，所述中央上部区域以及所述下部边缘环境的半径范围根据每个不同的待处理晶片的规格要求而各不同；以及
顶部电极，配置为具有对应所述中央区域的第一半径范围的中央区域，其中所述第一半径范围小于第二半径范围，并且所述第二半径范围小于第三半径范围，所述顶部电极进一步配置为分别容纳第一和第二顶部蚀刻限定环，各所述顶部蚀刻限定环配置为具有围绕所述中央区域的环形形状，所述环形形状具有T形横截面形状以限定具有连续一体构造的中央径向延伸部分，从而将所述中央区域的第一半径范围径向延伸离开所述中央区域，所述T形横截面形状进一步限定围绕所述中央区域的内部径向延伸肩部，所述T形横截面形状进一步限定外部上部腔，所述外部上部腔根据相应的待处理晶片的规格要求而位于所述晶片的上部边缘环境上，所述顶部电极构造使得所述顶部电极可相对于所述下部电极具有第二位置关系从而在所述下部电极上支承的所述晶片的第一半径范围的中央区域被均一的薄间隔从所述中央区域间隔开，所述薄间隔配置为将蚀刻排除在由所述均一薄间隔所限定的非反应性蚀刻地带之外；
所述下部电极进一步配置为分别容纳第一和第二底部蚀刻限定环，每个所述底部蚀刻限定环配置为限定下部腔，每个所述底部蚀刻限定环的构造进一步使得当所述顶部电极相对于所述下部电极具有第二位置关系时，由每个所述底部蚀刻限定环所限定的下部腔相对于所述晶片的下部边缘环境定向以限定所述处理室的下部部分和下部反应性蚀刻地带，从而允许蚀刻所述晶片被暴露的外围边缘以及所述晶片的下部边缘环境，根据每个不同的待处理晶片的规格要求，所述下部边缘环境的不同半径范围与外围边缘有关，并且为第四和第五半径范围，其中所述第四半径范围小于所述第五半径范围，分别容纳所述第一和第二底部蚀刻限定环的所述下部电极的构造为台阶状，各所述底部蚀刻限定环配置为具有围绕所述下部电极的环状形状并且支承在所述台阶上，所述环形形状的相应的底部环具有底部横截面形状以限定具有相应的连续一体构造的径向延伸部分，从而径向地限定所述下部边缘环境的相应的第四和第五半径范围中的一个，所述底部横截面形状根据待处理的相应晶片的规格要求进一步限定在所述晶片的下部边缘环境下方的下部腔的半径范围；
所述顶部电极的中央区域配置为具有凸缘，所述凸缘具有在各分别被容纳在所述顶部电极上的第一和第二环的内部径向延伸肩部下方的径向延伸，所述凸缘配置为将所述相应的环保持在所述顶部电极上。
3.根据权利要求2所述的装置，其中：
所述凸缘进一步配置，从而各相应地分别被容纳的第一和第二环的所述中央径向延伸部分被设置，其中所述连续的一体构造根据在所述顶部电极的凸缘上哪个所述环被相应地容纳，而将所述第一半径范围的连续的一体延伸限定为与所述相应的第二半径范围或第三半径范围相等，从而对于由每个待处理的不同晶片相应的规格要求所规定的所述中央区域的每个不同的半径范围，由所述凸缘保持的所述环中相应的一个将所述均一的薄间隔延伸超出所述第一半径范围，以将蚀刻排除在由所述均一的薄间隔限定的所述非反应性蚀刻地带之外，所述均一的薄间隔对应根据所述晶片的规格的相应的第二或第三半径范围；以及
所述顶部电极构造进一步使得当所述顶部电极处于所述第二位置关系时，由相应地被容纳的所述第一和第二顶部蚀刻限定环所限定的所述外部上部腔相对于对应所述被容纳的环的所述相应晶片的上部边缘环境而定向以限定所述处理室的上部部分以及上部反应性蚀刻地带，从而允许各所述晶片的上部边缘环境的蚀刻。
CN2008100070920A 2007-02-02 2008-02-02 用于在处理室中限定处理排除和处理执行的区域的装置 Active CN101236901B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/701,854 2007-02-02
US11/701,854 US7575638B2 (en) 2007-02-02 2007-02-02 Apparatus for defining regions of process exclusion and process performance in a process chamber

Publications (2)

Publication Number Publication Date
CN101236901A true CN101236901A (zh) 2008-08-06
CN101236901B CN101236901B (zh) 2010-04-14

Family

ID=39675159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100070920A Active CN101236901B (zh) 2007-02-02 2008-02-02 用于在处理室中限定处理排除和处理执行的区域的装置

Country Status (4)

Country Link
US (1) US7575638B2 (zh)
KR (1) KR101468221B1 (zh)
CN (1) CN101236901B (zh)
TW (1) TWI401339B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484043A (zh) * 2009-09-01 2012-05-30 朗姆研究公司 控制限制环位置的直接驱动装置及其方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275838B2 (en) * 2009-09-02 2016-03-01 Lam Research Corporation Arrangements for manipulating plasma confinement within a plasma processing system and methods thereof
US8501283B2 (en) * 2010-10-19 2013-08-06 Lam Research Corporation Methods for depositing bevel protective film
EP2693461B1 (en) * 2011-04-15 2015-11-25 Wuxi Huaying Microelectronics Technology Co., Ltd. Semiconductor processing device
US9564285B2 (en) * 2013-07-15 2017-02-07 Lam Research Corporation Hybrid feature etching and bevel etching systems
KR102580584B1 (ko) * 2021-08-25 2023-09-21 피에스케이 주식회사 기판 처리 장치 및 유전체 판 정렬 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61577A (ja) 1984-06-13 1986-01-06 Matsushita Electric Ind Co Ltd スパツタリング装置
JPS62128538A (ja) 1985-11-29 1987-06-10 Fujitsu Ltd 真空中の搬送方法
JPS62287072A (ja) 1986-06-06 1987-12-12 Matsushita Electric Ind Co Ltd 薄膜形成装置
JPH01230766A (ja) 1988-03-09 1989-09-14 Fuji Photo Film Co Ltd 真空処理装置における防麈方法
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
US5246532A (en) * 1990-10-26 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Plasma processing apparatus
US5273588A (en) * 1992-06-15 1993-12-28 Materials Research Corporation Semiconductor wafer processing CVD reactor apparatus comprising contoured electrode gas directing means
US5824158A (en) * 1993-06-30 1998-10-20 Kabushiki Kaisha Kobe Seiko Sho Chemical vapor deposition using inductively coupled plasma and system therefor
US6051122A (en) * 1997-08-21 2000-04-18 Applied Materials, Inc. Deposition shield assembly for a semiconductor wafer processing system
US6364957B1 (en) * 1997-10-09 2002-04-02 Applied Materials, Inc. Support assembly with thermal expansion compensation
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
WO2001088971A1 (fr) * 2000-05-17 2001-11-22 Tokyo Electron Limited Dispositif de traitement et procede d'entretien du dispositif, mecanisme et procede de montage d'une piece du dispositif de traitement, et mecanisme de verrouillage et procede de blocage du mecanisme de verrouillage
JP4426731B2 (ja) * 2001-01-19 2010-03-03 Ｔｏｗａ株式会社 樹脂封止用のクランプ装置及びクランプ方法
US6676760B2 (en) * 2001-08-16 2004-01-13 Appiled Materials, Inc. Process chamber having multiple gas distributors and method
US6837967B1 (en) * 2002-11-06 2005-01-04 Lsi Logic Corporation Method and apparatus for cleaning deposited films from the edge of a wafer
WO2004100247A1 (ja) * 2003-05-12 2004-11-18 Sosul Co., Ltd. プラズマエッチングチャンバーと、これを用いたプラズマエッチングシステム
KR100585089B1 (ko) * 2003-05-27 2006-05-30 삼성전자주식회사 웨이퍼 가장자리를 처리하기 위한 플라즈마 처리장치,플라즈마 처리장치용 절연판, 플라즈마 처리장치용하부전극, 웨이퍼 가장자리의 플라즈마 처리방법 및반도체소자의 제조방법
KR100532354B1 (ko) * 2004-05-31 2005-11-30 삼성전자주식회사 식각 영역 조절 장치 및 웨이퍼 에지 식각 장치 그리고웨이퍼 에지 식각 방법
US7909960B2 (en) * 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484043A (zh) * 2009-09-01 2012-05-30 朗姆研究公司 控制限制环位置的直接驱动装置及其方法
CN102484043B (zh) * 2009-09-01 2015-08-19 朗姆研究公司 控制限制环位置的直接驱动装置及其方法

Also Published As

Publication number Publication date
TWI401339B (zh) 2013-07-11
US20080185105A1 (en) 2008-08-07
US7575638B2 (en) 2009-08-18
TW200848549A (en) 2008-12-16
KR20080072591A (ko) 2008-08-06
KR101468221B1 (ko) 2014-12-03
CN101236901B (zh) 2010-04-14

Similar Documents

Publication Publication Date Title
CN101236901B (zh) 用于在处理室中限定处理排除和处理执行的区域的装置
JP5248525B2 (ja) 構成自在ベベルエッチャ
KR101433411B1 (ko) 갭이 제어되는 베벨 에처
CN1327493C (zh) 处理装置部件的装配机构及其装配方法
KR101419081B1 (ko) 입자 감소 특징을 갖는 상부 전극 백킹 부재
KR20020077937A (ko) 기판 지지 방법 및 그 장치
US7166170B2 (en) Cylinder-based plasma processing system
CN1685464A (zh) 等离子加工系统中的改进的上电极板的方法和装置
KR100584818B1 (ko) 반도체 장치의 제조 방법 및 그 제조 라인
KR20220148331A (ko) 플라즈마 프로세싱 시스템들에서 사용하기 위한 캐리어 플레이트
US20070227033A1 (en) Substrate transferring apparatus, substrate processing apparatus, and substrate processing method
KR20210111702A (ko) 기판 지지대, 플라즈마 처리 시스템 및 환상 부재의 장착 방법
US8398875B2 (en) Method of orienting an upper electrode relative to a lower electrode for bevel edge processing
KR100920384B1 (ko) 평판표시소자 제조장치의 리프트 핀 모듈
CN101345204B (zh) 被处理体的保持装置及其温度控制方法
CN102683258A (zh) 卡盘结构和使用卡盘结构处理半导体基板的装置
KR100968725B1 (ko) 기판 반송용 블레이드 및 이를 구비하는 기판 반송 장치
KR20220131285A (ko) 고전력, 고압 프로세스들을 위한 세그먼트화된 (segment) 가스 분배 플레이트
WO2011062900A2 (en) Showerhead assembly with improved impact protection
CN111900118B (zh) 晶圆转移机构、半导体制造设备以及晶圆转移方法
KR20050067871A (ko) 반도체 제조장치 및 반도체 제조방법
JP2024012159A (ja) フォーカスリング、これを含む基板処理装置、及びこれを利用する半導体素子の製造方法
WO2008084887A1 (en) Semiconductor manufacturing apparatus
WO2002019397A2 (en) Keyed wafer lift system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant