TWI398932B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI398932B
TWI398932B TW097107389A TW97107389A TWI398932B TW I398932 B TWI398932 B TW I398932B TW 097107389 A TW097107389 A TW 097107389A TW 97107389 A TW97107389 A TW 97107389A TW I398932 B TWI398932 B TW I398932B
Authority
TW
Taiwan
Prior art keywords
oxide layer
substrate
region
layer
semiconductor device
Prior art date
Application number
TW097107389A
Other languages
English (en)
Other versions
TW200926360A (en
Inventor
Erh Kun Lai
Yen Hao Shih
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200926360A publication Critical patent/TW200926360A/zh
Application granted granted Critical
Publication of TWI398932B publication Critical patent/TWI398932B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

半導體裝置及其製造方法
本發明係有關於一種半導體裝置及其製造方法，且特別是有關於一種經過氮化處理之半導體裝置及其製造方法。
隨著數位電子時代的來臨，對於資料記憶媒體的需求也日益殷切，因此對於能夠以便宜成本生產大量記憶媒體之半導體技術也不斷尋求改良的方式。
在以半導體技術所生產的資料記憶媒體中，以不需要電力即可維持資料記憶狀態之非揮發性記憶體(Non－Volatile Memory，NVM)應用範圍最為廣泛。非揮發性記憶體可區分為一次寫入記憶體，例如電腦之基本輸出入系統(Basic Input/Output System,BIOs)及遮罩式唯讀記憶體(Mask Read－Only Memory,MROM)；以及可重複寫入之記憶體，例如快閃記憶體(flash memory)。一次寫入記憶體係於製程中將資料燒錄在記憶體之線路中，一旦記憶體製造完成之後，僅能讀取其中之資料，無法進行資料的更新或刪除。而可重複寫入之記憶體可利用提供電壓之方式來進行編程(programming)、抹除(erasing)或讀取(reading)等動作，也就是說可重複寫入之記憶體可以依照使用者需求，隨時進行資料的更新。鑑於可重複寫入之記憶體使用上之便利性，許多消費性電子產品都利用此種記憶體來當作儲存問題的解決方案。
目前非揮發性記憶體之記憶胞(cell)常應用所謂之金氧半(Metal－Oxide－Semiconductor，MOS)結構，主要係由閘極堆疊(gate stack)、電荷儲存層以及基材組成，並且於閘極堆疊兩側之基材上具有汲極區以及源極區。藉由施加不同電壓於記憶體之閘極、汲極、源極與基板來產生強大電場，藉以移除或累積載子於電荷儲存層中，以此方式改變記憶體中所儲存之資料。在抹除操作下，係移除儲存在電荷捕捉層中之載子；在編程操作下，載子係累積於電荷捕捉層中。
目前習用之非揮發性記憶體中，係整合記憶胞區域(cell region)以及周邊區域(peripheral region)之電路，其中周邊區域一般配置有例如是互補金屬氧化物半導體(CMOS)之邏輯元件。由於記憶胞具有較高之製程複雜度，且常具有無法相容於CMOS製程之缺點，使得記憶體之製程步驟無法有效簡化，同時製程時間及成本亦無法有效縮減。
有鑑於此，本發明係提供一種半導體裝置及其製造方法，利用一整合製程同時於基材上形成包括有第一氧化層之邏輯元件以及包括有第二氧化層之非揮發性記憶元件。且邏輯元件以及非揮發性記憶元件中的氮原子分別具有不同的分佈方式，藉以改善邏輯元件之閘極氧化層強度、提升邏輯元件耐受性以及增進非揮發性記憶元件之資料保存特性。除此之外，更藉由整合之製程來簡化製程複雜度，進而縮減製程成本以及製程時間。
根據本發明之一方面，提出一種半導體裝置之製造方法。首先，形成一第一氧化層及一氮化層於一基材上。基材具有一第一區域及一第二區域，氮化層中包含有氮原子。其次，氧化氮化層，氮化層中一部分之氮原子係移動至第一氧化層及基材中。氮化層之上部係轉化為一上氧化層。接著，移除對應於第二區域之上氧化層、氮化層及第一氧化層。再來，成長一第二氧化層於第二區域之基材上，第二氧化層中係包含有氮原子。
根據本發明之另一方面，再提出一種半導體裝置，包括一基材、一第一氧化層以及一第二氧化層。基材具有一第一區域及一第二區域。第一氧化層設置於基材上，並且對應於第一區域。第二氧化層設置於基材上，並且對應於第二區域。第一氧化層中具有一第一部分之氮原子，基材具有一第二部份之氮原子位於基材中鄰近於基材及第一氧化層之接面處，第二氧化層中具有一第三部份之氮原子。
為讓本發明之上述內容能更明顯易懂，下文特舉較佳之實施例，並配合所附圖式，作詳細說明如下：
依照本發明較佳實施例之半導體裝置之製造方法，係於一整合之製程中同時形成邏輯元件及非揮發性記憶元件，且邏輯元件以及非揮發性記憶元件中之氮原子具有不同之分佈方式。以下係以整合一互補金屬氧化物半導體以及一氮化物非揮發性記憶體為例進行說明。然而，本發明之技術並不限制於此，且下述之較佳實施例並不會限縮本發明欲保護之範圍。此外，實施例之圖式係省略不必要之元件，以清楚顯示本發明之技術特點。
請參照第1及2A~2I圖，第1圖繪示依照本發明較佳實施例之半導體裝置之製造方法的流程圖；第2A~2I圖分別繪示依照第1圖之製造方法之半導體裝置的剖面圖。本實施例之製造方法首先，形成一第一氧化層21及一氮化層30於一基材10上，如步驟S1及第2A圖所示。基材10具有一第一區域R1及一第二區域R2，且本實施例中基材10例如是一矽基材。第一氧化層21覆蓋於基材10上，氮化層30覆蓋於第一氧化層21上。其中，第一氧化層21例如是經由熱氧化基材10形成，且其厚度範圍例如是5~100(angstrom)。氮化層30例如是沈積於第一氧化層21上，並且包含有多個氮原子40。
其次，進入步驟S2，氧化氮化層30。本實施例中例如是利用高溫熱處理之方式進行氮化層30之氧化。舉例來說，利用800~1200℃之高溫進行0.5~2小時之熱處理。如第2B圖所示，在氧化氮化層30之過程中，氮化層30中部分之氮原子40係移動至第一氧化層21，並且穿越第一氧化層21移動至基材10中。位於基材10之氮原子40較佳地係位於鄰近基材10與第一氧化層21之接面處。於步驟S2中，氮化層30之上部係轉化(convert)為一上氧化層32，上氧化層32之材質例如為二氧化矽(SiO2 )，且厚度至多為大約100。
接下來，本實施例之製造方法進入步驟S3，移除對應於第二區域R2之上氧化層32、氮化層30及第一氧化層21。較佳地是，於步驟S3中，係同時移除對應於第一區域R1之上氧化層32。此步驟S3例如是包括下述步驟。首先，形成一蝕刻阻擋層50於對應第一區域R1之基材10上，如第2C圖所示。接著，第一次浸蝕對應於第二區域R2之上氧化層32，如第2D圖所示。於第一次浸蝕之步驟中，例如是利用緩衝氧化蝕刻液(Buffered Oxide Etchant，BOE)或氫氟酸(HF)濕式蝕刻對應於第二區域R2之上氧化層32。本實施例中蝕刻阻擋層50例如是一光阻層(Photo resist)，用以阻擋對應於第一區域R1之上氧化層32受到蝕刻。當蝕刻對應於第二區域R2之上氧化層32之後，接著移除蝕刻阻擋層50，如第2E圖所示。接下來，進行第二次浸蝕之步驟。於第二次浸蝕之步驟中，例如是利用熱磷酸濕式蝕刻對應於第二區域R2之氮化層30，如第2F圖所示。對應於第一區域R1之上氧化層32係用以避免對應於第一區域R1之氮化層30受到熱磷酸之浸蝕。再來，進行第三次浸蝕，以移除對應於第二區域R2之第一氧化層21以及對應於第一區域R1之上氧化層32，如第2G圖所示。本實施例中，第三次浸蝕之步驟係應用緩衝氧化蝕刻液或氫氟酸之濕式蝕刻方式進行，氮化層30係用以保護對應第一區域R1之第一氧化層21，避免其受到緩衝氧化蝕刻液或氫氟酸之蝕刻。如第2G圖所示，完成步驟S3後，第一氧化層21及氮化層30僅覆蓋於對應第一區域R1之基板10上。基材10中鄰近於上表面10a處係包含有氮原子40。
本實施例之製造方法接著進行步驟S4，成長一第二氧化層22於第二區域R2之基材10上，第二氧化層22同樣可利用熱氧化基材10之方式進行成長，且第二氧化層22之厚度範圍例如是約50~200。在成長第二氧化層22時，位於第二區域R2中之氮原子40係移動至第二氧化層22中，如第2H圖所示。
再來，進入步驟S5，蝕刻對應於第一區域R1之氮化層30，此步驟可同樣應用熱磷酸對於第一區域R1之氮化層30進行濕式蝕刻。如第2I圖所示，蝕刻對應第一區域R1之氮化層30後，第一氧化層21係覆蓋於基材10之第一區域R1，第二氧化層22係覆蓋於基材10之第二區域R2。
本實施例之製造方法接著可更進行形成一多晶矽層60之步驟。多晶矽層60可例如是利用化學氣相沈積(CVD)之方式形成於第一氧化層21及第二氧化層22上。請參照第3圖，其繪示依照本發明較佳實施例之半導體裝置之剖面圖。當形成多晶矽層60於第一氧化層21及第二氧化層22上之後，係完成依照本發明較佳實施例之半導體裝置100。
於實際應用上，當多晶矽層60形成於第一及第二氧化層21及22上之後，接著更可進行定義通道長度、離子佈植源極區及汲極區、形成源極及汲極接觸以及金屬化製程等步驟，此些步驟係為此技術領域中具有通常知識者所熟知，此處係不再加以詳述。第一區域R1中之基材10、第一氧化層21及多晶矽層60最終係可被製造形成一邏輯元件，例如一互補金屬氧化物半導體(CMOS)，其中第一氧化層21用以作為該邏輯元件之閘極氧化層(gate oxide)。其次，第二區域R2中之基材10、第二氧化層22及多晶矽層60最終係可被製造形成一非揮發性記憶元件(NVM)，其中第二氧化層22用以作為該記憶元件之電荷捕捉層(trapping layer)。
如第3圖所示，基材10中對應於第一區域R1之氮原子40係位於鄰近基材10及第一氧化層21之接面處，係可藉由氮原子40與矽原子鍵結，改善基材10表面矽原子間垂懸鍵(dangling bond)導致之品質下降的問題。此外，藉由包含有氮原子40之第一氧化層21，提高邏輯元件之閘極氧化層的介電性質，提高邏輯元件之可靠度，並且降低閘極氧化層所需之厚度。再者，位於第二氧化層22中之氮原子40，係提供第二氧化層22均勻之電荷捕捉陷阱，可應用非揮發性記憶元件之Fowler－Nordheim穿隧、熱通道載子注入(Hot Carrier Ejection，HCE)或帶對帶穿隧(Band－To－Band Tunneling，BTBT)等寫入及抹除之操作。其次，位於第二氧化層22中的氮原子40係形成深電荷陷阱，使得電荷在小電場時仍捕捉於陷阱中，有助於提升記憶元件之資料保存(data retention)特性。
本實施例之半導體裝置100於進行源極區及汲極區之離子佈植之前，已利用高溫熱處理氮化層30之方式，使氮原子40移動進入第一氧化層21以及基板10中鄰近上表面10a處(基板10之上表面10a係標示於第2G圖中)，如此使得成長之第二氧化層22中包含有氮原子40。相當於在離子佈植之前先進行第一氧化層21及第二氧化層22之氮化處理(nitridation)，藉以提高此兩氧化層21及22之強度，同時提升基材10之表面性質，降低源極區及汲極區之離子佈植時造成之材料損傷，進而提升了半導體裝置100的品質以及操作穩定性。
上述依照本發明較佳實施例之半導體裝置及其製造方法，係於基材上形成第一氧化層以及第二氧化層，並且形成多晶矽層於第一及第二氧化層上。第一氧化層係用以作為半導體裝置中邏輯元件的閘極氧化層，由於一第一部分之氮原子係位於第一氧化層中，係可增加第一氧化層之強度以及介電性質，藉以提升邏輯元件之操作穩定性。再者，由於一第二部分之氮原子位於基材中鄰近基材與第一氧化層接面處，係可減緩後方製程中對於基材表面造成之損傷，增進邏輯元件之可靠度。此外，一第三部分之氮原子係位於第二氧化層中，用以提供第二氧化層多個電荷捕捉陷阱，使半導體裝置中非揮發記憶元件可依照習用之方式進行抹除、寫入及讀取之動作，並且可提升資料保存特性。依照本發明較佳實施例之半導體裝置，係於同一製程中形成應用於邏輯元件之第一氧化層以及應用於非揮發性記憶元件之第二氧化層，係可簡化製程步驟，進而降低製程成本及所需之時間。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．基材
10a．．．上表面
21．．．第一氧化層
22．．．第二氧化層
30．．．氮化層
32．．．上氧化層
40．．．氮原子
50．．．蝕刻阻擋層
60．．．多晶矽層
100．．．半導體裝置
R1．．．第一區域
R2．．．第二區域
第1圖繪示依照本發明較佳實施例之半導體裝置之製造方法的流程圖；第2A~2I圖分別繪示依照第1圖之製造方法步驟之半導體裝置的剖面圖；以及第3圖繪示依照本發明較佳實施例之半導體裝置之剖面圖。

Claims (4)

  1. 一種半導體裝置，包括：一基材，具有一第一區域及一第二區域；一第一氧化層，設置於該基材上，並且對應於該第一區域；以及一第二氧化層，設置於該基材上，並且對應於該第二區域；其中，該第一氧化層中具有一第一部分之氮原子，該基材具有一第二部份之氮原子位於該基材中鄰近於該基材及該第一氧化層之接面處，該第二氧化層中具有一第三部份之氮原子，該第一氧化層鄰接該第二氧化層，該第一氧化層之下表面與該第二氧化層之下表面係為共平面(coplanar)。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該裝置更包括：一多晶矽層，設置於該第一氧化層及該第二氧化層上。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第一氧化層之厚度範圍實質上為5~100Å。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第二氧化層之厚度範圍實質上為50~200Å。
TW097107389A 2007-12-03 2008-03-03 半導體裝置及其製造方法 TWI398932B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/949,090 US7754545B2 (en) 2007-12-03 2007-12-03 Semiconductor device and method of fabricating the same

Publications (2)

Publication Number Publication Date
TW200926360A TW200926360A (en) 2009-06-16
TWI398932B true TWI398932B (zh) 2013-06-11

Family

ID=40674840

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097107389A TWI398932B (zh) 2007-12-03 2008-03-03 半導體裝置及其製造方法
TW100134873A TWI387005B (zh) 2007-12-03 2008-03-03 半導體裝置之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100134873A TWI387005B (zh) 2007-12-03 2008-03-03 半導體裝置之製造方法

Country Status (3)

Country Link
US (1) US7754545B2 (zh)
CN (1) CN101452890B (zh)
TW (2) TWI398932B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100079675A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 액정 표시 장치의 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017808A (en) * 1997-10-24 2000-01-25 Lsi Logic Corporation Nitrogen implanted polysilicon gate for MOSFET gate oxide hardening
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US6258673B1 (en) * 1999-12-22 2001-07-10 International Business Machines Corporation Multiple thickness of gate oxide
US6432776B1 (en) * 1999-08-23 2002-08-13 Nec Corporation Method of manufacturing semiconductor device
CN1404114A (zh) * 2001-09-05 2003-03-19 旺宏电子股份有限公司 局部形成自对准金属硅化物的方法
US6653679B2 (en) * 2000-06-28 2003-11-25 Newport Fab, Llc Reduced 1/f noise in MOSFETs
US6764962B2 (en) * 2001-10-22 2004-07-20 Promos Technologies, Inc. Method for forming an oxynitride layer
US20050110102A1 (en) * 2003-11-25 2005-05-26 Macronix International Co., Ltd. Method for forming oxide on ONO structure
US20050214996A1 (en) * 2002-12-09 2005-09-29 Nec Electronics Corporation Method of manufacturing a nonvolatile semiconductor memory device
KR100757323B1 (ko) * 2006-09-29 2007-09-11 삼성전자주식회사 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US7824991B2 (en) * 2006-01-18 2010-11-02 Macronix International Co., Ltd. Method for nitridation of the interface between a dielectric and a substrate in a MOS device
US7387972B2 (en) * 2006-03-01 2008-06-17 Promos Technologies Pte. Ltd. Reducing nitrogen concentration with in-situ steam generation
US7799649B2 (en) * 2006-04-13 2010-09-21 Texas Instruments Incorporated Method for forming multi gate devices using a silicon oxide masking layer
KR100829612B1 (ko) * 2006-09-07 2008-05-14 삼성전자주식회사 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017808A (en) * 1997-10-24 2000-01-25 Lsi Logic Corporation Nitrogen implanted polysilicon gate for MOSFET gate oxide hardening
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US6432776B1 (en) * 1999-08-23 2002-08-13 Nec Corporation Method of manufacturing semiconductor device
US6258673B1 (en) * 1999-12-22 2001-07-10 International Business Machines Corporation Multiple thickness of gate oxide
US6653679B2 (en) * 2000-06-28 2003-11-25 Newport Fab, Llc Reduced 1/f noise in MOSFETs
CN1404114A (zh) * 2001-09-05 2003-03-19 旺宏电子股份有限公司 局部形成自对准金属硅化物的方法
US6764962B2 (en) * 2001-10-22 2004-07-20 Promos Technologies, Inc. Method for forming an oxynitride layer
US20050214996A1 (en) * 2002-12-09 2005-09-29 Nec Electronics Corporation Method of manufacturing a nonvolatile semiconductor memory device
US20050110102A1 (en) * 2003-11-25 2005-05-26 Macronix International Co., Ltd. Method for forming oxide on ONO structure
KR100757323B1 (ko) * 2006-09-29 2007-09-11 삼성전자주식회사 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TWI387005B (zh) 2013-02-21
CN101452890A (zh) 2009-06-10
US7754545B2 (en) 2010-07-13
US20090140321A1 (en) 2009-06-04
CN101452890B (zh) 2010-12-08
TW201222666A (en) 2012-06-01
TW200926360A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
JP5132024B2 (ja) 不揮発性半導体メモリ装置を形成する方法
JP4885420B2 (ja) Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入
KR101618160B1 (ko) 불휘발성 반도체 메모리 및 불휘발성 반도체 메모리의 제조 방법
US7169668B2 (en) Method of manufacturing a split-gate flash memory device
JP3973819B2 (ja) 半導体記憶装置およびその製造方法
KR100402670B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US6117730A (en) Integrated method by using high temperature oxide for top oxide and periphery gate oxide
TW201637197A (zh) 非揮發性記憶體元件及其製作方法
JP2004505460A (ja) マルチビットメモリセルを作製する方法
JP2007506265A (ja) ナノクラスターを備えた半導体デバイス
JP2002217318A (ja) 不揮発性半導体記憶素子及びその製造方法
US20070269972A1 (en) Method of manufacturing a semiconductor device
JP5425378B2 (ja) 半導体装置の製造方法
JP3399186B2 (ja) 不揮発性半導体記憶装置の製造方法
TWI606551B (zh) Non-volatile memory device method
CN106024889B (zh) 半导体器件及其制造方法
US7091550B2 (en) Non-volatile memory device and method of manufacturing the same
US6245614B1 (en) Method of manufacturing a split-gate flash memory cell with polysilicon spacers
KR100606928B1 (ko) 비휘발성 메모리 장치 및 그 제조방법
TWI398932B (zh) 半導體裝置及其製造方法
US20050063208A1 (en) Methods of fabricating flash memory cell having split-gate structure using spacer oxidation process
US11978772B2 (en) Method of manufacturing semiconductor device
JP2004103902A (ja) 不揮発性半導体メモリ装置、および、その製造方法
US20060231909A1 (en) Method of manufacturing an non-volatile memory device
JP2002313968A (ja) 半導体装置およびその製造方法