TWI396203B - 用於改善可程式化記憶體單元陣列中資料保留之方法及機器可讀取媒體,以及可程式化記憶體電路 - Google Patents

用於改善可程式化記憶體單元陣列中資料保留之方法及機器可讀取媒體,以及可程式化記憶體電路 Download PDF

Info

Publication number
TWI396203B
TWI396203B TW094126701A TW94126701A TWI396203B TW I396203 B TWI396203 B TW I396203B TW 094126701 A TW094126701 A TW 094126701A TW 94126701 A TW94126701 A TW 94126701A TW I396203 B TWI396203 B TW I396203B
Authority
TW
Taiwan
Prior art keywords
logical value
memory
different
memory unit
content
Prior art date
Application number
TW094126701A
Other languages
English (en)
Other versions
TW200620311A (en
Inventor
Combe Marylene
Daga Jean-Michel
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of TW200620311A publication Critical patent/TW200620311A/zh
Application granted granted Critical
Publication of TWI396203B publication Critical patent/TWI396203B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)

Description

用於改善可程式化記憶體單元陣列中資料保留之方法及機器可讀取媒體，以及可程式化記憶體電路
本發明係有關於積體電路記憶體架構。更特別地，本發明係有關於一種新程式化操作協定及可程式化記憶體用之可允許「智慧程式化」的記憶體架構。
圖1顯示一以列與行之矩陣為主的可程式化EEPROM記憶體之陣列架構。每一列及每一行分別對應於複數個字元線101 、102 、…10n 及複數個位元線201 、202 、…20n (可以2n 位元/每字元來取得位元)。一示範性記憶體單元30係設置在每一字元線10及位元線20之交叉處。該記憶體單元30係由串接之一選擇電晶體31及一浮動閘極電晶體32所構成。該單元選擇電晶體31之閘極連接至該字元線10，該單元選擇電晶體31之汲極連接至該位元線20，以及該單元選擇電晶體31之源極連接至該浮動閘極電晶體32之汲極。一浮動閘極電晶體源極34經由源極線35連接至接地，以及當該浮動閘極電晶體之閘極36被一字元選擇裝置11致能時，該浮動閘極電晶體之閘極36可邏輯地連接至一Vref線40。
藉由改變浮動閘極上所存在之電荷可獲得在浮動閘極電晶體中之資料儲存。為了要獲得邏輯值1(抹除狀態)，必須將電子注入該浮動閘極，此會增加該浮動閘極電晶體32之臨界電壓。為了要獲得邏輯值0(寫入狀態)，必須從該浮動閘極擷取電子，其減少該浮動閘極電晶體32之臨界電壓。將稱為富勒－諾得漢穿隧(Fowler Nordheim Tunneling)之機制使用在一EEPROM記憶體之抹除及程式化操作兩者之中。此機制係非常緩慢(在毫秒範圍中)及需要一由該EEPROM記憶體晶片內之一電路所產生的高電壓源Vp p 。在一抹除操作期間將該Vr e f 線40驅動至Vp p 及在一寫入操作期間將Vr e f 線40接地。在一抹除操作期間使該位元線20處於浮接狀態及在一寫入操作期間使該位元線20連接至Vp p 。
藉由在該浮動閘極電晶體32之閘極36上施加一高電壓Vp p (經字元選擇裝置11及Vr e f 線40)，以及使該浮動閘極電晶體之源極34接地(藉由接地源極線35)以抹除一單元。為了要寫入該記憶體單元30，必須將Vp p 施加至該浮動閘極電晶體32之汲極(經由位元線20及單元選擇電晶體31)，該浮動閘極電晶體之閘極36必須接地(經由字元選擇裝置11及Vr e f 線40)，以及使該浮動閘極電晶體之源極34處於浮接狀態(藉由浮接源極線35)。
如果記憶體單元30共用相同Vr e f 線40，則可將多個記憶體單元分組成複數個字元及以並行方式來抹除。並且，可藉由驅動所對應之位元線20至Vp p 以獨立地寫入每一位元(記憶體單元)。
字元程式化係以兩個步驟來獲得。第一，抹除該字元及在抹除後將所有已抹除位元設定至邏輯值1。第二，同時寫入在該字元中之所有必要位元，以改變所有位元至邏輯值0，以便程式化該目標字元資料。
有關於圖1，每一記憶體單元30將依據該浮動閘極電晶體32之臨界電壓(Vt h )傳導或不傳導電流，如果該臨界電壓Vt h 高於該參考電壓Vr e f ，則該記憶體單元30為關閉(OFF)。如果Vt h 低於Vr e f ，則該記憶體單元30為啟動(ON)。可藉由在一記憶體單元30或字元程式化操作期間從每一浮動閘極電晶體32之浮動閘極注入或移除電子以調整臨界電壓Vt h 。在一抹除操作期間，將電子注入該浮動閘極，以導致一高臨界電壓值Vt h h i g h 。在一寫入操作期間，將電子從該浮動閘極移除，以導致一低臨界電壓值Vt h l o w 。將該高臨界電壓值Vt h h i g h 與該低臨界電壓值Vt h l o w 間之差稱為一程式視窗(program window)。通常在一讀取操作期間施加至一記憶體單元30之閘極的參考電壓值係在Vt h h i g h 與Vt h l o w 之間。由於電荷可能從該浮動閘極喪失，在例如數年後，希望能有一寬程式視窗以防止可能資料遺失。
由於固有的浮動閘極電荷遺失，每一記憶體單元30之資料保留特性將相依於該記憶體單元30之能力，以可靠地長期維持電壓臨界值。此外，在數個抹除及寫入週期後，一記憶體單元30之特性可能改變，此係由於一負電荷捕獲現象所導致。該等記憶體單元30的技術特性很難保證一可接受的資料保留能力。
因此，期望具有一儘可能之寬程式視窗，以補償一可程式化記憶體單元之特性，其中該等特性可能影響在一記憶體單元中所儲存之資料的完整性。
本發明係一種用以產生一自動調整程式化脈衝以補償在一浮動閘極電晶體之氧化物中的負電荷捕獲現象及補償低供應電壓及溫度變化之電路。依據程式化狀態，例如溫度及供應電壓以調整該程式化脈衝。當需要在各種狀態下(例如溫度及已程式化該浮動閘極電晶體之次數)提供改善之資料可靠性時，控制該記憶體。甚至當使用一已重複程式化之部分時，使用該已調整程式化脈衝會導致較好資料保留能力。此外，因為最佳化該程式化脈衝，所以亦使功率消耗最佳化及較少著重該記憶體。本發明亦是一種用以在一抹除操作或寫入操作後使用一不同於標準讀取電壓之讀取電壓及自動地調整該程式化脈衝之參數以程式化及驗證一記憶體單元的方法。
本發明係一自我調整程式化操作，其依據一讀取操作及對該記憶體單元30之一期望邏輯值的比較以調整在一抹除或寫入操作中所使用之程式化脈衝延遲時間。自動地調整抹除及寫入延遲以在各種狀態下維持一可接受程式視窗。增加在一循環部之程式化脈衝延遲係一用以恢復一可接受程式視窗及恢復期望記憶體單元保留特性之方法。例如，當在該浮動閘極電晶體32中所捕獲之電荷使該程式化機制幾乎沒有效時，在一比較失敗後施加另一程式化脈衝。本發明亦可改善耐久性、資料保留及功率消耗特性。
在本發明之一示範性具體例中，增加程式化脈衝之次數的自動調整以補償在一可程式化EEPROM記憶體內之任何記憶體單元的抹除操作或寫入操作失敗。有關於圖2，示範性EEPROM記憶體裝置包括一記憶體核心101、一「資料輸入」方塊102、一位元線選擇電路104、一行鎖存器110、位址解碼器120、130及140、一感測電路105、一電荷泵浦159、一控制邏輯155、控制線151及一寫入計時器154。此外，需要一程式失敗旗標152、一專屬定序器150、專屬鎖存電路、一驗證計時器160、一位址計數器173、多工器170及175、一比較器103以及一容限參考電壓(Vr e f )產生器154以實施自我調整程式化。該記憶體核心101表示一相似於圖1所示之EEPROM記憶體之陣列架構。
在該示範性具體例中，定序器150係一用以實施一程式化演算法之一具體例(圖6及圖7詳細描述該程式化演算法之細節)的狀態機。在替代具體例中，可藉由一專屬控制器或藉由一處理器來實施定序器150之功能。該定序器150連接至控制邏輯155及寫入計時器153。該控制邏輯155啟動及關閉電荷泵浦159以提供電壓Vp p 。該寫入計時器154控制一程式化脈衝寬度。該定序器150傳送抹除及寫入脈衝至該寫入計時器154。在一驗證操作期間，該位址計數器173產生一所需位址，其開始於一第一位址。將位址經由多工器170及175提供至該Yld 120及Yrd 140位址解碼器。任何已抹除記憶體單元30應該等於邏輯值1。一已抹除字元邏輯值應該等於一組2n 位元，每一位元具有邏輯值1。例如在一抹除操作之後，一8位元字元應該具有FF之十六進位值。該比較器103比較一記憶體單元30或在該記憶體陣列中之字元，其中該字元已寫入鎖存器之內容，該內容包含一期望資料或邏輯值。
自動地驗證至少一已程式化記憶體單元30之內容(見下面進一步細節)及當成功驗證一已程式記憶體單元30時，完成一程式化操作。使用一讀取容限模式測試以驗證一程式化操作之品質。在一讀取容限模式測試中使用一容限參考電壓。當讀取關閉(OFF)單元且與標準讀取參考電壓比較時，增加該參考電壓Vr e f ，以及當讀取啟動(ON)單元且與標準讀取參考電壓比較時，減少該參考電壓Vr e f 。例如使用約±0.5伏特之容限。在一讀取操作期間使用一容限參考電壓以保證當讀取在閘極上具有Vr e f ＋0.5V之記憶體單元30時，該記憶體單元保持關閉，以及當讀取在閘極上具有Vr e f －0.5V之記憶體單元30時，該記憶體單元保持啟動。在一驗證操作期間，藉由該容限Vr e f 產生器154施加一內部產生Vr e f 值以使用一容限模式讀取該記憶體核心(陣列)101中之字元。
將一用以在至少一記憶體單元30中程式化一邏輯值之程式化操作分割成三個階段或操作：載入、抹除及寫入。
單一單元之程式化電流係非常小的，以便可並行地程式化數個位元。為了要改善EEPROM之程式化速度，可同時抹除或寫入在相同列中之數個字元或在一頁中之多個字元。然而，在開始一並行寫入操作前必須將所要程式化之資料載入一專屬緩衝器(鎖存器)。一行鎖存器110緩衝系統係由每一位元線20有一個行鎖存器110及每一Vr e f 線40有一個行鎖存器110所構成。在一示範性具體例中，每一位元線20具有一行鎖存器110及每一Vr e f 線40具有一行鎖存器110。一具有一耦接至每一位元線之行鎖存器110的記憶體核心101提供字元(一個或多個位元)之抹除操作及(位元或字元之)選擇性寫入操作。
該行鎖存器110提供兩個功能。該行鎖存器儲存資料且亦提供Vp p 至一對應位元線20。將在一記憶體單元30中所要程式化之資料載入至少一行鎖存器110。一組2n 位元鎖存器及一Vr e f 鎖存器(或位元組旗標)將所要程式化之資料儲存在一目標列上。在一載入操作期間，由Yld－解碼器120解碼該Y位址匯流排AddYld 171。將一資料值載入耦接至該等位元線20之行鎖存器110的至少一字元。亦將一邏輯值(旗標信號)儲存在一相關聯Vr e f 行鎖存器。藉由使用在該等相關聯Vr e f 行鎖存器110中所載入之旗標信號選擇將用以程式化記憶體單元30之字元。藉由一在X解碼器輸入131上之X位址來選擇字元線，其中該X位址係由一X解碼器130解碼。當已載入所有資料字元時，將抹除電壓施加至所選擇之字元。
可將該鎖存電路併入圖2所示之行鎖存器110中。圖3描述在美國專利申請案第10/737,676號之發明名稱為「EEPROM架構及程式化協定」中所揭露的電路，該等電路可使用於本發明之一具體例中。該鎖存電路包括一傳輸電晶體及一對回授反向器以提供一狀態鎖存器210操作。可在一抹除操作及/或一記憶體寫入操作期間使用行鎖存器210。該行鎖存電路210包括一狀態鎖存器212及一狀態鎖存傳輸電晶體220，該狀態鎖存傳輸電晶體220係由一施加至該狀態鎖存傳輸電晶體220之閘極230的載入控制信號所控制。此外，該行鎖存電路210包括用以提供參考及程式化電壓Vp p 之電路。資料控制傳輸閘240耦接至該鎖存器輸出211及由一資料控制輸入241所控制。該資料控制傳輸閘240耦接至一位準移位電路270以提供一電壓至該記憶體陣列，其中該所提供之電壓係不同於在該狀態鎖存電路210中所使用之電壓。該資料控制傳輸閘240亦耦接至一Vp p 傳輸閘250以施加一Vp p 電壓至一行(位元線20)。
在該載入期間，使用Yld解碼器120將在一輸入Din 201上之輸入資料載入至該等行鎖存器110。將一載入控制信號施加至該狀態鎖存傳輸電晶體220之閘極230以將其設定至邏輯值1，以便經由Din 201將一資料輸入值鎖存至至少一狀態鎖存器212。該載入資料係邏輯值1以程式化一記憶體單元30成為關閉，以及該載入資料係邏輯值0以程式化一記憶體單元30成為啟動。此外，將邏輯值1載入一對應於所要程式化之每一字元的Vr e f 鎖存器。當已一個接一個地將在每一期望位址上之所有字元載入至每一鎖存器時，該載入期間結束，其中每一鎖存器對應於一程式化操作所選定之一記憶體單元30。位址計數器173用以計數或增加一記憶核心位址以做為一驗證操作之部分。AddYint 172可以從位址位置1開始及由該等載入及讀取解碼器120及140來解碼。
接下來，在完成一載入操作後，以並行方式抹除2n 位元字元之記憶體單元30。在抹除階段中，藉由保持浮動閘極電晶體32(圖1所示)的閘極在一高電壓Vp p 以將電子注入該浮動閘極結構。藉由至少一Vr e f 行鎖存器經由該字元選擇傳輸閘11提供一Vp p 電壓。為了要實施一抹除操作，圖2所示之X解碼器130在一對應於一AddX位址之字元線(相當於圖1之字元線11)上施加Vp p 。使該資料控制傳輸電晶體240觸發啟動，該Vr e f 行鎖存器210驅動或導通該(電壓)位準移位電路270，以及經由位元線傳輸電晶體250將Vp p 施加至該控制Vr e f 線40。
所需之抹除電壓Vp p 係施加作為施加持續期間之脈衝。該施加持續期間稱為一抹除時間延遲Te r a s e 。該Vp p 電壓脈衝之施加促使電子加速至該等選擇浮動閘極320。在該浮動閘極中所容納之電子增加使該單元之臨界電壓Vt h 增加。該等選擇字元接著被抹除且各選擇位元係設定至邏輯值1。在完成該抹除操作後，如圖6中之示範性演算法所述，執行一抹除驗證操作300。
在完成一抹除操作後，可以執行一寫入操作。在一寫入操作期間，該X解碼器130(經由字元選擇裝置11)將Vp p 施加至在X解碼器輸入131上之AddX所選擇的字元線10上。如圖3所示，由行鎖存器210所控制及用以施加一控制信號241至傳輸電晶體240之閘極的Vp p 傳輸電晶體250將Vp p 施加至已被選擇的位元線20(圖1所示)。在每一行鎖存器210中，當藉由驅動該資料控制輸入201以啟動該資料控制傳輸電晶體240時，每一狀態鎖存器之內容連接至該位準移位電路270之輸入。如果鎖存器輸出211之狀態值為邏輯值0，則Vp p 傳輸閘250之閘極保持邏輯值0，以及使該位元線260處於浮接狀態。在該狀態鎖存器輸出211為邏輯值0之情況中，一對應記憶體單元係未被寫入，以及在已經完成一抹除操作後維持在邏輯值1。如果該狀態鎖存器輸出211為邏輯值1，則位準移位電路270將Vp p 傳輸閘250切換至Vp p 。在該狀態鎖存器輸出211為邏輯值1之情況中，Vp p 傳輸閘250經傳導，以及將電壓Vp p 傳送至位元線260。寫入該選擇記憶體單元及將該記憶體單元之邏輯值改變至邏輯值0。
當完成該寫入操作時，自動地驗證該寫入操作。讀取該寫入記憶體單元30且將其值與在一對應鎖存器中所儲存之期望值做比較。
在已實施一抹除操作或一寫入操作後，實施一驗證操作。一驗證操作讀取至少一記憶體單元30及將該記憶體單元30之內容與一期望值做比較。對於一抹除操作而言，每一記憶體單元之期望值為邏輯值1。一抹除字元邏輯值應該等於一組2n 位元，每一位元具有邏輯值1。例如在一抹除操作之後，一8位元字元應該具有FF之十六進位值。將已抹除值例如與該值FF做比較。對於一寫入操作而言，一期望值為在與每一記憶體單元30相連之行鎖存器110、210中所儲存的邏輯值。在至少一行鎖存器110及210中所儲存之邏輯值及至少一記憶體單元30中所儲存之值兩者係被讀取。當驗證一寫入操作時，將該記憶體單元30之邏輯值與在該對應行鎖存器110、210中所儲存之邏輯值做比較。
在一記憶體單元30讀取操作中，將一參考電壓Vr e f 施加至浮動閘極電晶體32之閘極。該參考電壓可以是一標準參考電壓或一容限參考電壓。由感測電路105(圖2所示)所測量的浮動閘極電晶體32之汲極電流表示在該浮動閘極電晶體32之浮動閘極中儲存有電子。相較於一參考單元，一程式化單元吸取較少汲極電流，此表示一儲存邏輯值0。
在一讀取操作之示範性具體例中，將一參考電壓Vr e f 經由字元選擇裝置11施加至每一選擇浮動閘極電晶體32之閘極36。此外，將電壓Vd d 施加至選擇電晶體31之閘極。藉由一已啟動字元線10及藉由一已啟動位元線20選擇一浮動閘極電晶體32。該等位元線20經由該位元線選擇電路104連接至感測電路105。在針對低電壓應用之一替代具體例中，將兩倍Vd d 值施加至選擇電晶體31之閘極。將1伏特以下之電壓施加至該字元選擇電晶體11之汲極。
圖4係說明一包含有可在一行鎖存器讀取操作期間使用額外電路的行鎖存電路210之示範性具體例。在一讀取操作中，該X位址解碼器130及Y位址解碼器120、140指定所要讀取之一記憶體單元30及一行鎖存器210的位置。使用反向器221以使輸出線211與資料線Din 201隔離。此防止將該狀態鎖存器212之輸出直接連接至資料線Din 201之電容負載。沒有反向器221，可能會因一電容電荷轉移而發生狀態鎖存器212之意外切換。基於相同理由，無法直接經由狀態鎖存傳輸電晶體220讀取狀態鎖存器212之內容。為了要實施該狀態鎖存器212之讀取操作，啟動一讀取傳輸電晶體222及在該資料線Din 201上讀取狀態鎖存器212之狀態。
當讀取一記憶體字元及將該記憶體字元與一期望邏輯值比較時，執行一驗證過程。例如當驗證是否已適當地抹除一記憶體單元30時，該期望字元值例如為FF。在一示範性具體例中，經由一專屬比較器103實施該比較。在已抹除或寫入在該記憶體陣列中之一字元或複數個字元後，自動地執行該驗證過程。比較器103(圖2所示)將一抹除字元之位元與邏輯值1做比較及將一寫入字元與該等行鎖存器之內容做比較。對於一寫入操作驗證而言，程式化資料之邏輯值已被載入該等行鎖存器210且是可讀取的。
圖5描述一包含有一個別標籤鎖存器224之選擇Vr e f 行鎖存器210。標籤鎖存器224係用以做為一Vr e f 標籤或字元鎖存器。如果將該Vr e f 標籤設定至邏輯值1，則該標籤表示該對應記憶體字元已被抹除。可以使用該載入標籤線226載入該標籤鎖存器224，其中該載入標籤線226用以控制一標籤傳輸電晶體223。當狀態鎖存傳輸閘220開啟且Din 201穩定的時候，載入標籤線226可結合狀態鎖存載入230來操作以載入相同狀態。在另一情況中，可以個別使用該載入標籤線226以將一個別標籤邏輯值載入標籤鎖存器224。一用以控制標籤傳輸電晶體222之個別讀取標籤線225在一讀取操作期間讀取該標籤鎖存器224中之儲存值。
在該抹除及寫入兩者之操作時所實施之驗證操作期間，使用一專屬容限模式操作讀取一單元，及與抹除單元用之期望邏輯值1或寫入單元用之行鎖存器110中所儲存的資料做比較。該專屬讀取容限模式確保以足夠容限來程式化記憶體單元30，以長期維持一組邏輯值，而不受該浮動閘極電晶體32易受自然電荷變化之影響。為了要驗證一程式化操作之品質，當讀取關閉之單元時增加Vr e f ，以及當讀取啟動之單元時減少Vr e f 。在容限模式讀取操作期間，圖2所示之參考產生器154產生一高於一標準讀取操作中所使用之電壓的內部參考電壓。例如約0.5伏特之容限保證當讀取在閘極上具有Vr e f ＋0.5伏特之特定記憶體單元30時，記憶體單元30保持關閉，以及當讀取在閘極上具有Vr e f －0.5伏特之特定記憶體單元30時，記憶體單元保持啟動。
可以使用一個以上之方法來實施一驗證操作。一容限模式讀取操作驗證每一單元之臨界電壓Vt h 係足夠高以克服有關於環境狀態(例如溫度)或不需要之電子儲存(例如捕獲之氧化物電荷)的任何浮動閘極變化。
在圖6中，顯示使用一自動驗證操作的示範性抹除演算法。在初始化脈衝計數器310後，施加第一抹除脈衝320至該等目標單元30。一驗證操作330初始化一位址計數器。如果已適當地抹除記憶體單元30，則使一位址計數器173增加及驗證另一組記憶體單元。如果尚未適當地抹除該等記憶體單元30，則施加另一脈衝332，使該脈衝計數器增加332，以及再次驗證330該等記憶體單元。如果到達一預定脈衝計數器值，則該驗證操作330將停止，該抹除操作將停止331，以及將設定333一程式失敗旗標152。如果所有記憶體單元30通過該抹除及驗證操作，則可任意地施加最後抹除脈衝350。
在一具體例中，使速度在驗證操作中最佳化。如果該比較結果確定一驗證單元或字元之臨界電壓Vt h 係正確的，則增加Addyint及對下一字元實施下一抹除及驗證操作330。如果該驗證單元或字元之臨界電壓Vt h 係不正確的，至少一單元沒有被適當地抹除。當該驗證程序失敗時，再次施加該抹除脈衝332至所有要程式化之字元，甚至至已成功地通過一先前驗證操作之字元。實施額外抹除及驗證操作330，直到所有單元通過驗證為止或直到已達到抹除脈衝之最大數目為止。當先前失敗單元隨後通過驗證時，最佳化一抹除時間。如果驗證計時器160(圖2所示)到達該抹除時間最大值及該等單元尚未通過驗證330，則使用一容限模式之驗證操作停止331及定序器150(圖1所示)設定333一程式化失敗旗標152。如果所有單元通過該驗證操作(使用一容限模式)330，則表示已達到該期望抹除，然後開始410一寫入階段。可以執行藉由使用一最佳化抹除時間以施加最後抹除脈衝350之選擇。
當已最佳化該抹除時間時，將一記憶體單元30抹除用之高電壓狀態施加至所有要程式化之字元。雖然此驗證程序快速地最佳化該抹除時間，但是每當該程式使該抹除時間計數器增加時，將再次抹除已事先抹除之字元。結果可能不必要地過度強調事先已抹除之單元。
再次參考圖6，可以實施一驗證操作之一替代具體例，此可避免對已正確抹除字元有不必要的強調。使用已修改Vr e f 行鎖存器210(圖5所示)，標籤鎖存器224(圖5所示)儲存一用以表示該字元至少已被抹除一次之獨立標籤。當載入一字元位址時，鎖存該標籤成為用以表示該字元尚未通過驗證。該Vr e f 行鎖存器將在該第一抹除脈衝期間傳送Vp p 。在該第一抹除脈衝之施加320時，抹除每一個要程式化之字元。接下來，在一驗證操作430期間以容限模式讀取該等字元。在已施加320該第一抹除脈衝後，選擇性地將該抹除電壓Vp p 只施加至未適當抹除之字元(在驗證期間失敗之字元)。
如果一字元沒有通過一驗證操作，則設定該標籤鎖存器224以表示一驗證失敗。進行該驗證操作，直到已驗證在記憶體中之所有字元為止。在一驗證操作期間，將不會在一隨後抹除脈衝之施加350期間再次抹除任何已適當抹除之字元。如果設定至少一Vr e f 行鎖存器資料，則將一抹除脈衝施加350至該記憶體核心中之未通過驗證的所有字元，此表示至少一字元尚未被正確地抹除。當施加350一新抹除脈衝時，因為在該驗證操作期間已設定該等對應Vr e f 行鎖存器，所以將不會施加Vp p 至已適當地抹除之字元。維持該標籤鎖存器224狀態及將在一隨後寫入階段之驗證程序期間使用該標籤鎖存器224狀態。
如圖7所述，在一寫入階段400期間，施加寫入電壓420至所選擇之單元及將在每一寫入脈衝後實施一寫入驗證430。一寫入驗證操作相似於上述抹除驗證。初始化410用以提供AddYld 171及AddYrd 176位址之位址計數器173(圖2所示)。相似於一抹除驗證操作，讀取該Vr e f 行鎖存器210或224。如果尚未設定該Vr e f 行鎖存器210，此表示未程式化該對應字元，則增加該Y內部位址。如果已設定該Vr e f 行鎖存器210，則讀取對應於該所要寫入之資料的行鎖存器字元之內容。以一容限模式讀取430在該記憶體核心101中已寫入之被選擇字元及將其與該行鎖存器212之狀態做比較。為了要驗證啟動單元具有足夠容限來程式化，使該等記憶體單元32之閘極經由每一傳輸閘31接收至每一位元線。
如果該鎖存器與記憶體單元不相配，則該比較停止431，此表示至少一單元尚未被正確地寫入。如果一記憶體單元30沒有通過該驗證操作及已達到驗證重複之最大數目，則該驗證操作停止431及定序器150(圖1所示)設定433一程式化失敗旗標152。
如果該鎖存器與記憶體單元比較之內容相配，則使位址計數器173(圖2所示)係增加432。在每一驗證操作後，可重置對應於已被正確寫入之字元的行鎖存器210，以便避免該字元之不必要強調。當每一記憶體單元通過該驗證操作時，重複地增加432該位址計數器及施加432另一寫入脈衝，接著實施一驗證程序430。當所有期望記憶體單元已通過該驗證程序時，該寫入過程結束450。
所提出之發明係用以提供一智慧及自動自我調整EEPROM記憶體單元程式化操作以實施一平行－寫入操作之第一架構。使用特定行鎖存器、專屬計時器及一內部控制驗證程序，可減少脈衝之數目及減少用以完成抹除及寫入操作所需之時間。使用此方法，一驗證操作適用於程式化狀態(例如電源與溫度變化、因橫跨該陣列之單元分佈所造成的個別記憶體單元程式化變化，以及在重複抹除及寫入週期後之記憶體單元退化)。此外，可以最佳化該程式化功率消耗，同時在各種程式化狀態期間確保可靠程式化操作。最後，如果發生一記憶體單元程式化問題，則偵測到該問題及設定一專屬記憶體程式失敗旗標。
可了解到上述描述係意欲做為描述用而非限定用。熟習該項技藝者將看出在所附請求項之精神及範圍內能以修改及變更來實施本發明。所描述之本發明的具體例可以包括一特定特徵、結構或特性，然而不是每一具體例必須包括所描述之特定特徵、結構或特性。雖然用語「在一具體例中」之重複使用可能是提到相同具體例，但是未必是提到相同具體例。熟習該項技藝者一旦了解上面描述便可明顯易知許多其它具體例。例如：本發明將可應用至除一示範性EEPROM之外的其它型態可程式化記憶體。因而，將該描述視為描述用而非限定用。因此，本發明之範圍應該以所附申請專利範圍與其均等物之全範圍來一起決定。
10．．．字元線
101 ．．．字元線
102 ．．．字元線
10n ．．．字元線
11．．．字元選擇裝置
20．．．位元線
201 ．．．位元線
202 ．．．位元線
20n ．．．位元線
30．．．記憶體單元
31．．．選擇電晶體
32．．．浮動閘極電晶體
34．．．源極
35．．．源極線
36．．．閘極
40．．．Vr e f 線
101．．．記憶體核心
102．．．「資料輸入」方塊
103．．．比較器
104．．．位元線選擇電路
105．．．感測電路
110．．．行鎖存器
120．．．位址解碼器
130．．．位址解碼器
131．．．X解碼器輸入
140．．．位址解碼器
150．．．專屬定序器
151．．．控制線
152．．．程式失敗旗標
154．．．寫入計時器/容限參考電壓(Vr e f )產生器
155．．．控制邏輯
159．．．電荷泵浦
160．．．驗證計時器
170．．．多工器
171．．．Y位址匯流排AddYld
172．．．AddYint
173．．．位址計數器
175．．．多工器
176．．．AddYrd
201．．．資料控制輸入
210．．．行鎖存器
211．．．鎖存器輸出
212．．．狀態鎖存器
220．．．狀態鎖存傳輸電晶體
221．．．反向器
222．．．讀取傳輸電晶體
223．．．標籤傳輸電晶體
224．．．標籤鎖存器
225．．．讀取標籤線
226．．．載入標籤線
230．．．閘極
240．．．資料控制傳輸閘
241．．．資料控制輸入
250．．．Vp p 傳輸閘
260．．．位元線
270．．．位準移位電路
300．．．抹除驗證操作
310．．．初始化脈衝計數器
320．．．施加脈衝
330．．．驗證操作
331．．．停止抹除操作
332．．．施加脈衝
333．．．設定
350．．．施加最後脈衝
400．．．寫入階段
410．．．初始化
420．．．施加寫入電壓
430．．．寫入驗證
431．．．停止
432．．．施加脈衝
433．．．設定
450．．．結束
Vp p ．．．參考及程式化電壓
圖1係習知技藝之EEPROM記憶體陣列的範例。
圖2係一具有用於一自我調整程式化操作之額外示範性電路的EEPROM記憶體陣列(記憶體核心)之方塊圖。
圖3係一相關聯於圖2之自我調整程式化操作的行鎖存電路。
圖4係圖3之具有一示範性驗證功能的行鎖存器。
圖5係圖4之具有一示範性選擇Vr e f 行鎖存之行鎖存器。
圖6係說明有關於一自我調整程式化操作之一示範性抹除演算法的功能之流程圖。
圖7係說明有關於一自我調整程式化操作之一示範性寫入演算法的功能之流程圖。
101．．．記憶體核心
102．．．「資料輸入」方塊
103．．．比較器
104．．．位元線選擇電路
105．．．感測電路
110．．．行鎖存器
120．．．位址解碼器
130．．．位址解碼器
140．．．位址解碼器
150．．．專屬定序器
151．．．控制線
152．．．程式失敗旗標
154．．．寫入計時器/容限參考電壓(Vr e f )產生器
155．．．控制邏輯
159．．．電荷泵浦
160．．．驗證計時器
170．．．多工器
173．．．位址計數器
175．．．多工器

Claims (29)

  1. 一種用於改善可程式化記憶體單元陣列中資料保留之方法，其包括：界定一容限(margin)參考電壓，該容限參考電壓不同於一標準(normal)記憶體單元讀取電壓；讀取至少一記憶體單元之一邏輯值內容；使用該容限參考電壓做為與該邏輯值內容比較之參考；自動地比較該至少一記憶體單元之該邏輯值內容與一期望邏輯值；以及如果該記憶體單元邏輯值內容不同於該期望邏輯值，則自動地調整一程式化參數。
  2. 如申請專利範圍第1項之方法，其中，在該可程式化記憶體單元陣列內之至少一記憶體單元不受浮動閘極中之自然電荷變化影響地維持一組邏輯值。
  3. 如申請專利範圍第1項之方法，其中，相較於該標準記憶體單元讀取電壓，該容限參考電壓具有約+0.5伏特之差異。
  4. 如申請專利範圍第1項之方法，其中，相較於該標準記憶體單元讀取電壓，該容限參考電壓具有約-0.5伏特之差異。
  5. 如申請專利範圍第1項之方法，其中，當讀取期望處於「關閉」狀態之記憶體單元時，該容限參考電壓高於該標準記憶體單元讀取電壓。
  6. 如申請專利範圍第1項之方法，其中，當讀取期望處於「啟動」狀態之記憶體單元時，該容限參考電壓低於該標準記憶體單元讀取電壓。
  7. 如申請專利範圍第1項之方法，其中，進一步包括施加一經調整程式化脈衝操作至該可程式化記憶體單元陣列內之該至少一記憶體單元。
  8. 如申請專利範圍第1項之方法，其中，該方法係在已實施一抹除(erase)操作後實施。
  9. 如申請專利範圍第8項之方法，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則將一經調整程式化脈衝施加至該可程式化記憶體單元陣列內之複數個記憶體單元。
  10. 如申請專利範圍第8項之方法，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則一經調整程式化脈衝之操作係只施加至任何具有一不同邏輯值內容之記憶體單元。
  11. 如申請專利範圍第8項之方法，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則與該具有一不同邏輯值之記憶體單元相關聯的一指示器標籤係被鎖存(latched)。
  12. 如申請專利範圍第1項之方法，其中，該方法係在已實施一寫入操作後實施。
  13. 如申請專利範圍第12項之方法，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則將一經調整 程式化脈衝施加至該可程式化記憶體單元陣列內之複數個記憶體單元。
  14. 如申請專利範圍第12項之方法，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則一經調整程式化脈衝係只施加至任何具有一不同邏輯值內容之記憶體單元。
  15. 如申請專利範圍第12項之方法，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則與該具有一不同邏輯值之記憶體單元相關聯的指示器標籤係被鎖存。
  16. 如申請專利範圍第1項之方法，其中調整該程式化參數係界定為增加一脈衝持續期間。
  17. 一種機器可讀取媒體，其具有用於一機器中以改善在一可程式化記憶體單元陣列中之資料保留的指令儲存於其中，該等指令包括：界定一不同於一標準記憶體單元讀取電壓之容限參考電壓之指令；讀取至少一記憶體單元之一邏輯值內容之指令；使用該容限參考電壓做為與該邏輯值內容比較之參考之指令；自動地比較該至少一記憶體單元之該邏輯值內容與一期望邏輯值之指令；以及如果該記憶體單元邏輯值內容不同於該期望邏輯值，則自動地調整一程式化參數之指令。
  18. 如申請專利範圍第17項之機器可讀取媒體，其中 該等指令係在已實施一抹除操作後實施。
  19. 如申請專利範圍第18項之機器可讀取媒體，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則執行至少一指令以調整一施加至該可程式化記憶體單元陣列內之複數個記憶體單元的程式化操作。
  20. 如申請專利範圍第18項之機器可讀取媒體，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則執行至少一指令以調整一只施加至具有一不同邏輯值內容之記憶體單元的程式化操作。
  21. 如申請專利範圍第18項之機器可讀取媒體，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則執行至少一指令以鎖存一與該具有一不同邏輯值之記憶體單元相關聯的指示器標籤。
  22. 如申請專利範圍第17項之機器可讀取媒體，其中，該等指令係在已實施一寫入操作後實施。
  23. 如申請專利範圍第22項之機器可讀取媒體，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則執行至少一指令以調整一施加至該可程式化記憶體單元陣列內之複數個記憶體單元的程式化操作。
  24. 如申請專利範圍第22項之機器可讀取媒體，其中，如果該記憶體單元邏輯值內容不同於該期望邏輯值，則執行至少一指令以調整一只施加至具有一不同邏輯值內容之記憶體單元的程式化操作。
  25. 如申請專利範圍第22項之機器可讀取媒體，其中， 如果該記憶體單元邏輯值內容不同於該期望邏輯值，則執行至少一指令以鎖存一與該具有一不同邏輯值之記憶體單元相關聯的指示器標籤。
  26. 如申請專利範圍第17項之機器可讀取媒體，其中，該等指令進一步包括用以將一經調整程式化脈衝施加至該可程式化記憶體單元陣列內之至少一記憶體單元的至少一指令。
  27. 一種可程式化記憶體電路，包括：一記憶體單元之陣列，該等記憶體單元能儲存至少一邏輯值；一位址電路，耦接至該記憶體單元之陣列，該位址電路能選擇至少一記憶體單元；至少一參考電壓產生器，耦接至該記憶體單元之陣列，該至少一參考電壓產生器能提供一範圍內之電壓；複數個鎖存電路，耦接至該記憶體單元之陣列，該等鎖存電路能儲存至少一期望邏輯值及至少一狀態鎖存；一感測電路，耦接至該至少一記憶體單元；至少一比較器，耦接至該感測電路；以及一定序器(sequencer)，界定一由該位址電路所使用之位址值，該定序器係經組態以界定一不同於一標準記憶體單元讀取電壓之容限參考電壓，且係經組態以藉著施加該容限參考電壓至一記憶體單元來讀取該記憶體單元。
  28. 如申請專利範圍第27項之可程式化記憶體電路，其中，該定序器係一狀態機，該狀態機係經組態以監控輸 入狀態及產生輸出狀態以回應該等輸入狀態。
  29. 如申請專利範圍第27項之可程式化記憶體電路，其中，該定序器係一處理器，該處理器係經組態以執行複數個指令。
TW094126701A 2004-08-17 2005-08-08 用於改善可程式化記憶體單元陣列中資料保留之方法及機器可讀取媒體,以及可程式化記憶體電路 TWI396203B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0408930A FR2874449B1 (fr) 2004-08-17 2004-08-17 Circuit de retard de programme auto-adaptatif pour memoires programmables
US10/990,203 US7151701B2 (en) 2004-08-17 2004-11-16 Self-adaptive program delay circuitry for programmable memories

Publications (2)

Publication Number Publication Date
TW200620311A TW200620311A (en) 2006-06-16
TWI396203B true TWI396203B (zh) 2013-05-11

Family

ID=34949605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094126701A TWI396203B (zh) 2004-08-17 2005-08-08 用於改善可程式化記憶體單元陣列中資料保留之方法及機器可讀取媒體,以及可程式化記憶體電路

Country Status (4)

Country Link
US (1) US7151701B2 (zh)
CN (1) CN101040344B (zh)
FR (1) FR2874449B1 (zh)
TW (1) TWI396203B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20050798A1 (it) * 2005-05-03 2006-11-04 Atmel Corp Metodo e sistema per la generazi0ne di impulsi di programmazione durante la programmazione di dispositivi elettronici non volatili
WO2006119327A2 (en) * 2005-05-03 2006-11-09 Atmel Corporation Method and system for program pulse generation during programming of nonvolatile electronic devices
US7307878B1 (en) * 2005-08-29 2007-12-11 Spansion Llc Flash memory device having improved program rate
US8358543B1 (en) 2005-09-20 2013-01-22 Spansion Llc Flash memory programming with data dependent control of source lines
US7433228B2 (en) * 2005-09-20 2008-10-07 Spansion Llc Multi-bit flash memory device having improved program rate
US7957204B1 (en) 2005-09-20 2011-06-07 Spansion Llc Flash memory programming power reduction
US7342830B1 (en) 2006-01-17 2008-03-11 Spansion Llc Program and program verify operations for flash memory
ITRM20060139A1 (it) 2006-03-13 2007-09-14 Micron Technology Inc Sistema ad unita di controllo distribuito di dispositivo di memoria
US8117520B2 (en) 2007-06-15 2012-02-14 Micron Technology, Inc. Error detection for multi-bit memory
US7839703B2 (en) 2007-06-15 2010-11-23 Micron Technology, Inc. Subtraction circuits and digital-to-analog converters for semiconductor devices
US7830729B2 (en) 2007-06-15 2010-11-09 Micron Technology, Inc. Digital filters with memory
US8130558B2 (en) * 2009-02-06 2012-03-06 Infineon Technologies Ag System and method for level shifter
US8984210B2 (en) 2009-09-23 2015-03-17 National Digital Research Centre Limited System and methods for extending operational lifetime of flash memory
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US9117519B2 (en) 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
FR3039921B1 (fr) * 2015-08-06 2018-02-16 Stmicroelectronics (Rousset) Sas Procede et systeme de controle d'une operation d'ecriture d'une donnee dans une cellule-memoire du type eeprom
CN107622785B (zh) * 2016-07-15 2020-04-14 展讯通信（上海）有限公司 测量嵌入式存储器数据读取时间的方法及系统
US10032511B1 (en) * 2017-05-18 2018-07-24 Macronix International Co., Ltd. Memory with dynamic permissible bit write logic and method
US11580315B2 (en) 2020-02-10 2023-02-14 Nxp B.V. Agile time-continuous memory operation for a radio frequency identification transponder
KR102636380B1 (ko) * 2021-09-10 2024-02-15 에스케이키파운드리 주식회사 임베디드 플래시 메모리 및 그의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751637A (en) * 1995-06-07 1998-05-12 Macronix International Co., Ltd. Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width
US6191976B1 (en) * 1998-08-13 2001-02-20 Texas Instruments Incorporated Flash memory margin mode enhancements
US6219281B1 (en) * 1999-06-24 2001-04-17 Amic Technology, Inc. System and method for erasing non-volatile memory cells
US6222768B1 (en) * 2000-01-28 2001-04-24 Advanced Micro Devices, Inc. Auto adjusting window placement scheme for an NROM virtual ground array
US6292394B1 (en) * 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
US6418054B1 (en) * 1999-08-31 2002-07-09 Advanced Micro Devices, Inc. Embedded methodology to program/erase reference cells used in sensing flash cells
US20040042284A1 (en) * 2002-08-30 2004-03-04 Akira Sato Flash memory for improving write access time

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454520B2 (ja) * 1990-11-30 2003-10-06 インテル・コーポレーション フラッシュ記憶装置の書込み状態を確認する回路及びその方法
JPH0668686A (ja) * 1992-08-21 1994-03-11 Hitachi Ltd 半導体不揮発性記憶装置
JPH0773685A (ja) * 1993-09-06 1995-03-17 Hitachi Ltd 半導体不揮発性記憶装置
US5537358A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US5627784A (en) * 1995-07-28 1997-05-06 Micron Quantum Devices, Inc. Memory system having non-volatile data storage structure for memory control parameters and method
US6032248A (en) * 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
US6166962A (en) * 1999-06-24 2000-12-26 Amic Technology, Inc. Circuit and method for conditioning flash memory array
US6292395B1 (en) * 1999-12-30 2001-09-18 Macronix International Co., Ltd. Source and drain sensing
US6834323B2 (en) * 2000-12-26 2004-12-21 Intel Corporation Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751637A (en) * 1995-06-07 1998-05-12 Macronix International Co., Ltd. Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width
US6191976B1 (en) * 1998-08-13 2001-02-20 Texas Instruments Incorporated Flash memory margin mode enhancements
US6219281B1 (en) * 1999-06-24 2001-04-17 Amic Technology, Inc. System and method for erasing non-volatile memory cells
US6249459B1 (en) * 1999-06-24 2001-06-19 Amic Technology, Inc. Circuit and method for equalizing erase rate of non-volatile memory cells
US6353556B2 (en) * 1999-06-24 2002-03-05 Amic Technology, Inc. Method for operating non-volatile memory cells
US6418054B1 (en) * 1999-08-31 2002-07-09 Advanced Micro Devices, Inc. Embedded methodology to program/erase reference cells used in sensing flash cells
US6222768B1 (en) * 2000-01-28 2001-04-24 Advanced Micro Devices, Inc. Auto adjusting window placement scheme for an NROM virtual ground array
US6292394B1 (en) * 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
US20040042284A1 (en) * 2002-08-30 2004-03-04 Akira Sato Flash memory for improving write access time

Also Published As

Publication number Publication date
FR2874449A1 (fr) 2006-02-24
US20060039207A1 (en) 2006-02-23
CN101040344B (zh) 2011-04-20
US7151701B2 (en) 2006-12-19
CN101040344A (zh) 2007-09-19
TW200620311A (en) 2006-06-16
FR2874449B1 (fr) 2008-04-04

Similar Documents

Publication Publication Date Title
TWI396203B (zh) 用於改善可程式化記憶體單元陣列中資料保留之方法及機器可讀取媒體,以及可程式化記憶體電路
US7558114B2 (en) Flash memory device capable of improving reliability
TWI374449B (en) Programming and/or erasing a memory device in response to its program and/or erase history
US7038946B2 (en) Non-volatile semiconductor memory device
US5991201A (en) Non-volatile memory with over-program protection and method therefor
US7821837B2 (en) Reprogrammable nonvolatile memory devices and methods
US7428170B2 (en) Voltage generation circuit, flash memory device including the same and method for programming the flash memory device
US7489557B2 (en) Methods for reducing write time in nonvolatile memory devices and related devices
JP2012133833A (ja) 不揮発性半導体記憶装置
JP3802763B2 (ja) 不揮発性半導体メモリ装置およびその消去方法
US8509001B2 (en) Adaptive write procedures for non-volatile memory
US6668303B2 (en) Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
US6128224A (en) Method and apparatus for writing an erasable non-volatile memory
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
JP2003346485A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の書き込み方法
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP5868381B2 (ja) 半導体記憶装置
KR20100028037A (ko) 높은 신뢰성을 갖는 비휘발성 메모리
KR20150045642A (ko) 반도체 장치 및 그 동작 방법
US20120140572A1 (en) Semiconductor memory device and method of operating the same
EP1782426B1 (en) Self-adaptive program delay circuitry for programmable memories
CN108511018B (zh) 半导体存储装置以及数据读出方法
WO2007043133A1 (ja) 半導体装置およびその制御方法
KR101034444B1 (ko) 불휘발성 메모리 소자 및 이의 동작 방법
JP2002197880A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees