TWI393504B - 缺口定位型銲接結構及防止引腳偏移的方法 - Google Patents

缺口定位型銲接結構及防止引腳偏移的方法 Download PDF

Info

Publication number
TWI393504B
TWI393504B TW099119882A TW99119882A TWI393504B TW I393504 B TWI393504 B TW I393504B TW 099119882 A TW099119882 A TW 099119882A TW 99119882 A TW99119882 A TW 99119882A TW I393504 B TWI393504 B TW I393504B
Authority
TW
Taiwan
Prior art keywords
pads
notch
pin
pins
solder
Prior art date
Application number
TW099119882A
Other languages
English (en)
Other versions
TW201201646A (en
Inventor
Hsiang Chih Ni
Ching Feng Hsieh
Original Assignee
Askey Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Askey Computer Corp filed Critical Askey Computer Corp
Priority to TW099119882A priority Critical patent/TWI393504B/zh
Priority to US12/841,518 priority patent/US8299367B2/en
Priority to DE102010038493A priority patent/DE102010038493B4/de
Priority to JP2010172086A priority patent/JP2012004520A/ja
Publication of TW201201646A publication Critical patent/TW201201646A/zh
Application granted granted Critical
Publication of TWI393504B publication Critical patent/TWI393504B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0939Curved pads, e.g. semi-circular or elliptical pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

缺口定位型銲接結構及防止引腳偏移的方法
本發明係關於一種缺口定位型銲接結構及防止引腳偏移的方法,尤指在複數銲墊之至少二銲墊分別設有至少一缺口者。
現今電子產業蓬勃發展,大量的電子設備或產品因應而生,其中為提高電子設備或產品的產能,表面黏著技術(Surface Mount Technology,SMT)便由業者開發加入製程。第1圖至第3圖分別為習知電子元件銲接於電路板之分解圖、組合圖及電子元件銲接於電路板時引腳、銲料及銲墊之俯視圖,如圖所示,電路板9上設有複數銲墊8,電子元件6具有複數引腳61,該等銲墊8的尺寸分別大於該等引腳61的尺寸,銲料7分別塗佈於該等銲墊8。當銲接電子元件6於電路板9上時,電子元件6先藉由該等引腳61插接於該等銲墊8上的銲料7,之後再將電路板9送進回銲爐加熱熔解銲料7,接著讓電路板9的溫度降回室溫,使銲料7凝固以固定電子元件6的該等引腳61。然而,銲料7熔解後係呈液狀,且該等銲墊8的尺寸分別大於該等引腳61的尺寸,其使得銲料7在凝固的過程中,電子元件6的該等引腳61會在該等銲墊8上平移,待銲料7確實凝固後,便產生電子元件6的該等引腳61相對於該等銲墊8偏移的型態(如第3圖所示)。上述結果不僅會使得後續製 程產生問題,降低製程效率,而且不良品又需再製,增加製造成本。
因此,如何發明出一種缺口定位型銲接結構及防止引腳偏移的方法,以使其可提高製程效率,及降低製造成本,將是本發明所欲積極揭露之處。
有鑑於習知技術之缺失,本發明之目的在於提供一種缺口定位型銲接結構及防止引腳偏移的方法,以使其可提高製程效率,及降低製造成本。
為達上述目的,本發明之第一態樣為一種缺口定位型銲接結構,係包括複數個設在電路板上之銲墊,用於接合具有複數個引腳的SMT電子元件,該銲墊之尺寸係大於該引腳,其特徵在於:各該銲墊位於該電路板之一排列方向上,其中至少二銲墊分別設有至少一缺口,該缺口係位在對應該引腳外圍之區域,以供該引腳的周緣對齊而限制其位移。
本發明之第二態樣為一種防止引腳偏移的方法,係應用在電路板上銲接具有複數個引腳的SMT電子元件,該方法包含下列步驟:在電路板上形成複數個位於一排列方向上的銲墊,該銲墊的尺寸係大於該引腳,且至少二銲墊分別設有至少一缺口,該缺口係位在對應該引腳外圍之區域;以及使用銲料接合對應之各該銲墊與引腳,並藉該缺口使 該引腳的周緣對齊而限制其位移。
藉此,本發明之缺口定位型銲接結構及防止引腳偏移的方法可提高製程效率,及降低製造成本。
為充分瞭解本發明之目的、特徵及功效,茲藉由下述具體之實施例,並配合所附之圖式,對本發明做一詳細說明,說明如後:第4圖至第6圖分別為本發明較佳具體實施例之分解圖、組合圖及引腳、銲料及銲墊之俯視圖,如圖所示,本發明之第一態樣為一種缺口定位型銲接結構,係包括複數個設在電路板5上之銲墊3,用於接合具有複數個引腳11的SMT電子元件1,該銲墊3之尺寸係大於該引腳11,該等引腳11的數量可為二或以上,圖式中以三引腳11為例,該等銲墊3的數量對應於該等引腳11的數量,本發明之缺口定位型銲接結構的特徵在於各該銲墊3位於該電路板5之一排列方向4上,其中至少二銲墊3分別設有至少一缺口31,該至少二銲墊3可為最左及最右的銲墊3、左邊二銲墊3、右邊二銲墊或三銲墊3,圖式中以最左及最右的銲墊3為例,缺口31的數量可為一或以上,圖式中以一缺口31為例,該缺口31在銲接過程中係位在對應該引腳11外圍之區域,以供該引腳11的周緣對齊而限制其位移。
當該電子元件1的該等引腳11欲銲接至該電路板5上時,該等銲墊3上需先塗佈銲料2,其可以具有複數貫孔(圖 未示)的模板(圖未示)先覆蓋於該電路板5上,該等貫孔的位置對應該等銲墊3的位置,該等貫孔的形狀及大小與該等銲墊3相同,之後再以銲料,例如錫膏,塗佈於該等貫孔,待移除該模板後,該等銲墊3上便塗佈有銲料2,且銲料2的形狀及大小與該等銲墊3相同,亦具有缺口21;接著將該電子元件1的該等引腳11插接於該等銲墊3上的銲料2,之後再將該電路板5送進回銲爐(圖未示)加熱熔解銲料2,接著讓該電路板1的溫度降回室溫,以使銲料2逐漸凝固,在銲料2凝固的過程中,由於該等銲墊3的缺口31上不具有銲料,其使該電子元件1的該等引腳11不會朝該等缺口31平移,意即該等缺口31限位該電子元件1的該等引腳11,因此銲料2凝固的過程中,該電子元件1的該等引腳11便不會相對於該等銲墊3平移,直至銲料2凝固後固定該電子元件1的該等引腳11於該等銲墊3上,且不會造成偏移。
另外,由於該等銲墊3的尺寸分別大於該等引腳11的尺寸,因此該等銲墊3上銲料2的尺寸亦分別大於該等引腳11的尺寸,當該電子元件1的該等引腳11銲接至該電路板5上時,位於該等引腳11下的銲料2係用以黏合該等引腳11,位於該等引腳11外的銲料2則用以包覆該等引腳11,以使該等引腳11銲接得更加牢固。
上述缺口31的形狀可為圓弧形,至少二銲墊3的二側(圖式中以最左銲墊3的左側及最右銲墊3的右側為例,其亦可為左邊二銲墊3的左側及右側,或右邊二銲墊3的 左側及右側)分別設有一缺口31,且該等缺口31位於該排列方向4上,該缺口31的凹口側朝向該圓形引腳11。如圖所示,位於該排列方向4上且為圓弧形的該等缺口31使得該電子元件1的該等圓形引腳11無法上下或左右平移,且由於該電子元件1的該等圓形引腳11的旋轉中心的半徑大於圓弧形缺口31的半徑,因此該電子元件1的該等圓形引腳11亦無法相對於該等銲墊3轉動,意即該電子元件1的該等圓形引腳11不會相對於該等銲墊3偏移。
第7圖、第9圖及第11圖分別為本發明另一、又一及再一較佳具體實施例的引腳、銲料及銲墊之俯視圖一,如圖所示,上述缺口31’、31”、31'''的形狀亦可為方形、矩形或圓形,至少二銲墊3’、3”、3'''(圖式中以最左銲墊3’、3”、3'''及最右銲墊3’、3”、3'''為例,其亦可為左邊二銲墊3’、3”、3''',或右邊二銲墊3’、3”、3''')分別設有至少二缺口31’、31”、31''',該等缺口31’、31”、31'''位於該排列方向4的二側,例如在該等銲墊3’、3”、3'''的對角線上。如圖所示,位於該排列方向4二側的該等缺口31’、31”、31'''使得該電子元件的該等引腳11無法上下或左右平移,且亦無法相對於該等銲墊3’、3”、3'''轉動,意即該電子元件的該等引腳11不會相對於該等銲墊3’、3”、3'''偏移。
第8圖、第10圖及第12圖分別為本發明另一、又一及再一較佳具體實施例的引腳、銲料及銲墊之俯視圖二,如圖所示,上述缺口31’、31”、31'''的形狀亦可為方形、 矩形或圓形,至少二銲墊3’、3”、3'''(圖式中以最左銲墊3’、3”、3'''及最右銲墊3’、3”、3'''為例,其亦可為左邊二銲墊3’、3”、3''',或右邊二銲墊3’、3”、3''')分別設有至少三缺口31’、31”、31''',其中二缺口31’、31”、31'''位於該排列方向4上,其餘缺口31’、31”、31'''位於該排列方向4的二側。如圖所示,位於該排列方向4上及位於該排列方向4二側的該等缺口31’、31”、31'''使得該電子元件的該等引腳11無法上下或左右平移,且亦無法相對於該等銲墊3’、3”、3'''轉動,意即該電子元件的該等引腳11不會相對於該等銲墊3’、3”、3'''偏移。
第13圖為本發明較佳具體實施例之流程圖,請同時參考第4圖至第6圖,如圖所示,本發明之第二態樣為一種防止引腳偏移的方法,係應用在電路板5上銲接具有複數個引腳11的SMT電子元件1,該等引腳11的數量可為二或以上,圖式中以三引腳11為例,引腳11與銲墊3的數量相同,該方法包含下列步驟:在該電路板5上形成複數個位於一排列方向4上的銲墊3,該銲墊3的尺寸係大於該引腳11,且至少二銲墊3分別設有至少一缺口31,該缺口31係位在對應該引腳11外圍之區域,該至少二銲墊3可為最左及最右的銲墊3、左邊二銲墊3、右邊二銲墊3或三銲墊3,圖式中以最左及最右的銲墊3為例,缺口31的數量可為一或以上,圖式中以一缺口31為例;以及使用銲料2接合對應之各該銲墊3與引腳11,該缺口 31在銲接過程中使該引腳11的周緣對齊而限制其位移。
當該電子元件1的該等引腳11欲銲接至該電路板5上時,該等銲墊3上需先塗佈銲料2,其可以具有複數貫孔(圖未示)的模板(圖未示)先覆蓋於該電路板5上,該等貫孔的位置對應該等銲墊3的位置,該等貫孔的形狀及大小與該等銲墊3相同,之後再以銲料,例如錫膏,塗佈於該等貫孔,待移除該模板後,該等銲墊3上便塗佈有銲料2,且銲料2的形狀及大小與該等銲墊3相同,亦具有缺口21;接著將該電子元件1的該等引腳11插接於該等銲墊3上的銲料2,之後再將該電路板5送進回銲爐(圖未示)加熱熔解銲料2,接著讓該電路板1的溫度降回室溫,以使銲料2逐漸凝固,在銲料2凝固的過程中,由於該等銲墊3的缺口31上不具有銲料,其使該電子元件1的該等引腳11不會朝該等缺口31平移,意即該等缺口31限位該電子元件1的該等引腳11,因此銲料2凝固的過程中,該電子元件1的該等引腳11便不會相對於該等銲墊3平移,直至銲料2凝固後固定該電子元件1的該等引腳11於該等銲墊3上,且不會造成偏移。
另外,由於該等銲墊3的尺寸分別大於該等引腳11的尺寸,因此該等銲墊3上銲料2的尺寸亦分別大於該等引腳11的尺寸,當該電子元件1的該等引腳11銲接至該電路板5上時,位於該等引腳11下的銲料2係用以黏合該等引腳11,位於該等引腳11外的銲料2則用以包覆該等引腳11,以使該等引腳11銲接得更加牢固。
上述步驟中,使至少二銲墊3的二側(圖式中以最左銲墊3的左側及最右銲墊3的右側為例,其亦可為左邊二銲墊3的左側及右側,或右邊二銲墊3的左側及右側)分別形成一缺口31,並使該缺口31的形狀形成圓弧形;且各該缺口31係位於該排列方向4上,該缺口31的凹口側朝向該圓形引腳11。如圖所示,位於該排列方向4上且為圓弧形的該等缺口31使得該電子元件1的該等圓形引腳11無法上下或左右平移,且由於該電子元件1的該等圓形引腳11的旋轉中心的半徑大於圓弧形缺口31的半徑,因此該電子元件1的該等圓形引腳11亦無法相對於該等銲墊3轉動,意即該電子元件1的該等圓形引腳11不會相對於該等銲墊3偏移。
請參考第7圖、第9圖、第11圖及第13圖,上述步驟中,使至少二銲墊3’、3”、3'''(圖式中以最左銲墊3’、3”、3'''及最右銲墊3’、3”、3'''為例,其亦可為左邊二銲墊3’、3”、3''',或右邊二銲墊3’、3”、3''')分別形成至少二缺口31’、31”、31''',並使該缺口31’、31”、31'''的形狀形成方形、矩形或圓形;並使各該缺口31’、31”、31'''位於該排列方向4的二側,例如在該等銲墊3’、3”、3'''的對角線上。如圖所示,位於該排列方向4二側的該等缺口31’、31”、31'''使得該電子元件的該等引腳11無法上下或左右平移,且亦無法相對於該等銲墊3’、3”、3'''轉動,意即該電子元件的該等引腳11不會相對於該等銲墊3’、3”、3'''偏移。
請參考第8圖、第10圖、第12圖及第13圖,上述步驟中,至少二銲墊3’、3”、3'''(圖式中以最左銲墊3’、3”、3'''及最右銲墊3’、3”、3'''為例,其亦可為左邊二銲墊3’、3”、3''',或右邊二銲墊3’、3”、3''')分別形成至少三缺口31’、31”、31''',並使該缺口31’、31”、31'''的形狀形成方形、矩形或圓形;並使二缺口31’、31”、31'''位於該排列4方向上,其餘缺口31’、31”、31'''位於該排列方向4的二側。如圖所示,位於該排列方向4上及位於該排列方向4二側的該等缺口31’、31”、31'''使得該電子元件的該等引腳11無法上下或左右平移,且亦無法相對於該等銲墊3’、3”、3’”轉動,意即該電子元件的該等引腳11不會相對於該等銲墊3’、3”、3'''偏移。
本發明在上文中已以較佳實施例揭露,然熟習本項技術者應理解的是,該實施例僅用於描繪本發明,而不應解讀為限制本發明之範圍。應注意的是,舉凡與該實施例等效之變化與置換,均應設為涵蓋於本發明之範疇內。因此,本發明之保護範圍當以下文之申請專利範圍所界定者為準。
1‧‧‧電子元件
11‧‧‧引腳
2‧‧‧銲料
21‧‧‧缺口
3‧‧‧銲墊
3’‧‧‧銲墊
3”‧‧‧銲墊
3'''‧‧‧銲墊
31‧‧‧缺口
31’‧‧‧缺口
31”‧‧‧缺口
31'''‧‧‧缺口
4‧‧‧排列方向
5‧‧‧電路板
6‧‧‧電子元件
61‧‧‧引腳
7‧‧‧銲料
8‧‧‧銲墊
9‧‧‧電路板
第1圖為習知電子元件銲接於電路板之分解圖。
第2圖為習知電子元件銲接於電路板之組合圖。
第3圖為習知電子元件銲接於電路板時引腳、銲料及銲墊之俯視圖。
第4圖為本發明較佳具體實施例之分解圖。
第5圖為本發明較佳具體實施例之組合圖。
第6圖為本發明較佳具體實施例的引腳、銲料及銲墊之俯視圖。
第7圖為本發明另一較佳具體實施例的引腳、銲料及銲墊之俯視圖一。
第8圖為本發明另一較佳具體實施例的引腳、銲料及銲墊之俯視圖二。
第9圖為本發明又一較佳具體實施例的引腳、銲料及銲墊之俯視圖一。
第10圖為本發明又一較佳具體實施例的引腳、銲料及銲墊之俯視圖二。
第11圖為本發明再一較佳具體實施例的引腳、銲料及銲墊之俯視圖一。
第12圖為本發明再一較佳具體實施例的引腳、銲料及銲墊之俯視圖二。
第13圖為本發明較佳具體實施例之流程圖。
1‧‧‧電子元件
11‧‧‧引腳
2‧‧‧銲料
21‧‧‧缺口
3‧‧‧銲墊
31‧‧‧缺口
4‧‧‧排列方向
5‧‧‧電路板

Claims (6)

  1. 一種缺口定位型銲接結構,係包括複數個設在電路板上之銲墊,用於接合具有複數個圓形引腳的SMT電子元件,該銲墊之尺寸係大於該圓形引腳,其特徵在於:各該銲墊位於該電路板之一排列方向上,其中該等銲墊分別設有至少一缺口,該缺口的形狀為圓弧形,且各該缺口係位於該排列方向上,該等圓形引腳的旋轉中心的半徑大於該缺口的半徑,該缺口係位在對應該圓形引腳外圍之區域,該缺口的凹口側朝向該圓形引腳,以供該圓形引腳的周緣對齊而限制其位移。
  2. 一種缺口定位型銲接結構,係包括複數個設在電路板上之銲墊,用於接合具有複數個引腳的SMT電子元件,該銲墊之尺寸係大於該引腳,其特徵在於:各該銲墊位於該電路板之一排列方向上,其中該等銲墊分別設有一缺口,該缺口的形狀為方形、矩形或圓形,各該缺口位於該排列方向上,該缺口係位在對應該引腳外圍之區域,以供該引腳的周緣對齊而限制其位移。
  3. 如申請專利範圍第2項所述之缺口定位型銲接結構,其中,該等銲墊分別設有至少三缺口,該等銲墊分別有一缺口位於該排列方向上,其餘缺口位於該排列方向的二側。
  4. 一種防止引腳偏移的方法,係應用在電路板上銲接具有複數個圓形引腳的SMT電子元件,該方法包含下列步驟:在該電路板上形成複數個位於一排列方向上的銲墊,該銲墊的尺寸係大於該圓形引腳,且該等銲墊分別設 有至少一缺口,該缺口的形狀形成圓弧形,且各該缺口係位於該排列方向上,該等圓形引腳的旋轉中心的半徑大於該缺口的半徑,該缺口係位在對應該圓形引腳外圍之區域,該缺口的凹口側朝向該圓形引腳;以及使用銲料接合對應之各該銲墊與圓形引腳,並藉該缺口使該圓形引腳的周緣對齊而限制其位移。
  5. 一種防止引腳偏移的方法,係應用在電路板上銲接具有複數個引腳的SMT電子元件,該方法包含下列步驟:在該電路板上形成複數個位於一排列方向上的銲墊,該銲墊的尺寸係大於該引腳,且該等銲墊分別設有一缺口,該缺口的形狀形成方形、矩形或圓形,並使各該缺口位於該排列方向上,該缺口係位在對應該引腳外圍之區域;以及使用銲料接合對應之各該銲墊與引腳,並藉該缺口使該引腳的周緣對齊而限制其位移。
  6. 如申請專利範圍第5項所述之方法,其中,該等銲墊分別形成至少三缺口,並使該等銲墊分別有一缺口位於該排列方向上,其餘缺口位於該排列方向的二側。
TW099119882A 2010-06-18 2010-06-18 缺口定位型銲接結構及防止引腳偏移的方法 TWI393504B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW099119882A TWI393504B (zh) 2010-06-18 2010-06-18 缺口定位型銲接結構及防止引腳偏移的方法
US12/841,518 US8299367B2 (en) 2010-06-18 2010-07-22 Notch positioning type soldering structure and method for preventing pin deviation
DE102010038493A DE102010038493B4 (de) 2010-06-18 2010-07-27 Anordnung und Verfahren zum Anlöten eines SMT-Bauelementes mit kreisrunden Kontaktfüßen
JP2010172086A JP2012004520A (ja) 2010-06-18 2010-07-30 切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099119882A TWI393504B (zh) 2010-06-18 2010-06-18 缺口定位型銲接結構及防止引腳偏移的方法

Publications (2)

Publication Number Publication Date
TW201201646A TW201201646A (en) 2012-01-01
TWI393504B true TWI393504B (zh) 2013-04-11

Family

ID=45091330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119882A TWI393504B (zh) 2010-06-18 2010-06-18 缺口定位型銲接結構及防止引腳偏移的方法

Country Status (4)

Country Link
US (1) US8299367B2 (zh)
JP (1) JP2012004520A (zh)
DE (1) DE102010038493B4 (zh)
TW (1) TWI393504B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105533B2 (en) 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
DE102011115658A1 (de) * 2011-09-28 2013-03-28 Osram Opto Semiconductors Gmbh Elektronische Anordnung
US20140008117A1 (en) * 2012-07-03 2014-01-09 Nanya Technology Corporation Connecting structure of circuit board
US9138821B2 (en) * 2014-01-17 2015-09-22 Medtronic, Inc. Methods for simultaneously brazing a ferrule and lead pins
CN104548565B (zh) * 2015-01-25 2017-01-04 周口师范学院 一种可塑形体育护板
CN110010017A (zh) * 2019-04-12 2019-07-12 湖南新亚胜光电股份有限公司 一种抗外力撞击的led灯板制造方法及产品
JP7441613B2 (ja) * 2019-06-05 2024-03-01 Fdk株式会社 高密度実装モジュール
US10868401B1 (en) * 2020-03-04 2020-12-15 Onanon, Inc. Robotic wire termination system
CN115229295A (zh) * 2022-06-09 2022-10-25 上海移远通信技术股份有限公司 定位装置及手动刷锡组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558271A (en) * 1993-04-30 1996-09-24 Lsi Logic Corporation Shaped, self-aligning micro-bump structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189195A (ja) * 1988-01-25 1989-07-28 Sumitomo Electric Ind Ltd 電気素子実装用電極
JPH0236074U (zh) * 1988-09-01 1990-03-08
JPH03225998A (ja) * 1990-01-31 1991-10-04 Oki Electric Ind Co Ltd 表面実装部品の電極形成方法
JPH05206627A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd リード接続用電極及びリード・電極の接続方法
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JPH10335795A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Ind Co Ltd プリント基板
US6114769A (en) * 1997-07-18 2000-09-05 Mcms, Inc. Solder paste brick
US6172414B1 (en) * 1998-04-28 2001-01-09 Trw Inc. Apparatus and method for snap-on thermo-compression bonding
JP2000077834A (ja) * 1998-08-31 2000-03-14 Toshiba Corp 印刷配線板
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
JP2003031935A (ja) * 2001-07-18 2003-01-31 Yaskawa Electric Corp プリント基板の電極ランド
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias
DE102006062494A1 (de) * 2006-12-28 2008-07-03 Robert Bosch Gmbh Elektrische Vorrichtung mit einem Trägerelement mit zumindest einer speziellen Anschlussfläche und einem oberflächenmontierten Bauelement
TWI379391B (en) * 2008-05-05 2012-12-11 Siliconware Precision Industries Co Ltd Electronic carrier board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558271A (en) * 1993-04-30 1996-09-24 Lsi Logic Corporation Shaped, self-aligning micro-bump structures

Also Published As

Publication number Publication date
DE102010038493B4 (de) 2013-01-03
US8299367B2 (en) 2012-10-30
DE102010038493A1 (de) 2011-12-22
US20110308850A1 (en) 2011-12-22
TW201201646A (en) 2012-01-01
JP2012004520A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
TWI393504B (zh) 缺口定位型銲接結構及防止引腳偏移的方法
JP6318638B2 (ja) プリント配線板および情報処理装置
JP6771308B2 (ja) 回路基板および半導体集積回路の実装構造
TWI436712B (zh) 印刷電路板以及印刷電路板組合結構
WO2017215488A1 (zh) 一种底部有焊端的模块
TW201343008A (zh) 印刷電路板結構
CN106604526A (zh) 一种散热焊盘的设计方法、散热焊盘及印刷电路板
TWI333405B (zh)
JP2011171427A (ja) 積層型半導体装置
US9296056B2 (en) Device for thermal management of surface mount devices during reflow soldering
TWI387420B (zh) 切邊定位型銲接結構及防止引腳偏移的方法
TW201340792A (zh) 印刷電路板
JP4852111B2 (ja) プリント配線基板
JP5634571B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
TWI455661B (zh) 印刷電路板與於此印刷電路板上配置積體電路封裝元件的方法
JP2008171992A (ja) 半導体部品の実装方法
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP5889160B2 (ja) 電子機器の製造方法
JP2018006465A (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP2008205101A (ja) 電子部品実装基板の製造方法及び電子部品実装基板
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2008140868A (ja) 多層配線基板および半導体装置
JP2019062000A (ja) スクリーン印刷用マスク、及びプリント配線基板
JP2013179192A (ja) 基板及び実装方法
TWI586228B (zh) 印刷電路板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees