JP2012004520A - 切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法 - Google Patents

切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法 Download PDF

Info

Publication number
JP2012004520A
JP2012004520A JP2010172086A JP2010172086A JP2012004520A JP 2012004520 A JP2012004520 A JP 2012004520A JP 2010172086 A JP2010172086 A JP 2010172086A JP 2010172086 A JP2010172086 A JP 2010172086A JP 2012004520 A JP2012004520 A JP 2012004520A
Authority
JP
Japan
Prior art keywords
bonding pads
notch
lead pin
arrangement direction
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010172086A
Other languages
English (en)
Inventor
Sang-Ji Ye
倪祥智
qing-feng Xie
謝青峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Askey Computer Corp
Original Assignee
Askey Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Askey Computer Corp filed Critical Askey Computer Corp
Publication of JP2012004520A publication Critical patent/JP2012004520A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0939Curved pads, e.g. semi-circular or elliptical pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】製造効率を向上させ、製造コストを下げることができる切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法を提供する。
【解決手段】切欠位置決め型ワイヤボンディング構造は、回路基板5上に複数のボンディングパッド3が配置されている。ボンディングパッド3は、複数のリードピン11を有する表面実装技術の電子部品1を接合し、リードピン11より大きく、回路基板5の配列方向4上に位置している。少なくとも2つのボンディングパッド3には、リードピン11の外側領域に対応した箇所に位置し、リードピン11の周縁部を位置合わせし、変位することを防ぐために、少なくとも1つの切欠21がそれぞれ設けられている。
【選択図】図4

Description

本発明は、切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法に関し、特に、複数のボンディングの少なくとも2つに、少なくとも1つの切欠がそれぞれ設けられている切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法に関する。
今日の電子産業の急速な発展に伴い、電子装置又は製品が大量に生産されている。電子装置又は製品のスループットを向上させるために、表面実装技術(Surface Mount Technology:SMT)が製造工程に利用されている。図1〜図3に示すように、従来の回路基板9上には、複数のボンディングパッド8が配置されている。電子部品6は、複数のリードピン61を有する。これらボンディングパッド8は、サイズがリードピン61より大きく、はんだ7をそれぞれ塗布する。回路基板9上に電子部品6を配置する場合、ボンディングパッド8上のはんだ7に電子部品6のリードピン61を挿着してから、回路基板9をリフロー炉へ送ってはんだ7を加熱して溶解し、回路基板9の温度を室温へ下げてはんだ7を凝固させることにより電子部品6のリードピン61を固定させる。しかし、はんだ7は、溶解した後に液状となるため、ボンディングパッド8のサイズがリードピン61より大きくなり、はんだ7の凝固過程において、電子部品6のリードピン61がボンディングパッド8上を水平移動し、はんだ7が十分に凝固した後、電子部品6のリードピン61がボンディングパッド8に対して変位してしまうことがあった(図3に示す)。その結果、後続の製造工程に問題が発生する上、製造効率が低下し、不良品が発生した場合、製造し直すことにより製造コストが増大する虞があった。
そのため、製造効率を向上させ、製造コストを下げることができる切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法が求められていた。
本発明の目的は、従来技術の問題点を解決するために、製造効率を向上させ、製造コストを下げることができる切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法を提供することにある。
上記課題を解決するために、本発明の第1の形態によれば、回路基板上に複数のボンディングパッドが配置され、前記ボンディングパッドは、複数のリードピンを有する表面実装技術の電子部品を接合し、前記リードピンより大きく、前記回路基板の配列方向上に位置し、少なくとも2つの前記ボンディングパッドには、前記リードピンの外側領域に対応した箇所に位置し、前記リードピンの周縁部を位置合わせし、変位することを防ぐために、少なくとも1つの切欠がそれぞれ設けられていることを特徴とする切欠位置決め型ワイヤボンディング構造が提供される。
また、前記切欠は、円弧状であり、配列方向上に位置することが好ましい。
また、前記切欠は、方形状、矩形状又は円形状であり、少なくとも2つの前記ボンディングパッドのそれぞれに少なくとも2つ設けられ、前記配列方向の両側にそれぞれ位置することが好ましい。
また、少なくとも2つの前記ボンディングパッドのそれぞれには、方形状、矩形状又は円形状である前記切欠が少なくとも3つ設けられ、2つの前記切欠は、前記配列方向上に位置し、残りの前記切欠は、前記配列方向の両側に位置することが好ましい。
本発明の第2の形態によれば、複数のリードピンを有する表面実装技術の電子部品を回路基板上に接合するリードピンの変位防止方法であって、配列方向上に位置し、前記リードピンより大きい複数のボンディングパッドが前記回路基板上に形成され、前記リードピンの外側領域に対応した箇所に位置し、少なくとも2つの前記ボンディングパッドのそれぞれに少なくとも1つの切欠を設けるステップと、互いに対応した前記ボンディングパッドと前記リードピンとをはんだにより接合し、前記切欠により前記リードピンの周縁部を位置合わせし、変位することを防ぐステップと、を含むことを特徴とするリードピンの変位防止方法が提供される。
また、前記切欠は、円弧状であり、前記配列方向上に位置することが好ましい。
また、前記切欠は、方形状、矩形状又は円形状であり、少なくとも2つの前記ボンディングパッドのそれぞれに少なくとも2つ設けられ、前記配列方向の両側にそれぞれ位置することが好ましい。
また、前記切欠は、方形状、矩形状又は円形状であり、少なくとも2つの前記ボンディングパッドのそれぞれに少なくとも3つ設けられ、前記配列方向上に2つ位置し、前記配列方向の両側に残りがそれぞれ位置することが好ましい。
本発明の切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法は、製造効率を向上させ、製造コストを下げることができる。
従来の回路基板へ電子部品を溶接するときの状態を示す斜視図である。 従来の回路基板へ電子部品を溶接するときの状態を示す斜視図である。 従来の回路基板へ電子部品を溶接するときのリードピン、はんだ及びボンディングパッドを示す平面図である。 本発明の一実施形態による切欠位置決め型ワイヤボンディング構造を示す斜視図である。 本発明の一実施形態による切欠位置決め型ワイヤボンディング構造を示す斜視図である。 本発明の第1実施形態による切欠位置決め型ワイヤボンディング構造のリードピン、はんだ及びボンディングパッドを示す平面図である。 本発明の第2実施形態による切欠位置決め型ワイヤボンディング構造のリードピン、はんだ及びボンディングパッドを示す平面図である。 本発明の第2実施形態による切欠位置決め型ワイヤボンディング構造のリードピン、はんだ及びボンディングパッドを示す平面図である。 本発明の第3実施形態による切欠位置決め型ワイヤボンディング構造のリードピン、はんだ及びボンディングパッドを示す平面図である。 本発明の第3実施形態による切欠位置決め型ワイヤボンディング構造のリードピン、はんだ及びボンディングパッドを示す平面図である。 本発明の第4実施形態による切欠位置決め型ワイヤボンディング構造のリードピン、はんだ及びボンディングパッドを示す平面図である。 本発明の第4実施形態による切欠位置決め型ワイヤボンディング構造のリードピン、はんだ及びボンディングパッドを示す平面図である。 本発明の一実施形態によるリードピンの変位防止方法を示す流れ図である。
以下、本発明の実施形態について図に基づいて説明する。なお、これによって本発明が限定されるものではない。
図4〜図6を参照する。図4〜図6に示すように、本発明の一実施形態による切欠位置決め型ワイヤボンディング構造は、回路基板5上に配置された複数のボンディングパッド3を含む。ボンディングパッド3は、複数のリードピン11を有する表面実装技術の電子部品1を接合するために用いる。ボンディングパッド3のサイズは、リードピン11より大きい。リードピン11の数は、2つ以上である。本実施形態では、リードピン11の数は3つであり、ボンディングパッド3の数はリードピン11の数と同じである。本実施形態の切欠位置決め型ワイヤボンディング構造の特徴は、各ボンディングパッド3が回路基板5の配列方向4上に位置することである。少なくとも2つのボンディングパッド3(本実施形態では、最も左側のボンディングパッド3及び最も右側のボンディングパッド3であるが、他の実施形態では、左側の2つのボンディングパッド3、右側の2つのボンディングパッド3又は3つのボンディングパッド3でもよい。)には、少なくとも1つの切欠31がそれぞれ設けられている。本実施形態では、切欠31の数は1つであるが、他の実施形態では2つ以上でもよい。切欠31は、溶接過程において、リードピン11の外側領域に対応した箇所に位置し、リードピン11の周縁部を位置合わせし、変位することを防ぐことができる。
回路基板5上へ電子部品1の複数のリードピン11を溶接する際、ボンディングパッド3上へ、まず、はんだ2を塗布する。位置がボンディングパッド3の位置に対応し、形状及びサイズがボンディングパッド3と同じである複数の貫通孔(図示せず)を備えるテンプレート(図示せず)により回路基板5上を覆ってから、はんだ(例えば、ペースト状はんだ)を貫通孔に塗布することにより、テンプレートが除去された後にボンディングパッド3上にはんだ2が塗布される。はんだ2は、形状及びサイズがボンディングパッド3と同じであり、切欠21を有する。続いて、ボンディングパッド3上のはんだ2に、電子部品1のリードピン11を挿着してから、回路基板5をリフロー炉(図示せず)へ送り、はんだ2を加熱して溶解させる。続いて、電子部品1の温度が室温まで下がると、はんだ2が凝固し、はんだ2が凝固する過程において、ボンディングパッド3の切欠31上にははんだがないため、電子部品1のリードピン11が切欠31に向かって水平移動することがない(即ち、切欠31により電子部品1のリードピン11の位置が拘束される)。そのため、はんだ2が凝固する過程において、ボンディングパッド3上に電子部品1のリードピン11が固定されるまで、ボンディングパッド3に対して電子部品1のリードピン11が水平移動して変位することを防ぐことができる。
また、複数のボンディングパッド3のそれぞれは、リードピン11より大きいため、ボンディングパッド3上のはんだ2のサイズは、リードピン11より大きい。回路基板5上に電子部品1のリードピン11を溶接する際、リードピン11下のはんだ2は、リードピン11を接着するために用いる。リードピン11の外側に位置するはんだ2は、リードピン11を覆って強固に溶接させることができる。
上述した切欠31は、円弧状であり、少なくとも2つのボンディングパッド3の両側(本実施形態では、最も左側のボンディングパッド3の左側及び最も右側のボンディングパッド3の右側であるが、他の実施形態では、左側の2つのボンディングパッド3の左側及び右側、又は右側の2つのボンディングパッド3の左側及び右側でもよい。)にそれぞれ設けられている。複数の切欠31は、配列方向4上に設けられている。図4〜図6に示すように、配列方向4上に位置し、円弧状の複数の切欠31により、電子部品1のリードピン11は上下又は左右に水平移動することを防ぐことができる。電子部品1のリードピン11の回転中心の半径が円弧状の切欠31の半径と異なるため、電子部品1のリードピン11は、ボンディングパッド3に対して回転することを防ぐことができる。即ち、ボンディングパッド3に対して電子部品1のリードピン11が変位することを防ぐことができる。
図7、図9及び図11を参照する。図7、図9及び図11に示すように、本実施形態の切欠31’,31’’,31’’’は、方形状、矩形状、円形状であり、少なくとも2つのボンディングパッド3’,3’’,3’’’(本実施形態では、最も左側のボンディングパッド3’,3’’,3’’’及び最も右側のボンディングパッド3’,3’’,3’’’であるが、他の実施形態では、左側の2つのボンディングパッド3’,3’’,3’’’及び右側の2つのボンディングパッド3’,3’’,3’’’でもよい。)のそれぞれに、少なくとも2つの切欠31’,31’’,31’’’が設けられている。本実施形態の切欠31’,31’’,31’’’は、配列方向4の両側(例えば、ボンディングパッド3’,3’’,3’’’の対角線上)に設けられている。図7、図9及び図11に示すように、配列方向4の両側に設けられた切欠31’,31’’,31’’’は、電子部品の複数のリードピン11が上下又は左右へ水平移動したり、ボンディングパッド3’,3’’,3’’’に対して回転したりすることを防ぐことができる。即ち、ボンディングパッド3’,3’’,3’’’に対して電子部品のリードピン11が変位することを防ぐことができる。
図8、図10及び図12を参照する。図8、図10及び図12に示すように、少なくとも2つのボンディングパッド3’,3’’,3’’’(本実施形態では、最も左側のボンディングパッド3’,3’’,3’’’及び最も右側のボンディングパッド3’,3’’,3’’’であるが、他の実施形態では、左側の2つのボンディングパッド3’,3’’,3’’’又は右側の2つのボンディングパッド3’,3’’,3’’’でもよい。)には、形状が方形状、矩形状又は円形状である少なくとも3つの切欠31’,31’’,31’’’がそれぞれ設けられている。2つの切欠31’,31’’,31’’’は、配列方向4上に位置し、残りの切欠31’,31’’,31’’’は、配列方向4の両側に位置する。図8、図10及び図12に示すように、電子部品の複数のリードピン11は、配列方向4上及び配列方向4の両側に位置する切欠31’,31’’,31’’’により上下又は左右へ水平移動したり、複数のボンディングパッド3’,3’’,3’’’に対して回転したりすることを防ぐことができる。即ち、複数のボンディングパッド3’,3’’,3’’’に対して電子部品の複数のリードピン11が変位することを防ぐことができる。
図4〜図6及び図13を参照する。図4〜図6及び図13に示すように、本発明の一実施形態によるリードピンの変位防止方法は、回路基板5上に、複数のリードピン11を備える表面実装技術の電子部品1を溶接する際に応用する。リードピン11の数は、本実施形態では3つであるが、2つ以上であれば幾つでもよい。リードピン11とボンディングパッド3とは数が同じであり、リードピンの変位防止方法は、以下のステップを含む。
回路基板5上には、配列方向4上に位置するボンディングパッド3が複数形成されている。ボンディングパッド3のサイズは、リードピン11より大きく、少なくとも2つのボンディングパッド3には、少なくとも1つの切欠31がそれぞれ設けられている。各切欠31は、リードピン11の外周領域に位置する。少なくとも2つのボンディングパッド3(本実施形態では、最も左側のボンディングパッド3及び最も右側のボンディングパッド3である、他の実施形態では、左側の2つのボンディングパッド3、右側の2つのボンディングパッド3又は3つのボンディングパッド3でもよい。)は、切欠31の数が1つであるが、他の実施形態では、2つ以上でもよい。
互いに対応した各ボンディングパッド3とリードピン11とは、はんだ2により接合させる。切欠31は、溶接過程においてリードピン11の周縁部を位置合わせし、変位することを防ぐことができる。
回路基板5上に電子部品1の複数のリードピン11を溶接する際、ボンディングパッド3上へ、まず、はんだ2を塗布する。複数の貫通孔(図示せず)を有するテンプレート(図示せず)で回路基板5上を覆ってもよい。複数の貫通孔の位置は、複数のボンディングパッド3に対応した位置に設けられている。貫通孔の形状及びサイズは、ボンディングパッド3と同じである。その後、はんだ(例えば、ペースト状はんだ)を貫通孔に塗布し、テンプレートを除去してから、ボンディングパッド3上にはんだ2を塗布する。はんだ2の形状及びサイズは、ボンディングパッド3と同じであり、切欠21を有する。続いて、ボンディングパッド3上のはんだ2に電子部品1のリードピン11を挿着してから、回路基板5をリフロー炉(図示せず)へ送り、はんだ2を加熱して溶解させる。続いて、回路基板5の温度が室温まで下がると、はんだ2が凝固し、はんだ2が凝固する過程において、ボンディングパッド3の切欠31上にはんだがないため、電子部品1のリードピン11が切欠31に向かって水平移動することを防ぐことができる(即ち、電子部品1のリードピン11の位置を切欠31により拘束することができる)。そのため、はんだ2が凝固する過程において、電子部品1のリードピン11は、はんだ2の凝固により、ボンディングパッド3上に電子部品1のリードピン11が固定されるまで、ボンディングパッド3に対して水平移動して変位することを防ぐことができる。
また、各ボンディングパッド3は、リードピン11より大きいため、ボンディングパッド3上のはんだ2のサイズは、リードピン11より大きい。回路基板5上に電子部品1のリードピン11を溶接する際、リードピン11下のはんだ2は、リードピン11を接着するために用いる。リードピン11の外側に位置するはんだ2は、リードピン11を覆って強固に溶接することができる。
上述の実施形態では、少なくとも2つのボンディングパッド3の両側(本実施形態では、最も左側のボンディングパッド3の左側及び最も右側のボンディングパッド3の右側であるが、左側の2つのボンディングパッド3の左側及び右側、又は右側の2つのボンディングパッド3の左側及び右側でもよい。)に、円弧状の切欠31がそれぞれ設けられている。各切欠31は、配列方向4上に設けられている。図4〜図6及び図13に示すように、電子部品1のリードピン11は、配列方向4上に位置する円弧状の複数の切欠31により上下又は左右に水平移動することを防ぐことができる。また、電子部品1のリードピン11は、回転中心の半径が円弧状の切欠31の半径と異なるため、ボンディングパッド3に対して回転することを防ぐことができる。即ち、ボンディングパッド3に対して電子部品1のリードピン11が変位することを防ぐことができる。
図7、図9、図11及び図13を参照する。図7、図9、図11及び図13に示すように、少なくとも2つのボンディングパッド3’,3’’,3’’’(本実施形態では、最も左側のボンディングパッド3’,3’’,3’’’及び最も右側のボンディングパッド3’,3’’,3’’’であるが、他の実施形態では、左側の2つのボンディングパッド3’,3’’,3’’’及び右側の2つのボンディングパッド3’,3’’,3’’’でもよい。)には、少なくとも2つの切欠31’,31’’,31’’’がそれぞれ設けられている。切欠31’,31’’,31’’’の形状は、方形状、矩形状又は円形状でもよい。各切欠31’,31’’,31’’’は、配列方向4の両側(例えば、ボンディングパッド3’,3’’,3’’’の対角線上)に設けられている。図7、図9、図11及び図13に示すように、配列方向4の両側に位置する切欠31’,31’’,31’’’は、電子部品の複数のリードピン11を上下又は左右へ水平移動したり、ボンディングパッド3’,3’’,3’’’に対して回転したりすることを防ぐことができる。即ち、ボンディングパッド3’,3’’,3’’’に対して電子部品のリードピン11が変位することを防ぐことができる。
図8、図10、図12及び図13を参照する。図8、図10、図12及び図13に示すように、少なくとも2つのボンディングパッド3’,3’’,3’’’(本実施形態では、最も左側のボンディングパッド3’,3’’,3’’’及び最も右側のボンディングパッド3’,3’’,3’’’であるが、他の実施形態では、左側の2つのボンディングパッド3’,3’’,3’’’又は右側の2つのボンディングパッド3’,3’’,3’’’でもよい。)には、少なくとも3つの切欠31’,31’’,31’’’がそれぞれ設けられている。切欠31’,31’’,31’’’の形状は、方形状、矩形状又は円形状でもよい。2つの切欠31’,31’’,31’’’は、配列方向4上に位置し、残りの切欠31’,31’’,31’’’は、配列方向4の両側に位置する。図8、図10、図12及び図13に示すように、電子部品の複数のリードピン11は、配列方向4上及び配列方向4の両側に位置する切欠31’,31’’,31’’’により上下又は左右に水平移動したり、複数のボンディングパッド3’,3’’,3’’’に対して回転したりすることを防ぐことができる。即ち、ボンディングパッド3’,3’’,3’’’に対して複数の電子部品の複数のリードピン11が変位することを防ぐことができる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と領域を逸脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
1 電子部品
2 はんだ
3 ボンディングパッド
3’ ボンディングパッド
3’’ ボンディングパッド
3’’’ ボンディングパッド
4 配列方向
5 回路基板
6 電子部品
7 はんだ
8 ボンディングパッド
9 回路基板
11 リードピン
21 切欠
31 切欠
31’ 切欠
31’’ 切欠
31’’’ 切欠
61 リードピン

Claims (8)

  1. 回路基板上に複数のボンディングパッドが配置され、
    前記ボンディングパッドは、複数のリードピンを有する表面実装技術の電子部品を接合し、前記リードピンより大きく、前記回路基板の配列方向上に位置し、
    少なくとも2つの前記ボンディングパッドには、前記リードピンの外側領域に対応した箇所に位置し、前記リードピンの周縁部を位置合わせし、変位することを防ぐために、少なくとも1つの切欠がそれぞれ設けられていることを特徴とする切欠位置決め型ワイヤボンディング構造。
  2. 前記切欠は、円弧状であり、配列方向上に位置することを特徴とする請求項1に記載の切欠位置決め型ワイヤボンディング構造。
  3. 前記切欠は、方形状、矩形状又は円形状であり、少なくとも2つの前記ボンディングパッドのそれぞれに少なくとも2つ設けられ、前記配列方向の両側にそれぞれ位置することを特徴とする請求項1に記載の切欠位置決め型ワイヤボンディング構造。
  4. 少なくとも2つの前記ボンディングパッドのそれぞれには、方形状、矩形状又は円形状である前記切欠が少なくとも3つ設けられ、
    2つの前記切欠は、前記配列方向上に位置し、残りの前記切欠は、前記配列方向の両側に位置することを特徴とする請求項1に記載の切欠位置決め型ワイヤボンディング構造。
  5. 複数のリードピンを有する表面実装技術の電子部品を回路基板上に接合するリードピンの変位防止方法であって、
    配列方向上に位置し、前記リードピンより大きい複数のボンディングパッドが前記回路基板上に形成され、前記リードピンの外側領域に対応した箇所に位置し、少なくとも2つの前記ボンディングパッドのそれぞれに少なくとも1つの切欠を設けるステップと、
    互いに対応した前記ボンディングパッドと前記リードピンとをはんだにより接合し、前記切欠により前記リードピンの周縁部を位置合わせし、変位することを防ぐステップと、を含むことを特徴とするリードピンの変位防止方法。
  6. 前記切欠は、円弧状であり、前記配列方向上に位置することを特徴とする請求項5に記載のリードピンの変位防止方法。
  7. 前記切欠は、方形状、矩形状又は円形状であり、少なくとも2つの前記ボンディングパッドのそれぞれに少なくとも2つ設けられ、前記配列方向の両側にそれぞれ位置することを特徴とする請求項5に記載のリードピンの変位防止方法。
  8. 前記切欠は、方形状、矩形状又は円形状であり、少なくとも2つの前記ボンディングパッドのそれぞれに少なくとも3つ設けられ、前記配列方向上に2つ位置し、前記配列方向の両側に残りがそれぞれ位置することを特徴とする請求項5に記載のリードピンの変位防止方法。
JP2010172086A 2010-06-18 2010-07-30 切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法 Ceased JP2012004520A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099119882A TWI393504B (zh) 2010-06-18 2010-06-18 缺口定位型銲接結構及防止引腳偏移的方法
TW099119882 2010-06-18

Publications (1)

Publication Number Publication Date
JP2012004520A true JP2012004520A (ja) 2012-01-05

Family

ID=45091330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010172086A Ceased JP2012004520A (ja) 2010-06-18 2010-07-30 切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法

Country Status (4)

Country Link
US (1) US8299367B2 (ja)
JP (1) JP2012004520A (ja)
DE (1) DE102010038493B4 (ja)
TW (1) TWI393504B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198411A (ja) * 2019-06-05 2020-12-10 Fdk株式会社 高密度実装モジュール

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105533B2 (en) 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
DE102011115658A1 (de) * 2011-09-28 2013-03-28 Osram Opto Semiconductors Gmbh Elektronische Anordnung
US20140008117A1 (en) * 2012-07-03 2014-01-09 Nanya Technology Corporation Connecting structure of circuit board
US9138821B2 (en) * 2014-01-17 2015-09-22 Medtronic, Inc. Methods for simultaneously brazing a ferrule and lead pins
CN104548565B (zh) * 2015-01-25 2017-01-04 周口师范学院 一种可塑形体育护板
CN110010017A (zh) * 2019-04-12 2019-07-12 湖南新亚胜光电股份有限公司 一种抗外力撞击的led灯板制造方法及产品
US10868401B1 (en) 2020-03-04 2020-12-15 Onanon, Inc. Robotic wire termination system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189195A (ja) * 1988-01-25 1989-07-28 Sumitomo Electric Ind Ltd 電気素子実装用電極
JPH0236074U (ja) * 1988-09-01 1990-03-08
JPH03225998A (ja) * 1990-01-31 1991-10-04 Oki Electric Ind Co Ltd 表面実装部品の電極形成方法
JPH05206627A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd リード接続用電極及びリード・電極の接続方法
JP2000077834A (ja) * 1998-08-31 2000-03-14 Toshiba Corp 印刷配線板
JP2003031935A (ja) * 2001-07-18 2003-01-31 Yaskawa Electric Corp プリント基板の電極ランド

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JPH10335795A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Ind Co Ltd プリント基板
US6114769A (en) * 1997-07-18 2000-09-05 Mcms, Inc. Solder paste brick
US6172414B1 (en) * 1998-04-28 2001-01-09 Trw Inc. Apparatus and method for snap-on thermo-compression bonding
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias
DE102006062494A1 (de) * 2006-12-28 2008-07-03 Robert Bosch Gmbh Elektrische Vorrichtung mit einem Trägerelement mit zumindest einer speziellen Anschlussfläche und einem oberflächenmontierten Bauelement
TWI379391B (en) * 2008-05-05 2012-12-11 Siliconware Precision Industries Co Ltd Electronic carrier board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189195A (ja) * 1988-01-25 1989-07-28 Sumitomo Electric Ind Ltd 電気素子実装用電極
JPH0236074U (ja) * 1988-09-01 1990-03-08
JPH03225998A (ja) * 1990-01-31 1991-10-04 Oki Electric Ind Co Ltd 表面実装部品の電極形成方法
JPH05206627A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd リード接続用電極及びリード・電極の接続方法
JP2000077834A (ja) * 1998-08-31 2000-03-14 Toshiba Corp 印刷配線板
JP2003031935A (ja) * 2001-07-18 2003-01-31 Yaskawa Electric Corp プリント基板の電極ランド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198411A (ja) * 2019-06-05 2020-12-10 Fdk株式会社 高密度実装モジュール
JP7441613B2 (ja) 2019-06-05 2024-03-01 Fdk株式会社 高密度実装モジュール

Also Published As

Publication number Publication date
TWI393504B (zh) 2013-04-11
US20110308850A1 (en) 2011-12-22
TW201201646A (en) 2012-01-01
DE102010038493A1 (de) 2011-12-22
US8299367B2 (en) 2012-10-30
DE102010038493B4 (de) 2013-01-03

Similar Documents

Publication Publication Date Title
JP2012004520A (ja) 切欠位置決め型ワイヤボンディング構造及びリードピンの変位防止方法
CN100444374C (zh) 印刷电路板和包括印刷电路板的电子设备
US10638597B2 (en) Stand-off block
JP6771308B2 (ja) 回路基板および半導体集積回路の実装構造
TWI436712B (zh) 印刷電路板以及印刷電路板組合結構
JP2009224471A (ja) 電子部品及びその製造方法
TWI333405B (ja)
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
JP2011171427A (ja) 積層型半導体装置
US9296056B2 (en) Device for thermal management of surface mount devices during reflow soldering
JP2011222742A (ja) プリント基板及びその製造方法、電子部品の実装方法
TW201340792A (zh) 印刷電路板
JP4547252B2 (ja) 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法
JP2012004521A (ja) 縁切位置決め型ワイヤボンディング構造及びリードピンの変位防止方法
JP6768843B2 (ja) パワー半導体装置の製造方法およびパワー半導体装置
JP2008171992A (ja) 半導体部品の実装方法
JP2018006465A (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP3830803B2 (ja) 電子回路ユニットの製造方法
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2019062000A (ja) スクリーン印刷用マスク、及びプリント配線基板
JP2023082237A (ja) プリント配線板
JP2006261463A (ja) 電子部品の実装構造、該実装構造を備えた記録装置、電子機器、並びに電子部品の実装方法
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP6298630B2 (ja) 部品実装モジュールおよび部品実装方法
JP2016100515A (ja) 基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130423