TWI388049B - 用於相變記憶體封裝之方法、裝置及系統 - Google Patents

用於相變記憶體封裝之方法、裝置及系統 Download PDF

Info

Publication number
TWI388049B
TWI388049B TW097108839A TW97108839A TWI388049B TW I388049 B TWI388049 B TW I388049B TW 097108839 A TW097108839 A TW 097108839A TW 97108839 A TW97108839 A TW 97108839A TW I388049 B TWI388049 B TW I388049B
Authority
TW
Taiwan
Prior art keywords
die
phase change
change memory
uppermost
lowermost
Prior art date
Application number
TW097108839A
Other languages
English (en)
Other versions
TW200845358A (en
Inventor
Amip Shah
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200845358A publication Critical patent/TW200845358A/zh
Application granted granted Critical
Publication of TWI388049B publication Critical patent/TWI388049B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

用於相變記憶體封裝之方法、裝置及系統
本發明係有關於用於相變記憶體封裝之方法、裝置及系統。
 發明背景
用於相變記憶體封裝之裝配程序可包括需於高溫下一樹脂式封膠複合物之流程的一封膠程序。針對該封膠程序，高溫可藉由將一材料加熱至一設定點溫度來達成，其造成熱能從該高溫材料轉移至該相變記憶體晶粒。該結果晶粒溫度之增加可造成該矽中之硫化物材料相變，有效抹除儲存於該相變記憶體裝置之位元。
依據本發明之一實施例，係特地提出一種裝置，其包含：一封裝體基體；以及在該封裝體基體上之多個堆疊晶粒，該等多個堆疊晶粒包括至少一個最上方晶粒、一個最下方晶粒、以及在該最上方晶粒與該最下方晶粒間之至少一個相變記憶體晶粒，其中該最上方晶粒與最下方晶粒是間隔晶粒。
圖式簡單說明
從下列實施方式連同下列圖式可獲得對本發明之實施例的一較佳了解，其中：第1圖是一繪示根據某些實施例，用於相變記憶體之一晶粒堆疊組態的方塊圖。
第2圖是一繪示根據某些實施例之一晶粒堆疊組態的方塊圖。
第3圖是一繪示根據某些實施例之一晶粒堆疊組態的方塊圖。
第4圖是一繪示根據某些實施例，相變記憶體晶粒溫度對照封膠程序時間之圖形。
第5圖是一繪示根據某些實施例，用於相變記憶體之一封裝程序的流程圖。
第6圖是一繪示根據某些實施例之一系統的圖形。
 詳細說明
下列說明中，將提出若干特定細節。然而，應了解本發明之實施例在無該等特定細節下仍可被實作。其他實例中，並不詳細顯示著名之電路、架構及技術以避免混淆對本說明之了解。
參照為“某一實施例”、“一實施例”、“範例實施例”、“各種不同實施例”、等等，表示所述之本發明的該(等)實施例可包括特定特徵、架構、或特性，但並不需每一實施例皆包括該等特徵、架構、或特性。此外，某些實施例可具有針對其他實施例說明之某些特徵、全部特徵、或不具有任何特徵。
下列說明與申請專利範圍中，可使用該等術語“耦合”與“連接”，以及其衍生名詞。應了解該等術語彼此間並不意欲視為同義詞。而是，於特定實施例中，“連接”可用於 表示兩個或更多元件直接以實體或電氣方式彼此接觸。“耦合”可用於表示兩個或更多元件彼此協力操作或互動，但其可以或不需直接以實體或電氣方式接觸。
如該等申請專利範圍所使用，除非其他特定使用順序性形容詞“第一”、“第二”、“第三”、等等來敘述一共同物件，否則僅表示參照為相同物件之不同實例，並不意欲暗指所述之該等物件必須於時間上、空間上、排列上、或其他任何方式上位在一給定之順序中。
本說明與下列申請專利範圍包括，諸如左側、右側、頂部、底部、上方、下方、高於、低於、第一、第二、等等之術語，皆僅用於說明目的而非視為限制。例如，指定相對垂直位置之術語參照為一基體或積體電路之一裝置側(或主動表面)位於該基體之該“頂部”表面的一狀況；該基體實際上可為任何定向，使得一基體之一“頂”側可低於一標準的地面參考框架之“底”側，並仍位於該術語“頂部”之意義範圍中。除非特別如此說明，否則如本文(包括該等申請專利範圍中)所用之該術語“上方”並不表示於一第二層“上方”之一第一層直接位於該第二層上方並與其緊密接觸；該第一層與該第二層之間會有一第三層或其他結構位於該第一層上。本文說明之一裝置或物品的該等實施例可以許多位置與定向來加以製造、使用、或運送。
該術語“無線”與其衍生詞可用來說明電路、裝置、系統、方法、技術、通訊頻道、等等，其藉由透過一非固態媒體來使用調變電磁輻射以傳達資料。雖然某些實施例中 該術語可暗示相關聯裝置不包含任何線路，但該術語並不暗示相關聯裝置皆不包含任何線路。該術語“行動無線裝置”用來說明一無線裝置於通訊情形下仍在移動。
相變記憶體(PCM)是使用硫化物材料的特性來儲存資訊之一種非依電性記憶體類型。當施加熱能時，該硫化物可於一非晶質狀態與一晶質狀態之間切換，因此允許該PCM記憶體陣列中之位元的規劃與/或抹除。相變記憶體亦可參照為PRAM、雙向通用記憶體(OUM)、以及硫化物隨機存取記憶體(C-RAM)。
第1圖是一繪示根據某些實施例，用於相變記憶體(PCM)之一晶粒堆疊組態的方塊圖。封裝與組合期間使用之該封膠程序需要一樹脂式封膠複合物(106)於高溫時之流程。某些實施例中，該封膠流程需近乎185度C之溫度來使該封膠複合物流動。
該封膠程序期間，一上方(102)與下方(104)封膠溝槽受加熱至一預定設定點溫度(例如，185度C)，其造成熱能從該高溫封膠溝槽轉移至該封裝體基體(108)、晶粒堆疊(110、112、114)、以及封膠複合物(106)。
某些實施例中，該晶粒堆疊可包括一最下方間隔晶粒(114)、一最上方間隔晶粒(112)、以及該最下方與最上方間隔晶粒間之至少一相變記憶體晶粒(110)。於該晶粒堆疊之頂部與底部使用間隔晶粒(112、114)可防止該相變記憶體晶粒變熱。間隔晶粒(112、114)之大表面區域會造成該間隔晶粒具有比該相變記憶體晶粒還低的一熱電阻。因此，來自 該封膠溝槽之大部分熱能將流入該間隔晶粒(112、114)。此外，該相變記憶體晶粒(110)之非常少的表面區域曝露於該封膠複合物，因此非常少的熱能從該封膠複合物(106)直接轉移至該相變記憶體晶粒(110)。
間隔晶粒之大小與/或數量可根據該相變記憶體晶粒所需之熱絕緣總量來判定。某些實施例中，該間隔晶粒(112、114)可實質與該相變記憶體晶粒(110)大小相同。其他實施例中，該間隔晶粒可稍微大於或稍微小於該相變記憶體晶粒之大小。某些實施例中，多個間隔晶粒可位於該相變記憶體晶粒上方與/或下方以便提供適當的熱絕緣。例如，額外的間隔晶粒可位於該最下方間隔晶粒(114)與該相變記憶體晶粒(110)之間。同樣地，額外的間隔晶粒可位於該相變記憶體晶粒(110)與該最上方間隔晶粒(112)之間。
某些實施例中，一層晶粒附接材料可被放置於該晶粒堆疊中之晶粒間。例如，會有一層晶粒附接材料介於該封裝體基體(108)與該最下方間隔晶粒(114)之間、該最下方間隔晶粒(114)與該相變記憶體晶粒(110)之間、以及該相變記憶體晶粒(110)與該最上方間隔晶粒(112)之間。熱絕緣晶粒附接材料之使用亦可協助防止該相變記憶體晶粒變熱。例如，該間隔晶粒(112、114)之該溫度相對該相變記憶體晶粒(110)增加時，可啟動某些熱轉移通過該晶粒堆疊。然而，因為該晶粒附接材料作為一絕緣器，所以僅有少數熱能流經該晶粒附接材料(116)至該相變記憶體晶粒(110)。
某些實施例中，在不需使用該間隔晶粒(112、114)之情 況下，該相變記憶體晶粒上方與下方之該熱絕緣晶粒附接材料層可足夠厚以提供該相變記憶體晶粒之熱絕緣。
該封裝程序期間，由於加上該晶粒堆疊(112、114)頂部與底部之間隔晶粒使該晶粒堆疊之增加高度亦允許使用一較小量封膠複合物(106)。封膠複合物熱質量之降低意味一較小量熱能必須於該封膠孔中產生，其使得該等上方與下方封膠溝槽之溫度降低。此可允許該相變記憶體晶粒之溫度進一步降低。
因此，第1圖繪示之該晶粒堆疊組態可允許該封裝程序期間該相變記憶體晶粒於低於典型溫度時封膠，並可防止該相變記憶體晶粒之溫度上升至由於該硫化物材料之結構改變而發生位元抹除的一個點。
某些實施例中，該最上方與/或最下方間隔晶粒(112、114)可為非功能性矽晶粒。該等晶粒可以是來自報廢處理之矽晶圓的晶粒，或者可以是來自尚未歷經半導體程序步驟之矽晶圓的晶粒。該相變記憶體晶粒可由黏結線路(118)以電氣方式耦合至該封裝體基體時，該最上方與/或最下方間隔晶粒可不以電氣方式耦合至該封裝體基體。
某些實施例中，該等間隔晶粒(112、114)其中之一可為一功能性、非相變記憶體半導體晶粒。例如，該等間隔晶粒其中之一可為，諸如快閃記憶體之其他類型的非依電性記憶體裝置、一依電性記憶體裝置、或，諸如一微處理器、一微控制器、一圖形裝置、一記憶體控制器裝置之一非記憶體裝置、或其他類型的裝置。此情況中，該功能性間隔 晶粒可以電氣方式耦合至該封裝體基體(108)，而某些實例中，亦可以電氣方式耦合至該相變記憶體晶粒(110)。某些實施例中，另一非功能性間隔晶粒可不以電氣方式耦合至該封裝體基體。
第2圖是一繪示根據某些實施例，針對相變記憶體(PCM)之一晶粒堆疊組態的方塊圖。一相變記憶體晶粒(110)於一封裝體基體(108)上之一間隔晶粒(114)上堆疊。晶粒附接材料(116)之層體可施加於該最下方間隔晶粒(114)與該基體(108)之間、以及該相變記憶體晶粒(110)與該最下方間隔晶粒(114)之間。此實施例可有效防止一回流程序期間位元抹除。一回流程序期間，一高溫焊錫會於該封裝體之背後(例如，該基體之外部表面)流動以達到球狀附接。此情況中，該最下方間隔晶粒(114)與晶粒附接材料(116)用來作為絕緣體以防止熱能直接流經該基體至該相變記憶體晶粒(110)。一封膠程序期間，此實施例可能無法對該相變記憶體晶粒之頂部提供適當的熱保護，但若使用諸如壓縮封膠之一替代的較低溫封膠程序，則其可有效防止該封裝程序期間位元抹除。
第3圖是一繪示根據某些實施例，針對相變記憶體(PCM)之一晶粒堆疊組態的方塊圖。一最上方間隔晶粒(112)於一封裝體基體(108)上之一相變記憶體晶粒(110)上堆疊。晶粒附接材料(116)之層體可施加於該相變記憶體晶粒(110)與該基體(108)之間、以及該相變記憶體晶粒(110)與該最上方間隔晶粒(112)之間。此實施例可有效防止一電漿清 潔程序期間位元抹除。一電漿程序期間，該封裝體組態之該頂部表面(例如，間隔晶粒112與基體108之頂部)可曝露於一高溫電漿中。此情況中，該最上方間隔晶粒(112)與晶粒附接材料(116)用來作為絕緣體以防止熱能直接流經該間隔晶粒(112)至該相變記憶體晶粒(110)。一封膠程序或一回流程序期間，此實施例可能無法對該相變記憶體晶粒之底部提供適當的熱保護，但若使用諸如壓縮封膠之一替代的較低溫封膠程序、以及/或者諸如雷射球狀附接之一替代的較低溫之球狀附接程序，則其可有效防止該封裝程序期間位元抹除。
第4圖是一繪示針對一分散相變記憶體晶粒(402)與一絕緣相變記憶體晶粒(406)，相變記憶體晶粒溫度對照封膠程序時間之圖形。其中亦顯示該相變記憶體“安全”溫度(404)。若該相變記憶體晶粒之溫度上升超過該安全溫度(404)，則可能由於溫度引發位元抹除而造成資料遺失。針對一分散、反絕緣相變記憶體晶粒，當該晶粒(402)之溫度上升超過該安全溫度(404)時，幾乎會發生位元抹除。此可於一相當短的時間週期中發生。因為該封膠程序會需要額外的時間來足以使該封膠複合物加熱與流動，所以針對一反絕緣相變記憶體晶粒很可能出現位元抹除。
如該圖形所繪示，一絕緣相變記憶體晶粒(406)之該晶粒溫度維持低於該相變記憶體安全溫度(404)之時間，會遠超過一分散相變記憶體晶粒(402)所維持的時間。因此，使用一或更多間隔晶粒與/或晶粒附接材料來將該相變記憶 體晶粒絕緣可允許足夠的時間來完成該封膠程序，並且不會造成由於溫度引發位元抹除而使該相變記憶體中之資料遺失。
第5圖是一繪示根據某些實施例，用於相變記憶體之一封裝程序的流程圖。首先，將一層晶粒附接材料施加至一封裝體基體(502)。之後將一最下方、非相變記憶體間隔晶粒放置於該晶粒附接材料上(504)。如上述關於第1圖，該最下方間隔晶粒可為一非功能性間隔晶粒，並且可不以電氣方式耦合至該封裝體基體或該封裝體中之其他晶粒。
將一第二層晶粒附接材料放置於該最下方間隔晶粒上(506)。將一相變記憶體晶粒放置於該第二層晶粒附接材料上(508)。該相變記憶體可例如，使用接合線而以電氣方式耦合至該封裝體基體。
將一第三層晶粒附接材料放置於該相變記憶體晶粒上(510)。一最上方非相變記憶體間隔晶粒可放置於該第三層晶粒附接材料上(514)。該最上方間隔晶粒可為一非功能性間隔晶粒，並可不以電氣方式耦合至該基體與/或該晶粒堆疊中之其他晶粒。
某些實施例中，該晶粒堆疊可包括多於或少於第5圖中繪示之晶粒。例如，該晶粒堆疊可僅包括一個最上方或最下方間隔晶粒與一相變記憶體晶粒，或可包括一個最上方與一個最下方間隔晶粒兩者，以及一或更多相變記憶體晶粒與/或位於該最上方與最下方間隔晶粒間之其他功能性或非功能性半導體晶粒。此外，該晶粒堆疊可包括較多或 較少層之晶粒附接材料。
該晶粒堆疊已組合後，一封裝操作期間，熱能可施加至該晶粒堆疊(514)。某些實施例中，該封裝操作可為一封膠操作。其他實施例中，該封裝操作可為一電漿操作或回流操作。
封裝程序期間，使用該最上方與/或最下方間隔晶粒可保護該相變記憶體晶粒免於熱能引發位元抹除。該封裝程序期間一高溫操作後，此可減少對該相變記憶體晶粒重新測試與/或重新規劃之需求。此外，因為無熱能引發資料遺失之危險，所以該晶粒可於組合之前被預先規劃。最後，於該相變記憶體封裝程序中使用高溫處理(例如，大於140度C)之能力可減少由遷移至較低溫處理造成的重要成本。
第6圖是一繪示根據一實施例之一系統的圖形。某些實施例中，該系統可為一行動無線裝置。
該系統可包括經由一互連體(606)來傳達之一處理器(602)。該處理器(602)可為一微控制器、一或更多微處理器，其中每一個可包括一或更多核心、一數位信號處理器(DSP)、或其他類型的控制器。該系統可由一電池組(604)來供電或可以，諸如AC電源之其他電源來供電。
各種不同的輸入/輸出(I/O)裝置(614)可耦合至該互連體(606)。該等I/O裝置可包括諸如一顯示器、鍵盤、滑鼠、觸控螢幕、或其他I/O裝置之項目。包括一天線(610)之一無線網路介面(608)亦可耦合至該互連體(606)。該無線介面(608)可允許該系統與其他裝置間之蜂巢式或其他形式的無 線通訊。一實施例中，該天線(610)可為一偶極天線。
該系統於一堆疊封裝體(620)中亦包括一相變記憶體裝置。該堆疊相變記憶體裝置封裝體可具有諸如關於以上第1圖、第2圖、第3圖、或第5圖所述之一晶粒堆疊。該記憶體裝置可被建入該系統中，或可為一移動式儲存媒體之一部分，該媒體諸如一卡片形狀因數，其可插入一選擇性記憶卡介面(612)或其他類型之介面。
某些實施例中，該堆疊相變記憶體裝置(620)可包括於一最上方與一最下方間隔晶粒間堆疊之一相變記憶體晶粒。該晶粒堆疊亦可包括一或更多層的晶粒附接材料。該堆疊相變記憶體裝置(620)亦可包括其他元件，然而，為便於了解，該等構件不在本文中繪示。
因此，各種不同實施例中揭示一種用於相變記憶體封裝之方法、裝置、與系統。上述說明中，提出許多特定細節。然而，應了解該等實施例在無該等特定細節的情況下亦可加以實作。其他實例中，著名的電路、結構、與技術並不詳細顯示以免混淆對本說明的了解。本文實施例已參照其特定的示範實施例來加以說明。然而，很明顯地對了解該揭示內容之優點的人而言，在不悖離本文說明之該等實施例的廣義精神與範疇下，該等實施例可作各種不同修改與變化型態。因此，該等說明書與圖式可以一舉例解說觀點而非以一限制觀點來加以視之。
102‧‧‧上方封膠溝槽
104‧‧‧下方封膠溝槽
106‧‧‧樹脂式封膠複合物
108‧‧‧封裝體基體
110‧‧‧相變記憶體晶粒
112‧‧‧最上方間隔晶粒
114‧‧‧最下方間隔晶粒
116‧‧‧晶粒附接材料
118‧‧‧黏結線路
120‧‧‧堆疊封裝體
402‧‧‧分散相變記憶體晶粒
404‧‧‧安全溫度
406‧‧‧絕緣相變記憶體晶粒
502‧‧‧將晶粒附接材料施加至封裝體基體
504‧‧‧將一第一非相變記憶體(PCM)間隔晶粒放置於該晶粒附接材料上
506‧‧‧將晶粒附接材料施加至非PCM間隔晶粒
508‧‧‧將一PCM晶粒放置於該晶粒附接材料上
510‧‧‧將晶粒附接材料施加至該PCM晶粒
512‧‧‧將一第二非PCM間隔晶粒放置於該晶粒附接材料上
514‧‧‧於一封裝操作期間將熱能施加至該晶粒堆疊
602‧‧‧處理器
604‧‧‧電池組
606‧‧‧互連體
608‧‧‧無線網路介面
610‧‧‧天線
612‧‧‧選擇性記憶卡介面
620‧‧‧堆疊相變記憶體裝置
第1圖是一繪示根據某些實施例，用於相變記憶體之一 晶粒堆疊組態的方塊圖。
第2圖是一繪示根據某些實施例之一晶粒堆疊組態的方塊圖。
第3圖是一繪示根據某些實施例之一晶粒堆疊組態的方塊圖。
第4圖是一繪示根據某些實施例，相變記憶體晶粒溫度對照封膠程序時間之圖形。
第5圖是一繪示根據某些實施例，用於相變記憶體之一封裝程序的流程圖。
第6圖是一繪示根據某些實施例之一系統的圖形。
102‧‧‧上方封膠溝槽
104‧‧‧下方封膠溝槽
106‧‧‧樹脂式封膠複合物
108‧‧‧封裝體基體
110‧‧‧相變記憶體晶粒
112‧‧‧最上方間隔晶粒
114‧‧‧最下方間隔晶粒
116‧‧‧晶粒附接材料
118‧‧‧黏結線路
120‧‧‧堆疊封裝體

Claims (16)

  1. 一種用於相變記憶體封裝之裝置，其包含：一封裝體基體；以及在該封裝體基體上之多個堆疊晶粒，該等多個堆疊晶粒包括至少一個最上方晶粒、一個最下方晶粒、以及在該最上方晶粒與該最下方晶粒間之至少一個相變記憶體晶粒，其中該最上方晶粒與最下方晶粒是間隔晶粒，其中該最上方晶粒與該最下方晶粒未電氣耦合至該封裝體基體。
  2. 如申請專利範圍第1項之裝置，其更包含一晶粒附接材料之多個層體，其中該晶粒附接材料之該等多個層體的其中之一位於該封裝體基體與該最下方晶粒之間，而該晶粒附接材料之其他層體的每一層位於堆疊晶粒之間。
  3. 如申請專利範圍第2項之裝置，其中該最上方晶粒與該最下方晶粒是非功能性晶粒。
  4. 如申請專利範圍第2項之裝置，其中該最上方晶粒與該最下方晶粒其中之一是一功能性裝置，而其中該最上方晶粒與該最下方晶粒之另一個是一非功能性晶粒。
  5. 如申請專利範圍第1項之裝置，其中該最上方晶粒與該最下方晶粒用於保護該至少一個相變記憶體晶粒避免一封裝程序期間發生由熱能誘發之位元抹除現象。
  6. 一種用於相變記憶體封裝之方法，其包含下列步驟：於一封裝體基體上堆疊多個晶粒，該等多個晶粒包 括一個最下方晶粒、一個最上方晶粒、以及在該最上方晶粒與該最下方晶粒間之至少一個相變記憶體晶粒；以及於一封裝操作期間將熱能施加至該等多個晶粒，其中該最上方晶粒與該最下方晶粒未電氣耦合至該封裝體基體。
  7. 如申請專利範圍第6項之方法，其中該最上方晶粒與該最下方晶粒其中之一是一功能性裝置，而其中該最上方晶粒與該最下方晶粒之另一個是一非功能性裝置。
  8. 如申請專利範圍第6項之方法，其中該封裝操作是一封膠(mold)操作。
  9. 如申請專利範圍第6項之方法，其中該封裝操作是一電漿(plasma)操作。
  10. 如申請專利範圍第6項之方法，其中該封裝操作是一回流(reflow)操作。
  11. 一種用於相變記憶體封裝之方法，其包含下列步驟：將一第一層晶粒附接材料施加至一基體上；於該第一層晶粒附接材料上堆疊一第一間隔晶粒；將一第二層晶粒附接材料施加至該第一間隔晶粒上；於該第二層晶粒附接材料上堆疊一相變記憶體晶粒以形成一晶粒堆疊；以及於一封裝操作期間將熱能施加至該晶粒堆疊，其中該相變記憶體晶粒電氣耦合至該基體，且其中 該第一間隔晶粒與該第二間隔晶粒未電氣耦合至該基體。
  12. 如申請專利範圍第11項之方法，其中該封裝操作是一回流操作。
  13. 如申請專利範圍第11項之方法，其更包含將一第三層晶粒附接材料施加至該相變記憶體晶粒上，以及於一封裝操作期間將熱能施加至該晶粒堆疊之前，於該第三層晶粒附接材料上堆疊一第二間隔晶粒。
  14. 如申請專利範圍第13項之方法，其中該封裝操作是一封膠操作。
  15. 一種用於相變記憶體封裝之系統，其包含：一互連體；一耦合至該互連體之處理器；一耦合至該互連體之無線介面；以及一耦合至該互連體之相變記憶體裝置，其中該相變記憶體裝置是一封裝體的一部分，該封裝體包括一最下方間隔晶粒與一最上方間隔晶粒，而其中該相變記憶體裝置實體上放置於該最上方間隔晶粒與該最下方間隔晶粒之間，其中該最上方間隔晶粒與該最下方間隔晶粒未電氣耦合至封裝體基體。
  16. 如申請專利範圍第15項之系統，其中該封裝體更包括在該相變記憶體裝置與該最上方間隔晶粒間之一第一層的晶粒附接材料，以及在該相變記憶體裝置與該最下方 間隔晶粒間之一第二層的晶粒附接材料。
TW097108839A 2007-03-14 2008-03-13 用於相變記憶體封裝之方法、裝置及系統 TWI388049B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/685,908 US20080224305A1 (en) 2007-03-14 2007-03-14 Method, apparatus, and system for phase change memory packaging

Publications (2)

Publication Number Publication Date
TW200845358A TW200845358A (en) 2008-11-16
TWI388049B true TWI388049B (zh) 2013-03-01

Family

ID=39761829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108839A TWI388049B (zh) 2007-03-14 2008-03-13 用於相變記憶體封裝之方法、裝置及系統

Country Status (4)

Country Link
US (1) US20080224305A1 (zh)
CN (1) CN101281924B (zh)
SG (2) SG179443A1 (zh)
TW (1) TWI388049B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619936B2 (en) * 2006-11-16 2009-11-17 Qimonda North America Corp. System that prevents reduction in data retention
CN102891123B (zh) * 2011-07-22 2018-01-05 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
CN107301993A (zh) * 2017-06-08 2017-10-27 太极半导体（苏州）有限公司 一种增加非功能性芯片的封装结构及其制作工艺
US11239420B2 (en) 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US7030488B2 (en) * 2001-10-30 2006-04-18 Intel Corporation Packaged combination memory for electronic devices
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TW586677U (en) * 2003-01-22 2004-05-01 Via Tech Inc Stack structure of chip package
US20060056227A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D One time programmable phase change memory
US20060056233A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a buffered flash memory
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
US7314778B2 (en) * 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides

Also Published As

Publication number Publication date
CN101281924B (zh) 2013-01-02
SG179443A1 (en) 2012-04-27
TW200845358A (en) 2008-11-16
US20080224305A1 (en) 2008-09-18
CN101281924A (zh) 2008-10-08
SG146560A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
CN104272453B (zh) 使用相变材料和散热器对集成电路的热管理
AU2018260954B2 (en) Thermal management for solid-state drive
TWI594258B (zh) 具有劃分邏輯的堆疊式半導體晶粒總成以及相關的系統及方法
TWI388049B (zh) 用於相變記憶體封裝之方法、裝置及系統
US8838885B2 (en) Solid state drive packages and related methods and systems
TWI760518B (zh) 包括絕熱壁的半導體封裝
US9570147B2 (en) Semiconductor package with PoP structure and refresh control method thereof
CN103985648B (zh) 半导体的晶圆级封装方法和半导体封装件
WO2016010707A1 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US10058952B2 (en) Bonding stage and bonding apparatus comprising the same
CN103890942A (zh) 堆叠式封装体结构
CN107316853A (zh) 半导体封装件
CN109103154A (zh) 一种芯片封装结构
CN110473846B (zh) 与半导体装置一起使用的散热器
CN202259248U (zh) 封装结构、小外型封装结构及其电子芯片
CN104900612B (zh) 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法
WO2014166238A1 (zh) 一种移动终端及其液态金属散热方法
CN109786342A (zh) 与热再分布图案有关的半导体封装
KR102127335B1 (ko) 반도체 모듈
CN205789959U (zh) 一种堆叠式封装结构
CN206921016U (zh) 固态硬盘及电子设备
CN107579050B (zh) 晶片封装体的制造方法
CN101197295A (zh) 封装结构及其封装方法
TWM584981U (zh) 一種半導體晶片

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees