KR102127335B1 - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR102127335B1
KR102127335B1 KR1020130110641A KR20130110641A KR102127335B1 KR 102127335 B1 KR102127335 B1 KR 102127335B1 KR 1020130110641 A KR1020130110641 A KR 1020130110641A KR 20130110641 A KR20130110641 A KR 20130110641A KR 102127335 B1 KR102127335 B1 KR 102127335B1
Authority
KR
South Korea
Prior art keywords
heat transfer
substrate
connector
pad
semiconductor module
Prior art date
Application number
KR1020130110641A
Other languages
English (en)
Other versions
KR20140057147A (ko
Inventor
변재범
강희엽
곽동옥
김정훈
오준영
이원화
정재우
최진영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/066,008 priority Critical patent/US9437518B2/en
Publication of KR20140057147A publication Critical patent/KR20140057147A/ko
Application granted granted Critical
Publication of KR102127335B1 publication Critical patent/KR102127335B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 모듈은 제어 소자, 버퍼 반도체 소자, 및 메모리 소자들 중에서 적어도 하나를 커넥터와 연결시키는 열전달부를 포함할 수 있다. 열전달부는 기판보다 높은 열전도율을 가질 수 있다. 반도체 모듈의 동작 시, 커넥터의 온도는 소자들의 온도보다 낮을 수 있다. 소자들에서 발생하는 열은 열전달부를 통하여 커넥터로 용이하게 방출될 수 있다. 따라서, 반도체 모듈의 열 성능 및 동작 신뢰성이 개선될 수 있다.

Description

반도체 모듈{Semiconductor Module}
본 발명은 반도체에 관한 것으로, 보다 구체적으로는 솔리드 스테이트 드라이브 모듈에 관한 것이다.
최근 솔리드 스테이트 드라이브(SSD: Solid State Drive)와 같은 대용량 디지털 미디어 저장장치가 새로 등장하고 있다. 솔리드 스테이트 드라이브는 기존의 하드디스크보다 3~5배나 빠른 쓰기 및 읽기의 속도를 가지고 있다. 솔리드 스테이트 드라이브는 저전력으로 동작하므로, 노트북과 같이 낮은 전력이 요구되는 디지털 기기에 효과적으로 적용될 수 있다. 그러나, 솔리드 스테이트 드라이브는 고속화 및 용량증가로 인한 소모 전력의 증가로 인한 구성요소들의 발열문제가 부각되고 있다.
본 발명이 해결하고자 하는 과제는 열 방출 및 신뢰성이 개선된 반도체 모듈을 제공하는데 있다.
본 발명은 반도체 모듈에 관한 것이다. 본 발명의 개념에 따른 반도체 모듈은 기판; 상기 기판 하면 상에 각각 실장된 제어 소자, 버퍼 반도체 소자, 및 제1 메모리 소자; 상기 기판의 하면 상에서 상기 제어 소자와 접촉하는 하부 열전달부; 및 상기 기판의 측면 상에 제공되며, 상기 하부 열전달부와 연결되는 커넥터를 포함할 수 있다.
실시예에 따르면, 상기 하부 열전달부는 기판보다 높은 열전도율을 가질 수 있다.
실시예에 따르면, 상기 하부 열전달부는 하부 열통로; 및 상기 하부 열통로 및 상기 커넥터 사이, 그리고 상기 하부 열통로 및 상기 제어 소자 사이에 개재된 하부 패드를 포함할 수 있다.
실시예에 따르면, 상기 하부 열전달부는 상기 제1 메모리 소자 상으로 신장되고, 상기 패드는 상기 제1 메모리 소자 및 상기 커넥터 사이로 신장될 수 있다.
실시예에 따르면, 상기 기판의 하면 상에서 상기 기판 및 상기 커넥터 각각과 접촉하는 배선들을 더 포함하되, 상기 배선들은 신호/전원 배선 및 접지 배선을 포함하고, 상기 접지 배선은 상기 하부 열전달부와 접촉하되, 상기 신호/전원 배선은 상기 하부 열전달부와 이격될 수 있다.
실시예에 따르면, 상기 기판의 상면 상의 수동소자 패드; 수동소자 패드 상의 수동소자; 상기 수동소자 상의 열전패드; 그리고 상기 열전패드와 접하고 상기 기판, 상기 수동소자패드, 상기 수동소자, 및 상기 열전패드를 둘러싸는 케이스를 더 포함할 수 있다.
본 발명의 개념에 따른 반도체 모듈은 기판, 상기 기판 하면 상에 각각 실장된 제어 소자, 버퍼 반도체 소자, 및 제1 메모리 소자; 상기 기판의 상면 상에 실장된 제2 메모리 소자; 상기 기판의 상면 상에 배치되어, 상기 제2 메모리 소자와 접촉하는 상부 열전달부; 및 상기 기판의 측면 상에 제공되어, 상기 상부 열전달부와 연결되는 커넥터를 포함할 수 있다.
실시예에 따르면, 상기 하부 열전달부는 기판보다 높은 열전도율을 가질 수 있다.
실시예에 따르면, 상기 커넥터, 상기 제어 소자, 상기 버퍼 반도체 소자, 및 상기 제1 메모리 소자 중에서 적어도 하나와 접촉하는 하부 열전달부를 더 포함할 수 있다.
실시예에 따르면, 상기 상부 열전달부는 상기 기판의 측면을 따라 연장되어 상기 하부 열전달부와 연결되며, 상기 기판은 상기 상부 열전달부 및 상기 하부 열전달부에 의해 둘러싸일 수 있다.
본 발명에 따른 반도체 모듈은 제어 소자, 버퍼 반도체 소자, 및 메모리 소자들 중에서 적어도 하나를 커넥터와 연결시키는 열전달부를 포함할 수 있다. 반도체 모듈 구동 시, 커넥터는 열전달부와 연결된 적어도 하나의 소자들보다 더 낮은 온도를 가질 수 있다. 열전달부는 공기보다 낮은 열전도율을 가질 수 있다. 반도체 모듈의 소자들에서 발생한 열은 열 전달부를 통하여 커넥터로 용이하게 방출될 수 있다. 이에 따라, 반도체 모듈의 열 방출 및 신뢰성이 개선될 수 있다.
본 발명의 보다 완전한 이해와 도움을 위해, 참조가 아래의 설명에 첨부도면과 함께 주어져 있고 참조번호가 이래에 나타나 있다.
도 1은 본 발명의 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 열통로의 제 2면을 나타낸 단면도 이다.
도 3 내지 도 12는 본 발명의 실시예들에 따른 반도체 모듈을 나타낸 단면도들이다.
도 13 및 도 14는 실시예들에 따른 배선들을 도시한 평면도들이다.
도 15a 및 도 15b는 본 발명의 다른 실시예에 따른 접지 배선 및 신호/전원 배선을 각각 확대하여 도시한 단면도들이다.
도 16은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도들이다.
도 17은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도들이다.
도 18는 도 17을 D1방향에서 바라본 단면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 반도체 모듈들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 모듈을 도시한 평면도이다.
도 1을 참조하면, 반도체 모듈(1)은 기판(100)과 연결된 커넥터(200), 기판(100) 상의 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 및 상부 열전달부(610)를 포함할 수 있다. 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 및 제2 메모리 소자(550)는 본딩와이어, 솔더볼, 플립칩(flip-chip) 본딩 부재, 범프, TSV(though silicon via)와 같은 전도성 비아 및/또는 이들의 조합에 의하여 기판(100)과 전기적으로 연결될 수 있다.
기판(100)은 인쇄회로기판(PCB)일 수 있다. 기판(100)은 하면(100b), 하면(100b)과 대향하는 상면(100a), 및 하면(100b)의 엣지 및 상면(100a)의 엣지를 잇는 제1 측면(100c)을 포함할 수 있다. 기판(100)은 세라믹, 실리콘 및/또는 유리를 포함할 수 있다.
제어 소자(300)가 기판(100)의 하면(100b) 상에 실장될 수 있다. 제어 소자(300)는 제1 메모리 소자(500) 및/또는 제2 메모리 소자(550)로의 데이터 전송을 제어할 수 있다. 제어 소자(300)는 반도체 다이 또는 반도체 패키지일 수 있다.
버퍼 반도체 소자(400)가 기판(100)의 하면(100b) 상에 실장될 수 있다. 버퍼 반도체 소자(400)는 제1 메모리 소자(500) 및/또는 제2 메모리 소자(550)에 저장될 데이터를 임시로 저장하거나, 독출된 데이터를 임시로 저장할 수 있다. 버퍼 반도체 소자(400)는 하나 또는 복수 개의 반도체 다이 또는 패키지를 포함할 수 있다. 버퍼 반도체 소자(400)는 랜덤억세스가 가능한 휘발성 메모리, 예를 들어 DRAM, SRAM, SDRAM, 또는 DDR등을 포함할 수 있다.
제1 메모리 소자(500)가 기판(100)의 하면(100b) 상에 실장될 수 있다. 제1 메모리 소자(500)는 데이터를 저장할 수 있는 저장 장치로서, 하나 또는 복수 개의 반도체 패키지를 포함할 수 있다. 제1 메모리 소자(500)는 비휘발성 메모리, 예를 들어, NAND 플래시 메모리, PRAM(Phase-change random access memory), RRAM(Resistive RAM), FeRAM(Ferroelectric RAM), 및 MRAM(Magnetic RAM) 중에서 적어도 하나를 포함할 수 있다.
제2 메모리 소자(550)가 기판(100)의 상면(100a) 상에 실장될 수 있다. 제2 메모리 소자(550)는 제1 메모리 소자(500)와 동일하거나 유사한 종류의 소자일 수 있다.
커넥터(200)가 기판(100)의 제1 측면(100c) 상에 제공될 수 있다. 커넥터(200)는 사타커넥터(Serial Advanced Technology Attachment, SATA) 또는 사스(Serial Attached SCSI, SAS) 커넥터일 수 있다. 커넥터(200)는 반도체 모듈(1)을 외부장치와 연결시킬 수 있다. 반도체 모듈(1)의 구동 시, 커넥터(200)의 온도는 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 및 제2 메모리 소자(550)의 온도보다 낮을 수 있다. 커넥터(200)는 상부 열전달부(610)과 접촉할 수 있다.
상부 열전달부(610)가 기판(100)의 상면(100a) 상에 배치되어, 제2 메모리 소자(550)와 접촉할 수 있다. 상부 열전달부(610)는 상부 열통로(611) 및 상부 패드(615)를 포함할 수 있다. 상부 열전달부(610)은 공기(대략 0.029W/mk) 및 기판(100)보다 높은 열전도율을 가질 수 있다. 일 예로, 상부 열통로(611)는 전도성 높은 물질, 예를 들어, 금속 또는 그라파이트(graphite)를 포함할 수 있다. 다른 예로, 상부 열통로(611)는 히트파이프(Heat pipe) 또는 써머일렉트릭쿨러(thermal electric cooler, TEC)를 포함할 수 있다. 반도체 모듈(1)의 구동 시, 제2 메모리 소자(550)에서 발생한 열은 상부 열전달부(610)를 통하여, 커넥터(200)로 방출될 수 있다. 더불어, 제어 소자(300), 버퍼 반도체 소자(400), 및 제1 메모리 소자(500)에서 발생한 열은 기판(100) 및 상부 열전달부(610)를 통하여 커넥터(200)로 방출될 수 있다.
상부 열통로(611)는 바(bar) 형태, 판상(plate) 형태, 또는 굽은 형태 등 다양한 형태를 가질 수 있다. 상부 열통로(611)는 커넥터(200)의 상면 또는 제2 메모리 소자(550)의 상면으로 더 연장될 수 있다. 상부 열통로(611)는 서로 대향하는 제1 면(611a) 및 제2 면(611b)을 포함할 수 있다. 상부 열통로(611)의 제2 면(611b)은 기판(100)의 상면(100a)에 인접할 수 있다. 상부 열통로(611)의 제2 면(611b)은 편평할 수 있다. 상부 열통로(611)의 제1 면(611a)은 외부로 노출될 수 있다. 일 예에 따르면, 상부 열통로(611)는 반도체 모듈(1)의 케이스 역할을 하여, 외부로부터 반도체 모듈(1)을 보호할 수 있다.
도 2a는 내지 2c는 본 발명의 실시예들에 따른 상부 열통로를 나타낸 단면도이다.
도 2a를 참조하면, 상부 열통로(611)의 제1 면(611a)은 그루브(groove) 형상을 가질 수 있다. 도 2b를 참조하면, 상부 열통로(611)의 제1 면(611a)은 지그재그 형상을 가질 수 있다. 도 2c를 참조하면, 상부 열통로(611)의 제1 면(611a)은 요철 형상을 가질 수 있다. 상부 열통로(611)로 전달된 열의 일부는 제1 면(611a)을 통하여 외부로 방출될 수도 있다. 상부 열통로(611)의 제1 면(611a)이 도 2a 내지 도 2c와 같은 형상을 가짐에 따라, 상부 열통로(611) 및 외부공기와의 접촉면적이 증가할 수 있다. 이에 따라, 반도체 모듈(1)의 열방출이 더욱 개선될 수 있다.
도 1을 다시 참조하면, 상부 패드(615)가 상부 열통로(611)와 커넥터(200) 사이, 상부 열통로(611)와 제2 메모리 소자(550) 사이, 및 상부 열통로(611)와 기판(100)의 상면(100a) 사이에 각각 개재될 수 있다. 상부 패드(615)는 열 인터페이스 물질(Thermal interface material, TIM)을 포함할 수 있다. 상부 열통로(611) 및 기판(100) 사이에 제공된 상부 패드(615)는 절연물질을 포함할 수도 있다. 외부 장치와 결합할 때, 반도체 모듈(1)에 가해지는 충격이 상부 패드(615)에 의해 완화될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 이전의 설명과 중복되는 내용은 생략하거나 간소화하기로 한다.
도 3을 참조하면, 반도체 모듈(2)은 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 상부 열전달부(610), 및 케이스(700)를 포함할 수 있다.
케이스(700)는 반도체 모듈(2)을 둘러싸도록 제공될 수 있다. 케이스(700)는 외부로부터 반도체 모듈(2)을 보호하며, 경우에 따라서 그 일부가 생략될 수도 있다. 케이스(700)는 금속물질 및/또는 폴리머를 포함할 수 있다.
상부 열전달부(610)는 기판(100)의 상면(100a) 상에서 커넥터(200)와 제2 메모리 소자(550) 사이에 배치될 수 있다. 상부 열전달부(610)는 상부 열통로(611), 상부 보조 열통로(613), 및 상부 패드(615)를 포함할 수 있다. 상부 열통로(611)의 제1 면(611a) 및 제2 면(611b)은 편평할 수 있다. 상부 보조 열통로(613)는 상부 열통로(611) 및 케이스(700) 사이에 개재될 수 있다. 상부 열통로(611)는 상부 보조 열통로(613)에 의해 케이스(700)와 연결될 수 있다. 상부 보조 열통로(613)의 상부면(613a) 및 하부면(613b)은 편평할 수 있다. 상부 보조 열통로(613)는 상부 열통로(611)와 동일하거나 유사한 물질을 포함할 수 있다. 반도체 모듈(2)의 구동 시, 제2 메모리 소자(550)에서 발생한 열은 상부 열전달부(610) 및 케이스(700)를 통하여 커넥터(200)로 방출될 수 있다. 상부 열전달부(610)로 전달된 열의 일부는 케이스(700)를 통하여 외부로 방출되어, 반도체 모듈(1)의 열방출이 더욱 개선될 수 있다. 다른 예로, 상부 보조 열통로(613)은 생략되고, 상부 열통로(611)가 케이스(700)에 접촉할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 4를 참조하면, 반도체모듈(3)은 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 및 케이스(700)를 포함할 수 있다.
하부 열전달부(620)는 기판(100)의 상면(100a) 상에 배치되어, 커넥터(200) 및 제어 소자(300)에 각각 접촉할 수 있다. 하부 열전달부(620)는 하부 열통로(621), 하부 보조 열통로(623), 및 상부 패드(625)를 포함할 수 있다. 일 예로, 하부 열통로(621)는 커넥터(200)의 하부면(200b) 상으로 더 연장될 수 있다. 하부 열통로(621)는 바(bar) 형태, 판상(plate) 형태, 또는 굽은 형태 등 다양한 형상을 가질 수 있다. 하부 보조 열통로(623)가 하부 열통로(621) 및 케이스(700) 사이에 제공될 수 있다. 다른 예로, 하부 보조 열통로(623)가 생략되고, 하부 열통로(621)가 케이스(700)에 접할 수 있다. 또 다른 예로, 하부 보조 열통로(623) 및 케이스(700)가 생략될 수 있다. 이 때, 하부 열통로(621)의 제2 면(621b)은 외부로 노출될 수 있다. 제2 면(621b)은 도 2a 내지 도 2c의 상부 열통로(611)의 제1 면(621a)의 예에서 설명한 바와 같은 그루브(groove)형상, 요철형상, 또는 지그재그 형상 등을 가질 수 있다. 이 경우, 하부 열통로(621)는 케이스의 역할을 할 수 있다. 상부 패드(625)가 하부 열통로(621) 및 커넥터(200) 사이 그리고 하부 열통로(621) 및 제어 소자(300) 사이에 제공될 수 있다. 상부 패드(625)는 열 인터페이스 물질(TIM) 또는 절연물질을 포함할 수 있다.
반도체 모듈(2)의 구동 시, 커넥터(200)의 온도는 제어 소자(300)의 온도보다 낮을 수 있다. 제어 소자(300)에서 발생한 열은 하부 열전달부(620)를 통하여 커넥터(200)로 방출될 수 있다. 버퍼 반도체 소자(400), 제1 메모리 소자(500), 및 제2 메모리 소자(550)에서 발생한 열은 기판(100)을 통하여 하부 열전달부(620)로 전달될 수 있다. 하부 열통로(621)로 전달된 열의 일부는 하부 보조 열통로(623)를 통하여 케이스(700)로 방출될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 앞서 설명한 바와 중복되는 내용은 생략한다.
도 5를 참조하면, 반도체 모듈(4)은 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 및 케이스(700)를 포함할 수 있다
하부 열전달부(620)는 기판(100)의 하면(100b) 상에 배치되어, 커넥터(200), 제어 소자(300), 및 버퍼 반도체 소자(400)와 접촉할 수 있다. 반도체 모듈(4)의 구동 시, 제어 소자(300), 및 버퍼 반도체 소자(400)에서 발생한 열은 하부 열전달부(620)를 통하여 커넥터(200)로 방출될 수 있다. 하부 패드(625)가 하부 열통로(621) 및 커넥터(200) 사이, 하부 열통로(621) 및 제어 소자(300) 사이, 그리고 하부 열통로(621) 및 버퍼 반도체 소자(400) 사이에 제공될 수 있다. 다른 예로, 하부 열전달부(620)는 제어 소자(300)와 접하지 않을 수 있다.
케이스(700)는 하부 열전달부(620)와 접촉할 수 있다. 다른 예로, 케이스(700) 및 하부 보조 열통로(623)은 생략될 수 있다. 이 경우, 하부 열통로(621)의 제2 면(621b)은 외부로 노출되고, 도 2a 내지 도 2c 의 예에서 설명한 그루브(groove)형상, 요철형상, 또는 지그재그 형상 등을 가질 수 있다. 이 때, 하부 열통로(621)는 케이스로 기능할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 앞서 설명한 바와 중복되는 내용은 생략한다.
도 6을 참조하면, 반도체모듈(5)은 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 및 케이스(700)를 포함할 수 있다.
하부 열전달부(620)는 기판(100)의 일면(100a) 상에 배치되어, 커넥터(200) 및 제1 메모리 소자(500) 각각과 접할 수 있다. 반도체 모듈(5)의 구동 시, 제1 메모리 소자(500)에서 발생한 열은 하부 열전달부(620)를 통하여 커넥터(200)로 전달될 수 있다. 하부 열전달부(620)는 하부 열통로(621), 하부 보조 열통로(623), 및 하부 패드(625)를 포함할 수 있다. 하부 열통로(621)는 메모리 소자(500) 및 커넥터(200) 사이에 제공될 수 있다. 다른 예로, 하부 보조 열통로(623)가 생략되고, 하부 열통로(621)가 케이스(700)에 접할 수 있다. 또 다른 예로, 하부 보조 열통로(623) 및 케이스(700)는 생략될 수 있다. 이 때, 하부 열통로(621)은 케이스(700)의 역할을 할 수 있다. 하부 열전달부(620)는 컨트롤러(300)와 접하여, 컨트롤러(300)에서 발생한 열을 커넥터(200)로 전달할 수 있다. 하부 열전달부(620)는 버퍼 반도체(400) 접촉할 수 있다. 버퍼 반도체(400)에서 발생한 열은 하부 열전달부(620)를 통하여 커넥터(200)로 전달할 수 있다. 하부 패드(625)는 하부 열통로(621) 및 커넥터(200) 사이, 하부 열통로(621) 및 컨트롤러(300) 사이, 그리고 하부 열통로(621) 및 버퍼 반도체(400) 사이에 제공될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 이전의 설명과 중복되는 내용은 생략하거나 간소화하기로 한다.
도 7을 참조하면, 반도체모듈(6)은 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 상부 열전달부(610) 및 케이스(700)를 포함할 수 있다. 하부 열전달부(620)는 도 4의 예로써 설명한 하부 열전달부(620)와 동일 또는 유사할 수 있다. 예를 들어, 하부 열전달부(620)는 제어 소자(300) 및 커넥터(200) 각각과 접촉할 수 있다. 상부 열전달부(610)는 도 1 또는 도 3의 예로써 설명한 바와 동일 또는 유사할 수 있다. 예를 들어, 상부 열전달부(610)은 기판(100)의 상면(100a) 상에 배치되어, 커넥터(200) 및 제2 메모리 소자(550) 각각과 접촉할 수 있다.
케이스(700)는 하부 열전달부(620) 및 상부 열전달부(610) 각각과 접촉할 수 있다. 케이스(700)는 기판(100)의 상면(100a), 하면(100b), 및 제2 측면(100d) 상에 제공되어, 기판(100)을 둘러싸을 수 있다. 제2 측면(100d)은 제1 측면(100c)에 대향할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 이전의 설명과 중복되는 내용은 생략하거나 간소화하기로 한다.
도 8을 참조하면, 반도체모듈(7)은 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 상부 열전달부(610) 및 케이스(700)를 포함할 수 있다.
상부 열전달부(610)은 도 3의 예로써 설명한 상부 열전달부(610)와 동일 또는 유사할 수 있다. 하부 열전달부(620)는 도 5의 예로써 설명한 바와 동일 또는 유사할 수 있다. 예를 들어, 하부 열전달부(620)는 기판(100)의 하면(100b) 상에 제공되고, 커넥터(200), 제어 소자(300) 및 버퍼 반도체 소자(400) 각각과 접촉할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 이전의 설명과 중복되는 내용은 생략하거나 간소화하기로 한다.
도 9를 참조하면, 반도체모듈(8)은 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 상부 열전달부(610) 및 케이스(700)를 포함할 수 있다.
하부 열전달부(620)는 앞서 도 6의 예로써 설명한 하부 열전달부(620)와 동일 또는 유사할 수 있다. 예를 들어, 하부 열전달부(620)는 기판(100)의 하면(100b) 상에서 커넥터(200) 및 제1 메모리 소자(500) 사이에 배치될 수 있다. 하부 열전달부(620)는 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 및 제1 메모리 소자(500) 중에서 적어도 하나와 접촉할 수 있다. 상부 열전달부(610)는 도 1의 예 또는 도 3의 예에서 설명한 바와 동일 또는 유사할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 이전의 설명과 중복되는 내용은 생략하거나 간소화하기로 한다.
도 10을 참조하면, 반도체모듈(9)은 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 및 상부 열전달부(610)를 포함할 수 있다.
하부 열전달부(620)는 하부 열통로(621) 및 하부 패드(625)를 포함할 수 있다. 상부 열전달부(610)는 상부 열통로(611) 및 상부 패드(615)를 포함할 수 있다. 하부 열통로(621) 및 상부 열통로(611)은 기판(100)을 둘러싸며, 케이스의 역할을 할 수 있다. 예를 들어, 하부 열통로(621)는 기판(100)의 하면(100b) 상에 제공되며, 기판(100)의 제2 측면(100d) 상으로 더 연장될 수 있다. 다른 예로, 상부 열통로(611)는 기판(100)의 상면(100a) 상에 제공되며, 기판(100)의 제2 측면(100d)을 따라 더 연장될 수 있다. 하부 열통로(621)은 상부 열통로(611)와 연결될 수 있다. 하부 열통로(621)의 제2 면(621b) 및 상부 열통로(611)의 제1 면(611a)은 외부로 노출될 수 있다. 하부 열통로(621)의 제2 면(621b) 및 상부 열통로(611)의 제1 면(611a)은 도 2a 내지 2c의 예로써 설명한 바와 같은 그루브(groove)형상, 요철형상, 또는 지그재그 형상 등을 가질 수 있다. 이에 따라, 하부 열통로(621) 및 외부 공기, 그리고 상부 열통로(611) 및 외부 공기와의 접촉면적이 증가할 수 있다. 반도체모듈(9)의 구동 시, 소자들(300, 400, 500, 550)에서 발생한 열은 열전달부들(610, 620)을 통하여 커넥터(200)뿐만 아니라 외부 공기로도 방출될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 이전의 설명과 중복되는 내용은 생략하거나 간소화하기로 한다.
도 11을 참조하면, 반도체모듈(10)은 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 하부 열전달부(620), 케이스(700), 수동소자(800), 수동소자 패드(810), 및 열전패드(820)를 포함할 수 있다. 실시예에 따른 반도체 모듈(10)은 대용량(예를 들어, 200G이상) 모듈일 수 있다. 하부 열전달부(620)는 도 4 내지 도 6의 예들로써 설명한 바와 동일 도는 유사할 수 있다.
수동소자(800)는 기판(100)의 상면(100a) 상에 제공될 수 있다. 수동소자(800)는 슈퍼 캐패시터 소자를 포함할 수 있다. 수동소자(800)는 기판(100)과 전기적으로 연결될 수 있다. 수동소자(800)는 전력 고장 발생 시 보충전력을 공급하여 데이터 손실을 방지할 수 있다. 수동소자 패드(810)는 기판(100) 및 수동소자(800) 사이에 개재될 수 있다. 일 예로, 수동소자 패드(810)는 열 인터페이스 물질(TIM)을 포함할 수 있다. 수동소자(800)에 가해지는 충격은 수동소자 패드(810)에 의하여 흡수될 수 있다. 열전패드(820)가 수동소자(800) 및 케이스(700) 사이에 제공될 수 있다. 열전패드(820)는 열 인터페이스 물질(TIM)을 포함할 수 있다. 반도체모듈(10)의 구동 시, 수동소자(800)에서 발생한 열이 열전패드(820)를 통하여 케이스(700)로 방출될 수 있다. 또한, 열전패드(820)는 수동소자(800)에 가해지는 충격을 흡수할 수 있다.
표 1은 반도체 모듈(10)의 구동 시, 열전달부들(610, 620)의 구성에 따른 제어소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 및 수동 소자(800)의 온도를 나타낸 시뮬레이션 결과이다. 비교예는 하부 열전달부(620) 및 상부 열전달부(610)을 포함하지 않은 반도체 모듈(10)의 시뮬레이션 결과이다. 실험예들은 하부 열전달부(620)를 포함한 반도체 모듈(10)의 시뮬레이션 결과이다. 실험예 4 및 실험예5들은 기판(100)의 상면(100a) 상에 상부 열전달부(610)를 더 포함한 반도체 모듈(10)의 시뮬레이션 결과이다.
열전달부의 구성 반도체 모듈 구동 시, 소자들의 온도(℃)
하부 열전달의 열통로 상부 열전달의 열통로 제어
소자		 버퍼
반도체
소자		 제1
메모리
소자		 수동
소자
비교예 - - 72.1 68.0 65.5 57.0
실험예1 히트파이프 - 66.9 65.5 63.8 54.8
실험예2 그라파이트 - 69.0 65.5 63.1 54.9
실험예3 구리 - 66.7 64.5 62.1 53.4
실험예4 구리 그라파이트 65.4 65.4 61.4 55.6
실험예5 구리 히트파이브 63.6 62.2 59.9 56.5
표 1에 따르면, 반도체 모듈(10)의 구동 시, 실험예 1 내지 5의 소자들(300, 400, 500, 800)의 온도는, 비교예의 소자들(300, 400, 500, 800)의 온도보다 더 낮다. 반도체 모듈(10)은 하부 열전달부(620)을 포함함에 따라, 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 수동소자(800)의 열방출이 향상됨을 확인할 수 있다. 실험예 4 및 5의 시뮬레이션 결과를 살펴보면, 상부 열전달부(610)를 더 포함하는 경우, 소자들(300, 400, 500, 800)의 열방출이 더욱 향상됨을 알 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 이전의 설명과 중복되는 내용은 생략하거나 간소화하기로 한다.
도 12를 참조하면, 반도체모듈(11)은 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 상부 열전달부(610) 및 케이스(700)를 포함할 수 있다. 하부 열전달부(620)은 앞서 도 4 내지 도 6의 예들로써 설명한 바와 동일 또는 유사할 수 있다. 다른 예로, 상부 열전달부(610) 또는 케이스(700)는 생략될 수 있다.
배선들(150)이 기판(100)의 하면(100b) 상에 제공될 수 있다. 커넥터(200)는 배선들(150)에 의하여 기판(100)과 전기적으로 연결될 수 있다. 소자들(300, 400, 500, 550)에서 발생한 열은 기판(100) 및 배선들(150)을 통하여 하부 열전달부(620)로 전달될 수 있다. 배선 패드(157)가 하부 열전달부(620) 및 배선들(150) 사이에 개재될 수 있다. 배선 패드(157)는 전기 절연성 열전달물질(TIM)을 포함할 수 있다. 배선 패드(157)는 배선들(150) 중에서 적어도 하나와 접촉할 수 있다. 다른 예로, 배선 패드(157)은 제공되지 않을 수 있다.
도 13 및 도 14는 실시예들에 따른 배선들을 도시한 평면도들로, D2방향에서 바라본 배선들을 도시하였다.
도 13을 도 12와 함께 참조하면, 배선 패드들(157)이 기판(100)의 하면(100b) 상에서 접지 배선(151)을 덮을 수 있다. 접지 배선(151)은 배선 패드(157)에 의하여 하부 열전달부(620)와 연결될 수 있다. 이에 따라, 소자들(300, 400, 500, 550)에서 발생한 열이 접지 배선(151) 및 배선 패드(157)를 통하여 하부 열전달부(620)로 용이하게 방출될 수 있다. 배선 패드(157)는 전원/신호 배선(153)과 연결되지 않을 수 있다.
도 14를 도 12와 함께 참조하면, 배선 패드(157)는 접지 배선(151), 전원/신호 배선(153)을 덮을 수 있다. 접지 배선(151) 및 전원/신호 배선(153)은 배선 패드(157)에 의하여 하부 열전달부(620)와 연결될 수 있다. 이에 따라, 소자들(300, 400, 500, 550)의 열방출이 더욱 향상될 수 있다. 각각의 배선들(150) 사이에 배선 패드(157)가 개재될 수 있다. 이에 따라, 배선들(150) 사이에서 전기적 쇼트의 발생이 방지될 수 있다.
도 15a는 본 발명의 다른 실시예에 따른 접지 배선을 확대하여 도시한 단면도이고, 도 15b는 전원/신호 배선을 확대하여 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 15a를 도 12와 함께 참조하면, 배선들(150)이 기판(100)의 하면(100b) 상에 제공될 수 있다. 커넥터(200)는 배선들(150)에 의하여 기판(100)과 전기적으로 연결될 수 있다. 접지 배선(151)은 하부 열전달부(620)와 접촉할 수 있다. 소자들(300, 400, 500, 550)에서 발생한 열은 기판(100) 및 접지 배선(151)을 통하여 하부 열전달부(620)로 전달될 수 있다. 이 때, 도 13 및 도 14의 예와 달리, 배선 패드(157)가 제공되지 않을 수 있다. 접지 배선(151)이 하부 열전달부(620)와 직접 접촉함에 따라, 반도체 모듈에서 전자기장 간섭(EMI) 현상이 방지되고, 반도체 모듈(11)의 전기적 특성이 향상될 수 있다.
도 15b를 도 12와 함께 참조하면, 하부 열전달부(620)는 리세스부(620r)을 가질 수 있다. 리세스부(620r)은 전원/신호 배선(153)의 하면에 형성될 수 있다. 하부 열전달부(620)는 리세스부(620r)을 가짐에 따라, 전원/신호 배선(153)과 이격될 수 있다. 이에 따라, 전원/신호 배선(153)은 하부 열전달부(620)와 전기적으로 단절될 수 있다. 배선 패드(157)는 제공되지 않을 수 있다. 다른 예로, 하부 열전달부(621)는 케넥터(200)의 측면과 이격될 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 본 실시예에 대한 설명에 있어서 이전의 설명과 중복되는 내용은 생략하거나 간소화하기로 한다.
도 16을 참조하면, 반도체모듈(12)은 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 및 상부 열전달부(610)를 포함할 수 있다. 하부 열전달부(620) 및 상부 열전달부(610)는 기판(100)을 둘러싸며, 케이스의 역할을 할 수 있다.
커넥터(200)는 상부면(200a), 하부면(200b), 제1 측면(200c), 및 제1 측면(200c)과 대향되는 제2 측면(200d)을 가질 수 있다. 제1 측면(200c)은 기판(100)을 향할 수 있다. 상부 홈(201)이 제1 측면(200c)의 상단에 제공되고, 하부 홈(203)이 1 측면(200c)의 하단에 제공될 수 있다. 일 예로, 상부 홈(201) 및 하부 홈(203) 각각은 제1 측면(200c)에서, 제2 측면(200d)을 향하여 리세스될 수 있다.
하부 열전달부(620)는 커넥터(200)의 제1 측면(200c)의 하단, 하부면(200b), 및 제2 측면(200d)의 하단과 접촉할 수 있다. 하부 패드(625)는 기판(100)의 하면(100b) 상에서 제어 소자(300), 버퍼 반도체 소자(400), 및 제1 메모리 소자(500)와 접촉할 수 있다. 하부 패드(625)는 하부 열통로(621) 및 커넥터(200) 사이에 개재될 수 있다. 예를 들어, 하부 패드(625)는 커넥터(200)의 제1 측면(200c) 하단, 하부면(200b), 또는 제2 측면(200d)의 하단을 덮을 수 있다. 하부 열전달부(620)는 후크(hook) 형상의 하부 고정부(627)를 가질 수 있다. 하부 고정부(627)는 커넥터(200)의 하부 홈(203)으로 연장되어, 커넥터(200)와 결합할 수 있다. 하부 고정부(627)에 의하여, 하부 열전달부(627)는 커넥터(200)와 보다 견고하게 연결될 수 있다. 또한, 하부 열전달부(620) 및 커넥터(200)의 접촉면적이 증가하여, 소자들(300, 400, 500)에서 발생하는 열이 하부 열전달부(620)를 통하여 커넥터(200)로 더욱 용이하게 전달될 수 있다.
상부 열전달부(610)는 커넥터(200)의 제1 측면(200c)의 상단, 상부면(200a), 및 제2 측면(200d)과 접촉할 수 있다. 상부 패드(615)는 기판(100) 상에 제공될 수 있다. 상부 패드(615)는 커넥터(200)의 제1 측면(200c)의 상단, 상부면(200a), 또는 제2 측면(200d)을 덮을 수 있다. 상부 열전달부(610)는 후크 형상의 상부 고정부(617)를 가질 수 있다. 예를 들어, 상부 고정부(617)는 커넥터(200)의 상부 홈(201)으로 연장될 수 있다. 상부 고정부(617)에 의하여, 상부 열전달부(610)는 커넥터(200)와 견고하게 결합할 수 있다. 또한, 상부 열전달부(610) 및 커넥터(200)의 접촉면적이 증가하여, 하부 열전달부(620)로 전달된 열이 커넥터(200)로 더욱 용이하게 방출될 수 있다.
다른 예로, 하부 고정부(207) 또는 상부 고정부(217) 중에서 어느 하나는 생략될 수 있다.
도 17은 본 발명의 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다. 도 18는 도 17을 D1방향에서 바라본 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 17을 참조하면, 기판(100), 커넥터(200), 제어 소자(300), 버퍼 반도체 소자(400), 제1 메모리 소자(500), 제2 메모리 소자(550), 하부 열전달부(620), 상부 열전달부(610), 및 케이스(700)를 포함할 수 있다. 다른 예로, 하부 열전달부(620) 또는 상부 열전달부(610)는 생략될 수 있다.
커넥터(200)는 제1 측면(200c), 제1 측면(200c)과 대향하는 제2 측면(200d), 제3 측면(200e), 및 제3 측면(200e)과 대향하는 제4 측면(200f)을 가질 수 있다.
케이스(700)는 제1 내지 제4 케이스들(701, 703, 705, 707)을 포함할 수 있다. 케이스(700)는 랜치(latch)형태를 가질 수 있다. 예를 들어, 제1 케이스(701)는 커넥터(200)의 상부면(200a)의 일부를 덮으며, 상부면(200a) 상으로 돌출될 수 있다. 제2 케이스(703)는 커넥터(200)의 하부면(200b)의 일부를 덮으며, 하부면(200b) 상으로 돌출될 수 있다. 제3 케이스(705)는 커넥터(200)의 제3 측면(200e)을 덮으며, 상부면(200a)의 일부 및 하부면(200b)의 일부 상으로 연장될 수 있다. 제4 케이스(707)는 커넥터(200)의 제4 측면(200f)을 덮으며, 상부면(200a)의 일부 및 하부면(200b)의 일부 상으로 연장될 수 있다.
상부 열전달부(610)는 커넥터(200)의 상부면(200a) 상에 제공되며, 커넥터(200)의 노출된 상부면(200a), 및 제1, 3, 4 케이스들(701, 705, 707)과 접촉할 수 있다. 다른 예로, 상부 패드(615)는 커넥터(200)의 하부면(200b) 상에 제공되지 않을 수 있다. 하부 열전달부(620)는 커넥터(200)의 하부면(200b) 상에 제공되며, 커넥터(200)의 노출된 하부면(200b), 및 제2 내지 4 케이스들(703, 705, 707)과 접촉할 수 있다. 다른 예로, 하부 패드(625)는 커넥터(200)의 상부면(200a) 상에 제공되지 않을 수 있다. 본 실시예에서, 열전달부들(610, 620) 및 케이스(700)의 접촉면적이 증대될 수 있다. 커넥터(200)는 케이스(700)뿐만 아니라 상부 열전달부(610) 및 하부 열전달부(620)와 견고하게 결합될 수 있다.

Claims (10)

  1. 기판;
    상기 기판 하면 상에 각각 실장된 제어 소자, 버퍼 반도체 소자, 및 제1 메모리 소자;
    상기 기판의 하면 상에서 상기 제어 소자와 접촉하는 하부 열전달부;
    상기 기판의 측면 상에 제공되며, 상기 하부 열전달부와 연결되고 상기 기판과 전기적으로 연결되는 커넥터;
    상기 기판의 상면 상의 수동소자 패드;
    상기 수동소자 패드 상의 수동소자;
    상기 수동소자 상의 열전패드; 및
    상기 열전패드와 접하고 상기 기판, 상기 수동소자패드, 상기 수동소자, 및 상기 열전패드를 둘러싸는 케이스를 포함하는 반도체 모듈.
  2. 제 1항에 있어서,
    상기 하부 열전달부는 상기 기판보다 높은 열전도율을 가지는 반도체 모듈.
  3. 제 1항에 있어서,
    상기 하부 열전달부는:
    하부 열통로; 및
    상기 하부 열통로 및 상기 커넥터 사이, 그리고 상기 하부 열통로 및 상기 제어 소자 사이에 개재된 하부 패드를 포함하는 반도체 모듈.
  4. 제 3항에 있어서,
    상기 하부 열전달부는 상기 제1 메모리 소자 상으로 신장되고,
    상기 패드는 상기 제1 메모리 소자 및 상기 커넥터 사이로 신장된 반도체 모듈.
  5. 제 1항에 있어서,
    상기 기판의 하면 상에서 상기 기판 및 상기 커넥터 각각과 접촉하는 배선들을 더 포함하되,
    상기 배선들은 신호/전원 배선 및 접지 배선을 포함하고, 상기 접지 배선은 상기 하부 열전달부와 접촉하되, 상기 신호/전원 배선은 상기 하부 열전달부와 이격되는 반도체 모듈.
  6. 삭제
  7. 기판,
    상기 기판 하면 상에 각각 실장된 제어 소자, 버퍼 반도체 소자, 및 제1 메모리 소자;
    상기 기판의 상면 상에 실장된 제2 메모리 소자;
    상기 기판의 상면 상에 배치되어, 상기 제2 메모리 소자와 접촉하는 상부 열전달부; 및
    상기 기판의 측면 상에 제공되어, 상기 상부 열전달부와 연결되고 상기 기판과 전기적으로 연결되는 커넥터;
    상기 기판의 상면 상의 수동소자 패드;
    상기 수동소자 패드 상의 수동소자;
    상기 수동소자 상의 열전패드; 및
    상기 열전패드와 접하고 상기 기판, 상기 수동소자패드, 상기 수동소자, 및 상기 열전패드를 둘러싸는 케이스를 포함하는 반도체 모듈.
  8. 제 7항에 있어서,
    상기 상부 열전달부는 상기 기판보다 높은 열전도율을 가지는 반도체 모듈.
  9. 제 7항에 있어서,
    상기 커넥터, 상기 제어 소자, 상기 버퍼 반도체 소자, 및 상기 제1 메모리 소자 중에서 적어도 하나와 접촉하는 하부 열전달부를 더 포함하는 반도체 모듈.
  10. 제 9항에 있어서,
    상기 상부 열전달부는 상기 기판의 측면을 따라 연장되어 상기 하부 열전달부와 연결되며,
    상기 기판은 상기 상부 열전달부 및 상기 하부 열전달부에 의해 둘러싸인 반도체 모듈.


KR1020130110641A 2012-10-29 2013-09-13 반도체 모듈 KR102127335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/066,008 US9437518B2 (en) 2012-10-29 2013-10-29 Semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120120535 2012-10-29
KR1020120120535 2012-10-29

Publications (2)

Publication Number Publication Date
KR20140057147A KR20140057147A (ko) 2014-05-12
KR102127335B1 true KR102127335B1 (ko) 2020-06-30

Family

ID=50888163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130110641A KR102127335B1 (ko) 2012-10-29 2013-09-13 반도체 모듈

Country Status (1)

Country Link
KR (1) KR102127335B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222988B1 (ko) * 2014-09-24 2021-03-04 삼성전자주식회사 반도체 패키지의 멀티 적층체
KR102620179B1 (ko) * 2018-07-24 2024-01-03 삼성전자주식회사 방열 구조를 갖는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251911A1 (en) * 2007-04-10 2008-10-16 Farnsworth Arthur K System and method having evaporative cooling for memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JP3109479B2 (ja) * 1998-06-12 2000-11-13 日本電気株式会社 放熱体及び放熱体を装着したメモリモジュール
KR100380107B1 (ko) * 2001-04-30 2003-04-11 삼성전자주식회사 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지
CN100365798C (zh) * 2003-06-20 2008-01-30 皇家飞利浦电子股份有限公司 电子器件、组件及制造电子器件的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251911A1 (en) * 2007-04-10 2008-10-16 Farnsworth Arthur K System and method having evaporative cooling for memory

Also Published As

Publication number Publication date
KR20140057147A (ko) 2014-05-12

Similar Documents

Publication Publication Date Title
US9437518B2 (en) Semiconductor module
US8838885B2 (en) Solid state drive packages and related methods and systems
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR102361637B1 (ko) 솔리드 스테이트 드라이브 장치
JP5247079B2 (ja) チップ間の熱伝達遮断スペーサを備えるマルチチップパッケージ
TWI672772B (zh) 包含內插器的半導體封裝
US10068828B2 (en) Semiconductor storage devices
KR101006063B1 (ko) 솔리드스테이트드라이브용 인쇄회로 기판
KR102617349B1 (ko) 인쇄회로기판, 및 이를 가지는 솔리드 스테이트 드라이브 장치
US20090057880A1 (en) Semiconductor device, semiconductor package, stacked module, card, system and method of manufacturing the semiconductor device
KR20150027583A (ko) 열전 소자를 갖는 반도체 소자
KR101909202B1 (ko) 패키지-온-패키지 타입의 패키지
US20230307309A1 (en) Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
KR102365103B1 (ko) 반도체 패키지
US11310905B2 (en) Memory device including a conductive plate with a shielding region
KR102127335B1 (ko) 반도체 모듈
CN100417312C (zh) 具有改善散热结构的印刷电路板及电子装置
US11430760B2 (en) Chip package device
JP6323672B2 (ja) 半導体装置及びその製造方法
CN100352057C (zh) 具有改善散热结构的封装基板及电子装置
US20090127707A1 (en) Semiconductor device and method for manufacturing the same
US12009282B2 (en) Memory device and memory device module
TWI808451B (zh) 半導體裝置
US20230100750A1 (en) Heat dissipating element
US11810896B2 (en) Substrate component layout and bonding method for increased package capacity

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant