CN106971991A - 堆叠的半导体器件及其制造方法 - Google Patents

堆叠的半导体器件及其制造方法 Download PDF

Info

Publication number
CN106971991A
CN106971991A CN201611107625.3A CN201611107625A CN106971991A CN 106971991 A CN106971991 A CN 106971991A CN 201611107625 A CN201611107625 A CN 201611107625A CN 106971991 A CN106971991 A CN 106971991A
Authority
CN
China
Prior art keywords
semiconductor element
projection
thermomechanical
semiconductor
thermal source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611107625.3A
Other languages
English (en)
Inventor
朴旼相
孙教民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106971991A publication Critical patent/CN106971991A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了堆叠的半导体器件以及其制造方法。一种堆叠的半导体器件包括多个半导体管芯和多个热机械凸块。半导体管芯在垂直方向上堆叠。热机械凸块被布置在半导体管芯之间的凸块层中。相比于在其它位置处，较少热机械凸块被布置在靠近半导体管芯中包括的热源的位置处，或者在靠近热源的位置处的热机械凸块的结构不同于在其它位置处的热机械凸块的结构。

Description

堆叠的半导体器件及其制造方法
技术领域
本发明构思的示例实施方式涉及半导体集成电路，并且更具体地，涉及堆叠的半导体器件及其制造方法。
背景技术
堆叠的半导体器件，换言之，三维半导体集成电路，已经被引入以减小器件和/或系统的尺寸。在堆叠的半导体器件中，电路被分布和集成在不同的半导体管芯中然后半导体管芯被垂直地堆叠。堆叠的半导体器件可以包括各种类型的半导体管芯，并且在正常操作过程中，半导体管芯的至少一个可能产生过量的热。所述过量的热会使堆叠的半导体器件的性能退化。
发明内容
根据本发明构思的一示例实施方式，一种堆叠的半导体器件包括多个半导体管芯和多个热机械凸块。半导体管芯在垂直方向上被堆叠。热机械凸块被布置在半导体管芯之间的凸块层中。相比于在其它位置处，较少热机械凸块被布置在靠近半导体管芯中包括的热源的位置处，或者在靠近热源的位置处的热机械凸块的结构不同于在其它位置处的热机械凸块的结构。
根据本发明构思的一示例实施方式，一种制造堆叠的半导体器件的方法包括：在垂直方向上堆叠多个半导体管芯；将多个热机械凸块布置在半导体管芯之间的凸块层中；以及基于半导体管芯中包括的热源的位置，改变热机械凸块的位置或结构。
根据本发明构思的一示例实施方式，一种制造堆叠的半导体器件的方法包括：在多个半导体管芯中集成形成存储器件的多个功能块；在垂直方向上堆叠半导体管芯；将多个热机械凸块布置在半导体管芯之间的凸块层中；以及根据半导体管芯中包括的热源的位置，改变热机械凸块的布置或结构。
根据本发明构思的一示例实施方式，一种半导体器件包括：布置在衬底上的第一半导体管芯；布置在第一半导体管芯上的层；布置在衬底上的第二半导体管芯，其中第一半导体管芯、所述层和第二半导体管芯在垂直于衬底的上表面的方向上被顺序布置；布置在第一半导体管芯中的热源；布置在第二半导体管芯中并且靠近热源的易受热影响的区域；以及布置在所述层中的多个热机械凸块，其中靠近热源的热机械凸块的数量少于远离热源的热机械凸块的数量，或者靠近热源的热机械凸块的特性不同于远离热源的热机械凸块的特性。
附图说明
通过参考附图详细描述本发明构思的示例实施方式，本发明构思的以上及其它特征将被更加清楚地理解。
图1是示出根据本发明构思的一示例实施方式的制造堆叠的半导体器件的方法的流程图。
图2是根据本发明构思的一示例实施方式的堆叠的半导体器件的剖视图。
图3和4是每个示出根据本发明构思的一示例实施方式的在图2的堆叠的半导体器件中的凸块的布置的示意图。
图5是根据本发明构思的一示例实施方式的堆叠的半导体器件的剖视图。
图6是示出根据本发明构思的一示例实施方式的在图5的堆叠的半导体器件中的凸块的布置的示意图。
图7是根据本发明构思的一示例实施方式的堆叠的半导体器件的剖视图。
图8是示出根据本发明构思的一示例实施方式的在图7的堆叠的半导体器件中的凸块的布置的示意图。
图9是根据本发明构思的一示例实施方式的堆叠的半导体器件的剖视图。
图10是示出根据本发明构思的一示例实施方式的在图9的堆叠的半导体器件中的凸块的布置的示意图。
图11、12、13和14是根据本发明构思的示例实施方式的堆叠的半导体器件的剖视图。
图15是示出根据本发明构思的一示例实施方式的包括热机械凸块的半导体器件的结构的剖视图。
图16、17、18、19和20是示出根据本发明构思的一示例实施方式的制造图15的半导体器件的方法的阶段的剖视图。
图21是示出根据本发明构思的一示例实施方式的包括热机械凸块的半导体器件的结构的剖视图。
图22是示出根据本发明构思的一示例实施方式的在堆叠的半导体器件中的热机械凸块的布置的示意图。
图23是示出根据本发明构思的一示例实施方式的包括图22的热机械凸块的半导体器件的结构的剖视图。
图24是示出根据本发明构思的一示例实施方式的在堆叠的半导体器件中的热机械凸块的布置的示意图。
图25是示出根据本发明构思的一示例实施方式的包括图24的热机械凸块的半导体器件的结构的剖视图。
图26是示出根据本发明构思的一示例实施方式的在堆叠的半导体器件中的热机械凸块的布置的示意图。
图27是示出根据本发明构思的一示例实施方式的包括图26的热机械凸块的半导体器件的结构的剖视图。
图28和29是示出根据本发明构思的一示例实施方式的半导体存储器件的框图。
图30是示出根据本发明构思的一示例实施方式的堆叠的半导体器件的示意图。
图31是示出根据本发明构思的一示例实施方式的存储模块的框图。
图32和33是示出根据本发明构思的示例实施方式的堆叠的存储器件的结构的示意图。
图34是示出根据本发明构思的一示例实施方式的存储系统的框图。
图35是根据本发明构思的一示例实施方式的用于描述存储芯片的封装结构的示意图。
图36是示出根据本发明构思的一示例实施方式的系统的示意图。
图37是示出根据本发明构思的一示例实施方式的移动系统的框图。
图38是示出根据本发明构思的一示例实施方式的计算系统的框图。
具体实施方式
图1是示出根据本发明构思的一示例实施方式的制造堆叠的半导体器件的方法的流程图。
参考图1，多个半导体管芯在垂直方向上被堆叠(S100)。在本发明构思的一示例实施方式中，半导体管芯可以代表半导体衬底以及在半导体衬底上方和/或下方的结构。半导体管芯本身还可以被称为半导体芯片。堆叠的半导体管芯的数量可以被不同地改变。在本发明构思的一示例实施方式中，堆叠的半导体管芯可以包括至少两个相同的或同质的半导体管芯。在本发明构思的一示例实施方式中，堆叠的半导体管芯可以包括至少两个不同的或异质的半导体管芯。例如，堆叠的半导体管芯可以包括至少一个在其中集成存储单元的半导体管芯和至少一个在其中集成用于控制存储单元的电路的半导体管芯。
多个热机械凸块(bump)被布置在半导体管芯之间的凸块层中用于半导体管芯的机械支撑和热传递(S300)。在本发明构思的一示例实施方式中，热机械凸块可以与信号凸块区分开。信号凸块是用于在堆叠的半导体管芯之间或者在堆叠的半导体管芯和外部设备之间传递电信号或功率的凸块。热机械凸块是用于在堆叠的半导体管芯之间或者在堆叠的半导体管芯和外部设备之间传递热或者用于支撑半导体管芯的堆叠结构的凸块。热机械凸块可以不被需要用于信号传递。
如果凸块执行传递信号或功率的功能，即使凸块还提供热传递和/或机械支撑的功能，它也被称作信号凸块。信号凸块可以被电连接到诸如硅穿孔或穿透衬底通路(TSV)的垂直接触。热机械凸块可以不被电连接到垂直接触。根据需要，热机械凸块可以被连接到垂直接触以提高热传递效率。
基于半导体管芯中包括的热源的位置，热机械凸块的布置或结构被改变(S500)。热机械凸块的布置可以代表凸块的数量或者密度，凸块的布置形状等。热机械凸块的结构可以代表每个凸块的尺寸、材料、形状等。此外，布置和结构可以包括形成在凸块和半导体管芯的表面之间的凸块垫(pad)。
在本发明构思的一示例实施方式中，热机械凸块的数量或密度可以被减少或增加以减小或增加从包括热源的半导体管芯的热传递。在本发明构思的一示例实施方式中，形成热机械凸块的材料的导热率可以被减小或增加以减小或增加从包括该热源的半导体管芯的热传递。结果，相对于凸块层中的至少两个凸块层，每个凸块层的热机械凸块的布置或结构凸块可以不同。
热源代表半导体管芯的不断消耗功率并且产生过量的热的局部部分。例如，热源可以包括使用在高频率下切换的时钟信号、锁相环路等的电路。如果同质半导体管芯被堆叠，则热源可以不被考虑并且热机械凸块可以被均匀地布置在堆叠的半导体管芯之间的所有凸块层中。堆叠的半导体器件的整体性能可以通过借助热机械凸块均匀地分散热而提高。然而，如果易受热影响的区域靠近热源，则堆叠的半导体器件的整体性能可能由于热传递而降低。例如，因为存储单元的数据保持时间随着操作温度升高而减少，所以随着操作温度升高，存储器件必须更频繁地执行刷新操作。于是由于执行刷新操作花费的时间增加，所以存储器件的读取和写入操作的速度会降低。因此，过量热可以通过热机械凸块被传递到存储单元，从而使存储器件的性能退化。
根据本发明构思的示例实施方式的堆叠的半导体器件和制造堆叠的半导体器件的方法可以通过基于热源的位置改变热机械凸块的布置或结构而有效分散来自热源的过量的热。热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以提高。
在下文中，垂直方向可以由Z表示，彼此垂直并且垂直于该垂直方向Z的两个水平方向可以由X和Y表示。垂直方向Z可以包括向上方向+Z和向下方向-Z。
图2是根据本发明构思的一示例实施方式的堆叠的半导体器件的剖视图，图3和4是每个示出根据本发明构思的一示例实施方式的在图2的堆叠的半导体器件中的凸块的布置的示意图。
参考图2，堆叠的半导体器件STC1可以包括在垂直方向Z上堆叠的第一、第二和第三半导体管芯(die)SD1、SD2和SD3，信号凸块SBMP和热机械凸块TMBMP。为了说明的方便，图2示出三个半导体管芯10、20和30，但是更大数量的半导体管芯可以被堆叠。
信号凸块SBMP可以在半导体管芯10、20和30之间传递电信号和/或功率。例如，信号凸块SBMP可以被电连接到诸如穿透衬底通路STSV的垂直接触。
热机械凸块TMBMP可以被布置在半导体管芯10、20和30之间的第一和第二凸块层15和25中，用于半导体管芯10、20和30的热传递和机械支撑。
图3示出与第一凸块层15相应的热机械凸块TMBMP的布置DST1，图4示出与第二凸块层25相应的热机械凸块TMBMP的布置DST2。第一凸块层15的布置DST1代表热机械凸块TMBMP的数量或密度相对高的情况，并且第二凸块层25的布置DST2代表热机械凸块TMBMP的数量或密度相对低的情况。当第二半导体管芯20包括热源时，由于相比于在第一凸块层15中，在第二凸块层25中的热机械凸块TMBMP的数量更小，所以从第二半导体管芯20传递到第三半导体管芯30的热量少于从第二半导体管芯20传递到第一半导体管芯10的热量。因此，在半导体管芯10、20和30之间传递的热量可以通过相对于凸块层15和25改变热机械凸块TMBMP的布置或结构而被调整。
根据本发明构思的一示例实施方式，在设计堆叠的半导体器件STC1中，热机械凸块TMBMP可以与热源无关地均匀布置，于是，热机械凸块TMBMP的布置和结构可以基于热源的位置被改变。
例如，图3的布置DST1可以被设为基础布置并且布置DST1可以被应用于包括第一和第二凸块层15和25的所有凸块层。如果第二半导体管芯20包括热源并且第三半导体管芯30包括易受热影响的区域，则第二凸块层25的布置可以从图3的布置DST1变为图4的布置DST2。因此，堆叠的半导体器件STC1的整体性能可以通过改变热机械凸块TMBMP的布置或结构以减少从包括热源的第二半导体管芯20向包括易受热影响的区域的第三半导体管芯30的热传递而被提高。
作为另一示例，图4的布置DST2可以被设为基础布置并且布置DST2可以被应用于包括第一和第二凸块层15和25的所有凸块层。如果第二半导体管芯20包括热源并且第一半导体管芯10不易受热影响，则第一凸块层15的布置可以从图4的布置DST2变为图3的布置DST1。因此，堆叠的半导体器件STC1的整体性能可以通过改变热机械凸块TMBMP的布置或结构以增加从包括热源的第二半导体管芯20向不受热影响的第一半导体管芯10的热传递而被提高。
图5是根据本发明构思的一示例实施方式的堆叠的半导体器件的剖视图，图6是示出根据本发明构思的一示例实施方式的在图5的堆叠的半导体器件中的凸块的布置的示意图。
参考图5，堆叠的半导体器件STC2可以包括在垂直方向Z上堆叠的第一、第二、第三、第四和第五半导体管芯SD1(10)、SD2(20)、SD3(30)、SD4(40)和SD5(50)，信号凸块SBMP和热机械凸块TMBMP。为了说明的方便，图5示出五个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
信号凸块SBMP可以在半导体管芯10、20、30、40和50之间传递电信号和/或功率。例如，信号凸块SBMP可以被电连接到诸如穿透衬底通路STSV的垂直接触。热机械凸块TMBMP可以被布置在半导体管芯10、20、30、40和50之间的凸块层中，用于半导体管芯10、20、30、40和50的热传递和机械支撑。如图5所示，凸块层可以包括在第一半导体管芯10上的第一凸块层11、12，在第二半导体管芯20上的第二凸块层21、22，在第三半导体管芯30上的第三凸块层31、32以及在第四半导体管芯40上的第四凸块层41、42。为了描述的方便，凸块层可以分别包括与热源HS相应或者靠近热源HS的第一部分12、22、32和42以及除了第一部分12、22、32和42之外的第二部分11、21、31和41。
图6示出与第一半导体管芯SD1上的第一凸块层11、12相应的热机械凸块TMBMP的布置DST3。第二凸块层21、22，第三凸块层31、32和第四凸块层41、42的布置可以与图3的基础布置DST1相同。
在本发明构思的一示例实施方式中，从包括热源的半导体管芯起在向上方向+Z或向下方向-Z上的凸块层中的热机械凸块TMBMP的数量可以在靠近热源HS的区域处被减小为低于在其它区域中的热机械凸块TMBMP的数量。例如，如图5和6所示，当第一半导体管芯10包括热源HS并且第二半导体管芯20包括易受热影响的区域HVR时，在第一凸块层11、12中靠近热源的区域12处的热机械凸块TMBMP可以被去除。因此，凸块层中与热源HS相应的区域12处的热机械凸块TMBMP可以被去除以减少从包括热源HS的第一半导体管芯10向包括易受热影响的区域HVR的第二半导体管芯20的热传递，并且因此，堆叠的半导体器件STC2的整体性能可以被提提高。
图7是根据本发明构思的一示例实施方式的堆叠的半导体器件的剖视图，图8是示出根据本发明构思的一示例实施方式的在图7的堆叠的半导体器件中的凸块的布置的示意图。
参考图7，堆叠的半导体器件STC3可以包括在垂直方向Z上堆叠的第一、第二、第三、第四和第五半导体管芯SD1(10)、SD2(20)、SD3(30)、SD4(40)和SD5(50)，信号凸块SBMP和热机械凸块TMBMP。为了说明的方便，图7示出五个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
图8示出与第一半导体管芯SD1上的第一凸块层11、12相应的热机械凸块TMBMP的布置DST4。第二凸块层21、22，第三凸块层31、32和第四凸块层41、42的布置可以与图3的基础布置DST1相同。
在本发明构思的一示例实施方式中，从包括热源的半导体管芯起在向上方向+Z或向下方向-Z上的凸块层中的热机械凸块TMBMP的数量可以在靠近热源的区域处被减小为低于在其它区域中的热机械凸块TMBMP的数量。
例如，如图7和8所示，当第一半导体管芯10包括热源HS并且第二半导体管芯20包括易受热影响的区域HVR时，在第一凸块层11、12中的热机械凸块TMBMP的密度在靠近热源HS的区域12处可以被减小为比在区域11处低。因此，在凸块层中与热源HS相应的区域12处的热机械凸块TMBMP可以被减少以减小从包括热源HS的第一半导体管芯10向包括易受热影响的区域HVR的第二半导体管芯20的热传递，并且因此，堆叠的半导体器件STC3的整体性能可以被提高。
其中热机械凸块TMBMP被去除的本发明构思的一示例实施方式参考图5和6被描述并且其中热机械凸块TMBMP的数量或密度被减小的本发明构思的一示例实施方式参考图7和8被描述。在下文中，减少热机械凸块TMBMP的数量的工艺可以包括去除热机械凸块TMBMP。
图9是根据本发明构思的一示例实施方式的堆叠的半导体器件的剖视图，图10是示出根据本发明构思的一示例实施方式的在图9的堆叠的半导体器件中的凸块的布置的示意图。
参考图9，堆叠的半导体器件STC4可以包括在垂直方向Z上堆叠的第一、第二、第三、第四和第五半导体管芯SD1(10)、SD2(20)、SD3(30)、SD4(40)和SD5(50)，信号凸块SBMP和热机械凸块TMBMP。为了说明的方便，图9示出五个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
图10示出与第二半导体管芯SD2上的第二凸块层21、22相应的热机械凸块TMBMP的布置DST5。第一凸块层11、12的布置可以与图8的布置DST4相同并且第三凸块层31、32和第四凸块层41、42的布置可以与图3的基础布置DST1相同。
在本发明构思的一示例实施方式中，从包括热源HS的半导体管芯起在向上方向+Z或向下方向-Z上的凸块层中的热机械凸块TMBMP的数量可以在靠近热源的区域处被减小为低于在其它区域中的热机械凸块TMBMP的数量。另外，从包括易受热影响的区域HVR的半导体管芯起在向上方向+Z或向下方向-Z上的凸块层中的热机械凸块TMBMP的数量可以在与热源HS相应的区域处被增加为比在其它区域中的大。
例如，如参考图5到8描述的，当第一半导体管芯10包括热源HS并且第二半导体管芯20包括易受热影响的区域HVR时，在第一凸块层11、12中的热机械凸块TMBMP的密度在靠近热源HS的区域12处可以被减小为比在区域11处低。此外，如图9和10所示，在第二凸块层21、22中的热机械凸块TMBMP的密度在与热源HS相应的区域22处可以被增加为比在区域21处高。在第一凸块层11、12中的区域12处的凸块密度的减小是要抑制从热源HS向易受热影响的区域HVR的热传递，并且在第二凸块层21、22中的区域22处的凸块密度的增加是要促进从易受热影响的区域HVR的热分散。因此，在第一凸块层中的区域12处的热机械凸块TMBMP可以被减少并且在第二凸块层中的区域22处的热机械凸块TMBMP可以被增加以降低在第二半导体管芯20中的易受热影响的区域HVR的温度，因此，堆叠的半导体器件STC4的整体性能可以被提高。
图11、12、13和14是根据本发明构思的示例实施方式的堆叠的半导体器件的剖视图。
参考图11，堆叠的半导体器件STC5可以包括在垂直方向Z上堆叠的第一、第二、第三、第四和第五半导体管芯SD1(10)、SD2(20)、SD3(30)、SD4(40)和SD5(50)，信号凸块SBMP和热机械凸块TMBMP。为了说明的方便，图11示出五个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
第一凸块层11、12，第二凸块层21、22，第三凸块层31、32和第四凸块层41、42的布置可以与图3的基础布置DST1相同。
在本发明构思的一示例实施方式中，从包括热源HS的半导体管芯起在向上方向+Z或向下方向-Z上的凸块层中的热机械凸块TMBMP的导热率可以在靠近热源HS的区域处被减小为低于在其它区域中的热机械凸块TMBMP的导热率。
例如，如图11所示，当第一半导体管芯10包括热源HS并且第二半导体管芯20包括易受热影响的区域HVR时，在第一凸块层11、12中靠近热源HS的区域12处的热机械凸块TMBMP_M的导热率可以被减小为低于在第一凸块层11、12中的区域11处的热机械凸块TMBMP的导热率。当由于对机械支撑的需要，热机械凸块TMBMP的数量可以不被减少时，代替热机械凸块TMBMP的数量或密度，热机械凸块TMBMP的导热率可以被减小。因此，在凸块层中与热源HS相应的区域12处的热机械凸块TMBMP_M的导热率可以被减小以减少从包括热源HS的第一半导体管芯10向包括易受热影响的区域HVR的第二半导体管芯20的热传递，因此，堆叠的半导体器件STC5的整体性能可以被提高。
参考图12，堆叠的半导体器件STC6可以包括在垂直方向Z上堆叠的第一、第二、第三、第四和第五半导体管芯SD1(10)、SD2(20)、SD3(30)、SD4(40)和SD5(50)，信号凸块SBMP和热机械凸块TMBMP。为了说明的方便，图12示出五个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
第一凸块层11、12和第二凸块层21、22的布置可以与图6和8的布置DST3和DST4中的一个相同，并且第三凸块层31、32和第四凸块层41、42的布置可以与图3的基础布置DST1相同。
在本发明构思的一示例实施方式中，从包括热源HS的半导体管芯起在向上方向+Z和向下方向-Z上的凸块层中的热机械凸块TMBMP的密度可以在靠近热源HS的区域处被减小为低于在其它区域中的热机械凸块TMBMP的密度。
例如，如图12所示，当第二半导体管芯20包括热源HS并且第一和第三半导体管芯10和30分别包括易受热影响的区域HVR时，在第一凸块层11、12和第二凸块层21、22中的热机械凸块TMBMP的密度可以在靠近热源HS的区域12和22处被减小为比在区域11和21处低。因此，在凸块层中与热源HS相应的区域12和22处的热机械凸块TMBMP可以被减少以减小从包括热源HS的第二半导体管芯20向包括易受热影响的区域HVR的第一和第三半导体管芯10和30的热传递，并且因此，堆叠的半导体器件STC6的整体性能可以被提高。
参考图13，堆叠的半导体器件STC7可以包括在垂直方向Z上堆叠的第一、第二、第三、第四和第五半导体管芯SD1(10)、SD2(20)、SD3(30)、SD4(40)和SD5(50)，信号凸块SBMP和热机械凸块TMBMP。为了说明的方便，图13示出五个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
第一凸块层11、12，第二凸块层21、22，第三凸块层31、32和第四凸块层41、42的布置可以与图3的基础布置DST1相同。
在本发明构思的一示例实施方式中，从包括热源HS的半导体管芯起在向上方向+Z和向下方向-Z上的凸块层中的热机械凸块的导热率可以在靠近热源HS的区域处被减小为低于在其它区域中的热机械凸块TMBMP的导热率。
例如，如图13所示，当第二半导体管芯20包括热源HS并且第一和第三半导体管芯10和30分别包括易受热影响的区域HVR时，在第一凸块层11、12和第二凸块层21、22中靠近热源HS的区域12和22处的热机械凸块TMBMP_M的导热率可以被减小为低于在第一凸块层11、12和第二凸块层21、22中的区域11和21处的热机械凸块TMBMP的导热率。因此，在凸块层中与热源HS相应的区域12和22处的热机械凸块TMBMP_M的导热率可以被减小以减少从包括热源HS的第二半导体管芯20向包括易受热影响的区域HVR的第一和第三半导体管芯10和30的热传递，并且因此，堆叠的半导体器件STC7的整体性能可以被提高。
参考图14，堆叠的半导体器件STC8可以包括在垂直方向Z上堆叠的第一、第二、第三、第四和第五半导体管芯SD1(10)、SD2(20)、SD3(30)、SD4(40)和SD5(50)，信号凸块SBMP，热机械凸块TMBMP以及散热器或散热装置70。为了说明的方便，图14示出五个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
第一凸块层11、12的布置可以与图10的布置DST5相同，第二凸块层21、22的布置可以与图6和8的布置DST3和DST4中的一个布置相同，并且第三凸块层31、32和第四凸块层41、42的布置可以与图3的基础布置DST1相同。
在本发明构思的一示例实施方式中，从包括热源HS的半导体管芯起在向上方向+Z或向下方向-Z上的凸块层中的热机械凸块TMBMP的数量可以在靠近热源HS的区域处被减小为低于在其它区域中的热机械凸块TMBMP的数量。另外，从包括易受热影响的区域HVR的半导体管芯起在向上方向+Z或向下方向-Z上的凸块层中的热机械凸块TMBMP的数量可以在与热源HS相应的区域处被增加为低于在其它区域中的热机械凸块TMBMP的数量。
例如，如图14所示，当第二半导体管芯20包括热源HS并且第三半导体管芯30包括易受热影响的区域HVR时，在第二凸块层21、22中的热机械凸块TMBMP的密度在靠近热源HS的区域22处可以被减小为比在区域21处低。此外，在第一凸块层11、12中的热机械凸块TMBMP的密度在与热源HS相应的区域12处可以被增加为比在区域11处高。在第二凸块层21、22中的区域22处的凸块密度的减小是为了抑制从热源HS向易受热影响的区域HVR的热传递，并且在第二凸块层11、12中的区域12处的凸块密度的增加是为了促进从热源HS向散热装置70的热分散。因此，在第二凸块层21、22中的区域22处的热机械凸块TMBMP可以被减少以减小从包括热源HS的第二半导体管芯20向包括易受热影响的区域HVR的第三半导体管芯30的热传递，并且在第一凸块层11、12中的区域12处的热机械凸块TMBMP可以被增加以增加从包括热源HS的第二半导体管芯20向散热装置70的热传递，因此，堆叠的半导体器件STC8的整体性能可以被提高。
图15是根据本发明构思的一示例实施方式的包括热机械凸块的半导体器件的结构的剖视图。
参考图15，半导体器件可以包括穿过衬底100的通路结构230、垫结构260和280以及凸块SBMP和TMBMP。半导体器件还可以包括第一、第二、第三和第四绝缘中间层160、180、240和270，电路元件，布线190和接触插塞170。
衬底100可以包括硅、锗、硅锗或III-V化合物，例如GaP、GaAs、GaSb等。在本发明构思的一示例实施方式中，衬底100可以是绝缘体上硅(SOI)衬底或者绝缘体上锗(GOI)衬底。
衬底100可以具有第一表面101和与其相反的第二表面102。衬底100可以包括第一区域REG1、第二区域REG2和第三区域REG3。第一区域REG1可以是在其中可以形成电路元件的电路区域，第二区域REG2可以是在其中可以形成通路结构230的通路区域，第三区域REG3可以是在其中可以形成热机械凸块TMBMP的热机械区域。
在第一区域REG1中，包括绝缘材料例如硅氧化物的隔离层110可以被形成在衬底100的邻近第一表面的一部分处，并且电路元件例如晶体管可以被形成在衬底100的第一表面101上。晶体管可以包括具有顺序堆叠在衬底100的第一表面101上的栅绝缘层图案120和栅电极130的栅结构140，以及在衬底100的邻近栅结构140的一部分处的杂质区域105。栅间隔物150可以被形成在栅结构140的侧壁上。
栅绝缘层图案120可以包括氧化物，例如硅氧化物或金属氧化物，栅电极130可以包括例如掺杂多晶硅、金属、金属氮化物和/或金属硅化物，并且栅间隔物150可以包括氮化物，例如硅氮化物。
在本发明构思的一示例实施方式中，多个晶体管可以被形成在第一区域REG1中在衬底100的第一表面101上。电路元件可以不限于晶体管，而是各种类型的电路元件例如二极管、电阻器、电感器、电容器等可以被形成在第一区域REG1中。
第一、第二和第三绝缘中间层160、180和240可以被顺序形成在衬底100的第一表面101上并且第四绝缘中间层270可以被形成在衬底100的第二表面102上。
第一绝缘中间层160可以覆盖电路元件，并且接触杂质区域105的接触插塞170可以穿过第一绝缘中间层160被形成。或者，接触插塞170可以穿过第一绝缘中间层160被形成以接触栅结构140。第一绝缘中间层160可以包括氧化物，例如硅氧化物，并且接触插塞170可以包括例如金属、金属氮化物、金属硅化物、掺杂多晶硅等。
第二绝缘中间层180可以包含穿过其的布线190，布线190可以接触接触插塞170。第二绝缘中间层180可以包括低k电介质材料，例如由氟或碳掺杂的硅氧化物、多孔硅氧化物、旋涂有机聚合物或者无机聚合物，例如氢基倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等。
在本发明构思的一示例实施方式中，布线190可以包括第一导电图案194和部分地覆盖第一导电图案194的第一阻挡图案192。第一导电图案194可以包括金属，例如铜、铝、钨、钛、钽等，第一阻挡图案192可以包括金属氮化物，例如钛氮化物、钽氮化物、钨氮化物、铜氮化物、铝氮化物等。在本发明构思的一示例实施方式中，布线190可以由双镶嵌工艺形成，因此，布线190的上部和下部可以具有彼此不同的宽度。或者，布线190可以由单镶嵌工艺形成，因此，布线190可以具有与其高度无关的基本不变的宽度。
通路结构230可以穿过第一和第二绝缘中间层160和180以及衬底100被形成，并且通路结构230的一部分可以在衬底100的第二表面102上被暴露。通路结构230可以具有顶表面，该顶表面的中间部分可以是凹的。
在本发明构思的一示例实施方式中，通路结构230可以包括通路电极和围绕通路电极的侧壁的绝缘层图案200。通路电极可以包括第二导电图案220和围绕第二导电图案220的侧壁的第二阻挡层图案210。第二导电图案220可以包括金属，例如铜、铝、钨等，或者掺杂多晶硅，并且第二阻挡图案210可以包括金属氮化物，例如钛氮化物、钽氮化物、钨氮化物、铜氮化物、铝氮化物等。绝缘层图案200可以包括氧化物，例如硅氧化物，或者氮化物，例如硅氮化物。
第三绝缘中间层240和第四绝缘中间层270可以分别包含垫(pad)结构260和280。第三绝缘中间层240和第四绝缘中间层270可以包括低k电介质材料，例如由氟或碳掺杂的硅氧化物、多孔硅氧化物、旋涂有机聚合物或无机聚合物，例如HSSQ、MSSQ等。
垫结构260和280可以与布线190类似地由双镶嵌工艺或单镶嵌工艺形成。在本发明构思的一示例实施方式中，垫结构260和280可以分别包括导电图案264和284以及部分覆盖导电图案264和284的阻挡层图案262和282。
信号凸块SBMP和热机械凸块TMBMP可以接触垫结构260。例如，凸块SBMP和TMBMP可以包括金属，例如银、铜等，或者合金，例如焊料。如图15所示，信号凸块SBMP可以被电连接到诸如穿透衬底通路230的垂直接触。相反，热机械凸块TMBMP可以不被电连接到垂直接触。
图16、17、18、19和20是示出根据本发明构思的一示例实施方式的制造图15的半导体器件的方法的阶段的剖视图。
参考图16，电路元件和接触插塞170可以被形成在其上具有隔离层110的衬底100上。
衬底100可以包括硅、锗、硅锗，或例如GaP、GaAs、GaSb等的III-V化合物。在本发明构思的一示例实施方式中，衬底100可以是绝缘体上硅(SOI)衬底或者绝缘体上锗(GOI)衬底。衬底100可以具有第一表面101和与其相反的第二表面102。
在本发明构思的一示例实施方式中，隔离层110可以由浅沟槽隔离(STI)工艺形成，并且包括绝缘材料，例如硅氧化物。
用作电路元件的晶体管可以由以下方法形成。
例如，在其上具有隔离层110的衬底100的第一表面101上顺序形成栅绝缘层和栅电极层之后，栅电极层和栅绝缘层可以通过光刻工艺被图案化以在第一区域REG1中形成栅结构140，栅结构140包括在衬底100的第一表面101上顺序堆叠的栅绝缘层图案120和栅电极130。栅绝缘层可以被形成为包括氧化物，例如硅氧化物或金属氧化物，并且栅电极层可以被形成为包括例如掺杂多晶硅、金属、金属氮化物和/或金属硅化物。
栅间隔物层可以被形成在衬底100和隔离层110上以覆盖栅结构140，并且可以被各向异性地蚀刻以在栅结构140的侧壁上形成栅间隔物150。栅间隔物层可以被形成为包括氮化物，例如硅氮化物。
杂质可以被注入到衬底100的上部中以形成第一杂质区域105，从而包括栅结构140和第一杂质区域105的晶体管可以被形成。
在本发明构思的一示例实施方式中，多个晶体管可以被形成在第一区域REG1中的衬底100上。电路元件可以不限于晶体管，而是各种类型的电路元件，例如二极管、电阻器、电感器、电容器等可以被形成。
第一绝缘中间层160可以被形成在衬底100上以覆盖电路元件，并且接触插塞170可以穿过第一绝缘中间层160被形成以接触第一杂质区域105。或者，接触插塞170可以穿过第一绝缘中间层160被形成以接触栅结构140。
第一绝缘中间层160可以被形成为包括氧化物，例如硅氧化物。接触插塞170可以通过以下形成：穿过第一绝缘中间层160形成接触孔以暴露第一杂质区域105，在被暴露的第一杂质区域105和第一绝缘中间层160上形成导电层以填充接触孔，以及平坦化导电层的上部直到第一绝缘中间层160的顶表面可以被暴露。导电层可以被形成为包括例如金属、金属氮化物、金属硅化物、掺杂多晶硅等。
参考图17，第二绝缘中间层180可以被形成在第一绝缘中间层160和接触插塞170上并且至少一个布线190可以穿过在第一区域REG1中的第二绝缘中间层180被形成。
第二绝缘中间层180可以被形成为包括低k电介质材料，例如由氟或碳掺杂的硅氧化物、多孔硅氧化物、旋涂有机聚合物或者无机聚合物，例如氢基倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等。
在本发明构思的一示例实施方式中，布线190可以如以下通过双镶嵌工艺被形成。
在部分去除第二绝缘中间层180以穿过其形成通路孔之后，第二绝缘中间层180的上部可以被去除以形成与通路孔连通并且具有比通路孔的直径更大的直径的第一沟槽，其中通路孔可以暴露第一绝缘中间层160和接触插塞170的顶表面。或者，在形成第一沟槽之后，通路孔可以被随后形成。第一阻挡层可以被形成在通路孔和第一沟槽的内壁以及第一绝缘中间层160和接触插塞170的被暴露的顶表面上，并且第一导电层可以被形成在第一阻挡层上以充分填充通路孔和第一沟槽的剩余部分。第一阻挡层和第一导电层的上部可以被平坦化直到第二绝缘中间层180的顶表面可以被暴露，从而在第一区域REG1中形成接触接触插塞170的顶表面的布线190。布线190可以被形成为包括第一导电图案194和围绕第一导电图案194的底部和侧壁的第一阻挡层图案192。
第一阻挡层可以被形成为包括金属氮化物，例如钛氮化物、钽氮化物、钨氮化物、铜氮化物、铝氮化物等，并且第一导电层可以被形成为包括金属，例如铜、铝、钨、钛、钽等。当第一导电层使用铜或铝形成时，籽晶层可以被形成在第一阻挡层上，并且第一导电层可以通过电镀工艺被形成。
如以上描述的，布线190可以通过双镶嵌工艺被形成，从而可以被形成为具有下部和连接到下部的上部。或者，布线190可以通过单镶嵌工艺被形成。在这种情况下，布线190可以具有从它的底部向顶部的基本不变的厚度。
在图17中，布线190可以穿过单个第二绝缘中间层180被形成，然而，更多绝缘中间层可以被形成在第二绝缘中间层180上并且更多布线190可以穿过每个绝缘中间层被形成。
参考图18，通路结构230可以穿过衬底100的一部分被形成。
例如，覆盖衬底100的第一区域REG1和第三区域REG3并且部分暴露衬底100的第二区域REG2的第一光致抗蚀剂图案可以被形成在第二绝缘中间层180和布线190上，并且第一和第二绝缘中间层160和180以及衬底100可以使用第一光致抗蚀剂图案作为蚀刻掩模被蚀刻以形成第二沟槽。第二沟槽可以穿过第一和第二绝缘中间层160和180以及一部分衬底100被形成。
绝缘层200和第二阻挡层210可以被顺序形成在第二沟槽的内壁上，并且第二导电层220可以被形成在第二阻挡层210上以充分填充第二沟槽。绝缘层200可以被形成为包括氧化物，例如硅氧化物，或者氮化物，例如硅氮化物，并且第二阻挡层210可以被形成为包括金属氮化物，例如钛氮化物、钽氮化物、钨氮化物、铜氮化物、铝氮化物等。第二导电层220可以被形成为包括金属，例如铜、铝、钨等，或者掺杂多晶硅。当第二导电层220被形成为包括铜或铝时，第二籽晶层可以被形成在第二阻挡层210上，并且第二导电层220可以通过电镀工艺被形成。
第二导电层220、第二阻挡层210和绝缘层200可以被平坦化直到第二绝缘中间层180的顶表面可以被暴露，从而形成填充第二沟槽的通路结构230。通路结构230可以包括绝缘层200、第二阻挡层210和第二导电层220。
参考图19，第三绝缘中间层240可以被形成在第二绝缘中间层180、布线190和通路结构230上，并且垫结构260可以分别在第二和第三区域REG2和REG3中穿过第三绝缘中间层240被形成。
第三绝缘中间层240可以被形成为包括低k电介质材料，例如由氟或碳掺杂的硅氧化物、多孔硅氧化物、旋涂有机聚合物或者无机聚合物，例如氢基倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等。
像布线190一样，垫结构260可以通过双镶嵌工艺或单镶嵌工艺被形成。在本发明构思的一示例实施方式中，第二区域REG2中的垫结构260可以被形成为接触通路结构230的顶表面。垫结构260可以被形成为包括导电图案264和覆盖导电图案264的底部和侧壁的阻挡层图案262。
参考图20，信号凸块SBMP和热机械凸块TMBMP可以被形成在第三绝缘中间层240上以接触垫结构260的上表面。凸块SBMP和TMBMP可以包括金属，例如银、铜等，或者合金，例如焊料。
在凸块SBMP和TMBMP被形成在第三绝缘中间层240上之后，第四绝缘中间层270可以被形成在衬底100的第二表面102上，并且垫结构280可以以与参考图19描述的相同方式分别在第二和第三区域REG2和REG3中穿过第四绝缘中间层270被形成。参考图15以观察第四绝缘中间层270和垫结构280。
衬底100可以使用处理基板被翻转以使得衬底100的第二表面102可以面向上。衬底100的邻近第二表面102的一部分可以被去除以暴露通路结构230的一部分。因此，衬底100可以通过例如回蚀刻工艺被部分去除。
第四绝缘中间层270可以被形成为包括低k电介质材料，例如由氟或碳掺杂的硅氧化物、多孔硅氧化物、旋涂有机聚合物或者无机聚合物，例如氢基倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等。
像布线190一样，垫结构280可以通过双镶嵌工艺或单镶嵌工艺被形成。在本发明构思的一示例实施方式中，第二区域REG2中的垫结构280可以被形成为接触通路结构230的底表面。垫结构280可以被形成为包括导电图案284和覆盖导电图案284的底部和侧壁的阻挡层图案282。
图21是示出根据本发明构思的一示例实施方式的包括热机械凸块的半导体器件的结构的剖视图。图21的结构与图15的结构基本相同，并且因此，重复描述被省略。
与图15相比，在图21的结构中，热机械凸块TMBMP下方的凸块垫260可以被去除。
在本发明构思的一示例实施方式中，从包括热源的半导体管芯起在向上方向+Z或向下方向-Z上的凸块层中的凸块垫可以在靠近热源的区域处被去除。
例如，在第三区域的凸块垫可以如图21示出地被去除，代替如参考图11描述地减小在区域12处的热机械凸块TMBMP的导热率。这样，凸块层中在与热源HS相应的第一区域12的凸块垫可以被去除以减小从包括热源HS的第一半导体管芯10向包括易受热影响的区域HVR的第二半导体管芯20的热传递，并且因此，图11中的堆叠的半导体器件STC5的整体性能可以被提高。
图22是示出根据本发明构思的一示例实施方式的在堆叠的半导体器件中的热机械凸块的布置DST6的示意图，图23是示出根据本发明构思的一示例实施方式的包括图22的热机械凸块的半导体器件的结构的剖视图。
图22和23的结构与参考图15描述的基本相同，因此，重复的描述被省略。与图15的结构相比，在热机械凸块TMBMP下方的凸块垫260被省略，并且热阻挡层HBL被添加到图22和23的结构中。
在本发明构思的一示例实施方式中，热阻挡层HBL可以被涂敷在包括热源的半导体管芯的顶表面和/或底表面上。
例如，如图22和23所示，热阻挡层HBL可以被涂敷在靠近半导体管芯SD的热源HS的顶表面上。热阻挡层HBL的材料可以包括诸如塑料的绝缘材料。这样，热阻挡层HBL可以被涂敷在半导体管芯的与热源HS相应的表面上以减少从包括热源HS的半导体管芯SD向包括易受热影响的区域HVR的相邻半导体管芯的热传递，并且因此，堆叠的半导体器件的整体性能可以被提高。
图24是示出根据本发明构思的一示例实施方式的在堆叠的半导体器件中的凸块的布置DST7的示意图，图25是示出根据本发明构思的一示例实施方式的包括图24的热机械凸块TMBMP的半导体器件的结构的剖视图。
参考图24和25，堆叠的半导体器件STC9可以包括包含热源HS的第一半导体管芯SD1和包含易受热影响的区域HVR的第二半导体管芯SD2，第二半导体管芯SD2被堆叠在第一半导体管芯SD1上。为了说明的方便，图25示出两个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
在本发明构思的一示例实施方式中，热传导线HCL可以被形成在包括热源HS的半导体管芯SD1的顶表面或底表面上，使得热传导线HCL的第一端接触靠近热源HS的一部分并且热传导线HCL的第二端远离热源HS。热机械凸块TMBMP可以被从热传导线HCL的第一端去除并且热机械凸块TMBMP可以被布置在热传导线HCL的第二端处。
例如，如图24和25所示，当第一半导体管芯SD1包括热源HS并且第二半导体管芯SD2包括易受热影响的区域HVR时，热传导线HCL可以被形成在第一半导体管芯SD1的顶表面上。通过从热传导线HCL的靠近热源HS的第一端去除热机械凸块TMBMP并且将热机械凸块TMBMP布置在热传导线HCL的第二端上，从热源HS向易受热影响的区域HVR的热传递可以减少。
图26是示出根据本发明构思的一示例实施方式的在堆叠的半导体器件中的热机械凸块的布置DST8的示意图，图27是示出根据本发明构思的一示例实施方式的包括图26的热机械凸块TMBMP的半导体器件的结构的剖视图。
参考图26和27，堆叠的半导体器件STC10可以包括包含热源HS的第一半导体管芯SD1和包含易受热影响的区域HVR的第二半导体管芯SD2，第二半导体管芯SD2被堆叠在第一半导体管芯SD1上。为了说明的方便，图25示出两个半导体管芯，但是堆叠的半导体管芯的数量可以被不同地改变。
在本发明构思的一示例实施方式中，热传导线HCL可以被形成在包括热源HS的半导体管芯SD1的顶表面或底表面上，使得热传导线HCL的第一端接触靠近热源HS的一部分并且热传导线HCL的第二端远离热源HS。热机械凸块TMBMP可以被从热传导线HCL的第一端去除并且键合线BW可以被布置在热传导线HCL的第二端处。
例如，如图26和27所示，当第一半导体管芯SD1包括热源HS并且第二半导体管芯SD2包括易受热影响的区域HVR时，热传导线HCL可以被形成在第一半导体管芯SD1的顶表面上。通过从热传导线HCL的靠近热源HS的一端去除热机械凸块TMBMP并且将键合线BW布置在热传导线HCL的第二端上，从热源HS向易受热影响的区域HVR的热传递可以减少。键合线BW可以连接到散热器、堆叠的半导体器件STC10被安装在其上的板等。
图28和29是示出根据本发明构思的一示例实施方式的半导体存储器件的框图。
参考图28，存储器件400可以包括控制逻辑410、地址寄存器420、存储体控制逻辑430、行地址多路复用器(RA MUX)440、列地址锁存器450、行译码器460、列译码器470、存储单元阵列480、感测放大器单元485、输入/输出(I/O)门电路490、数据输入/输出(I/O)缓冲器495和刷新计数器445。
存储单元阵列480可以包括多个存储体阵列(bank array)480a～480h。行译码器460可以包括分别联接到存储体阵列480a～480h的多个存储体行译码器460a～460h，列译码器470可以包括分别联接到存储体阵列480a～480h的多个存储体列译码器470a～470h，并且感测放大器单元485可以包括分别联接到存储体阵列480a～480h的多个存储体感测放大器485a～485h。
地址寄存器420可以从存储控制器接收包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器420可以将接收到的存储体地址BANK_ADDR提供到存储体控制逻辑430，可以将接收到的行地址ROW_ADDR提供到行地址多路复用器440，并且可以将接收到的列地址COL_ADDR提供到列地址锁存器450。
存储体控制逻辑430可以响应于存储体地址BANK_ADDR产生存储体控制信号。存储体行译码器460a～460h中与存储体地址BANK_ADDR相应的一个可以响应于存储体控制信号被激活，并且存储体列译码器470a～470h中与存储体地址BANK_ADDR相应的一个可以响应于存储体控制信号被激活。
行地址多路复用器440可以从地址寄存器420接收行地址ROW_ADDR，并且可以从刷新计数器445接收刷新行地址REF_ADDR。行地址多路复用器440可以选择性地输出行地址ROW_ADDR或刷新行地址REF_ADDR作为行地址RA。从行地址多路复用器440输出的行地址RA可以被应用于第一到第八存储体行译码器460a～460h。
存储体行译码器460a～460h中被激活的一个可以译码从行地址多路复用器440输出的地址RA，并且可以激活与行地址RA相应的字线。例如，被激活的存储体行译码器可以将字线驱动电压施加到与行地址RA相应的字线。
列地址锁存器450可以从地址寄存器420接收列地址COL_ADDR，并且可以暂时存储接收到的列地址COL_ADDR。在本发明构思的一示例实施方式中，在突发模式中，列地址锁存器450可以产生从接收到的列地址COL_ADDR递增的列地址。列地址锁存器450可以将暂时存储的或产生的列地址应用到存储体列译码器470a～470h。
存储体列译码器470a～470h中被激活的一个可以译码从列地址锁存器450输出的列地址COL_ADDR，并且可以控制输入/输出(I/O)门电路490以输出与列地址COL_ADDR相应的数据。
I/O门电路490可以包括用于控制输入/输出数据的电路。I/O门电路490还可以包括用于存储从存储体阵列480a～480h输出的数据的读取数据锁存器，以及用于将数据写入到存储体阵列480a～480h的写入驱动器。
要被从存储体阵列480a～480h中的一个存储体阵列读取的数据可以由联接到数据将从其被读取的所述一个存储体阵列的感测放大器感测，并且可以被存储在读取数据锁存器中。被存储在读取数据锁存器中的数据可以通过数据I/O缓冲器495被提供到存储控制器。要被写入到存储体阵列480a～480h中的一个存储体阵列中的数据DQ可以从存储控制器被提供到数据I/O缓冲器495。写入驱动器可以在第一到第八存储体阵列480a～480h中的一个存储体阵列中写入数据DQ。
控制逻辑410可以控制存储器件400的操作。例如，控制逻辑410可以产生用于存储器件400的控制信号以执行写入操作或读取操作。控制逻辑410可以包括命令译码器411和模式寄存器装置412，该命令译码器411通过缓冲器芯片译码从存储控制器接收的命令CMD，模式寄存器装置412设置存储器件400的操作模式。
图29示出在其中图28的半导体存储器件400的部件根据其功能被分块的配置。如图29所示，功能块可以包括：包含用于存储数据的存储单元的存储核心块：单元(备份)(CELL(REDUNDANCY))、单元(正常)(CELL(NORMAL))和单元(ECC)(CELL(ECC))；地址译码器块：X-地址译码器(X-ADDRESS DECODER)和Y-地址译码器(Y-ADDRESS DECODER)；用于控制存储核心块的控制逻辑块CONTROL LOGIC；用于向该系统提供外部电力的电源块：电源(调节器)(POWER(REGULATOR))和电源(泵)(POWER(PUMP))；用于传输地址信号ADDRESS、时钟信号CLK和数据信号DATA的输入输出块I/O(输入(INPUT))和I/O(输出(OUTPUT))；用于测试该系统的测试逻辑块TEST LOGIC；静电放电保护块ESD等。在这里，ECC可以代表纠错码。
图30是示出根据本发明构思的一示例实施方式的堆叠的半导体器件的示意图。
参考图30，堆叠的半导体器件420可以包括在垂直方向上堆叠的多个半导体管芯SD1到SD10。如图29示出的功能块可以被集成在如图30示出的各半导体管芯SD1到SD10中，并且这样的异质半导体管芯可以被堆叠。
在常规技术中，系统的部件可以以封装级被安装在板上，或者所有部件可以被集成在单个半导体管芯中以形成芯片上系统(SOC)。在由多个封装形成的系统中，系统的尺寸可以增加并且信号路径可以延长。然而，这会使系统的功率效率和性能退化。此外，SOC具有在芯片尺寸和高制造成本上的限制。在本发明构思的一示例实施方式中，系统的部件可以被集成和分布在独立的半导体管芯中，然后半导体管芯可以被堆叠以形成如图30示出的系统。
在实现图30的三维堆叠结构中，集成在半导体管芯中的电路的单独部件可以与穿透衬底通路和凸块连接。如参考图1到27描述的，通过基于热源的位置改变热机械凸块的布置或结构，根据本发明构思的示例实施方式的堆叠的半导体器件和制造堆叠的半导体器件的方法可以有效分散来自热源的过量热。因此，器件的热特性可以通过分散过量热被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
图31是根据本发明构思的一示例实施方式的存储模块的框图。
参考图31，存储模块501可以包括模块基板510、多个堆叠的半导体存储芯片SMC和缓冲器芯片BC。
堆叠的半导体存储芯片SMC可以被安装在模块基板510上并且堆叠的半导体存储芯片SMC的每个可以包括多个垂直堆叠的半导体管芯。如参考图1到27描述的，堆叠的半导体存储芯片SMC的每个可以通过基于热源的位置改变热机械凸块的布置或结构而有效分散来自热源的过量的热。芯片的热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
堆叠的半导体存储芯片SMC可以在写入模式下通过数据总线512和515从诸如存储控制器的外部设备接收数据DQ，或者在读取模式下通过数据总线512和515将数据DQ传输到外部设备。
缓冲器芯片BC可以被安装在模块基板510上，并且缓冲器芯片BC可以通过控制总线511接收命令信号CMD、地址信号ADD和控制信号IN1～INk以通过内部总线513和514将内部信号ICS1～ICSr提供到堆叠的半导体存储芯片SMC。缓冲器芯片BC可以包括存储存储模块501的控制信息的寄存器REG。
图32和33是示出根据本发明构思的示例实施方式的堆叠的存储器件的结构的示意图。
参考图32，堆叠的半导体存储器件601可以包括第一到第k半导体集成电路层LA1到LAk，其中第一半导体集成电路层LA1可以是主层并且其它半导体集成电路层LA2到LAk可以是从属层。
第一到第k半导体集成电路层LA1到LAk可以通过穿透衬底通路(例如硅穿孔)TSV在层之间传输和接收信号。作为主层的第一半导体集成电路层LA1可以通过形成在外表面上的导电结构与外部设备(例如存储控制器)通信。通过主要将第一半导体集成电路层LA1或610称为主层并且将第k半导体集成电路层LAk或620称为从属层，将进行与堆叠的半导体存储器件601的结构和操作有关的描述。
第一半导体集成电路层610和第k半导体集成电路层620可以包括存储区域621和用于驱动存储区域621的各种外围电路622。例如，外围电路可以包括用于驱动存储区域621的字线的行(X)驱动器，用于驱动存储区域621的位线的列(Y)驱动器，用于控制数据的输入/输出的数据输入/输出单元(Din/Dout)，用于从外部接收命令CMD并且缓冲所述命令CMD的命令缓冲器(CMD)，以及用于从外部接收地址并且缓冲所述地址的地址缓冲器(ADDR)。
如参考图1到27描述的，通过基于热源的位置改变热机械凸块的布置或结构，堆叠的半导体存储器件601可以有效分散来自热源的过量的热。器件的热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
参考图33，堆叠的半导体存储器件602可以包括第一到第k半导体集成电路层LA1到LAk，其中第一半导体集成电路层LA1可以是接口层并且其它半导体集成电路层LA2到LAk可以是存储层。
第一到第k半导体集成电路层LA1到LAk可以通过穿透衬底通路(例如硅穿孔)TSV在层之间传输和接收信号。作为接口层的第一半导体集成电路层LA1可以通过形成在外表面上的导电结构与外部存储控制器通信。通过主要使用第一半导体集成电路层LA1或610作为接口层以及第k半导体集成电路层LAk或620作为存储层，将进行与堆叠的半导体存储器件602的结构和操作有关的描述。
作为接口层的第一半导体集成电路层610可以包括用于驱动在作为存储层的第k半导体集成电路层620中的存储区域621的各种外围电路。例如，第一半导体集成电路层610可以包括用于驱动存储区域621的字线的行(X)驱动器6101，用于驱动存储区域621的位线的列(Y)驱动器6102，用于控制数据的输入/输出的数据输入/输出电路(Din/Dout)6103，用于从外部接收命令CMD并且缓冲所述命令CMD的命令缓冲器(CMD缓冲器)6104，用于从外部接收地址并且缓冲所述地址的地址缓冲器(ADDR缓冲器)6105以及刷新控制器(REFC)6106。
第一半导体集成电路层610还可以包括控制电路6107并且控制电路6107可以产生控制信号以根据从存储控制器提供的命令地址信号控制第k半导体集成电路层620中的存储区域621。
如参考图1到27描述的，通过基于热源的位置改变热机械凸块的布置或结构，堆叠的半导体存储器件602可以有效分散来自热源的过量的热。堆叠的半导体存储器件602的热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
图34是示出根据本发明构思的一示例实施方式的存储系统的框图。
参考图34，存储系统700可以包括存储模块710和存储控制器720。存储模块710可以包括至少一个安装在模块板上的半导体存储器件730。例如，半导体存储器件730可以是动态随机存取存储器(DRAM)芯片。此外，半导体存储器件730可以包括半导体管芯的叠堆。在本发明构思的一示例实施方式中，半导体管芯可以包括主管芯731和从管芯732，其可以与参考图32描述的那些相应。在本发明构思的一示例实施方式中，半导体管芯可以包括接口管芯731和存储管芯或从管芯732，其可以与参考图33描述的那些相应。在半导体芯片之间的信号传递可以通过穿透衬底通路(例如硅穿孔)TSV发生。
存储模块710可以通过系统总线与存储控制器720通信。数据DQ、命令/地址CMD/ADD、时钟信号CLK和控制信号IN1～INk可以通过系统总线在存储模块710和存储控制器720之间被传输和接收。
图35是根据本发明构思的一示例实施方式的用于描述存储芯片的封装结构的示意图。
参考图35，堆叠的存储芯片800可以包括基底基板810和堆叠在基底基板810上的多个半导体管芯SD1～SDr。
基底基板810可以是印刷电路板(PCB)。外部连接构件820，例如由导电凸块构成的封装端子可以被形成在基底基板810的下表面上。内部连接构件830，例如由导电凸块构成的芯片端子可以被形成在基底基板810的上表面上和在半导体管芯SD1～SDr之间。在本发明构思的一示例实施方式中，半导体管芯SD1～SDr可以通过穿透衬底通路TSV 840和导电凸块被彼此连接以及被连接到基底基板810。在本发明构思的一示例实施方式中，半导体管芯SD1～SDr可以通过键合线850和导电凸块被连接到基底基板810。在本发明构思的一示例实施方式中，半导体管芯SD1～SDr可以通过穿透衬底通路840、导电凸块和键合线850的组合被连接到基底基板810。堆叠的半导体管芯SD1～SDr可以使用密封构件860被封装。
根据本发明构思的一示例实施方式，在电信号的传递中不使用的热机械凸块835可以被布置在半导体管芯SD1～SDr之间。如参考图1到27描述的，来自热源的过量的热可以通过基于热源的位置改变热机械凸块的布置或结构被有效地分散。堆叠的半导体芯片800的热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
图36是示出根据本发明构思的一示例实施方式的系统的示意图。
参考图36，系统900包括板910和安装在板910上的多个子系统SSYSa、SSYSb、SSYSc和SSYSd。
例如，第一子系统SSYSa和第二子系统SSYSb可以被安装在插置物920上，插置物920被安装在板910上，并且第一子系统SSYSa和第二子系统SSYSb可以通过形成在插置物920处的信号线或信号路径被连接。例如，第四子系统SSYSd可以被堆叠在第三子系统SSYSc上以形成层叠封装(PoP)结构。插置物920和PoP可以通过形成在板910处的信号总线被连接。
子系统SSYSa、SSYSb、SSYSc和SSYSd的至少一个可以是堆叠的半导体器件，在堆叠的半导体器件中多个半导体管芯被堆叠。如参考图1到27描述的，来自热源的过量的热可以通过基于热源的位置改变热机械凸块的布置或结构被有效分散。系统900的热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
图37是示出根据本发明构思的一示例实施方式的移动系统的框图。
参考图37，移动系统1200包括应用处理器(AP)1210、连接单元1220、易失性存储器件(VM)1230、非易失性存储器件(NVM)1240、用户接口1250和电源1260。在本发明构思的一示例实施方式中，移动系统1200可以是，例如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏主机、导航系统或另一类型的电子设备。
应用处理器1210可以执行诸如网页浏览器、游戏应用、视频播放器等的应用。在本发明构思的一示例实施方式中，应用处理器1210可以包括单个核或多个核。例如，应用处理器1210可以是诸如双核处理器、四核处理器、六核处理器等的多核处理器。应用处理器1210可以包括内部或外部缓存存储器。
连接单元1220可以与外部设备执行有线或无线通信。例如，连接单元1220可以执行以太网通信、近场通信(NFC)、射频识别(RFID)通信、移动电信、存储卡通信、通用串行总线(USB)通信等。在本发明构思的一示例实施方式中，连接单元1220可以包括支持诸如全球移动通信系统(GSM)、通用分组无线服务(GPRS)、宽带码分多址(WCDMA)、高速上行/下行分组接入(HSxPA)等的通信的基带芯片组。
易失性存储器件1230可以存储由应用处理器1210处理的数据，或者可以作为工作存储器操作。例如，易失性存储器件1230可以是DRAM，诸如双倍数据速率(DDR)同步DRAM(SDRAM)、低功耗DDR(LPDDR)SDRAM、图形DDR(GDDR)SDRAM、Rambus DRAM(RDRAM)等。
非易失性存储器件1240可以存储用于引导移动系统1200的引导映像。例如，非易失性存储器件1240可以是电可擦除可编程只读存储器(EEPROM)、快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存储存储器(PoRAM)、磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)等。
用户接口1250可以包括至少一个诸如小键盘、触摸屏等的输入设备，以及至少一个诸如扬声器、显示设备等的输出设备。电源1260可以将电源电压施加到移动系统1220。在本发明构思的一示例实施方式中，移动系统1200还可以包括相机图像处理器，CMOS图像传感器(CIS)和/或诸如存储卡、固态驱动(SSD)、硬盘驱动(HDD)、紧凑盘只读存储器(CD-ROM)等的存储设备。
在本发明构思的一示例实施方式中，移动系统1200和/或移动系统1200的部件可以以各种形式被封装，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件中芯片封装(die in wafflepack)、晶圆形式芯片封装(die in wafer form)、板上芯片封装(COB)、陶瓷双列直插式封装(CERDIP)、公制塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路封装(SOIC)、收缩型小外形封装(SSOP)、薄小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆叠封装(WSP)等。
应用处理器1210、连接单元1220、易失性存储器件1230、非易失性存储器件1240和用户接口1250中的至少一个可以是在其中堆叠多个半导体管芯的堆叠的半导体器件。如参考图1到27描述的，来自热源的过量的热可以通过基于热源的位置改变热机械凸块的布置或结构而被有效分散。移动系统1200的热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
图38是示出根据本发明构思的一示例实施方式的计算系统的框图。
参考图38，计算系统1300包括处理器1310、输入/输出集线器(IOH)1320、输入/输出控制器集线器(ICH)1330、至少一个存储模块1340和显卡1350。在本发明构思的一示例实施方式中，计算系统1300可以是个人计算机(PC)、服务器计算机、工作站、膝上型计算机、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、数字电视机、机顶盒、音乐播放器、便携式游戏主机、导航系统等。
处理器1310可以执行各种计算功能，诸如执行特定软件，以用于执行特定计算或任务。例如，处理器1310可以是微处理器、中央处理器(CPU)、数字信号处理器等。在本发明构思的一示例实施方式中，处理器1310可以包括单个核或多个核。例如，处理器1310可以是多核处理器，诸如双核处理器、四核处理器、六核处理器等。尽管图38示出了包括一个处理器1310的计算系统1300，但是在本发明构思的一示例实施方式中，计算系统1300可以包括多个处理器。处理器1310可以包括内部或外部缓存存储器。
处理器1310可以包括用于控制存储模块1340的操作的存储控制器1311。处理器1310中包括的存储控制器1311可以被称为集成存储控制器(IMC)。存储控制器1311和存储模块1340之间的存储接口可以由包括多条信号线的单通道实现，或者可以由多通道实现，至少一个存储模块1340可以被联接到该多通道中的每个。在本发明构思的一示例实施方式中，存储控制器1311可以位于输入/输出集线器1320内部，其可以被称为存储控制器集线器(MCH)。
存储模块1340可以包括存储从存储控制器1311提供的数据的多个存储器件。存储器件的至少一个可以是堆叠的半导体器件，在其中多个半导体管芯被堆叠。如参考图1到27描述的，来自热源的过量的热可以通过基于热源的位置改变热机械凸块的布置或结构而被有效分散。计算系统1300的热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
输入/输出集线器1320可以管理处理器1310与诸如显卡1350的其它设备之间的数据传递。输入/输出集线器1320可以通过各种接口被联接到处理器1310。例如，处理器1310和输入/输出集线器1320之间的接口可以是前端总线(FSB)、系统总线、超传输(HyperTransport)、闪电数据传输(LDT)、快速通道互联(QPI)、公共系统接口(CSI)等。尽管图38示出了包括一个输入/输出集线器1320的计算系统1300，但是在本发明构思的一示例实施方式中，计算系统1300可以包括多个输入/输出集线器。输入/输出集线器1320可以提供与其它设备的各种接口。例如，输入/输出集线器1320可以提供加速图形端口(AGP)接口、快速外围组件接口(PCIe)、通信流架构(CSA)接口等。
显卡1350可以通过AGP或PCIe被联接到输入/输出集线器1320。显卡1350可以控制用于显示图像的显示设备。显卡1350可以包括用于处理图像数据的内部处理器以及内部存储器件。在本发明构思的一示例实施方式中，连同显卡1350或代替显卡1350，输入/输出集线器1320可以包括显卡1350外部的内部图形器件。输入/输出集线器1320中包括的图形器件可以被称为集成图形。此外，包括内部存储控制器和内部图形器件的输入/输出集线器1320可以被称为图形和存储控制器集线器(GMCH)。
输入/输出控制器集线器1330可以执行数据缓冲和接口仲裁(interfacearbitration)以有效操作各种系统接口。输入/输出控制器集线器1330可以通过诸如直接媒体接口(DMI)、集线器接口、企业南桥接口(ESI)、PCIe等的内部总线被联接到输入/输出集线器1320。输入/输出控制器集线器1330可以提供各种与外围设备的接口。例如，输入/输出控制器集线器1330可以提供通用串行总线(USB)端口、串行高级技术附件(SATA)端口、通用输入/输出(GPIO)、低脚数(LPC)总线、串行外围接口(SPI)、PCI、PCIe等。
在本发明构思的一示例实施方式中，处理器1310、输入/输出集线器1320和输入/输出控制器集线器1330可以作为单独的芯片组或单独的集成单元被实现。在本发明构思的一示例实施方式中，处理器1310、输入/输出集线器1320和输入/输出控制器集线器1330中的至少两个可以被实现为单个芯片组。此外，虽然示例实施方式的多个特征作为单元被公开，但是在其它实施方式中，这些特征可以被实现为其它逻辑形式，包括但不限于由处理器执行的基于代码的操作。
如以上描述的，通过基于热源的位置改变热机械凸块的布置或结构，根据本发明构思的示例实施方式的堆叠的半导体器件和制造堆叠的半导体器件的方法可以有效分散来自热源的过量的热。堆叠的半导体器件的热特性可以通过过量的热的分散被优化，并且因此，堆叠的半导体器件的性能和生产率可以被提高。
本发明构思的示例实施方式可以被应用于各种设备和系统。例如，本发明构思可以被应用于诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏主机、导航系统等的系统。
尽管本发明构思已经参考其示例实施方式被具体示出和描述，但是对本领域普通技术人员来说将是明显的，可以在此进行在形式和细节上的各种改变而不背离由权利要求限定的本发明构思的精神和范围。
本申请要求享有2015年12月7日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2015-0172996号的优先权，其公开通过全文引用合并于此。

Claims (20)

1.一种堆叠的半导体器件，包括：
在垂直方向上堆叠的多个半导体管芯；以及
布置在所述半导体管芯之间的凸块层中的多个热机械凸块，
其中相比于在其它位置处，较少热机械凸块被布置在靠近所述半导体管芯中包括的热源的位置处，或者在靠近所述热源的所述位置处的热机械凸块的结构不同于在其它位置处的热机械凸块的结构。
2.如权利要求1所述的堆叠的半导体器件，其中在第一凸块层中的热机械凸块的布置或结构不同于在第二凸块层中的热机械凸块的布置或结构。
3.如权利要求1所述的堆叠的半导体器件，其中所述半导体管芯包括包含所述热源的第一半导体管芯和包含易受热影响的区域的第二半导体管芯，以及
其中在所述第一半导体管芯和所述第二半导体管芯之间的凸块层中的热机械凸块的数量小于在其它凸块层中的热机械凸块的数量。
4.如权利要求1所述的堆叠的半导体器件，其中所述半导体管芯包括包含所述热源的第一半导体管芯和包含易受热影响的区域的第二半导体管芯，以及
其中在所述第一半导体管芯和所述第二半导体管芯之间的凸块层中的热机械凸块的导热率低于在其它凸块层中的热机械凸块的导热率。
5.如权利要求1所述的堆叠的半导体器件，其中所述半导体管芯包括包含所述热源的第一半导体管芯和包含易受热影响的区域的第二半导体管芯并且所述第二半导体管芯在向上方向上或在向下方向上邻近于所述第一半导体管芯，以及
其中在所述第一半导体管芯和所述第二半导体管芯之间的凸块层中靠近所述热源的区域处的热机械凸块的密度低于在所述第一半导体管芯和所述第二半导体管芯之间的所述凸块层中其它区域处的热机械凸块的密度。
6.如权利要求1所述的堆叠的半导体器件，其中所述半导体管芯包括包含所述热源的第一半导体管芯和包含易受热影响的区域的第二半导体管芯并且所述第二半导体管芯在向上方向上或在向下方向上邻近于所述第一半导体管芯，以及
其中在所述第一半导体管芯和所述第二半导体管芯之间的凸块层中靠近所述热源的区域处的导热率低于在所述第一半导体管芯和所述第二半导体管芯之间的凸块层中其它区域处的导热率。
7.如权利要求1所述的堆叠的半导体器件，还包括：
布置在包括所述热源的所述半导体管芯之上或之下的散热器，以及
其中在所述散热器和包括所述热源的所述半导体管芯之间的凸块层中靠近所述热源的区域处的热机械凸块的密度低于在所述散热器和包括所述热源的所述半导体管芯之间的所述凸块层中在其它区域处的热机械凸块的密度。
8.如权利要求1所述的堆叠的半导体器件，还包括：
形成在包括所述热源的所述半导体管芯的顶表面或底表面上的热阻挡层。
9.如权利要求1所述的堆叠的半导体器件，还包括：
热传导线，其被形成在包括所述热源的所述半导体管芯的顶表面或底表面上，使得所述热传导线的第一端接触靠近所述热源的区域以及所述热传导线的第二端不接触所述热源。
10.如权利要求9所述的堆叠的半导体器件，其中热机械凸块没有被定位在所述热传导线的所述第一端处并且热机械凸块被布置在所述热传导线的所述第二端上。
11.如权利要求9所述的堆叠的半导体器件，其中热机械凸块没有被定位在所述热传导线的所述第一端处并且键合线被布置在所述热传导线的所述第二端处。
12.如权利要求1所述的堆叠的半导体器件，其中所述堆叠的半导体器件是存储器件并且所述存储器件的多个功能块被分布和集成在所述半导体管芯中。
13.一种制造堆叠的半导体器件的方法，包括：
在垂直方向上堆叠多个半导体管芯；
在所述半导体管芯之间的凸块层中布置多个热机械凸块；以及
基于所述半导体管芯中包括的热源的位置改变所述热机械凸块的位置或结构。
14.如权利要求13所述的方法，其中改变所述热机械凸块的位置或结构包括：
减少在更靠近包括所述热源的所述半导体管芯的位置处的热机械凸块的数量或者增加在更远离包括所述热源的所述半导体管芯的位置处的热机械凸块的数量。
15.如权利要求13所述的方法，其中改变所述热机械凸块的位置或结构包括：
减小在更靠近包括所述热源的所述半导体管芯的位置处的热机械凸块的导热率或者增加在更远离包括所述热源的所述半导体管芯的位置处的热机械凸块的导热率。
16.一种半导体器件，包括：
布置在衬底上的第一半导体管芯；
布置在所述第一半导体管芯上的层；
布置在所述衬底上的第二半导体管芯，其中所述第一半导体管芯、所述层和所述第二半导体管芯在垂直于所述衬底的上表面的方向上被顺序配置；
布置在所述第一半导体管芯中的热源；
布置在所述第二半导体管芯中并且靠近所述热源的易受热影响的区域；以及
布置在所述层中的多个热机械凸块，其中靠近所述热源的热机械凸块的数量少于远离所述热源的热机械凸块的数量，或者靠近所述热源的热机械凸块的特性不同于远离所述热源的热机械凸块的特性。
17.如权利要求16所述的半导体器件，其中所述层包括多个信号凸块。
18.如权利要求17所述的半导体器件，其中所述信号凸块在所述第一和第二半导体管芯之间传递电信号或功率，以及所述热机械凸块在所述第一和第二半导体管芯之间传递热。
19.如权利要求16所述的半导体器件，其中所述第一和第二半导体管芯是相同的或不同的。
20.如权利要求16所述的半导体器件，其中靠近所述热源的热机械凸块的导热率小于远离所述热源的热机械凸块的导热率。
CN201611107625.3A 2015-12-07 2016-12-06 堆叠的半导体器件及其制造方法 Pending CN106971991A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150172996A KR20170066843A (ko) 2015-12-07 2015-12-07 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
KR10-2015-0172996 2015-12-07

Publications (1)

Publication Number Publication Date
CN106971991A true CN106971991A (zh) 2017-07-21

Family

ID=58800352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611107625.3A Pending CN106971991A (zh) 2015-12-07 2016-12-06 堆叠的半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20170162545A1 (zh)
KR (1) KR20170066843A (zh)
CN (1) CN106971991A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110516382A (zh) * 2019-08-30 2019-11-29 贵州大学 一种基于硅直通孔的三维集成系统热解析方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170448B2 (en) 2016-12-07 2019-01-01 Micron Technology, Inc. Apparatus and method of power transmission sensing for stacked devices
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
KR102589684B1 (ko) 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지
US11335712B2 (en) * 2019-05-13 2022-05-17 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
US11258162B1 (en) * 2020-09-16 2022-02-22 Infineon Technologies Ag Antenna package and method of formation thereof
JP2022178225A (ja) * 2021-05-19 2022-12-02 富士フイルム株式会社 制御装置、移動型の医用画像撮影装置、制御方法、及び制御プログラム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764804A (en) * 1986-02-21 1988-08-16 Hitachi, Ltd. Semiconductor device and process for producing the same
US20060060952A1 (en) * 2004-09-22 2006-03-23 Tsorng-Dih Yuan Heat spreader for non-uniform power dissipation
US7124806B1 (en) * 2001-12-10 2006-10-24 Ncr Corp. Heat sink for enhanced heat dissipation
US20080032446A1 (en) * 2006-08-04 2008-02-07 Steve Wood combination heat dissipation device with termination and a method of making the same
US20080054433A1 (en) * 2006-09-05 2008-03-06 Samsung Electronics Co., Ltd. Multi-chip package with spacer for blocking interchip heat transfer
US20130127037A1 (en) * 2010-03-31 2013-05-23 Nec Corporation Semiconductor device built-in substrate
US20140210068A1 (en) * 2013-01-30 2014-07-31 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
CN103975428A (zh) * 2011-11-14 2014-08-06 美光科技公司 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
US20140361411A1 (en) * 2013-06-06 2014-12-11 Renesas Electronics Corporation Semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
US9305859B2 (en) * 2006-05-02 2016-04-05 Advanced Analogic Technologies Incorporated Integrated circuit die with low thermal resistance
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
TW201225249A (en) * 2010-12-08 2012-06-16 Ind Tech Res Inst Stacked structure and stacked method for three-dimensional integrated circuit
US8680673B2 (en) * 2010-12-21 2014-03-25 Stmicroelectronics Pte Ltd. Integrated heat pillar for hot region cooling in an integrated circuit
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
KR20120137051A (ko) * 2011-06-10 2012-12-20 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 그의 제조 방법
US9257359B2 (en) * 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
US8704371B2 (en) * 2011-10-10 2014-04-22 Texas Instruments Incorporated Semiconductor device having multiple bump heights and multiple bump diameters
JP5167516B1 (ja) * 2011-11-30 2013-03-21 株式会社フジクラ 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
KR101932660B1 (ko) * 2012-09-12 2018-12-26 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US9111899B2 (en) * 2012-09-13 2015-08-18 Lenovo Horizontally and vertically aligned graphite nanofibers thermal interface material for use in chip stacks
US9105629B2 (en) * 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
KR20140130920A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9536790B2 (en) * 2014-01-14 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-heat reducing layers
KR20150091886A (ko) * 2014-02-04 2015-08-12 삼성전자주식회사 방열부재를 구비하는 반도체 패키지
KR102237978B1 (ko) * 2014-09-11 2021-04-09 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764804A (en) * 1986-02-21 1988-08-16 Hitachi, Ltd. Semiconductor device and process for producing the same
US7124806B1 (en) * 2001-12-10 2006-10-24 Ncr Corp. Heat sink for enhanced heat dissipation
US20060060952A1 (en) * 2004-09-22 2006-03-23 Tsorng-Dih Yuan Heat spreader for non-uniform power dissipation
US20080032446A1 (en) * 2006-08-04 2008-02-07 Steve Wood combination heat dissipation device with termination and a method of making the same
US20080054433A1 (en) * 2006-09-05 2008-03-06 Samsung Electronics Co., Ltd. Multi-chip package with spacer for blocking interchip heat transfer
US20130127037A1 (en) * 2010-03-31 2013-05-23 Nec Corporation Semiconductor device built-in substrate
CN103975428A (zh) * 2011-11-14 2014-08-06 美光科技公司 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
US20140210068A1 (en) * 2013-01-30 2014-07-31 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US20140361411A1 (en) * 2013-06-06 2014-12-11 Renesas Electronics Corporation Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110516382A (zh) * 2019-08-30 2019-11-29 贵州大学 一种基于硅直通孔的三维集成系统热解析方法
CN110516382B (zh) * 2019-08-30 2022-08-12 贵州大学 一种基于硅直通孔的三维集成系统热解析方法

Also Published As

Publication number Publication date
US20170162545A1 (en) 2017-06-08
KR20170066843A (ko) 2017-06-15

Similar Documents

Publication Publication Date Title
CN106971991A (zh) 堆叠的半导体器件及其制造方法
JP6746667B2 (ja) 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法
US10529658B2 (en) Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory
JP5969533B2 (ja) 磁気トンネル接合デバイスおよび製作
US9887178B2 (en) Semiconductor device and method of manufacturing the same
CN103545276B (zh) 半导体装置及其制造方法
US7605457B2 (en) Semiconductor device and method of manufacturing the same
CN103946980B (zh) 允许装置互连中的变化的堆栈式存储器
US10658332B2 (en) Stack packages including bridge dies
CN101859778B (zh) 非易失性存储器件
US11270923B2 (en) Semiconductor packages including a heat insulation wall
US8669165B2 (en) Method of fabricating semiconductor device using deuterium annealing
CN106158756A (zh) 垂直沟道半导体器件
US11587919B2 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
CN107004693A (zh) 用于虚设阵列泄漏减少的相变存储器单元注入
US9006902B2 (en) Semiconductor devices having through silicon vias and methods of fabricating the same
CN115224109A (zh) 存储器及其制作方法、存储器系统
US8115258B2 (en) Memory devices having diodes and resistors electrically connected in series
US8536638B2 (en) Method of manufacturing a semiconductor device having lower leakage current between semiconductor substrate and bit lines
US20230139346A1 (en) Additional silicide layer on top of staircase for 3d nand wl contact connection
US20240266248A1 (en) Semiconductor package including dummy package
US11450682B2 (en) Semiconductor memory device
TWI851740B (zh) 具有無襯裡自形成障壁的積體電路結構

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170721

WD01 Invention patent application deemed withdrawn after publication