TWI387073B - 晶片承載帶及晶片封裝結構 - Google Patents
晶片承載帶及晶片封裝結構 Download PDFInfo
- Publication number
- TWI387073B TWI387073B TW96137722A TW96137722A TWI387073B TW I387073 B TWI387073 B TW I387073B TW 96137722 A TW96137722 A TW 96137722A TW 96137722 A TW96137722 A TW 96137722A TW I387073 B TWI387073 B TW I387073B
- Authority
- TW
- Taiwan
- Prior art keywords
- carrier tape
- wafer carrier
- conductive layer
- wafer
- patterned conductive
- Prior art date
Links
Landscapes
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明係關於一種晶片承載帶;特定而言,本發明是一種可應用於晶片封裝之晶片承載帶。
目前已知之晶片承載帶主要可運用於半導體元件(例如晶片)之TCP(tape carrier package)或COF(chip on film)封裝。一般常用之晶片承載帶主要係由一可撓性基材(例如聚醯亞胺(Polyimide,PI)基材)及一金屬傳導層(例如銅層)所組合而成。目前於使用晶片承載帶之過程中,經常可發現晶片承載帶產生翹曲現象。此一現象主要肇因於晶片承載帶自身係由不同材質之複合結構,不但係屬軟性材質,且各層間之不同材質存在不同的熱膨脹係數,於封裝製程中,因溫度之變化,產生不同程度之膨脹收縮。
例如,參考第1圖,一習知具有聚醯亞胺基材11及銅層13之晶片承載帶1,由高溫環境進入低溫環境之後,因聚醯亞胺基材11及銅層13分別具有不同之熱膨脹係數(銅層13之熱收縮程度大於聚醯亞胺基材11),導致聚醯亞胺基材11及銅層13之變形不一致。此一變形可能使晶片承載帶1產生非均勻變形,並將於聚醯亞胺基材11及銅層13間產生剪應力,而引起如第1圖所示之翹曲現象。
此一翹曲現象將造成許多缺點。例如,於自動化裝設晶片於晶片承載帶上之製程中,若晶片承載帶具有翹曲現象使其不平整,將引起裝設晶片時定位不準確,導致晶片無法正確地裝設於晶片承載帶上,甚至損壞晶片或自動化設備。或者,已裝設有晶片之晶片承載帶若具有翹曲,則不利於該晶片承載帶後續之應用,例如已裝設有晶片之晶片承載帶,於其外引腳與外部元件接合時,將因為翹曲現象而產生對位困難、空焊或接合不完全等問題,進而影響整體元件之可靠度。可靠度不足的瑕疵品,將不被市場所接受。
由上述說明可知,於先前技術中,晶片承載帶經常產生翹曲,此將導致晶片承載帶不平整,進而影響晶片承載帶之應用。有鑑於此,提供一平整無翹曲之晶片承載帶,乃為此一業界所殷切期盼者。
本發明之一目的在於提供一種晶片承載帶,包含:一可撓性基材,具有:一第一表面,設有一第一凹陷結構;及一第二表面,與該第一表面相對;以及一圖案化傳導層,設置於該第二表面上。
本發明之另一目的在於提供一種晶片封裝結構,包含:一可撓性基材,具有:一第一表面,設有一第一凹陷結構;及一第二表面,與該第一表面相對;一圖案化傳導層,設置於該第二表面上;以及一晶片,設置於該第二表面上,並與該圖案化傳導層呈電性連接。
於晶片承載帶中設置凹陷結構,將使晶片承載帶於該處因局部變弱,變形無法連續,使可撓性基材整體累積變形量減少,或經由局部凹洞釋放內應力,以有效解決翹曲之現象。為讓本發明之上述目的、技術特徵、和優點能更明顯易懂,下文係以較佳實施例配合所附圖式進行詳細說明。
同時參考第2A及2B圖,其中第2A圖係本發明晶片承載帶2之上視示意圖,而第2B圖為第2A圖中AA’剖面線處之剖面圖。本發明之晶片承載帶2包含一可撓性基材21、一圖案化傳導層23、以及一防焊層25。可撓性基材21係為一高分子基材,通常為聚醯亞胺(Polyimide,PI)基材。可撓性基材21具有一第一表面211及與該第一表面211相對之一第二表面213。其中,第一表面211上設有一第一凹陷結構27。當晶片承載帶2由高溫環境進入低溫環境之後(例如,烘烤後),因可撓性基材21及圖案化傳導層23分別具有不同之熱膨脹係數(例如金屬銅之熱收縮程度大於聚醯亞胺),將導致可撓性基材21及圖案化傳導層23之變形不均並使晶片承載帶2產生非均勻變形。該非均勻變形將於可撓性基材21及圖案化傳導層23間產生剪應力,使晶片承載帶2產生翹曲現象。而該第一凹陷結構27可使可撓性基材21局部變弱,變形無法連續,使可撓性基材21整體累積變形量減少,可避免翹曲現象之產生,以保持晶片承載帶2之平整。
第2C圖所示為具有第一凹陷結構27之晶片承載帶2第一表面211之上視示意圖。第一凹陷結構27之輪廓可依據避免產生翹曲現象之需求而決定。例如,若晶片承載帶2產生縱向之翹曲現象,則可於晶片承載帶2第一表面211之橫向上,設有包含至少一長條狀凹槽之第一凹陷結構27,如第2C圖。第一凹陷結構27亦可包含至少一凹洞或包含複數實質上平行設置之長條狀凹槽,甚至可藉由組合前述之各輪廓或其他輪廓,使第一凹陷結構27構成一預設之圖案化輪廓。
圖案化傳導層23則設置於該第二表面213上。圖案化傳導層23常為一導電金屬層,例如銅層。圖案化傳導層23主要係使外部元件(圖未繪出)及晶片29之間可相互傳遞訊號。詳言之,圖案化傳導層23包含晶片接合部231、外接腳部233以及導線部235。晶片接合部231係用於與晶片29相接合,以使晶片29與圖案化傳導層23之間呈電性連接。外接腳部233係用於與外部元件相接合,以使外部元件與圖案化傳導層23之間呈電性連接。導線部235則包含複數條導線,其係使外部元件與晶片29間,得以經由圖案化傳導層23之導線部235呈電性連接,並藉以傳遞訊號。
晶片29與圖案化傳導層23之晶片接合部231間之接合通常係利用熱壓共晶接合方式使其相接合。為保護圖案化傳導層23,尤其保護其導線部235,不遭受破壞或污染,同時亦防止晶片29設置於不正確之地方,通常於部分圖案化傳導層23上設置一防焊層(solder mask)25。通常,除了圖案化傳導層23中欲與晶片29電性連接之晶片接合部231及預留與外部元件接觸之外接腳部233外,防焊層25實質上至少覆蓋部分圖案化傳導層23之導線部235。
第3A圖係本發明另一晶片承載帶3之上視示意圖,而第3B圖揭示係第3A圖中BB’剖面線處之剖面圖。類似第2B圖之晶片承載帶2,第3A圖之晶片承載帶3包含有一可撓性基材31、一圖案化傳導層33、以及一防焊層35。圖案化傳導層33包含晶片接合部331、外接腳部333以及導線部335。一晶片(圖未繪出)與圖案化傳導層33呈電性連接。可撓性基材31具有一第一表面311及與其相對之一第二表面313。第一表面311上亦設有一第一凹陷結構37。然而,為了更有效達成防止翹曲之目的,可於晶片承載帶3之第二表面313上避開該導線部335(即未設置導線部335處)設置一第二凹陷結構41。第二凹陷結構41之輪廓亦可如前述第2C圖之晶片承載帶2之第一凹陷結構27之輪廓,依需求包含至少一凹洞、至少一長條狀凹槽、或包含複數實質上平行設置之長條狀凹槽。
綜上所述,本發明藉由於晶片承載帶之表面上形成凹陷結構之手段,可有效應用於晶片承載帶,以達到上述之功效,實具產業利用價值。需說明者,本發明之實施態樣中,均不限於圖式所示之內容,尤其熟習相關技術一般技藝之人士參酌在此揭露之技術內容,當能思及各式不同的實施樣態。例如,第一凹陷結構之長條狀凹槽實質上不限於圖式所示之筆直長條狀,亦可為曲線長條狀。以上之各實施態樣及圖式中,與本發明無直接相關之元件已省略而未繪示,例如通常晶片承載帶之兩相對側邊均設有複數傳動孔(sprocket holes),以便使晶片承載帶得以移動。
上述實施例僅為例示性說明本發明之原理及其功效,以及闡釋本發明之技術特徵,而非用於限制本發明之保護範疇。任何熟悉本技術者之人士均可在不違背本發明之技術原理及精神的情況下,可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍。因此,本發明之權利保護範圍應如後述之申請專利範圍所列。
1、2、3...晶片承載帶
11...聚醯亞胺基材
13...銅層
21、31...可撓性基材
211、311...第一表面
213、313...第二表面
23、33...圖案化傳導層
231、331...晶片接合部
233、333...外接腳部
235、335...導線部
25、35...防焊層
27、37...第一凹陷結構
29...晶片
41...第二凹陷結構
第1圖係習知具有翹曲現象之晶片承載帶之剖面示意圖;第2A圖係本發明晶片承載帶之上視示意圖;第2B圖係第2A圖中AA’剖面線處之剖面示意圖;第2C圖係第一凹陷結構之上視示意圖;第3A圖係本發明另一晶片承載帶之上視示意圖;以及第3B圖係第3A圖中BB’剖面線處之剖面示意圖。
21...可撓性基材
211...第一表面
213...第二表面
23...圖案化傳導層
231...晶片接合部
233...外接腳部
235...導線部
25...防焊層
27...第一凹陷結構
29...晶片
Claims (15)
- 一種晶片承載帶,包含:一可撓性基材,具有:一第一表面,設有一第一凹陷結構;及一第二表面,與該第一表面相對;一圖案化傳導層,設置於該第二表面上,且該圖案化傳導層包含一晶片接合部、一外接腳部以及一導線部;以及一第二凹陷結構,其係設於部分該第二表面上,且避開該導線部。
- 如請求項1之晶片承載帶,更包含一防焊層,至少設置於該圖案化傳導層之該導線部上。
- 如請求項1之晶片承載帶,其中該第一凹陷結構係包含至少一長條狀凹槽。
- 如請求項1之晶片承載帶,其中該第一凹陷結構係包含複數實質上平行設置之長條狀凹槽。
- 如請求項1之晶片承載帶,其中該第一凹陷結構係包含至少一凹洞。
- 如請求項1之晶片承載帶,其中該第二凹陷結構係包含至少一長條狀凹槽。
- 如請求項1之晶片承載帶,其中該第二凹陷結構係包含複數實質上平行設置之長條狀凹槽。
- 如請求項1之晶片承載帶,其中該第二凹陷結構係包含至少一凹洞。
- 如請求項1之晶片承載帶,其中該第一凹陷結構構成一預設之圖案化輪廓。
- 如請求項1之晶片承載帶,其中該可撓性基材係為一高分子基材。
- 如請求項10之晶片承載帶,其中該可撓性基材係為一聚醯亞胺(Polyimide,PI)基材。
- 如請求項1之晶片承載帶,其中該圖案化傳導層係為一金屬層。
- 如請求項12之晶片承載帶,其中該圖案化傳導層係為一銅層。
- 一種晶片封裝結構,包含:一可撓性基材,具有:一第一表面,設有一第一凹陷結構;及一第二表面,與該第一表面相對;一圖案化傳導層,設置於該第二表面上,且該圖案化傳導層包含一晶片接合部、一外接腳部以及一導線部;一第二凹陷結構,其係設於部分該第二表面上,且避開該導線部;以及一晶片,設置於該第二表面上,並與該圖案化傳導層呈電性連接。
- 如請求項14之晶片封裝結構,更包含一防焊層,至少設置於該圖案化傳導層之該導線部上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96137722A TWI387073B (zh) | 2007-10-08 | 2007-10-08 | 晶片承載帶及晶片封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96137722A TWI387073B (zh) | 2007-10-08 | 2007-10-08 | 晶片承載帶及晶片封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200917438A TW200917438A (en) | 2009-04-16 |
TWI387073B true TWI387073B (zh) | 2013-02-21 |
Family
ID=44726392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96137722A TWI387073B (zh) | 2007-10-08 | 2007-10-08 | 晶片承載帶及晶片封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI387073B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200601599A (en) * | 2004-05-11 | 2006-01-01 | Seiko Epson Corp | Semiconductor chip and circuit board, manufacturing method of same, and electronic equipment |
TW200629662A (en) * | 2004-11-11 | 2006-08-16 | Seiko Epson Corp | Electronic device package and electronic equipment |
-
2007
- 2007-10-08 TW TW96137722A patent/TWI387073B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200601599A (en) * | 2004-05-11 | 2006-01-01 | Seiko Epson Corp | Semiconductor chip and circuit board, manufacturing method of same, and electronic equipment |
TW200629662A (en) * | 2004-11-11 | 2006-08-16 | Seiko Epson Corp | Electronic device package and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
TW200917438A (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106521B2 (en) | Semiconductor device mounted structure with an underfill sealing-bonding resin with voids | |
JP3619773B2 (ja) | 半導体装置の製造方法 | |
TWI626718B (zh) | 薄膜覆晶封裝 | |
TWI646637B (zh) | 薄膜覆晶封裝結構及其可撓性基板 | |
US8796864B2 (en) | Flip chip bonded semiconductor device with shelf | |
TWI652774B (zh) | 電子封裝件之製法 | |
TWI657545B (zh) | 半導體封裝結構及其線路基板 | |
TWM517910U (zh) | 晶片封裝結構 | |
TWI601251B (zh) | 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法 | |
TWI387073B (zh) | 晶片承載帶及晶片封裝結構 | |
JP2006228932A (ja) | 半導体パッケージ | |
JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4185665B2 (ja) | ウェーハレベルパッケージ | |
JP2003023243A (ja) | 配線基板 | |
JP2001035886A (ja) | 半導体装置及びその製造方法 | |
TWI769799B (zh) | 薄膜覆晶封裝結構 | |
KR20070007607A (ko) | 솔더레지스트 댐을 갖는 수지 몰딩형 bga 패키지 | |
JPH1197569A (ja) | 半導体パッケージ | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JPH05243462A (ja) | 半導体パッケージ | |
JP3759703B2 (ja) | Cofフィルムを用いた半導体装置及びその製造方法 | |
TWI401777B (zh) | 具開口之基板之晶粒堆疊封裝結構及其封裝方法 | |
US5179435A (en) | Resin sealed semiconductor integrated circuit device | |
KR100546695B1 (ko) | 반도체 패키지 제조용 가요성 필름 구조 | |
JP2009021366A (ja) | 半導体装置 |