TWI381641B - 分頻器 - Google Patents

分頻器 Download PDF

Info

Publication number
TWI381641B
TWI381641B TW093131889A TW93131889A TWI381641B TW I381641 B TWI381641 B TW I381641B TW 093131889 A TW093131889 A TW 093131889A TW 93131889 A TW93131889 A TW 93131889A TW I381641 B TWI381641 B TW I381641B
Authority
TW
Taiwan
Prior art keywords
flip
input
flop
frequency divider
inverted output
Prior art date
Application number
TW093131889A
Other languages
English (en)
Other versions
TW200525889A (en
Inventor
Eduard Ferdinand Stikvoort
Mihai Adrian Tiberiu Sanduleanu
Original Assignee
St Ericsson Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Ericsson Sa filed Critical St Ericsson Sa
Publication of TW200525889A publication Critical patent/TW200525889A/zh
Application granted granted Critical
Publication of TWI381641B publication Critical patent/TWI381641B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H03K23/542—Ring counters, i.e. feedback shift register counters with crossed-couplings, i.e. Johnson counters

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Soil Working Implements (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

分頻器
本發明有關一分頻器。
分頻器是在如相位鎖定迴路(PLLs)、預定標器、數位接收器應用中的眾所周知與廣泛使用的裝置。正常上，一分頻器需要以一可方便耦合的正反器，用以獲得一想要的分頻。
半導體技術的實際趨勢是要減少晶片尺寸以改善電路的速度，並減少積體電路的供應電壓以減少晶片的消耗功率。
US-A 6,424,194描述超高速電路使用以傳統CMOS處理技術製造的電流控制CMOS(C3 MOS)邏輯。包括反相器/緩衝器、位準移位器、「反及(NAND)」、「反或(NOR)」、「互斥XOR」閘、閂閘、正反器等的整個系列邏輯元件是使用C3 MOS技術實施。在每個電路應用的功率消耗與速度之間的最適當平衡可透過將C3 MOS邏輯與低功率傳統CMOS邏輯組合達成。組合的C3 MOS/CMOS邏輯允許使用在光纖通信系統的例如高速收發器的電路整合。可發現到在前述專利提出的電路仍然使用至少兩個堆疊電晶體，而使它們較不適用於相當低電壓(1.2、0.9或0.7伏特)供應的應用。透過堆疊電晶體，上面電晶體的臨界電壓會由於逆偏壓效果而增加。結果，上面電晶體沒有最大增益與最大工作速度。
本發明的一目的是要提供適用於低電壓供應電壓與高速操作的一分頻器。
本發明是在獨立項中定義。獨立項描述有效益的具體實施例。
根據本發明，分頻器包含：一第一正反器，該第一正反器具有用以接收一時脈信號的一第一時脈輸入、一第一資料輸入與一第一輸出。分頻器尚包含一第二正反器，該第二正反器具有用以接收一第二時脈信號的第二時脈輸入，其中該第二時脈信號是實質與輸入該第一時脈輸入的時脈信號反相位；一第二資料輸入，其耦合到該第一輸出。第二正反器尚包含一第二輸出與一第二反相輸出，第二與第二反相輸出(Q2、Qa2)提供相互反相位的信號。第二反相輸出耦合到該第一資料輸入。一時脈信號週期是與經由分頻器的一反轉級而延遲的振幅大小相同。
一先前技術分頻器是在圖2顯示。它包含第一與第二的正反器，其每一正反器是如圖1所示實施。在圖1中，電晶體M1與M2實施一R-S正反器，且該R-S正反器是被具有兩個元件的一時脈信號控制，其中兩個元件是分別以C1與相互反相位。一輸入信號D是經由一被控制的反相器M5、M6而輸入正反器的一輸入。此種的兩個正反器的耦 合如圖2所示，以提供一分頻器。發現到，具有來自第二正反器Q2的一輸出而經由被控制反相器M5、M6的一回授連接，以將一輸入信號Q4提供給第一正反器M1-M4。反相器M5、M6會以取決於它幾何與用於它實施技術而定的一時間延遲而將信號予以延遲。當需要分頻的信號具有與經由反相器M5、M6的延遲相同範圍的週期時，信號不會從被控制反相器的輸入傳送給它的輸出。因此，在輸入上的被控制反相器M5、M6會限制最大的分頻。本發明是根據將來自第二正反器的回授信號予以相位反轉允許將反相器M5、M6免除，並增加輸入信號最大頻率的創作認知，其中輸入信號被此分頻器分割。
在一具體實施例中，一可控制的開關耦合到第一資料輸入與第二反相輸出。可控制的開關是被能驅動第一正反器的一時脈信號所控制。當經由反相器的延遲不是決定性，但是仍然想要從被控制的輸入反相器獲得相關高頻信號的一分頻器時，我們可移除一電晶體，並實質施加與第一正反器的時脈信號同相位的一時脈信號。因此，因為經由開關的延遲會小於經由實施被控制反相器的兩個電晶體的延遲，所以在相較於最新發展分頻器，可增加最大的工作頻率。
或者，可控制開關是經由電阻構件而耦合到第二反相輸出。電阻構件可減少供應給第一正反器輸入的電流，與由於第一正反器輸入阻抗的負載。結果，減少消耗功率。
圖3是根據本發明具體實施例描述一分頻器。
分頻器包含一第一正反器M1、M2、M3、M4，其具有用以接收一時脈信號的一第一時脈輸入。正反器尚包含一第一置位輸入Q4與一第一非倒相輸出Q1。分頻器尚包含一第二正反器M1'、M2'、M3'、M4'，其具有用以接收一第二時脈信號的第二時脈輸入C1，其中該第二時脈信號是實質與輸入第一時脈輸入的時脈信號反相位，一第二置位輸入耦合到第一非倒相輸出Q1、一第二非倒相輸出Q2與一第二反相輸出Qa2，第二反相輸出Qa2耦合到第一置位輸入Q4。一時脈信號週期是與經由分頻器的反相器級的延遲振幅相同。
在目前的CMOS技術中，用於分頻的電路是在電流模式邏輯(CML)實施，而且特別是在源極耦合邏輯(SCL)。因為它需要具有限制功率消耗的一相當低供應電壓，所以當它需要將具有例如10 GHz的一相當高頻率信號予以分頻時，目前的CMOS邏輯電路是不適當。在這些情況中，CML或SCL電路的必需電流源將會遭受MOS電晶體的一相當大汲極-基板電容。圖3顯示的分頻器可免除來自使用正反器輸入的一反相器。因為反相器相位會以180度將輸入信號予以偏移，所以需要將該輸入信號倒相，以獲得與先前技術分頻器相同的分頻功能。因此，該第一正反器的輸入耦合到該第二正反器的倒相輸出，以提供實質反相位的一信號，即是與第二輸出Q2提供的信號有關的180度相位移。
當時脈信號C1的頻率是實質不同於經由實施正反器的反相器之延遲時，一可控制開關M7耦合到第一資料輸入Q4與第二反相輸出Qa2。開關是被驅動第一正反器M1、M2、M3、M4的時脈信號所控制。因為經由開關的延遲是小於經由實施被控制反相器的兩個電晶體之延遲，所以在相較於最新發展的分頻器時，可增加最大的工作頻率。如第4圖所示，可控制開關M7是經由電阻R而耦合到第二反相輸出Qa2。電阻R可減少供應給第一正反器輸入的電流，與由於第一正反器輸入阻抗的負載。結果，可減少消耗的功率。
在此提到圖1-4的成對電晶體M1、M4、與M2、M3是實質為被控制的反相器。
注意，本發明的保護範圍並未侷限於在此描述的具體實施例。本發明的保護範圍併並未受限於請求項中參考符號的限制。'包含'並未排除在請求項中所提及這些之外的部份。在元件前的'一'並未排除複數個。形成本發明部份的構件能以專屬的硬體或以一程式規劃目的處理器形式實施。本發明存在於每一新特徵或一些特徵的組合。
Q1‧‧‧第一非倒相輸出
Q2‧‧‧第二非倒相輸出
Q4‧‧‧第一置位輸入
Qa2‧‧‧第三輸出
M1,M2,M3,M4‧‧‧第一正反器
M'1,M'2,M'3,M'4‧‧‧第二正反器
M5,M6‧‧‧反相器
M7‧‧‧可控制開關
C1‧‧‧第二時脈輸入
D‧‧‧輸入信號
本發明的前述與其他特徵可從上列連同附圖的本發明具體實施例的描述而更顯然，其中：圖1描述一先前技術R-S正反器；圖2描述使用一先前技術正反器的分頻器；圖3是根據本發明具體實施例描述一分頻器；及 圖4是根據本發明另一具體實施例描述一分頻器。
Q1‧‧‧第一非倒相輸出
Q2‧‧‧第二非倒相輸出
Q4‧‧‧第一置位輸入
Qa2‧‧‧第三輸出
M1,M2,M3,M4‧‧‧第一正反器
M'1,M'2,M'3,M'4‧‧‧第二正反器
C1‧‧‧第二時脈輸入

Claims (2)

  1. 一種分頻器，其包含：一第一正反器，其具有用以接收一第一時脈信號的一第一時脈輸入，該正反器尚包含一第一設置輸入與一第一非反相輸出；及一第二正反器，該第二正反器具有：用以接收一第二時脈信號的一第二時脈輸入，其中該第二時脈信號是實質與該第一時脈信號反相位；一第二設置輸入，其耦合到該第一非反相輸出、一第二非反相輸出與一第二反相輸出，其中該第二反相輸出耦合到該第一設置輸入，其特徵在於，該分頻器更包含：一可控制開關，其耦合至該第一設置輸入與該第二反相輸出，且由該第一時脈信號所控制而允許該第一時脈的一週期實質上地不同於通過該等正反器中之一正反器的反相器之一延遲。
  2. 如請求項1之分頻器，其中該可控制開關是經由電阻構件而耦合到該第二反相輸出。
TW093131889A 2003-10-23 2004-10-20 分頻器 TWI381641B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03103937 2003-10-23

Publications (2)

Publication Number Publication Date
TW200525889A TW200525889A (en) 2005-08-01
TWI381641B true TWI381641B (zh) 2013-01-01

Family

ID=34486350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093131889A TWI381641B (zh) 2003-10-23 2004-10-20 分頻器

Country Status (8)

Country Link
US (1) US20070146021A1 (zh)
EP (1) EP1678829B1 (zh)
JP (1) JP4719843B2 (zh)
CN (1) CN1871772B (zh)
AT (1) ATE465550T1 (zh)
DE (1) DE602004026760D1 (zh)
TW (1) TWI381641B (zh)
WO (1) WO2005041413A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630957B (zh) * 2008-07-16 2011-07-06 中国科学院微电子研究所 具有自适应休眠的双模预分频器
US9705507B1 (en) 2016-05-19 2017-07-11 Texas Instruments Incorporated Fixed frequency divider circuit
US9647669B1 (en) 2016-07-18 2017-05-09 Texas Instruments Incorporated High speed frequency divider
US10855294B2 (en) 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845727A (en) * 1986-12-05 1989-07-04 U. S. Philips Corporation Divider circuit
US6166571A (en) * 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA929609A (en) * 1971-11-19 1973-07-03 K. Au Kenneth Single-channel mis flip-flop circuit
US4356411A (en) * 1978-12-12 1982-10-26 Tokyo Shibaura Denki Kabushiki Kaisha Flip-flop circuit
JPS55145439A (en) * 1979-04-27 1980-11-13 Toshiba Corp Input control type binary counter circuit
JPS57180224A (en) * 1981-04-28 1982-11-06 Toshiba Corp Flip-flop circuit
FR2529413A1 (fr) * 1982-06-29 1983-12-30 Thomson Csf Bascule logique, fonctionnant du continu a 10 ghz, et diviseur de frequence comportant cette bascule
DE3546132A1 (de) * 1985-12-24 1987-07-02 Ant Nachrichtentech Schaltungsanordnung zur erzeugung zweier takte
JPS6352512A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd フリツプフロツプ回路
JPS63114409A (ja) * 1986-10-31 1988-05-19 Hitachi Ltd フリツプフロツプ回路
US4791315A (en) * 1987-06-04 1988-12-13 Cherry Semiconductor Corporation Cross-coupled latch
US4806786A (en) * 1987-11-02 1989-02-21 Motorola, Inc. Edge set/reset latch circuit having low device count
JPH0795015A (ja) * 1993-09-24 1995-04-07 Mitsubishi Electric Corp 半導体集積回路
US5907589A (en) * 1997-04-10 1999-05-25 Motorola, Inc. GHZ range frequency divider in CMOS
US6140845A (en) * 1998-12-04 2000-10-31 The Texas A&M University System Pseudo-dynamic differential flip-flop
US6424194B1 (en) * 1999-06-28 2002-07-23 Broadcom Corporation Current-controlled CMOS logic family
JP2001036389A (ja) * 1999-07-15 2001-02-09 Mitsubishi Electric Corp マスタ・スレーブ型フリップフロップ回路
GB2354383A (en) * 1999-09-17 2001-03-21 Sony Uk Ltd Dual loop phase-locked loop
US6535042B1 (en) * 2000-02-22 2003-03-18 Linear Technology Corporation High-speed, current-driven latch
US6657472B1 (en) * 2002-04-25 2003-12-02 Cypress Semiconductor Corp. Circuit, system, and method for programmably setting an input to a prioritizer of a latch to avoid a non-desired output state of the latch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845727A (en) * 1986-12-05 1989-07-04 U. S. Philips Corporation Divider circuit
US6166571A (en) * 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit

Also Published As

Publication number Publication date
DE602004026760D1 (de) 2010-06-02
CN1871772A (zh) 2006-11-29
WO2005041413A1 (en) 2005-05-06
EP1678829B1 (en) 2010-04-21
CN1871772B (zh) 2011-07-13
ATE465550T1 (de) 2010-05-15
TW200525889A (en) 2005-08-01
JP4719843B2 (ja) 2011-07-06
JP2007509561A (ja) 2007-04-12
EP1678829A1 (en) 2006-07-12
US20070146021A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
TWI429188B (zh) 以特高頻操作之雙模數預除器電路
US7321269B2 (en) High frequency ring oscillator with feed-forward paths
US6570946B1 (en) One-hot decoded phase shift prescaler
JPS59181831A (ja) 可変分周器
US6774721B1 (en) High speed logic circuits
US20060280278A1 (en) Frequency divider circuit with a feedback shift register
US20140361814A1 (en) High Speed Latch
US7453294B1 (en) Dynamic frequency divider with improved leakage tolerance
KR20040053322A (ko) 프로그래밍 가능 분할기, 카운터 스테이지, 멀티모듈러스프리스케일러 및 출력 신호 생성 방법
TWI381641B (zh) 分頻器
US9059686B2 (en) Pseudo-CML latch and divider having reduced charge sharing between output nodes
JP2004064557A (ja) フリップフロップ回路およびシフトレジスタ
US6614274B1 (en) 2/3 full-speed divider using phase-switching technique
US11106237B2 (en) Shift registers
EP1020031B1 (en) Integrated circuit
TW202337133A (zh) 電路單元、邏輯電路、處理器和計算裝置
JP5318933B2 (ja) ラッチ回路、分周回路及びｐｌｌ周波数シンセサイザ
US9537476B1 (en) Level shifter with low duty cycle variation
US20210026397A1 (en) High Speed Multi Moduli CMOS Clock Divider
JP2560698B2 (ja) ラツチ回路
JP3033719B2 (ja) 低消費電力半導体集積回路
US9319048B2 (en) Clock divider
US20180183441A1 (en) Frequency divider
US7405631B2 (en) Oscillating divider topology
JP2005057463A (ja) プリスケーラ回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees