TWI380319B - Memory device - Google Patents
Memory device Download PDFInfo
- Publication number
- TWI380319B TWI380319B TW097103166A TW97103166A TWI380319B TW I380319 B TWI380319 B TW I380319B TW 097103166 A TW097103166 A TW 097103166A TW 97103166 A TW97103166 A TW 97103166A TW I380319 B TWI380319 B TW I380319B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit
- state
- protection
- register
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
1380319 ‘ »
TW33I6PA 九、發明說明: 【發明所屬之技術領域】 本發明是有關於-種記憶體裝置,且制是有關於一 種可用以保護資料不被更改的非揮發性記憶體裝置。 【先前技術】 非揮發性記憶體係廣泛地應用於各種記憶胞設計 鲁巾’常見之麵如唯讀記憶體(read oniy memory)及快閃 記憶體(flash memory)等。-般而言,非揮發性記憶裝置 的存取(access)控制,係藉由中央處理單元(cpu)或微處 理器(Processor)等電腦系統所執行’所謂的存取,係= 於非揮發性§己憶體進行讀取、寫入、抹除以及覆寫等指示 命令。當電源停止供應時,非揮發性記憶體仍可以唯^所 儲存資料Μ ’換句賴,非揮魏記憶體經由程式化之 後,只能藉由電氣訊號強行抹除所儲存的資料,不然,非 φ 揮發性記憶體會持續的維持所儲存的資料不變。另外,告 電源恢復供應之後,非揮發性記憶體才能藉由各種的存二 控制以更改所儲存的資料。非揮發性記憶體的應用範圍相 當廣泛’可應用於電子設備之儲存裝置中,諸如數位 .機、音樂播放器及行動電話等,或是應用於系統記憶體, . 諸如電腦系統、個人數位助理(pda)及電話等。 此 以非揮發性έ己憶體應用於電腦系統之基本輪入/輸出 系統(Basic I叩ut 0utput System)之記憶體為例。本 輸入/輸出系統扮演硬體與作業系統溝通的角色,當&行 6 1380319 ·.
TW33I6PA ^命^時,作㈣統藉由執行基本輸人/輸出系統的程 式馬,才能正確地啟動,因此,基本輸入增 有^源供應㈣候,需歧得觸麵程式碼的資= 不4 ’故非揮發性記憶體常設置於電腦系統的主機板, Ounhex· boani)上’用以健存基本輸入/輸出系統的程式 碼,以使得電腦系統能正確地啟動。
如上所述之例’基本輸入/輸出系統記憶體的大小儲 =位元組或是32M位元組,基本輸入/輸出系統記 可視為多個連續的記憶體區塊。典型的記憶體區塊例 如是64K位元組,此時一個魔位元組之基本輸入/輸出 系統記憶體具有3 2個記憶體區塊。基本輸入/輸出系統記 憶體可用以儲存多種㈣,例如是開機程式碼(b00t codes)、周邊(peripheral)之隨插即用資料ο—咖 play data)及電腦系統序號(seriai number)等。若基本 輸入/輸出系統記憶體的資料不經意地遭到異常的更改或 覆寫1使得電腦系統無法正常的開啟。因此,為了確使 電腦系統運作無虞,如何保護基本輸入/輸出系統記憶體 的貝料或是非揮發性記憶體的資料,以防止不經意地遭到 異常的更改或覆寫,乃業界所致力的課題之一。 【發明内容】 有鑑於此,本發明提出一種記憶體裝置,藉由一暫存 器保護位元持續地維持一保護區域為一閉鎖狀態,直到記 憶體裝置重置,以防止資料遭到異常的更改或覆寫。 7 1380319
TW33I6PA 4二本Γ之第-方面,提出-種記憶财置,包括 5己匕體陣列、—狀態暫存器以及—安 陣列具有多個記憶體區塊,各記 Ζ 5 '思豆 控制。狀態暫存器_至記情料歹進行存取 + m 列’狀·錢存器包括至 :少對應保護位元之此些記憶體區塊 體陣列與狀態暫存H,安全暫存器包括至少 =元’至少-暫存器保護位㈣可程式化為—記㈣護二 …防止狀態暫存器之至少一保護位元之狀態改變“己 置重置之前,暫存器保護位元將持續維持於記憶保 邊狀恝。 根據本發明之第二方面,提出—種記憶體裝置,包括 -記憶體陣列以及一安全暫存器。記憶體陣列包括多個記 隐體區塊,各記憶體區塊係獨立進行存取控制。安全暫存 器耦接至記憶體陣列,安全暫存器包括至少一暫存器保護 ,元,至少一暫存器保護位元係可程式化為一記憶保護狀 態,以防止此些記憶體區塊之至少其中之一區塊遭到寫 入。圯憶體裝置重置之前,暫存器保護位元將持續維持於 記憶保護狀態。 、 根據本發明之第三方面,提出一種記憶體裳置,包括 一記憶體陣列、一狀態暫存器以及一安全暫存器。記憶體 陣列包括多個記憶體區塊。狀態暫存器耦接至記憶體陣 •列’狀態暫存器包括至少一保護位元’用以指示對應保護 位元之此些記憶體區塊之至少一對應區塊之一保護狀 8 1380319
TW33I6PA 態。安全暫存器耦接至記憶體陣列與狀態暫存器, . 存器包括至少一暫存器保護位元,至少一暫在王一 f谇益保護位兀 係可程式化為-記憶保護狀態,以防止狀態暫存器之至少 一保護位元之狀態改變。 ° 為讓本發明之上述内容能更明顯易僅,下文特舉一較 佳實施例,並配合所附圖式,作詳細說明如下:牛 【實施方式】 # 本發明係以非揮發性記憶體應用於電腦系統之基本 輸入/輸出系統之記憶體為例做說明,然而亦不限於此。 本實施例之記憶體裝置,藉由一暫存器保護位元 (register protection bit)來保護記憶體裝置或部分記 憶體區塊(memory bl〇ck)中所儲存的資料,以防止有意或 無思地遭到異常的更改或覆寫。當記憶體裴置進入重置 (reset)、電源開啟(power_〇n)或電源關閉(p〇wer_〇f f)等 φ 事件之前,暫存器保護位元會持續維持記憶體裝置於一記 憶保護狀態(memory-pr〇tection state)。 。月參照第1圖,其繪示依照本發明之一實施例之記憶 體裝置之方塊圖。記憶體裝置1〇包括一記憶體陣列1〇〇、 .一狀態暫存器200及一安全暫存器300。記憶體陣列1〇〇 • 具有夕個έ己憶體區塊1〇5,各記憶體區塊係獨立進行 存取控制,例如是寫入或讀取。在一實施例中,記憶體裝 置10包括一狀態暫存器2〇〇’耦接至該記憶體陣列1〇〇及 該狀態暫存器200。狀態暫存器2〇〇具有一個或多個保護 9 1380319 «
TW33I6PA 位元,在一實施例中,係利用一區塊保護位元21〇作為此 保護位元。狀態暫存器200的區塊保護位元21〇可用以指 示記憶體區塊105為一寫入保護狀態。也就是說,藉由決 定區塊保護位元的數值,可以定義記憶體陣列1〇〇受保護 而不被存取的保護區域的大小。 請參照第2圖,其繪示依照本發明之一實施例之記憶 體裝置之多個§己憶體區塊及其保護區域之示意圖之一
例。當區塊保護位元210的數值為0010時,可防止最上 面兩個記憶體區塊(第30及31個記憶體區塊)被寫入。相 仿地,當區塊保護位元21〇的數值為〇1〇1時,最上面十 六個記憶體區塊(第16至31個記憶體區塊)係定義為保護 區域,以防止被寫入。 ° 睛參照第3圖,其输示依照本發明之一實施例之記憶 體裝置之狀態暫存器之示意圖。在一些實施例中,狀態暫 存f 具有—狀態暫存器寫人保護位it 22G,此狀態暫 存器寫人保護位元220係用以決定區塊保護位元21〇之狀 態是否改變。藉由^義狀態暫存器寫入保護位元22〇,以 致能或非致能狀態暫存器細的寫人保護狀態。當狀能暫 2寫入保護位元⑽為非致能時,狀態暫存器細係受 存可被寫人或抹除。因此’區塊保護位^ 210係受 寫i保^被更新(UPdate)。在—實施例中,狀態暫存器 .,‘,> '、4位7C 220係藉由連接至記憶體裝置1〇 保護接腳(未繪示於圖中) 式田狀態暫存器寫入保護位元2.2〇為一低位準時,便不 1380319
TW3316PA 再受控於寫入保護接腳之狀能 令,便能夠存取狀態暫存器二,此時,藉由執行一些指 所儲存的資料’包括區塊保護位=是’狀態暫存器2〇〇 一些指令以覆寫。然而,在 ,便能夠經由執行 暫存器寫人保護位元22〇設q =實f例中’—旦狀態 存取能力係完全由寫入保護接腳所二2存器200的 寫入保護接腳為一高位準時,狀綠暫^哭^細地說’當 :係可以被更改,相反地,當寫入保;::儲存的資 日寸,保護區域係為閉鎖,此時体狀能2為一低位準 的更改都會被拒絕。 十狀態暫存器200企圖 然而’由於在電腦系統於電源 存器寫入保護位謂可以隨時=的:况下’狀態暫 器寫入保護位元22〇可能會被不、=更以:態暫存 區域所儲存的内容遭到更變。因此::】::而導致保護 利用安全暫存器3〇〇的-暫存器保護=ΙΓ中,係 保護機制,以防止記憶陣列刚被更改=提供:外的 二其繪示依照:發明之-實施例之記憶體裝置 時當寫入閉鎖位元31。設定為一記憶保護狀態 能暫月二。「任何企圖更改第二圖所示狀態暫存器2。0與狀 j存為區塊保護位元21〇的運作(。阿州⑻。於是, ,:應=4保護位元21 ““己憶體區塊會被閉鎖於寫入狀 ^功^寫入閉鎖位元310被清除。雖然寫入閉鎖位元310 力把係類似於狀態暫存器寫入保護位元22〇,皆係用以 1380319 * >
TW3316PA 保護區塊保護位元210不被異常的更改,但其不同之處在 於如何開啟(unlock)區塊保護位元210被閉鎖之狀態。舉 例來說’藉由執行指令,便能夠更改狀態暫存器寫入保護 位元220,相對地,在記憶體裝置10被重置(resetting) 時,寫入閉鎖位元310才會被清除。正因為這樣的保護機 制’使得電腦系統於電源供應的狀態下,能夠有效地防止 記憶體陣列1〇〇的保護區域遭到有意或無意的更改。在一 些實施例中,重置記憶體裝置10包括一重置、一電源關 閉及一電源開啟等事件,或是其他使得記憶體裝置1 〇重 新進入初始狀態之指示事件。 在一些情況下,記憶體陣列所儲存的資料需能防止被 讀取。舉例來說,儲存於記憶體裝置的使用者的密碼資 料,需受嚴密的保護而能防止被存取。在一實施例中,係 藉由安全暫存器300的一讀取閉鎖位元32〇,以保護資料 =被讀取。當讀取閉鎖位元32〇程式化為一讀取保護狀態 •=,對應的記憶體區塊105的讀取運作會被忽視並且^ 系巴。在一些實施例中,對應至讀取閉鎖位元320的保護區 域與寫入保護區域係有所重疊,舉例來說,第29個及第 30個記憶體區塊係於讀取閉鎖位元320之定義下,設定為 .―,取保護狀態以防止被讀取,然而,於區塊保護位^210 •之疋義下,寫入保護區域係定義為第28 i 31個記憶體區 鬼故此時區塊保濩位元21〇及讀取閉鎖位元32〇所對應 之保濩區域有所重叠,亦即第29個及第3〇個記憶體區塊 係同時受讀取及寫入保護。讀取閉鎖位元32〇之功能類似 1380319
« I
TW3316PA 於寫入閉鎖位元310,能防止有意或無意的更改讀取保護 ' 區域之讀取狀態,意即讀取閉鎖位元320之狀態係不受控 於指令。也就是說,即使在電腦系統於電源供應的狀態 下,讀取閉鎖位元320也能防止狀態被更改,因此,只有 當記憶體裝置10被重置時,讀取閉鎖位元320才會被清 除。在一些實施例中,重置記憶體裝置10包括一重置、 一電源關閉及一電源開啟等事件,或是其他使得記憶體裝 置10重新進入初始狀態之指示事件。 ® 本實施例之記憶體裝置包括一一次編程(one-t ime programmable)之記憶體區域,作為一被保護區域,用以 設定記憶體裝置之特定資訊,例如是記憶體裝置之序號。 此種資訊一旦被閉鎖後,便不能再更新或存取。本實施例 中,安全暫存器300包括一安全指示位元330,用以指示 此一次編程記憶體區域之狀態。安全指示位元330可設定 為指示此一次編程記憶體區域之一製造者設計閉鎖 (manufacturer-originated lock)。另外,安全暫存器 300 * 更包括一安全保護位元340,一旦安全保護位元340設定 完成後,此安全一次編程之記憶體區域及安全保護位元 340皆係無法再被存取。 - 一般而言,在設定記憶體陣列100之保護區域時,係 . 於存取操作中由記憶體陣列100之第η個記憶體區塊(η為 ^正整數)選至最上面一個記憶體區塊。請參照第5圖,例 如是定義第28至32個記憶體區塊、或是第24至32個記 憶體區塊為保護區域。因此,記憶體區塊之存取可針對一 13 1380319 TW33I6PA 個或一個以上之最上面連續記憶體區塊 本發明之-些實施例中,設定為保護區域之記情體區墙 包括最上面或最下面連續記憶體區塊。如第5圖所干〆 區塊保護位元21G之數值為·時, 二 擇f:連續記憶體區塊之選擇可提供保= =所述,雖財發明已以—較佳實施例揭露如上, 常知識者,在不脫離1二=屬产術領r具有通 之更動與潤飾。因此,本發:=:,:可作各種 專利範圍所界定者為準。保達區域當視後附之申請 1380319
TW3316PA 【圖式簡單說明】 第1圖繪示依照本發明之一實施例之記憶體裝置之 方塊圖。 第2圖繪示依照本發明之一實施例之記憶體裝置之 多個記憶體區塊及其保護區域之示意圖之一例。 第3圖繪示依照本發明之一實施例之記憶體裝置之 狀態暫存器之示意圖。 第4圖繪示依照本發明之一實施例之記憶體裝置之 安全暫存器之示意圖。 第5圖繪示依照本發明之—實施例之記憶體裝置之 多個記憶體區塊及其保護區域之示意圖。 【主要元件符號說明】 1 〇 :記憶體裝置 1〇〇 :記憶體陣列 • 105 :記憶體區塊 2〇〇 :狀態暫存器 21 〇 .區塊保護位元 220 :狀態暫存器寫入保護位元 300 :安全暫存器 ' 310 :寫入閉鎖位元 320 :讀取閉鎖位元 330 :安全指示位元 340 :安全保護位元 15
Claims (1)
- I38Q319 101年10月05日核正替換頁 2012/10/5_la 申復 & 修正 十、申請專利範圍: 1. 一種記憶體裝置(memory device),包括: 一記憶體陣列(memory array ),具有複數個記憶體區 塊(memory block); 一狀態暫存器(status register),包括至少一保護 位元(protection bit)用以指示該些記憶體區塊之至少一 對應區塊的一保護狀態(pr〇tecti〇n status); 一狀態暫存器寫入保護位元(status-register wfite-protect bit),耦接至該狀態暫存器,以防止該至 少一保護位元之狀態改變;以及 一安全暫存器(security register),包括至少一暫 存器保護位元(register-pr〇tecti〇n bit),以防止該狀 態暫存器之該至少一保護位元與該狀態暫存器寫入保護 位元其中之一中之該狀態改變。 2·如申請專利範圍第1項所述之記憶體裝置,其中 s亥記憶體裝置重置(resetting)之前,該暫存器保護位元 將持續維持於該記憶保護狀態。 3·如申請專利範圍第1項所述之記憶體裝置,其中 該狀態暫存器包括該狀態暫存器寫入保護位元。 4. 如申請專利範圍第1項所述之記憶體裝置,其中 該狀態暫存ϋ更包括至少_區塊保護位元 (block-protect bit),作為該至少一保護位元。 5. 如申請專利範圍第1項所述之記憶體裝置,其中 該安全暫存器更包括至少—寫人閉鎖位元(灯… 097103166 1013383564-0 16 1380319 101年.10月05日修正替換y 2012/丨0/5_la申復&修正 lock-down bit),作為該至少一暫存器保護位元。 6. 如申請專利範圍第1項所述之記憶體裝置,其中 受該暫存器保護位元之狀態所保護之該些記憶體區塊之 至少其中之一係包括一個或多個連續的記憶體區塊。 7. 如申請專利範圍第1項所述之記憶體裝置,其中 該安全暫存器更包括一讀取閉鎖位元(read_1〇ck bit), 該項取閉鎖位元係可程式化為一讀取保護狀態 (read-protection state),以防止該些記憶體區塊之該 至少一對應區塊遭到讀取,其中該記憶體裝置重置之前, 該讀取閉鎖單元將持續維持於該讀取保護狀態。 8. 如申請專利範圍第7項所述之記憶體裝置,當對 應於該讀取閉鎖位元之該至少一對應區塊成為一寫入保 護區域(write protection area)之一部份時,該讀取保 護狀態係被設定為開啟(unlock)。 9. 如申請專利範圍第1項所述之記憶體裝置,其中 5亥女全暫存器更包括一安全指示位元(secur i ty indicator bit),用以指示記憶體裝置之一被保護區域之 狀態。 10·如申請專利範圍第9項所述之記憶體裝置,其中 該女全暫存器更包括一安全保護位元(security protection bit),用以控制該被保護區域之内容之改變。 11·如申請專利範圍第1項所述之記憶體裝置,其中 該狀態暫存器更包括用以指示一連續程式狀態之一連續 程式位元(continuous program bit)、用以指示一寫入致 17 097103166 1013383564-0 1380319 101年10月05日梭正替換頁 2012/10/5_la 申復 & 修正 能狀態之一寫入致能位元(write-enable bit)以及用以指 示一寫入進行狀態之一寫入進行位元(write-progress bit)之至少其中之一。 12. —種記憶體裝置,包括: 一記憶體陣列,包括複數個記憶體區塊; 一狀態暫存器,包括至少一保護位元,用以指示對應 該些記憶體區塊之至少一對應區塊之一保護狀態 (protection status);以及 一安全暫存器,耦接至該記憶體陣列與該狀態暫存 器,該安全暫存器包括至少一暫存器保護位元用以防止一 狀態暫存器寫入保護位元與該狀態暫存器之該至少一保 護位元其中之一中的狀態改變、該狀態暫存器寫入保護位 元用以防止該至少一保護位元的狀態改變、以及一安全保 護位元用以控制該記憶體陣列中一被保護區域中内容的 改變。 13. 如申請專利範圍第12項所述之記憶體裝置,其 中當該記憶體裝置重置之前,該暫存器保護位元將持續維 持於該記憶保護狀態。 14. 如申請專利範圍第12項所述之記憶體裝置,其 中該記憶體裝置更包括: 該狀態暫存器,耦接至該記憶體陣列以及該安全暫存 器,該狀態暫存器的該至少一保護位元用以指示對應該保 護位元之該些記憶體區塊之該至少其中之一之一寫入保 護狀態,該暫存器保護位元之該記憶保護狀態防止該至少 097103166 1013383564-0 101年10月05日楱正雜頁 _ ^ 山丨々川·甲復&修IE —保護位元之狀態改變。 中令中請專利範圍第12項所述之記憶體裝置,兑 :該狀恶暫存器包括至少一該狀態暫存器寫入保護位” 以防止錄態暫存器之狀態改變,係受該暫存嘴 狀憶保護狀態防止該狀態暫存器寫人保護位Γ 中今請專利範圍第12項所述之記憶體褒置,发 存器更包括至少-區塊保護位元,作為該至; 中該以=圍第12項所述之記憶體裝置,其 一暫存器保護=至少—寫人閉鎖位元’作為該至少 中請專㈣圍第12項所述之記憶體裂置,发 之二:之狀態所保護之該些記憶體區塊、 ο括至少一個連續的記憶體區塊。 如申凊專利範圍第12項所述之記憶體裝置, =全暫存器更包括—讀取閉鎖位元,該讀取閉鎖位二 化為-璜取保護狀態,以防止該些記憶體區塊= 對顧塊遭到讀取,其中該記憶體裝置重置之前 Μ閉鎖單70將持續維持於該讀取保護狀態。 20·如申請專利範園第19 =:取閉鎖位元之該至少:對應‘為I當 21.如申凊專利範圍第12項所述之記憶體裝置,其 097103166 1013383564-0 1380319 101年10月05日修正呑換頁 2012/10/5_la 申復 & 修正 中該安全暫存器更包括一安全指示位元,用以指示記憶體 裝置之一被保護區域之狀態。 22. 如申請專利範圍第12項所述之記憶體裝置,其中 該狀態暫存器更包括用以指示一連續程式狀態之一連續 程式位元(continuous program bit)、用以指示一寫入致 能狀態之一寫入致能位元(write-enable bit)以及用以指 示一寫入進行狀態之一寫入進行位元(write-progress bit)之至少其中之一。 23. —種記憶體裝置,包括: 一第一手段,包括一個保護元件用以顯示一記憶體陣 列中一區塊的一保護狀態; 一第一手段寫入保護元件,用以決定該保護元件之該 狀態的該改變能力;以及 一第二手段,包括一個暫存器保護元件用以決定該第 一手段寫入保護元件與該第一手段的該一個保護元件其 中之一的該改變能力。 097103166 1013383564-0 20
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/863,254 US8041912B2 (en) | 2007-09-28 | 2007-09-28 | Memory devices with data protection |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200915341A TW200915341A (en) | 2009-04-01 |
TWI380319B true TWI380319B (en) | 2012-12-21 |
Family
ID=40509702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097103166A TWI380319B (en) | 2007-09-28 | 2008-01-28 | Memory device |
Country Status (3)
Country | Link |
---|---|
US (2) | US8041912B2 (zh) |
CN (1) | CN101399084B (zh) |
TW (1) | TWI380319B (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8375189B2 (en) * | 2005-12-30 | 2013-02-12 | Intel Corporation | Configuring levels of program/erase protection in flash devices |
US9627081B2 (en) * | 2007-10-05 | 2017-04-18 | Kinglite Holdings Inc. | Manufacturing mode for secure firmware using lock byte |
TW201020777A (en) * | 2008-11-27 | 2010-06-01 | Inventec Corp | Software protection method |
US8756391B2 (en) * | 2009-05-22 | 2014-06-17 | Raytheon Company | Multi-level security computing system |
KR20120069954A (ko) * | 2010-12-21 | 2012-06-29 | 에스케이하이닉스 주식회사 | 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법 |
GB2487530A (en) * | 2011-01-19 | 2012-08-01 | Nds Ltd | Detection of illegal memory readout by using permanently programmed cells |
CN103403808B (zh) * | 2011-03-04 | 2016-03-23 | 瑞萨电子株式会社 | 防止电源骤停造成的非易失性存储器的误动作的半导体器件 |
US9710403B2 (en) * | 2011-11-30 | 2017-07-18 | Intel Corporation | Power saving method and apparatus for first in first out (FIFO) memories |
CN103377688B (zh) * | 2012-04-17 | 2016-01-06 | 华邦电子股份有限公司 | 串行接口闪存装置及其状态缓存器的写入方法 |
US9129071B2 (en) * | 2012-10-24 | 2015-09-08 | Texas Instruments Incorporated | Coherence controller slot architecture allowing zero latency write commit |
US10257192B2 (en) * | 2014-05-29 | 2019-04-09 | Samsung Electronics Co., Ltd. | Storage system and method for performing secure write protect thereof |
US9747967B2 (en) | 2014-09-26 | 2017-08-29 | Intel Corporation | Magnetic field-assisted memory operation |
US20160188890A1 (en) * | 2014-12-26 | 2016-06-30 | Intel Corporation | Security mode data protection |
US9904586B2 (en) | 2015-10-28 | 2018-02-27 | Intel Corporation | Interfacing with block-based storage in a processor |
US10691447B2 (en) * | 2016-10-07 | 2020-06-23 | Blackberry Limited | Writing system software on an electronic device |
US20190066632A1 (en) * | 2017-08-28 | 2019-02-28 | HKC Corporation Limited | Method and system for protecting software data in display panel |
US10621354B2 (en) * | 2018-02-22 | 2020-04-14 | Dell Products, L.P. | Verifying basic input/output system (BIOS) boot block code |
CN112703490A (zh) * | 2018-09-18 | 2021-04-23 | 华为技术有限公司 | 用于存储器保护的装置和方法 |
US10839877B1 (en) * | 2019-04-23 | 2020-11-17 | Nxp Usa, Inc. | Register protection circuit for hardware IP modules |
US20210026543A1 (en) * | 2020-09-25 | 2021-01-28 | Intel Corporation | Secure address translation services permission table for trust domain extensions |
US20230350582A1 (en) * | 2022-04-27 | 2023-11-02 | Micron Technology, Inc. | Data masking for memory |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6209069B1 (en) * | 1998-05-11 | 2001-03-27 | Intel Corporation | Method and apparatus using volatile lock architecture for individual block locking on flash memory |
US6026016A (en) * | 1998-05-11 | 2000-02-15 | Intel Corporation | Methods and apparatus for hardware block locking in a nonvolatile memory |
US6826662B2 (en) | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
US7296127B2 (en) | 2003-03-31 | 2007-11-13 | Intel Corporation | NoDMA cache |
-
2007
- 2007-09-28 US US11/863,254 patent/US8041912B2/en active Active
-
2008
- 2008-01-28 TW TW097103166A patent/TWI380319B/zh active
- 2008-03-21 CN CN2008100873411A patent/CN101399084B/zh active Active
-
2011
- 2011-06-08 US US13/155,404 patent/US8190840B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101399084B (zh) | 2011-03-16 |
US20110238939A1 (en) | 2011-09-29 |
TW200915341A (en) | 2009-04-01 |
CN101399084A (zh) | 2009-04-01 |
US20090089526A1 (en) | 2009-04-02 |
US8190840B2 (en) | 2012-05-29 |
US8041912B2 (en) | 2011-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI380319B (en) | Memory device | |
JP4584044B2 (ja) | 半導体装置 | |
US6498748B2 (en) | Nonvolatile memory with illegitimate read preventing capability | |
JPH08305558A (ja) | 暗号化プログラム演算装置 | |
JP4256859B2 (ja) | 半導体記憶装置 | |
US20080244737A1 (en) | Storage device | |
JP3602984B2 (ja) | メモリ装置 | |
JP2001356963A (ja) | 半導体装置およびその制御装置 | |
US7107388B2 (en) | Method for read once memory | |
JP6518798B2 (ja) | 安全な集積回路状態を管理する装置およびその方法 | |
JP2004039127A (ja) | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 | |
US20120311415A1 (en) | Method and device for detecting possible corruption of sector protection information of a non-volatile memory stored in an on board volatile memory array at power-on | |
US6996006B2 (en) | Semiconductor memory preventing unauthorized copying | |
WO2001061503A1 (en) | Nonvolatile memory | |
US20070130477A1 (en) | Secure tape | |
JP5560463B2 (ja) | 半導体装置 | |
JP4865064B2 (ja) | 半導体装置 | |
JP3684062B2 (ja) | 不揮発性メモリのセキュリティ回路 | |
JPH0520204A (ja) | 半導体装置 | |
JP2003203012A (ja) | マイクロコンピュータ装置 | |
JP2003044457A (ja) | データプロセッサ | |
JP2010282499A (ja) | コンピュータシステム、情報保護方法およびプログラム | |
JP4881606B2 (ja) | ユニバーサルメモリ及びこれを用いた情報処理装置 | |
JP3918089B2 (ja) | メモリ保護回路 | |
JP2003249080A (ja) | 半導体記憶装置 |