CN103377688B - 串行接口闪存装置及其状态缓存器的写入方法 - Google Patents
串行接口闪存装置及其状态缓存器的写入方法 Download PDFInfo
- Publication number
- CN103377688B CN103377688B CN201210112114.6A CN201210112114A CN103377688B CN 103377688 B CN103377688 B CN 103377688B CN 201210112114 A CN201210112114 A CN 201210112114A CN 103377688 B CN103377688 B CN 103377688B
- Authority
- CN
- China
- Prior art keywords
- status register
- data
- write
- flash memory
- serial interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
Abstract
一种串行接口闪存装置及其状态缓存器的写入方法,其中,状态缓存器的写入方法包括:接收状态缓存器的更新数据的写入命令,并依据更新数据来判断状态缓存器的写入保护数据是否被更新,将更新数据的更新写入保护数据写入至易失性的闩锁器中,并设定更新标识。接着,在串行接口闪存装置进入断电程序时,则依据更新标识将闩锁器中的数据写入状态缓存器中,其中,状态缓存器由非易失性存储元件所构成。
Description
技术领域
本发明是有关于一种串行接口闪存装置(SerialInterfaceFlashMemoryApparatus),且特别是有关于一种串行接口闪存装置的状态缓存器的写入方法。
背景技术
在串行外围接口(SerialPeripheralInterface,SPI)的NOR型闪存中有一个状态缓存器(statusregister,SR),这个状态缓存器由多个快闪存储单元所构建,并用以存储多个位的数据,这些存储的数据可以由使用者通过存取的指令来进行状态缓存器的读取或更新的动作。
在上述状态缓存器所存储的多个位的数据中,包括所谓的写入保护数据。写入保护数据用来设定闪存中的存储单元是否可以被进行数据更新动作。在闪存的实际应用上,状态缓存器中的写入保护数据经常性的被更新。然而,由于状态缓存器是利用闪存中的多个存储单元来构建的,因此,写入保护数据的经常性被更新的动作,很容易使得闪存中的状态缓存器发生损坏的现象,使得闪存的生命周期大幅下降。
发明内容
本发明提供一种状态缓存器的写入方法,适用于串行接口闪存装置,有效降低非易失性的状态缓存器的被更新次数。
本发明提供一种串行接口闪存装置,有效降低其非易失性的状态缓存器的被更新次数。
本发明提出一种状态缓存器的写入方法,适用于串行接口闪存装置,包括:接收状态缓存器的更新数据的写入命令,并依据更新数据来判断状态缓存器的写入保护数据是否被更新,将更新数据的更新写入保护数据写入至易失性的闩锁器中,并设定更新标识。接着,在串行接口闪存装置进入断电程序时,则依据更新标识将闩锁器中的数据写入状态缓存器中,其中,状态缓存器由非易失性存储元件所构成。
本发明并提出一种串行接口闪存装置,包括状态缓存器、闩锁器、命令控制器以及写入控制电路。状态缓存器由非易失性存储元件所构成,包括至少存储写入保护数据。闩锁器由易失性的存储元件所构成。命令控制器,耦接状态缓存器及该闩锁器,接收状态缓存器的更新数据的写入命令,并依据更新数据来判断状态缓存器的写入保护数据是否被更新。命令控制器将更新数据中的更新写入保护数据写入至闩锁器中,并设定更新标识。写入控制电路耦接状态缓存器以及命令控制器,写入控制电路在串行接口闪存装置进入断电程序时,依据更新标识将该闩锁器中的数据写入状态缓存器中。
基于上述技术方案,本发明在串行接口闪存装置被启动时,在当状态缓存器的写入保护数据被更新时,将更新的写入保护数据先行写入易失性的存储元件闩锁器,并在串行接口闪存装置进入断电程序时,才将闩锁器中的数据更新至状态缓存器中。如此一来,非易失性存储元件所构建的状态缓存器可以降低其被更新的次数,提升其生命周期。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1绘示本发明一实施例的串行接口闪存装置100的示意图。
图2绘示本发明实施例的状态缓存器的写入方法的流程图。
图3A以及图3B绘示本发明另一实施例的状态缓存器的写入方法的流程图。
【主要元件符号说明】
100:串行接口闪存装置;
110:状态缓存器;
120:闩锁器;
130:命令控制器;
140:写入控制电路;
150:电压侦测器;
171:存储单元阵列;
172:列地址译码器;
173:行地址译码器;
/HOLD、CLK、/CS、/WP:外部控制信号;
DI、DO:数据信号;
WPN:写入使能信号;
VCC:操作电压;
PDA:断电启动信号;
S210~S230、S310~S370:状态缓存器的写入步骤。
具体实施方式
请参照图1,图1绘示本发明一实施例的串行接口闪存装置100的示意图。在本实施例中,串行接口闪存装置100例如是串行外围接口的存储器装置。串行接口闪存装置100包括状态缓存器110、闩锁器120、命令控制器130、写入控制电路140、电压侦测器150、存储单元阵列171、列地址译码器(columnaddressdecoder)172以及行地址译码器(rowaddressdecoder)173。状态缓存器110由非易失性存储元件所构成,并用于存储多个位的数据,举例来说,状态缓存器110可存储关于写入保护数据、四元串行外围接口的设定数据、安全缓存器锁定数据以及写入/编程暂停状态等不同的数据。
命令控制器130耦接至状态缓存器110。命令控制器130另传收多个串行外围接口的外部控制信号/HOLD、CLK、/CS以及数据信号DI及DO。命令控制器130依据串行外围接口的外部控制信号/HOLD、CLK、/CS以及数据信号DI来读入使用者所下达的命令数据,命令控制器130将所接收的命令数据进行译码,并依据所获得的译码结果,来驱使串行接口闪存装置100执行相对应的命令动作。当然,命令控制器130也可以依据串行外围接口的外部控制信号/HOLD、CLK、/CS以及数据信号DI来对存储单元阵列171进行数据的写入动作,或也可以依据串行外围接口的外部控制信号/HOLD、CLK、/CS以及数据信号DO来对存储单元阵列171进行数据的读取动作。相关于串行外围接口的外部控制信号/HOLD、CLK、/CS以及数据信号DI及DO的波形设定方式,则为本领域普通技术人员所熟知的技术,在此恕不多赘述。
在此请注意,在本实施例中,当命令控制器130接收到由串行外围接口的外部控制信号/HOLD、CLK、/CS以及数据信号DI所传送要对状态缓存器110进行更新数据的写入命令时,命令控制器130依据所传至的更新数据来判断状态缓存器110中的写入保护数据是否要被更新。如果状态缓存器110中的写入保护数据要被更新时,则将更新数据中的要对写入保护数据进行更新的写入保护数据写入至闩锁器120中,并设定更新标识(例如使更新标识等于逻辑电平“1”)。在此,命令控制器130可以通过状态缓存器110原始存储的写入保护数据来和更新数据中的更新写入保护数据进行比对,如果当更新写入保护数据与原始的写入保护数据有一个或一个以上的位是不相同的,命令控制器130即可以进行将更新写入保护数据写入闩锁器120以及设定更新标识的动作。
闩锁器120与命令控制器130相耦接,值得注意的,闩锁器120由易失性的存储元件所构建。简单来说,闩锁器120可以由串行接口闪存装置100中所配置的静态存储器来提供,或者是由串行接口闪存装置100中所配置的可闩锁数据的多个逻辑门电路(例如正反器及/或闩锁器逻辑门)来构建。
写入控制电路140耦接至状态缓存器110,写入控制电路140接收外部控制信号/WP,写入控制电路140与状态缓存器110共同接收写入使能信号WPN。写入控制电路140在写入使能信号WPN指示为写入使能状态时,会对状态缓存器110执行数据写入的动作。请注意,在当命令控制器130判断所接受的写入命令,仅对状态缓存器110的写入保护数据的一个或多个位进行更新时,命令控制器130可以驱使写入使能信号WPN为禁能状态,而禁制写入控制电路140对状态缓存器110执行写入动作。而由于更新写入保护数据会被命令控制器130写入至闩锁器120中,因此,串行接口闪存装置100可以由闩锁器120来获取最新的写入保护数据,以维持其正常的动作。
如此一来,由非易失性存储元件所构建的状态缓存器110就可以降低其被写入的次数,延长其生命周期。
附带一提的,当命令控制器130判断所接受的写入命令,是对状态缓存器110的写入保护数据以及其他数据同时进行更新时,命令控制器130则设定写入使能信号WPN为禁能状态,并驱使写入控制电路140将更新数据中,非写入保护数据的部分更新至状态缓存器110中。并且,不对状态缓存器110中的写入保护数据部分进行更新,而是将更新写入保护数据写入至由闩锁器120中。另外,如果命令控制器130判断所接受的写入命令,是仅对状态缓存器110的写入保护数据外的其他数据进行更新时,命令控制器130则设定写入使能信号WPN为使能状态,并驱使写入控制电路140对非写入保护数据的其他数据进行更新。
为确保被更新过的更新写入保护数据不至于遗失,命令控制器130会在串行接口闪存装置100进入断电程序时,依据更新标识的值将闩锁器120中所存储的数据写入状态缓存器110中。也就是说,命令控制器130会在串行接口闪存装置100完全断电之前,将闩锁器120中所存储的最后更新的更新写入保护数据写至状态缓存器110中。如此一来,在串行接口闪存装置100断电之后,最新状态的写入保护数据可以有效的存储在非易失性的状态缓存器110中而不致遗失。
在本实施例中,命令控制器130可以通过断电启动信号PDA来获知串行接口闪存装置100是否已进入断电程序。而断电启动信号PDA可以由电压侦测器150来产生。其中,电压侦测器150耦接至命令控制器130,电压侦测器150并接收串行接口闪存装置100的操作电压VCC。电压侦测器150可以针对操作电压VCC的电压电平进行监控,电压侦测器150并在当操作电压VCC的电压值下降至低于预设临界值时产生指示串行接口闪存装置100已进入断电程序的断电启动信号PDA。附带一提的,上述的预设临界值可以由设计者依据操作电压VCC的电压电平来进行设定。简单来说,默认临界值与操作电压VCC的电压电平的比值可以为R1,其中的R1小于1。
以下请参照图2,图2绘示本发明实施例的状态缓存器的写入方法的流程图。本实施例适用于串行接口闪存装置,其步骤包括:首先,在步骤S210中接收状态缓存器的更新数据的写入命令,接着,在步骤S220中,依据更新数据来判断状态缓存器的写入保护数据是否被更新,并依据判断结果来将更新数据的更新写入保护数据写入至易失性的闩锁器中,并设定更新标识。值得注意的是,写入保护数据并非限定为只有一个位的数据,写入保护数据也可以是多个位(例如四个位),而当写入保护数据中有任一个或多个位被更新时,更新的写入保护数据都会被写入至闩锁器,更新标识也会对应被设定。
在步骤S230中,则执行串行接口闪存装置是否进入断电程序的侦测动作,并在当串行接口闪存装置进入断电程序时,依据更新标识将闩锁器中的数据写入状态缓存器中。也就是说,当串行接口闪存装置进入断电程序时,如果检测出更新标识为被设定的状态,表示状态缓存器中的写入保护数据与闩锁器中的数据应该是不相同的,因此,在此时会将闩锁器中的数据写入至状态缓存器中,以防止最后更新的写入保护数据丢失。
以下再举一个实际动作的流程范例来进一步说明本发明的特征,使本领域普通技术人员更能了解本发明的特征,并得具以实施。
请参照图3A以及图3B,图3A以及图3B绘示本发明另一实施例的状态缓存器的写入方法的流程图。请先参照图3A,在步骤S310中,执行接收状态缓存器的更新数据的写入命令,并在当写入保护数据有被更新的状态下,执行步骤S320以将写入保护数据写入至闩锁器中。另外,在步骤S330中则针对更新标识的状态进行判断,如果更新标识为非被设定的状态(等于逻辑电平“0”),则表示写入保护数据第一次被设定,因此,执行步骤S340以设定更新标识(设定为逻辑电平“1”),并删除状态缓存器的内容以使状态缓存器准备好可以随时被更新。相反的,如果步骤S330判断出更新标识为被设定的状态(等于逻辑电平“1”),则表示写入保护数据非第一次被要求更新,并无需执行步骤S340。
接着再请参照图3B,在步骤S350中,针对串行接口闪存装置的操作电压与默认临界值进行比较,并在当操作电压小于默认临界值时执行步骤S360。相对的,如果操作电压持续不小于默认临界值时,则维持操作电压与默认临界值的比较动作。在步骤S360中,则判断更新标识是否等于逻辑电平“1”,如果是,则执行步骤S370以将闩锁器中的数据更新至状态缓存器中。相对的,如果步骤S360中判断更新标识并非等于逻辑电平“1”时,则结束本实施例的执行。
附带一提的,由于在图3A的步骤S340中已将状态缓存器的数据删除,因此,在图3B的步骤S370则可以快速的在操作电压尚可以支持串行接口闪存装置进行动作时,就完成更新状态缓存器的动作。另外,图3A的步骤S340中所删除的数据可以仅是状态缓存器中的写入保护数据的部分。
综上所述,本发明通过将串行接口闪存装置的状态缓存器所存储的写入保护数据不直接存储至状态缓存器中,而将写入保护数据写入易失性的闩锁器。并且,在串行接口闪存装置进入断电程序时,再将闩锁器中的数据更新至状态缓存器中。如此一来,在写入保护数据可能被多次重新设定的状况下,状态缓存器可以不用进行对应相同次数的更新动作,仅需要在串行接口闪存装置执行断电程序时进行一次的被写入动作,可有效提升非易失性的状态缓存器的寿命。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作部分的更改与修饰,因此本发明的保护范围当视权利要求所界定者为准。
Claims (16)
1.一种状态缓存器的写入方法,适用于一串行接口闪存装置,包括:
由一串行外围接口接收一状态缓存器的一更新数据的一写入命令;
依据该更新数据对一写入保护数据与一更新写入保护数据进行比对,来判断该状态缓存器的该写入保护数据是否被更新,将该更新数据的该更新写入保护数据写入至易失性的一闩锁器中,并设定一更新标识;以及
在该串行接口闪存装置进入一断电程序时,依据该更新标识将该闩锁器中的数据写入该状态缓存器中,
其中,该状态缓存器由非易失性存储元件所构成。
2.根据权利要求1所述的状态缓存器的写入方法,其中在依据该更新数据来判断该状态缓存器的该写入保护数据是否被更新的步骤包括:
当该状态缓存器的该写入保护数据至少一部分被更新时,将该写入保护数据写入该闩锁器中,并设定该更新标识。
3.根据权利要求2所述的状态缓存器的写入方法,其中在依据该更新数据来判断该状态缓存器的该写入保护数据是否被更新的步骤还包括:
将该更新数据的非该写入保护数据的部分更新至该状态缓存器中。
4.根据权利要求1所述的状态缓存器的写入方法,其中在依据该更新数据来判断该状态缓存器的该写入保护数据是否被更新的步骤包括:
当该状态缓存器的该写入保护数据不被更新时,将该更新数据更新至该状态缓存器中。
5.根据权利要求1所述的状态缓存器的写入方法,其中还包括:
侦测该串行接口闪存装置所接收的一操作电压的下降状态,并藉以判断该串行接口闪存装置是否进入该断电程序。
6.根据权利要求5所述的状态缓存器的写入方法,其中当该操作电压小于一默认临界值时,判断该串行接口闪存装置进入该断电程序。
7.根据权利要求6所述的状态缓存器的写入方法,其中,串行接口闪存装置进入该断电程序时,依据该更新标识将该闩锁器中的数据写入该状态缓存器中的步骤中包括:
当该更新标识为设定状态时,将该闩锁器中的数据写入该状态缓存器。
8.根据权利要求1所述的状态缓存器的写入方法,其中依据该更新数据来判断该状态缓存器的该写入保护数据是否被更新,将该更新数据的至少一部分写入易失性的该闩锁器中,并设定该更新标识的步骤还包括:
当该更新标识为被设定的状态时,删除该状态缓存器中的数据。
9.一种串行接口闪存装置,包括:
一状态缓存器,由非易失性存储元件所构成,用于至少存储一写入保护数据;
一闩锁器,由易失性的存储元件所构成;
一命令控制器,耦接该状态缓存器及该闩锁器,由一串行外围接口接收该状态缓存器的一更新数据的一写入命令,并依据该更新数据对一写入保护数据与一更新写入保护数据进行比对,来判断该状态缓存器的该写入保护数据是否被更新,以将该更新数据中的该更新写入保护数据写入至该闩锁器中,并设定一更新标识;以及
一写入控制电路,耦接该状态缓存器以及该命令控制器,该写入控制电路在该串行接口闪存装置进入一断电程序时,依据该更新标识将该闩锁器中的数据写入该状态缓存器中。
10.根据权利要求9所述的串行接口闪存装置,其中该命令控制器当该状态缓存器的该写入保护数据至少一部分被更新时,将该写入保护数据写入该闩锁器中,并设定该更新标识。
11.根据权利要求10所述的串行接口闪存装置,其中该写入控制电路还将该更新数据的非该写入保护数据的部分更新至该状态缓存器中。
12.根据权利要求第9项所述的串行接口闪存装置,当该状态缓存器的该写入保护数据不被更新时,该命令控制器将该更新数据更新至该状态缓存器中。
13.根据权利要求9所述的串行接口闪存装置,其中还包括:
一电压侦测器,耦接该命令控制器并接收该串行接口闪存装置一操作电压,该电压侦测器依据侦测该操作电压的下降状态以判断该串行接口闪存装置是否进入该断电程序。
14.根据权利要求13所述的串行接口闪存装置,其中该电压侦测器侦测该操作电压小于一默认临界值时,判断该串行接口闪存装置进入该断电程序。
15.根据权利要求14所述的串行接口闪存装置,其中,在该串行接口闪存装置进入该断电程序,且该更新标识为设定状态时,该写入控制电路将该闩锁器中的数据写入该状态缓存器。
16.根据权利要求9所述的串行接口闪存装置,其中当该更新标识为被设定的状态时,该命令控制器删除该状态缓存器中的数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210112114.6A CN103377688B (zh) | 2012-04-17 | 2012-04-17 | 串行接口闪存装置及其状态缓存器的写入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210112114.6A CN103377688B (zh) | 2012-04-17 | 2012-04-17 | 串行接口闪存装置及其状态缓存器的写入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103377688A CN103377688A (zh) | 2013-10-30 |
CN103377688B true CN103377688B (zh) | 2016-01-06 |
Family
ID=49462702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210112114.6A Active CN103377688B (zh) | 2012-04-17 | 2012-04-17 | 串行接口闪存装置及其状态缓存器的写入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103377688B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109521970B (zh) * | 2018-11-20 | 2022-03-08 | 深圳芯邦科技股份有限公司 | 一种数据处理方法及相关设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1455337A (zh) * | 2003-05-29 | 2003-11-12 | 无敌科技(西安)有限公司 | 内存操作方法以及装置 |
CN101399084A (zh) * | 2007-09-28 | 2009-04-01 | 旺宏电子股份有限公司 | 存储器装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060069848A1 (en) * | 2004-09-30 | 2006-03-30 | Nalawadi Rajeev K | Flash emulation using hard disk |
US8169839B2 (en) * | 2009-02-11 | 2012-05-01 | Stec, Inc. | Flash backed DRAM module including logic for isolating the DRAM |
US8489907B2 (en) * | 2009-09-16 | 2013-07-16 | Apple Inc. | Method of selective power cycling of components in a memory device independently by reducing power to a memory array or memory controller |
-
2012
- 2012-04-17 CN CN201210112114.6A patent/CN103377688B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1455337A (zh) * | 2003-05-29 | 2003-11-12 | 无敌科技(西安)有限公司 | 内存操作方法以及装置 |
CN101399084A (zh) * | 2007-09-28 | 2009-04-01 | 旺宏电子股份有限公司 | 存储器装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103377688A (zh) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107025185B (zh) | 数据存储装置及其操作方法 | |
KR100885783B1 (ko) | 플래시 메모리 장치 및 동작 방법 | |
US10613943B2 (en) | Method and system for improving open block data reliability | |
US8812784B2 (en) | Command executing method, memory controller and memory storage apparatus | |
US8897092B2 (en) | Memory storage device, memory controller and controlling method | |
US9570183B1 (en) | Method and controller for managing memory device | |
US8214725B2 (en) | Memory access system | |
US11282564B1 (en) | Selective wordline scans based on a data state metric | |
US10922200B2 (en) | Memory system and method of operating the same | |
CN113168875A (zh) | 读取干扰扫描合并 | |
JP2008181399A (ja) | メモリコントローラ | |
US9063888B2 (en) | Program code loading and accessing method, memory controller, and memory storage apparatus | |
US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
JP2010176761A (ja) | 半導体記憶装置 | |
TWI690928B (zh) | 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置 | |
US20100318729A1 (en) | Nonvolatile semiconductor memory device | |
US11068201B2 (en) | Flash memory controller, method for managing flash memory module and associated electronic device | |
US10372377B2 (en) | Memory controller, memory system, and control method | |
US9213597B2 (en) | Memory storage device, memory controller thereof, and method for programming data thereof | |
US8762685B2 (en) | Data writing method, memory controller and memory storage apparatus | |
US8275934B2 (en) | Nonvolatile memory device and cache read method using the same | |
TWI483107B (zh) | 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法 | |
CN103377688B (zh) | 串行接口闪存装置及其状态缓存器的写入方法 | |
US9286996B2 (en) | Non-volatile memory system and method of programming the same | |
US8738847B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |