TWI483107B - 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法 - Google Patents
串列介面快閃記憶體裝置及其狀態暫存器的寫入方法 Download PDFInfo
- Publication number
- TWI483107B TWI483107B TW101111865A TW101111865A TWI483107B TW I483107 B TWI483107 B TW I483107B TW 101111865 A TW101111865 A TW 101111865A TW 101111865 A TW101111865 A TW 101111865A TW I483107 B TWI483107 B TW I483107B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- flash memory
- update
- memory device
- interface flash
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明是有關於一種串列介面快閃記憶體裝置,且特別是有關於一種串列介面快閃記憶體裝置的狀態暫存器的寫入方法。
在串列週邊介面(Serial Peripheral Interface,SPI)的NOR型快閃記憶體中有一個狀態暫存器(status register,SR),這個狀態暫存器由多個快閃記憶胞所建構,並用以儲存多個位元的資料,這些儲存的資料可以由使用者透過存取的指令來進行狀態暫存器的讀取或更新的動作。
在上述狀態暫存器所儲存的多個位元的資料中,包括所謂的寫入保護資料。寫入保護資料用來設定快閃記憶體中的記憶胞是否可以被進行資料更新動作。在快閃記憶體的實際應用上,狀態暫存器中的寫入保護資料經常性的被更新。然而,由於狀態暫存器是利用快閃記憶體中的多個記憶胞來建構的,因此,寫入保護資料的經常性被更新的動作,很容易使得快閃記憶體中的狀態暫存器發生損毀的現象,使得快閃記憶體的生命週期大幅下降。
本發明提供一種狀態暫存器的寫入方法,適用於串列介面快閃記憶體裝置,有效降低非揮發性的狀態暫存器的被更新次數。
本發明提供一種串列介面快閃記憶體裝置,有效降低其非揮發性的狀態暫存器的被更新次數。
本發明提出一種狀態暫存器的寫入方法,適用於串列介面快閃記憶體裝置,包括:接收狀態暫存器的更新資料的寫入命令,並依據更新資料來判斷狀態暫存器的寫入保護資料是否被更新,將更新資料的更新寫入保護資料寫入至揮發性的閂鎖器中,並設定更新旗標。接著,在串列介面快閃記憶體裝置進入斷電程序時,則依據更新旗標將閂鎖器中的資料寫入狀態暫存器中,其中,狀態暫存器由非揮發性記憶元件所構成。
本發明並提出一種串列介面快閃記憶體裝置,包括狀態暫存器、閂鎖器、命令控制器以及寫入控制電路。狀態暫存器由非揮發性記憶元件所構成,包括至少儲存寫入保護資料。閂鎖器由揮發性的記憶元件所構成。命令控制器,耦接狀態暫存器及該閂鎖器,接收狀態暫存器的更新資料的寫入命令,並依據更新資料來判斷狀態暫存器的寫入保護資料是否被更新。命令控制器將更新資料中的更新寫入保護資料寫入至閂鎖器中,並設定更新旗標。寫入控制電路耦接狀態暫存器以及命令控制器,寫入控制電路在串列介面快閃記憶體裝置進入斷電程序時,依據更新旗標將該閂鎖器中的資料寫入狀態暫存器中。
基於上述,本發明在串列介面快閃記憶體裝置被啟動時,在當狀態暫存器的寫入保護資料被更新時,將更新的寫入保護資料先行寫入揮發性的記憶元件閂鎖器,並在串列介面快閃記憶體裝置進入斷電程序時,才將閂鎖器中的資料更新至狀態暫存器中。如此一來,非揮發性記憶元件所建構的狀態暫存器可以降低其被更新的次數,提升其生命週期。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,圖1繪示本發明一實施例的串列介面快閃記憶體裝置100的示意圖。在本實施例中,串列介面快閃記憶體裝置100例如是串列週邊介面的記憶體裝置。串列介面快閃記憶體裝置100包括狀態暫存器110、閂鎖器120、命令控制器130、寫入控制電路140、電壓偵測器150、記憶胞陣列171、列位址解碼器172以及行位址解碼器173。狀態暫存器110由非揮發性記憶元件所構成,並用於儲存多個位元的資料,舉例來說,狀態暫存器110可儲存關於寫入保護資料、四元串列週邊介面的設定資料、安全暫存器鎖定資料以及寫入/程式化暫停狀態等不同的資料。
命令控制器130耦接至狀態暫存器110。命令控制器130另傳收多個串列週邊介面的外部控制信號/HOLD、CLK、/CS以及資料信號DI及DO。命令控制器130依據串列週邊介面的外部控制信號/HOLD、CLK、/CS以及資料信號DI來讀入使用者所下達的命令資料,命令控制器130將所接收的命令資料進行解碼,並依據所獲得的解碼結果,來驅使串列介面快閃記憶體裝置100執行相對應的命令動作。當然,命令控制器130也可以依據串列週邊介面的外部控制信號/HOLD、CLK、/CS以及資料信號DI來對記憶胞陣列171進行資料的寫入動作,或也可以依據串列週邊介面的外部控制信號/HOLD、CLK、/CS以及資料信號DO來對記憶胞陣列171進行資料的讀取動作。相關於串列週邊介面的外部控制信號/HOLD、CLK、/CS以及資料信號DI及DO的波形設定方式,則為本領域具通常知識者所熟知的技術,在此恕不多贅述。
在此請注意,在本實施例中,當命令控制器130接收到由串列週邊介面的外部控制信號/HOLD、CLK、/CS以及資料信號DI所傳送要對狀態暫存器110進行更新資料的寫入命令時,命令控制器130依據所傳至的更新資料來判斷狀態暫存器110中的寫入保護資料是否要被更新。若狀態暫存器110中的寫入保護資料要被更新時,則將更新資料中的要對寫入保護資料進行更新的寫入保護資料寫入至閂鎖器120中,並設定更新旗標(例如使更新旗標等於邏輯準位“1”)。在此,命令控制器130可以透過狀態暫存器110原始儲存的寫入保護資料來和更新資料中的更新寫入保護資料進行比對,若當更新寫入保護資料與原始的寫入保護資料有一個或一個以上的位元是不相同的,命令控制器130即可以進行將更新寫入保護資料寫入閂鎖器120以及設定更新旗標的動作。
閂鎖器120與命令控制器130相耦接,值得注意的,閂鎖器120由揮發性的記憶元件所建構。簡單來說,閂鎖器120可以由串列介面快閃記憶體裝置100中所配置的靜態記憶體來提供,或者是由串列介面快閃記憶體裝置100中所配置的可閂鎖資料的多個邏輯閘電路(例如正反器及/或閂鎖器邏輯閘)來建構。
寫入控制電路140耦接至狀態暫存器110,寫入控制電路140接收外部控制信號/WP,寫入控制電路140與狀態暫存器110共同接收寫入致能信號WPN。寫入控制電路140在寫入致能信號WPN指示為寫入致能狀態時,會對狀態暫存器110執行資料寫入的動作。請注意,在當命令控制器130判斷所接受的寫入命令,僅對狀態暫存器110的寫入保護資料的一個或多個位元進行更新時,命令控制器130可以驅使寫入致能信號WPN為禁能狀態,而禁制寫入控制電路140對狀態暫存器110執行寫入動作。而由於更新寫入保護資料會被命令控制器130寫入至閂鎖器120中,因此,串列介面快閃記憶體裝置100可以由閂鎖器120來獲取最新的寫入保護資料,以維持其正常的動作。
如此一來,由非揮發性記憶元件所建構的狀態暫存器110就可以降低其被寫入的次數,延長其生命週期。
附帶一提的,當命令控制器130判斷所接受的寫入命令,是對狀態暫存器110的寫入保護資料以及其他資料同時進行更新時,命令控制器130則設定寫入致能信號WPN為禁能狀態,並驅使寫入控制電路140將更新資料中,非寫入保護資料的部份更新至狀態暫存器110中。並且,不對狀態暫存器110中的寫入保護資料部份進行更新,而是將更新寫入保護資料寫入至由閂鎖器120中。另外,若命令控制器130判斷所接受的寫入命令,是僅對狀態暫存器110的寫入保護資料外的其他資料進行更新時,命令控制器130則設定寫入致能信號WPN為致能狀態,並驅使寫入控制電路140對非寫入保護資料的其他資料進行更新。
為確保被更新過的更新寫入保護資料不至於遺失,命令控制器130會在串列介面快閃記憶體裝置100進入斷電程序時,依據更新旗標的值將閂鎖器120中所儲存的資料寫入狀態暫存器110中。也就是說,命令控制器130會在串列介面快閃記憶體裝置100完全斷電之前,將閂鎖器120中所儲存的最後更新的更新寫入保護資料寫至狀態暫存器110中。如此一來,在串列介面快閃記憶體裝置100斷電之後,最新狀態的寫入保護資料可以有效的儲存在非揮發性的狀態暫存器110中而不致遺失。
在本實施例中,命令控制器130可以藉由斷電啟動信號PDA來獲知串列介面快閃記憶體裝置100是否已進入斷電程序。而斷電啟動信號PDA可以由電壓偵測器150來產生。其中,電壓偵測器150耦接至命令控制器130,電壓偵測器150並接收串列介面快閃記憶體裝置100的操作電壓VCC。電壓偵測器150可以針對操作電壓VCC的電壓準位進行監控,電壓偵測器150並在當操作電壓VCC的電壓值下降至低於預設臨界值時產生指示串列介面快閃記憶體裝置100已進入斷電程序的斷電啟動信號PDA。附帶一提的,上述的預設臨界值可以由設計者依據操作電壓VCC的電壓準位來進行設定。簡單來說,預設臨界值與操作電壓VCC的電壓準位的比值可以為R1,其中的R1小於1。
以下請參照圖2,圖2繪示本發明實施例的狀態暫存器的寫入方法的流程圖。本實施例適用於串列介面快閃記憶體裝置,其步驟包括:首先,在步驟S210中接收狀態暫存器的更新資料的寫入命令,接著,在步驟S220中,依據更新資料來判斷狀態暫存器的寫入保護資料是否被更新,並依據判斷結果來將更新資料的更新寫入保護資料寫入至揮發性的閂鎖器中,並設定更新旗標。值得注意的是,寫入保護資料並非限定為只有一個位元的資料,寫入保護資料也可以是多個位元(例如四個位元),而當寫入保護資料中有任一個或多個位元被更新時,更新的寫入保護資料都會被寫入至閂鎖器,更新旗標也會對應被設定。
在步驟S230中,則執行串列介面快閃記憶體裝置是否進入斷電程序的偵測動作,並在當串列介面快閃記憶體裝置進入斷電程序時,依據更新旗標將閂鎖器中的資料寫入狀態暫存器中。也就是說,當串列介面快閃記憶體裝置進入斷電程序時,若檢測出更新旗標為被設定的狀態,表示狀態暫存器中的寫入保護資料與閂鎖器中的資料應該是不相同的,因此,在此時會將閂鎖器中的資料寫入至狀態暫存器中,以防止最後更新的寫入保護資料流失。
以下再舉一個實際動作的流程範例來進一步說明本發明的特徵,使本領域具通常知識者更能了解本發明的特徵,並得具以實施。
請參照圖3A以及圖3B,圖3A以及圖3B繪示本發明另一實施例的狀態暫存器的寫入方法的流程圖。請先參照圖3A,在步驟S310中,執行接收狀態暫存器的更新資料的寫入命令,並在當寫入保護資料有被更新的狀態下,執行步驟S320以將寫入保護資料寫入至閂鎖器中。另外,在步驟S330中則針對更新旗標的狀態進行判斷,若更新旗標為非被設定的狀態(等於邏輯準位“0”),則表示寫入保護資料第一次被設定,因此,執行步驟S340以設定更新旗標(設定為邏輯準位“1”),並刪除狀態暫存器的內容以使狀態暫存器準備好可以隨時被更新。相反的,若步驟S330判斷出更新旗標為被設定的狀態(等於邏輯準位“1”),則表示寫入保護資料非第一次被要求更新,並無須執行步驟S340。
接著再請參照圖3B,在步驟S350中,針對串列介面快閃記憶體裝置的操作電壓與預設臨界值進行比較,並在當操作電壓小於預設臨界值時執行步驟S360。相對的,若操作電壓持續不小於預設臨界值時,則維持操作電壓與預設臨界值的比較動作。在步驟S360中,則判斷更新旗標是否等於邏輯準位“1”,若是,則執行步驟S370以將閂鎖器中的資料更新至狀態暫存器中。相對的,若步驟S360中判斷更新旗標並非等於邏輯準位“1”時,則結束本實施例的執行。
附帶一提的,由於在圖3A的步驟S340中已將狀態暫存器的資料刪除,因此,在圖3B的步驟S370則可以快速的在操作電壓尚可以支援串列介面快閃記憶體裝置進行動作時,就完成更新狀態暫存器的動作。另外,圖3A的步驟S340中所刪除的資料可以僅是狀態暫存器中的寫入保護資料的部份。
綜上所述,本發明藉由將串列介面快閃記憶體裝置的狀態暫存器所儲存的寫入保護資料不直接儲存至狀態暫存器中,而將寫入保護資料寫入揮發性的閂鎖器。並且,在串列介面快閃記憶體裝置進入斷電程序時,再將閂鎖器中的資料更新至狀態暫存器中。如此一來,在寫入保護資料可能被多次重新設定的狀況下,狀態暫存器可以不用進行對應相同次數的更新動作,僅需要在串列介面快閃記憶體裝置執行斷電程序時進行一次的被寫入動作,可有效提升非揮發性的狀態暫存器的壽命。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...串列介面快閃記憶體裝置
110...狀態暫存器
120...閂鎖器
130...命令控制器130
140...寫入控制電路
150...電壓偵測器
171...記憶胞陣列
172...列位址解碼器
173...行位址解碼器
/HOLD、CLK、/CS、/WP...外部控制信號
DI、DO...資料信號
WPN...寫入致能信號
VCC...操作電壓
PDA...斷電啟動信號
S210~S230、S310~S370...狀態暫存器的寫入步驟
圖1繪示本發明一實施例的串列介面快閃記憶體裝置100的示意圖。
圖2繪示本發明實施例的狀態暫存器的寫入方法的流程圖。
圖3A以及圖3B繪示本發明另一實施例的狀態暫存器的寫入方法的流程圖。
S210~S230...狀態暫存器的寫入步驟
Claims (16)
- 一種狀態暫存器的寫入方法,適用於一串列介面快閃記憶體裝置,包括:由一串列週邊介面接收一狀態暫存器的一更新資料的一寫入命令;依據該更新資料來判斷該狀態暫存器的一寫入保護資料是否被更新,將該更新資料的一更新寫入保護資料寫入至揮發性的一閂鎖器中,並設定一更新旗標;以及在該串列介面快閃記憶體裝置進入一斷電程序時,依據該更新旗標將該閂鎖器中的資料寫入該狀態暫存器中,其中,該狀態暫存器由非揮發性記憶元件所構成。
- 如申請專利範圍第1項所述之狀態暫存器的寫入方法,其中在依據該更新資料來判斷該狀態暫存器的該寫入保護資料是否被更新的步驟包括:當該狀態暫存器的該寫入保護資料至少一部分被更新時,將該寫入保護資料寫入該閂鎖器中,並設定該更新旗標。
- 如申請專利範圍第2項所述之狀態暫存器的寫入方法,其中在依據該更新資料來判斷該狀態暫存器的該寫入保護資料是否被更新的步驟更包括:將該更新資料的非該寫入保護資料的部份更新至該狀態暫存器中。
- 如申請專利範圍第1項所述之狀態暫存器的寫入方法,其中在依據該更新資料來判斷該狀態暫存器的該寫 入保護資料是否被更新的步驟包括:當該狀態暫存器的該寫入保護資料不被更新時,將該更新資料更新至該狀態暫存器中。
- 如申請專利範圍第1項所述之狀態暫存器的寫入方法,其中更包括:偵測該串列介面快閃記憶體裝置所接收的一操作電壓的下降狀態,並藉以判斷該串列介面快閃記憶體裝置是否進入該斷電程序。
- 如申請專利範圍第5項所述之狀態暫存器的寫入方法,其中當該操作電壓小於一預設臨界值時,判斷該串列介面快閃記憶體裝置進入該斷電程序。
- 如申請專利範圍第6項所述之狀態暫存器的寫入方法,其中,串列介面快閃記憶體裝置進入該斷電程序時,依據該更新旗標將該閂鎖器中的資料寫入該狀態暫存器中的步驟中包括:當該更新旗標為設定狀態時,將該閂鎖器中的資料寫入該狀態暫存器。
- 如申請專利範圍第1項所述之狀態暫存器的寫入方法,其中依據該更新資料來判斷該狀態暫存器的該寫入保護資料是否被更新,將該更新資料的至少一部分寫入揮發性的該閂鎖器中,並設定該更新旗標的步驟更包括:當該更新旗標為被設定的狀態時,刪除該狀態暫存器中的資料。
- 一種串列介面快閃記憶體裝置,包括: 一狀態暫存器,由非揮發性記憶元件所構成,包括至少儲存一寫入保護資料;一閂鎖器,由揮發性的記憶元件所構成;一命令控制器,耦接該狀態暫存器及該閂鎖器,由一串列週邊介面接收該狀態暫存器的一更新資料的一寫入命令,並依據該更新資料來判斷該狀態暫存器的該寫入保護資料是否被更新,以將該更新資料中的一更新寫入保護資料寫入至該閂鎖器中,並設定一更新旗標;以及一寫入控制電路,耦接該狀態暫存器以及該命令控制器,該寫入控制電路在該串列介面快閃記憶體裝置進入一斷電程序時,依據該更新旗標將該閂鎖器中的資料寫入該狀態暫存器中。
- 如申請專利範圍第9項所述之串列介面快閃記憶體裝置,其中該命令控制器當該狀態暫存器的該寫入保護資料至少一部分被更新時,將該寫入保護資料寫入該閂鎖器中,並設定該更新旗標。
- 如申請專利範圍第10項所述之串列介面快閃記憶體裝置,其中該寫入控制電路更將該更新資料的非該寫入保護資料的部份更新至該狀態暫存器中。
- 如申請專利範圍第9項所述之串列介面快閃記憶體裝置,當該狀態暫存器的該寫入保護資料不被更新時,該命令控制器將該更新資料更新至該狀態暫存器中。
- 如申請專利範圍第9項所述之串列介面快閃記憶體裝置,其中更包括: 一電壓偵測器,耦接該命令控制器並接收該串列介面快閃記憶體裝置一操作電壓,該電壓偵測器依據偵測該操作電壓的下降狀態以判斷該串列介面快閃記憶體裝置是否進入該斷電程序。
- 如申請專利範圍第13項所述之串列介面快閃記憶體裝置,其中該電壓偵測器偵測該操作電壓小於一預設臨界值時,判斷該串列介面快閃記憶體裝置進入該斷電程序。
- 如申請專利範圍第14項所述之串列介面快閃記憶體裝置,其中,在該串列介面快閃記憶體裝置進入該斷電程序,且該更新旗標為設定狀態時,該寫入控制電路將該閂鎖器中的資料寫入該狀態暫存器。
- 如申請專利範圍第9項所述之串列介面快閃記憶體裝置,其中當該更新旗標為被設定的狀態時,該命令控制器刪除該狀態暫存器中的資料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101111865A TWI483107B (zh) | 2012-04-03 | 2012-04-03 | 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101111865A TWI483107B (zh) | 2012-04-03 | 2012-04-03 | 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201342051A TW201342051A (zh) | 2013-10-16 |
TWI483107B true TWI483107B (zh) | 2015-05-01 |
Family
ID=49771437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101111865A TWI483107B (zh) | 2012-04-03 | 2012-04-03 | 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI483107B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI524179B (zh) | 2014-04-22 | 2016-03-01 | 新唐科技股份有限公司 | 儲存單元控制器及其控制方法、以及儲存裝置 |
TWI564792B (zh) * | 2014-06-24 | 2017-01-01 | 宇瞻科技股份有限公司 | 儲存裝置及其位址對應方法 |
CN105279101A (zh) * | 2014-06-24 | 2016-01-27 | 宇瞻科技股份有限公司 | 储存装置及其位址对应方法、数据存取及识别与存取方法 |
TWI573142B (zh) * | 2015-02-02 | 2017-03-01 | 慧榮科技股份有限公司 | 資料儲存裝置以及資料維護方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI278861B (en) * | 2001-06-11 | 2007-04-11 | Hitachi Ltd | Semiconductor memory device |
TW200809865A (en) * | 2006-06-30 | 2008-02-16 | Sandisk Corp | Partial page fail bit detection in flash memory devices |
US20110299342A1 (en) * | 2008-09-19 | 2011-12-08 | Sanggu Kang | Flash memory device and systems and reading methods thereof |
-
2012
- 2012-04-03 TW TW101111865A patent/TWI483107B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI278861B (en) * | 2001-06-11 | 2007-04-11 | Hitachi Ltd | Semiconductor memory device |
TW200809865A (en) * | 2006-06-30 | 2008-02-16 | Sandisk Corp | Partial page fail bit detection in flash memory devices |
US20110299342A1 (en) * | 2008-09-19 | 2011-12-08 | Sanggu Kang | Flash memory device and systems and reading methods thereof |
Non-Patent Citations (1)
Title |
---|
Cache的write back和write through http://blog.chinaunix.net/uid-20556798-id-196433.html 2011/03/29 * |
Also Published As
Publication number | Publication date |
---|---|
TW201342051A (zh) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102198436B1 (ko) | 비휘발성 메모리의 리텐션 로직 | |
US20180101302A1 (en) | Data Storage Device and Data Writing Method Thereof | |
TWI555023B (zh) | 快閃記憶體更新方法以及快閃記憶體控制器 | |
US8391067B2 (en) | Nonvolatile memory | |
US9563249B2 (en) | Data storage device and power-interruption detection method | |
US8897092B2 (en) | Memory storage device, memory controller and controlling method | |
US20150178001A1 (en) | Data Storage Device and Data Maintenance Method Thereof | |
TWI460586B (zh) | 資料儲存裝置與快閃記憶體操作方法 | |
TWI483107B (zh) | 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法 | |
TW201439759A (zh) | 記憶體裝置中自動背景操作的主機控制之啓用 | |
KR20160024962A (ko) | 온-디맨드 블록 관리 | |
KR20120120795A (ko) | 데이터 저장 시스템 및 그의 데이터 리텐션 방법 | |
TWI524354B (zh) | 資料路徑完整性驗證 | |
US10734079B1 (en) | Sub block mode read scrub design for non-volatile memory | |
CN108614666B (zh) | 基于NAND flash的数据块处理方法和装置 | |
TWI704562B (zh) | 半導體裝置 | |
TWI539461B (zh) | 對長期循環的非揮發性位元的防止寫入時間退化的方法 | |
US8751730B2 (en) | Serial interface flash memory apparatus and writing method for status register thereof | |
JP5483378B1 (ja) | フラッシュメモリの劣化検査装置、劣化検査方法及劣化検査用プログラム | |
CN103377688B (zh) | 串行接口闪存装置及其状态缓存器的写入方法 | |
JP6267497B2 (ja) | 半導体メモリの制御装置及び不安定メモリ領域の検出方法 | |
CN110838314A (zh) | 一种存储数据的加固方法及装置 | |
JP6387126B2 (ja) | 半導体メモリの制御装置及び制御方法 | |
TWI515743B (zh) | 復原數個記憶胞之陣列的方法、電子裝置及控制器 | |
JP2014086108A (ja) | 半導体集積回路装置 |