CN101399084B - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN101399084B
CN101399084B CN2008100873411A CN200810087341A CN101399084B CN 101399084 B CN101399084 B CN 101399084B CN 2008100873411 A CN2008100873411 A CN 2008100873411A CN 200810087341 A CN200810087341 A CN 200810087341A CN 101399084 B CN101399084 B CN 101399084B
Authority
CN
China
Prior art keywords
memory
storage arrangement
buffer
status register
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100873411A
Other languages
English (en)
Other versions
CN101399084A (zh
Inventor
郭玉兰
李俊毅
张坤龙
洪俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101399084A publication Critical patent/CN101399084A/zh
Application granted granted Critical
Publication of CN101399084B publication Critical patent/CN101399084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储器装置，包括一存储器阵列，一状态缓存器以及一安全缓存器。存储器阵列具有多个存储器区域，各存储器区域是独立进行存取控制的。状态缓存器耦接至存储器阵列，状态缓存器包括至少一保护位用以指示对应保护位的此些存储器区域至少其中之一的一写入保护状态。安全缓存器耦接至存储器阵列与状态缓存器，安全缓存器包括至少一缓存器保护位，至少一缓存器保护位是可编程为一存储保护状态，以防止状态缓存器的至少一保护位的状态改变。存储器装置复位之前，缓存器保护位将持续维持于存储保护状态。

Description

存储器装置
技术领域
本发明是有关于一种存储器装置，且特别是有关于一种可用以保护数据不被更改的非易失性存储器装置。
背景技术
非易失性存储器是广泛地应用于各种存储胞设计中，常见的种类如只读存储器(read only memory)及闪存(flash memory)等。一般而言，非易失性存储装置的存取(access)控制，是通过中央处理单元(CPU)或微处理器(Processor)等计算机系统所执行，所谓的存取，是对于非易失性存储器进行读取、写入、擦除以及覆写等指示命令。当电源停止供应时，非易失性存储器仍可以维持所储存数据不变，换句话说，非易失性存储器经由程序化之后，只能通过电气信号强行擦除所储存的数据，不然，非易失性存储器会持续的维持所储存的数据不变。另外，当电源恢复供应之后，非易失性存储器才能通过各种的存取控制以更改所储存的数据。非易失性存储器的应用范围相当广泛，可应用于电子设备的储存装置中，诸如数字相机、音乐播放器及行动电话等，或是应用于系统存储器，诸如计算机系统、个人数字助理(PDA)及电话等。
以非易失性存储器应用于计算机系统的基本输入/输出系统(BasicInput Output System)的存储器为例。基本输入/输出系统扮演硬件与操作系统沟通的角色，当执行开机命令时，操作系统通过执行基本输入/输出系统的程序代码，才能正确地启动，因此，基本输入/输出系统在没有电源供应的时候，需能使得所储存的程序代码的数据维持不变，故非易失性存储器常设置于计算机系统的主机板(mother board)上，用以储存基本输入/输出系统的程序代码，以使得计算机系统能正确地启动。
如上所述之例，基本输入/输出系统存储器的大小储如是16M字节或是32M字节，基本输入/输出系统存储器可视为多个连续的存储器区域。典型的存储器区域例如是64K字节，此时一个16M字节的基本输入/输出系统存储器具有32个存储器区域。基本输入/输出系统存储器可用以储存多种数据，例如是开机程序代码(boot codes)、周边(peripheral)的随插即用数据(plug and play data)及计算机系统序号(serial number)等。若基本输入/输出系统存储器的数据不经意地遭到异常的更改或覆写，将使得计算机系统无法正常的开启。因此，为了确使计算机系统运作无虞，如何保护基本输入/输出系统存储器的数据或是非易失性存储器的数据，以防止不经意地遭到异常的更改或覆写，乃业界所致力的课题之一。
发明内容
有鉴于此，本发明的主要目的在于提供一种存储器装置，通过一缓存器保护位持续地维持一保护区域为一闭锁状态，直到存储器装置复位，以防止数据遭到异常的更改或覆写。
根据本发明的第一方面，提出一种存储器装置，包括一存储器阵列、一状态缓存器以及一安全缓存器。存储器阵列具有多个存储器区域，各存储器区域是独立进行存取控制。状态缓存器耦接至存储器阵列，状态缓存器包括至少一保护位用以指示对应保护位的此些存储器区域至少其中之一的一写入保护状态。安全缓存器耦接至存储器阵列与状态缓存器，安全缓存器包括至少一缓存器保护位，至少一缓存器保护位可编程为一存储保护状态，以防止状态缓存器的至少一保护位的状态改变。存储器装置复位之前，缓存器保护位将持续维持于存储保护状态。
根据本发明的第二方面，提出一种存储器装置，包括一存储器阵列以及一安全缓存器。存储器阵列包括多个存储器区域，各存储器区域是独立进行存取控制。安全缓存器耦接至存储器阵列，安全缓存器包括至少一缓存器保护位，至少一缓存器保护位是可编程为一存储保护状态，以防止此些存储器区域的至少其中之一区域遭到写入。存储器装置复位之前，缓存器保护位将持续维持于存储保护状态。
根据本发明的第三方面，提出一种存储器装置，包括一存储器阵列、一状态缓存器以及一安全缓存器。存储器阵列包括多个存储器区域。状态缓存器耦接至存储器阵列，状态缓存器包括至少一保护位，用以指示对应保护位的此些存储器区域的至少一对应区域的一保护状态。安全缓存器耦接至存储器阵列与状态缓存器，安全缓存器包括至少一缓存器保护位，至少一缓存器保护位是可编程为一存储保护状态，以防止状态缓存器的至少一保护位的状态改变。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示依照本发明的一实施例的存储器装置的方块图。
图2绘示依照本发明的一实施例的存储器装置的多个存储器区域及其保护区域的示意图的一例。
图3绘示依照本发明的一实施例的存储器装置的状态缓存器的示意图。
图4绘示依照本发明的一实施例的存储器装置的安全缓存器的示意图。
图5绘示依照本发明的一实施例的存储器装置的多个存储器区域及其保护区域的示意图。
【主要组件符号说明】
10：存储器装置
100：存储器阵列
105：存储器区域
200：状态缓存器
210：区域保护位
220：状态缓存器写入保护位
300：安全缓存器
310：写入闭锁位
320：读取闭锁位
330：安全指示位
340：安全保护位
具体实施方式
本发明是以非易失性存储器应用于计算机系统的基本输入/输出系统的存储器为例做说明，然而亦不限于此。本实施例的存储器装置，通过一缓存器保护位(register protection bit)来保护存储器装置或部分存储器区域(memory block)中所储存的数据，以防止有意或无意地遭到异常的更改或覆写。当存储器装置进入复位(reset)、电源开启(power-on)或电源关闭(power-off)等事件之前，缓存器保护位会持续维持存储器装置于一存储保护状态(memory-protection state)。
请参照图1，其绘示依照本发明的一实施例的存储器装置的方块图。存储器装置10包括一存储器阵列100、一状态缓存器200及一安全缓存器300。存储器阵列100具有多个存储器区域105，各存储器区域105是独立进行存取控制的，例如是写入或读取。在一实施例中，存储器装置10包括一状态缓存器200，耦接至该存储器阵列100及该状态缓存器200。状态缓存器200具有一个或多个保护位，在一实施例中，是利用一区域保护位210作为此保护位。状态缓存器200的区域保护位210可用以指示存储器区域105为一写入保护状态。也就是说，通过决定区域保护位的数值，可以定义存储器阵列100受保护而不被存取的保护区域的大小。
请参照图2，其绘示依照本发明的一实施例的存储器装置的多个存储器区域及其保护区域的示意图的一例。当区域保护位210的数值为0010时，可防止最上面两个存储器区域(第30及31个存储器区域)被写入。相仿地，当区域保护位210的数值为0101时，最上面十六个存储器区域(第16至31个存储器区域)是定义为保护区域，以防止被写入。
请参照图3，其绘示依照本发明的一实施例的存储器装置的状态缓存器的示意图。在一些实施例中，状态缓存器200具有一状态缓存器写入保护位220，此状态缓存器写入保护位220是用以决定区域保护位210的状态是否改变。通过定义状态缓存器写入保护位220，以致能或非致能状态缓存器200的写入保护状态。当状态缓存器写入保护位220为非致能时，状态缓存器200是受保护而不可被写入或擦除。因此，区域保护位210是受保护而无法被更新(update)。在一实施例中，状态缓存器写入保护位220是通过连接至存储器装置10的一写入保护接脚(未绘示于图中)所达成，用以提供多种保护模式。当状态缓存器写入保护位220为一低电平时，便不再受控于写入保护接脚的状态，此时，通过执行一些指令，便能够存取状态缓存器200。于是，状态缓存器200所储存的数据，包括区域保护位210，便能够经由执行一些指令以覆写。然而，在其它一些实施例中，一旦状态缓存器写入保护位220设定完成后，状态缓存器200的存取能力是完全由写入保护接脚所决定。更详细地说，当写入保护接脚为一高电平时，状态缓存器200所储存的数据可以被更改，相反地，当写入保护接脚为一低电平时，保护区域为闭锁，此时任何对状态缓存器200企图的更改都会被拒绝。
然而，由于在计算机系统于电源供应的情况下，状态缓存器写入保护位220可以随时被更改，所以，状态缓存器写入保护位220可能会被不经意的更变，而导致保护区域所储存的内容遭到更变。因此，在其它实施例中，是利用安全缓存器300的一缓存器保护位，来提供额外的保护机制，以防止存储阵列100被更改。本实施例中，如图4所示，其绘示依照本发明的一实施例的存储器装置的安全缓存器的示意图。写入闭锁位310是作为此缓存器保护位，当写入闭锁位310设定为一存储保护状态时，能防止任何企图更改图3所示状态缓存器200与状态缓存器区域保护位210的运作(operation)。于是，对应区域保护位210的存储器区域会被闭锁于写入状态，直到写入闭锁位310被清除。虽然写入闭锁位310的功能是类似于状态缓存器写入保护位220，皆是用以保护区域保护位210不被异常的更改，但其不同之处在于如何开启(unlock)区域保护位210被闭锁的状态。举例来说，通过执行指令，便能够更改状态缓存器写入保护位220，相对地，在存储器装置10被复位(resetting)时，写入闭锁位310才会被清除。正因为这样的保护机制，使得计算机系统于电源供应的状态下，能够有效地防止存储器阵列100的保护区域遭到有意或无意的更改。在一些实施例中，复位存储器装置10包括一复位、一电源关闭及一电源开启等事件，或是其它使得存储器装置10重新进入初始状态的指示事件。
在一些情况下，存储器阵列所储存的数据需能防止被读取。举例来说，储存于存储器装置的使用者的密码数据，需受严密的保护而能防止被存取。在一实施例中，是通过安全缓存器300的一读取闭锁位320，以保护数据不被读取。当读取闭锁位320程序化为一读取保护状态时，对应的存储器区域105的读取运作会被忽视并且拒绝。在一些实施例中，对应至读取闭锁位320的保护区域与写入保护区域是有所重迭，举例来说，第29个及第30个存储器区域是于读取闭锁位320的定义下，设定为一读取保护状态以防止被读取，然而，于区域保护位210的定义下，写入保护区域被定义为第28至31个存储器区域，故此时区域保护位210及读取闭锁位320所对应的保护区域有所重迭，亦即第29个及第30个存储器区域是同时受读取及写入保护。读取闭锁位320的功能类似于写入闭锁位310，能防止有意或无意的更改读取保护区域的读取状态，意即读取闭锁位320的状态是不受控于指令。也就是说，即使在计算机系统于电源供应的状态下，读取闭锁位320也能防止状态被更改，因此，只有当存储器装置10被复位时，读取闭锁位320才会被清除。在一些实施例中，复位存储器装置10包括一复位、一电源关闭及一电源开启等事件，或是其它使得存储器装置10重新进入初始状态的指示事件。
本实施例的存储器装置包括一一次编程(one-time programmable)的存储器区域，作为一被保护区域，用以设定存储器装置的特定信息，例如是存储器装置的序号。此种信息一旦被闭锁后，便不能再更新或存取。本实施例中，安全缓存器300包括一安全指示位330，用以指示此一次编程存储器区域的状态。安全指示位330可设定为指示此一次编程存储器区域的一制造者设计闭锁(manufacturer-originated lock)。另外，安全缓存器300进一步包括一安全保护位340，一旦安全保护位340设定完成后，此安全一次编程的存储器区域及安全保护位340皆无法再被存取。
一般而言，在设定存储器阵列100的保护区域时，是于存取操作中由存储器阵列100的第n个存储器区域(n为正整数)选至最上面一个存储器区域。请参照图5，例如是定义第28至32个存储器区域、或是第24至32个存储器区域为保护区域。因此，存储器区域的存取可针对一个或一个以上的最上面连续存储器区域来进行。然而，在本发明的一些实施例中，设定为保护区域的存储器区域可包括最上面或最下面连续存储器区域。如图5所示，若区域保护位210的数值为1010时，保护区域包括最下面的第0至15个存储器区域。同样地，若区域保护位210的数值为1011时，最下面的第0至23个存储器区域受到保护。最下面连续存储器区域的选择可提供保护区域更多种选择性。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护区域当视权利要求书所界定的范围为准。

Claims (10)

1.一种存储器装置，其特征在于，包括：
一存储器阵列，包括多个存储器区域，各该多个存储器区域是独立进行存取控制的；以及
一安全缓存器，耦接至该存储器阵列，该安全缓存器包括至少一缓存器保护位，该至少一缓存器保护位可编程为一存储保护状态，以防止该多个存储器区域的至少其中之一区域遭到写入；
其中，该存储器装置复位之前，该缓存器保护位将持续维持于该存储保护状态。
2.根据权利要求1所述的存储器装置，其特征在于，该存储器装置进一步包括：
一状态缓存器，耦接至该存储器阵列以及该安全缓存器，该状态缓存器包括至少一保护位，用以指示对应该保护位的该多个存储器区域中的至少一个的一写入保护状态。
3.根据权利要求2所述的存储器装置，其特征在于，该状态缓存器进一步包括至少一状态缓存器写入保护位，以防止该状态缓存器的状态改变。
4.根据权利要求2所述的存储器装置，其特征在于，该状态缓存器进一步包括至少一区域保护位，作为该至少一保护位。
5.根据权利要求1所述的存储器装置，其特征在于，该安全缓存器进一步包括至少一写入闭锁位，作为该至少一缓存器保护位。
6.根据权利要求1所述的存储器装置，其特征在于，该安全缓存器进一步包括一读取闭锁位，该读取闭锁位可编程为一读取保护状态，以防止该多个存储器区域的至少一对应区域遭到读取，其中该存储器装置复位之前，该读取闭锁单元将持续维持于该读取保护状态。
7.根据权利要求6所述的存储器装置，其特征在于，当对应于该读取闭锁位的该至少一对应区域成为一写入保护区域的一部份时，该读取保护状态被设定为开启。
8.根据权利要求1所述的存储器装置，其特征在于，该安全缓存器进一步包括一安全指示位，用以指示存储器装置的一被保护区域的状态。
9.一种存储器装置，其特征在于，包括：
一存储器阵列，包括多个存储器区域；
一状态缓存器，耦接至该存储器阵列，该状态缓存器包括至少一保护位，用以指示对应该保护位的该多个存储器区域的至少一对应区域的一保护状态；以及
一安全缓存器，耦接至该存储器阵列与该状态缓存器，该安全缓存器包括至少一缓存器保护位，该至少一缓存器保护位可编程为一存储保护状态，以防止该状态缓存器的该至少一保护位的状态改变。
10.根据权利要求9所述的存储器装置，其特征在于，当该存储器装置复位之前，该缓存器保护位将持续维持于该存储保护状态。
CN2008100873411A 2007-09-28 2008-03-21 存储器装置 Active CN101399084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/863,254 US8041912B2 (en) 2007-09-28 2007-09-28 Memory devices with data protection
US11/863,254 2007-09-28

Publications (2)

Publication Number Publication Date
CN101399084A CN101399084A (zh) 2009-04-01
CN101399084B true CN101399084B (zh) 2011-03-16

Family

ID=40509702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100873411A Active CN101399084B (zh) 2007-09-28 2008-03-21 存储器装置

Country Status (3)

Country Link
US (2) US8041912B2 (zh)
CN (1) CN101399084B (zh)
TW (1) TWI380319B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8375189B2 (en) * 2005-12-30 2013-02-12 Intel Corporation Configuring levels of program/erase protection in flash devices
US9627081B2 (en) * 2007-10-05 2017-04-18 Kinglite Holdings Inc. Manufacturing mode for secure firmware using lock byte
TW201020777A (en) * 2008-11-27 2010-06-01 Inventec Corp Software protection method
US8756391B2 (en) * 2009-05-22 2014-06-17 Raytheon Company Multi-level security computing system
KR20120069954A (ko) * 2010-12-21 2012-06-29 에스케이하이닉스 주식회사 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법
GB2487530A (en) * 2011-01-19 2012-08-01 Nds Ltd Detection of illegal memory readout by using permanently programmed cells
JP5674919B2 (ja) * 2011-03-04 2015-02-25 ルネサスエレクトロニクス株式会社 電源瞬停による不揮発性メモリの誤動作を防止する半導体装置
US9710403B2 (en) * 2011-11-30 2017-07-18 Intel Corporation Power saving method and apparatus for first in first out (FIFO) memories
CN103377688B (zh) * 2012-04-17 2016-01-06 华邦电子股份有限公司 串行接口闪存装置及其状态缓存器的写入方法
US9129071B2 (en) * 2012-10-24 2015-09-08 Texas Instruments Incorporated Coherence controller slot architecture allowing zero latency write commit
US10257192B2 (en) * 2014-05-29 2019-04-09 Samsung Electronics Co., Ltd. Storage system and method for performing secure write protect thereof
US9747967B2 (en) 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation
US20160188890A1 (en) * 2014-12-26 2016-06-30 Intel Corporation Security mode data protection
US9904586B2 (en) 2015-10-28 2018-02-27 Intel Corporation Interfacing with block-based storage in a processor
US10691447B2 (en) * 2016-10-07 2020-06-23 Blackberry Limited Writing system software on an electronic device
US20190066632A1 (en) * 2017-08-28 2019-02-28 HKC Corporation Limited Method and system for protecting software data in display panel
US10621354B2 (en) * 2018-02-22 2020-04-14 Dell Products, L.P. Verifying basic input/output system (BIOS) boot block code
CN112703490A (zh) * 2018-09-18 2021-04-23 华为技术有限公司 用于存储器保护的装置和方法
US10839877B1 (en) * 2019-04-23 2020-11-17 Nxp Usa, Inc. Register protection circuit for hardware IP modules
US20210026543A1 (en) * 2020-09-25 2021-01-28 Intel Corporation Secure address translation services permission table for trust domain extensions
US20230350582A1 (en) * 2022-04-27 2023-11-02 Micron Technology, Inc. Data masking for memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496517A (zh) * 2001-03-22 2004-05-12 �ֹ��� 用于宽带网络的计算机体系结构的数据同步系统和方法
CN1534492A (zh) * 2003-03-31 2004-10-06 英特尔公司 非直接存储器访问的高速缓存

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026016A (en) * 1998-05-11 2000-02-15 Intel Corporation Methods and apparatus for hardware block locking in a nonvolatile memory
US6209069B1 (en) * 1998-05-11 2001-03-27 Intel Corporation Method and apparatus using volatile lock architecture for individual block locking on flash memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496517A (zh) * 2001-03-22 2004-05-12 �ֹ��� 用于宽带网络的计算机体系结构的数据同步系统和方法
CN1534492A (zh) * 2003-03-31 2004-10-06 英特尔公司 非直接存储器访问的高速缓存

Also Published As

Publication number Publication date
TWI380319B (en) 2012-12-21
US20090089526A1 (en) 2009-04-02
CN101399084A (zh) 2009-04-01
US8190840B2 (en) 2012-05-29
TW200915341A (en) 2009-04-01
US8041912B2 (en) 2011-10-18
US20110238939A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
CN101399084B (zh) 存储器装置
JP5535547B2 (ja) セキュアメモリインターフェース
KR100489757B1 (ko) 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법
US7210012B2 (en) Write-protection blocks for non-volatile semiconductor memory device
CN101238473B (zh) 保护密钥的安全终端和方法
CN100594551C (zh) 保护集成电路免于错误操作的方法和装置
US20070157000A1 (en) Configuring levels of program/erase protection in flash devices
CN1954302A (zh) 数字信号控制器安全存储器分割
US7155589B2 (en) Permanent memory block protection in a flash memory device
US7580281B2 (en) Flash memory device with write protection
CN104011733B (zh) 在系统预引导期间具有改进的只读存储器锁定的安全数据保护
JPH09500469A (ja) メモリカード及びその作動方法
US20090259784A1 (en) Peripheral device locking mechanism
JP2002269065A (ja) プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
CN103310163A (zh) 使用安全域与次安全域的数据处理装置和方法
US20040205314A1 (en) Semiconductor memory with access protection scheme
JPH05324951A (ja) 内部プログラムを実行することが可能なマイクロコンピュータ用ｐｃカード
JP2006302416A (ja) 半導体記憶装置
KR100505106B1 (ko) 강화된 보안 기능을 갖춘 스마트 카드
US6292012B1 (en) Device for protecting a programmable non-volatile memory
KR20020025793A (ko) 메모리 장치 및 메모리 액세스 제한 방법
JP2008009650A (ja) プログラム実行制御回路、コンピュータシステム、及び、ｉｃカード
JP2001075941A (ja) フラッシュメモリ内蔵マイクロコンピュータおよびその動作方法
JP2009157981A (ja) 半導体装置およびその制御方法、並びに電子機器
CN112446059A (zh) 使用保险丝防止行激活

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant