CN112446059A - 使用保险丝防止行激活 - Google Patents

使用保险丝防止行激活 Download PDF

Info

Publication number
CN112446059A
CN112446059A CN202010868848.1A CN202010868848A CN112446059A CN 112446059 A CN112446059 A CN 112446059A CN 202010868848 A CN202010868848 A CN 202010868848A CN 112446059 A CN112446059 A CN 112446059A
Authority
CN
China
Prior art keywords
row
rows
address range
memory
predefined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010868848.1A
Other languages
English (en)
Inventor
G·E·胡申
R·C·墨菲
H·孙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112446059A publication Critical patent/CN112446059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本申请涉及使用保险丝防止行激活。设备及方法可涉及例如在存储器装置或包含存储器装置的计算系统中使用保险丝防止行激活。所述防止邻近于预定义行地址范围的行激活可减少来自包括所述预定义行地址范围的存储器单元的电荷泄漏。减少来自包括所述预定义行地址范围的存储器单元的所述电荷泄漏可增加数据保持的稳定性。

Description

使用保险丝防止行激活
技术领域
本发明大体来说涉及存储器，且更特定来说涉及与利用存储器装置的保险丝防止行被激活相关联的设备及方法。
背景技术
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在未供电时留存所存储数据而提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)以及其它存储器。
存储器还用作各种电子应用程序的易失性及非易失性数据存储装置，包含但不限于个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器(例如，MP3播放器)、电影播放器及其它电子装置。可将存储器单元布置成阵列，其中阵列用于存储器装置中。
各种计算系统包含耦合到存储器(例如，存储器系统)的多个处理资源，其与执行一组指令(例如，程序、应用程序等)相关联地存取。处理资源可提供对存储器装置的存取命令。存储器装置可响应于存储器装置的接收而提供对存储器阵列的行的存取。提供对存储器阵列的行的存取可使所述行面临安全威胁。存在会破坏存储在存储器阵列中的数据的许多安全威胁。
发明内容
本申请的方面涉及一种用于防止行激活的设备，包括：存储器阵列；及控制电路系统，其耦合到所述存储器阵列并经配置以：检测以在所述存储器阵列的预定义行地址范围内的第一存储器单元行为目标的行锤攻击，所述存储器阵列组织成存储器单元行及列，每一存储器单元具有电容性存储元件；及熔断保险丝以将在所述预定义行地址范围内的所述第一存储器单元行映射到在所述预定义行地址范围外的第二存储器单元行。
本申请的另一方面涉及一种用于防止行激活的方法，包括：读取存储器装置的保险丝，所述存储器装置包括多个锁存器及阵列，所述阵列组织成存储器单元行及列，每一存储器单元具有电容性存储元件；至少部分地基于读取所述保险丝来确定所述保险丝被熔断；及将地址存储在所述多个锁存器中的一或多个锁存器以将在预定义行地址范围内的第一存储器单元行映射到在所述预定义行地址范围外部的第二存储器单元行。
本申请的又另一方面涉及一种用于防止行激活的设备，包括：控制电路系统，其经配置以：识别存储器阵列的预定义行地址范围，所述存储器阵列组织成存储器单元行及列，每一存储器单元具有电容性存储元件；识别所述存储器阵列的所述预定义行地址范围的部分的多个第一行；使用所述存储器阵列的保险丝将所述存储器阵列的所述多个第一行映射到所述存储器阵列的多个第二行，其中所述多个第二行在所述预定义行地址范围外部；及利用所述保险丝解决与所述存储器阵列的所述多个第一行相对应的存取命令，以防止所述多个第一行被存取。
附图说明
图1为根据本发明的多个实施例的呈包含存储器装置的计算机系统形式的设备的框图。
图2为根据本发明的多个实施例的呈存储器阵列形式的设备的框图。
图3为根据本发明的多个实施例的呈存储器阵列形式的设备的框图。
图4为根据本发明的多个实施例的用于在存储器中执行预测的方法的实例流程图。
图5说明计算机系统的实例机器，在所述计算机系统内可执行指令集，所述指令集致使机器执行本文中所论述的各种方法。
具体实施方式
本发明包含与利用存储器装置的保险丝防止行被激活有关的设备及方法。可期望防止行被激活以防止例如行锤攻击的安全威胁。
如本文中所使用，行锤攻击存储器阵列的一行中的存取存储器单元以将存储在存储器单元行中的电荷泄漏到邻近存储器单元行。例如，对应于特定行的存储器单元可能受到行锤攻击的影响。行锤是指对应于与频繁存取的行相邻的行的存储器单元的电容器电压的不期望改变。作为实例，可通过快速连续地重复存取特定行来利用行锤攻击来故意变更存储在存储器中的数据。行锤攻击的目标可能为破坏不必要的邻近行中的数据。
例如，可以在一段时间内重复存取邻近于第二行的第一行。重复存取第一行可能会使电压从耦合到第二行的存储器单元泄漏到耦合到第一行的存储器单元。电压泄漏可对存储在耦合到第二行的存储器单元中的数据造成数据损坏。行锤攻击通过激活耦合到第一行的存储器单元来损坏存储在耦合到第二行的存储器单元中的数据，其中第一行邻近于第二行。在一些实例中，第一行及第二行可不邻近，但可在彼此的多个行内。
防止行锤攻击可包含防止激活耦合到第一数目个行的存储器单元，所述第一数目个行邻近于耦合到存储器单元的第二数目个行。防止激活存储器单元可包含将第一行的地址映射到第三行的地址，其中第三行可为冗余行。将第一行映射到冗余行可提供激活耦合到第三行的存储器单元，而不激活耦合到第一行的存储器单元。激活第三行可能不会导致电压从第二行的存储器单元泄漏到第三行的存储器单元，因为第三行不邻近于第一行。
在一些实例中，可响应于检测到行锤攻击来映射存储器阵列的行。可通过存储器装置或存储器装置外部的处理资源来检测行锤攻击。检测行锤攻击可包含检测行锤攻击的目标行及/或存储器单元。检测目标行及/或存储器单元可包含检测为行锤攻击的目标的行及/或存储器单元的数目。响应于检测到所述行，控制电路系统可利用多个保险丝将所检测到行重新映射到冗余行。在一些实例中，可响应于检测到行锤攻击而无需识别行锤攻击的目标行来映射行。例如，如果敏感数据存储在阵列的一行中，那么所述行及/或与所述行邻近的行可被映射到冗余行，而与行锤攻击的目标无关。
如本文中所使用，如果存储器单元及/或行在存储器阵列中物理上彼此靠近地定位，或如果存在足以允许电荷从耦合到行的存储器单元泄漏到耦合到不同行的不同存储器单元的物理靠近度，那么存储器单元及/或行可彼此邻近。存储器单元行可在以下情况下靠近于不同的存储器单元行：所述行的地址为连续的及/或所述邻近行之间不存在任何其它行。如果存储器单元耦合到彼此邻近的行，那么存储器单元可邻近于彼此。
存储器阵列中被保护免受电荷泄漏的区域可被称为受保护区域。可使用密钥存取受保护区域。所述密钥可用于解锁受保护区域。解锁受保护区域可允许存储器装置的控制电路系统激活受保护区域的存储器单元。如本文中所使用，锁定及解锁可指代允许从存储器装置的存储器阵列读取数据及/或将数据写入到存储器装置的存储器阵列。例如，锁定受保护区域可防止数据被写入到存储器阵列的区域及/或防止数据从存储器阵列的区域被读取。解锁受保护区域可允许将数据写入到存储器阵列的区域及/或允许从存储器阵列的区域读取数据。锁定及解锁受保护区域可使与受保护区域相对应的密钥被更新及/或可防止与受保护区域相对应的密钥被更新。锁定及解锁受保护区域可允许定义或重新定义受保护区域，包含设置与受保护区域相对应的地址范围。
如本文中所使用，“多个”事物可指代此类事物中的一或多个。例如，许多存储器装置可指代一或多个存储器装置。“多个”事物意指两个或多于两个。另外，如本文中所使用的例如“N”的标记，特定来说是相对于图式中的参考编号，指示如此指定的多个特定特征可包含在本发明的多个实施例中。
本文中的各图遵循其中第一个数字或前几个数字对应于图式图编号且其余数字识别图式中的元件或组件的编号惯例。可通过使用类似的数字来识别不同图之间的类似元件或组件。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，图中所提供的元件的比例及相对比例尺打算说明本发明的各种实施例且并非用于限制意义。
图1为根据本发明的多个实施例的呈包含存储器装置103的计算系统100的形式的设备的框图。如本文中所使用，例如，存储器装置103、存储器阵列110及/或主机102也可被单独地视为“设备”。
在此实例中，系统100包含经由接口104耦合到存储器装置103的主机102。除了各种其它类型的系统之外，计算系统100可为个人膝上型计算机、桌上型计算机、数字相机、移动电话、存储卡读取器或具有物联网(IoT)能力的装置。主机102可包含能够存取存储器120的多个处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路系统)。系统100可包含单独的集成电路，或主机102及存储器装置103两者可在相同的集成电路上。例如，主机102可为包括多个存储器装置103的存储系统的系统控制器，其中系统控制器102通过例如中央处理单元(CPU)的另一处理资源来提供对相应存储器装置103的存取。
在图1中所展示的实例中，主机102负责执行操作系统(OS)及/或可(例如，经由控制电路系统105从存储器装置103)加载到其上的各种应用程序(例如，进程)。通过从主机102向存储器装置103提供存取命令以存取包括OS及/或各种应用程序的数据，可从存储器装置103加载OS及/或各种应用程序。主机102还可通过向存储器装置103提供存取命令以检索在OS及/或各种应用程序的执行中利用的数据来存取由OS及/或各种应用程序利用的所述数据
为了清楚起见，已将系统100简化为集中于与本发明特别相关的特征。例如，存储器阵列110可为DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪阵列及/或NOR快闪阵列。阵列110可包括存储器单元，所述存储器单元布置成由存取线(其在本文中可被称为字线或选择线)耦合的行及由感测线(其在本文中可被称为数字线或数据线)耦合的列。尽管在图1中展示单个阵列110，但实施例并不限于此。例如，存储器装置103可包含多个阵列110(例如，多个DRAM单元存储体)。
存储器装置103包含地址电路系统106，以锁存通过接口104提供的地址信号。接口可包含例如采用适当协议的物理接口(例如，数据总线、地址总线及命令总线，或组合数据/地址/命令总线)。此类协议可为定制的或专有的，或接口104可采用标准化的协议，例如外围组件互连快速(PCIe)、Gen-Z、CCIX等。行解码器108及列解码器112接收并解码地址信号以存取存储器阵列110。通过使用感测电路系统111感测感测线上的电压及/或电流改变，可从存储器阵列110读取数据。感测电路系统111可包括例如感测放大器，其可读取及锁存来自存储器阵列110的数据的页(例如，行)。I/O电路系统107可用于经由接口104与主机102进行双向数据通信。读取/写入电路系统113用于将数据写入到存储器阵列110或从存储器阵列110读取数据。作为实例，电路系统113可包括各种驱动器、锁存器电路系统等。
控制电路系统105解码由主机102提供的信号。信号可为主机102提供的命令。这些信号可包含芯片使能信号、写入使能信号及地址锁存信号，其用于控制在存储器阵列110上执行的操作，包含数据读取操作、数据写入操作及数据擦除操作。在各种实施例中，控制电路系统105负责执行来自主机102的指令。控制电路系统105可包括状态机、定序器及/或一些其它类型的控制电路系统，其可以硬件、固件或软件或所述三者的任何组合的形式来实施。在一些实例中，主机102可为存储器装置103外部的控制器。例如，主机102可为耦合到计算装置的处理资源的存储器控制器。
在各种实例中，控制电路系统105可设置存储器装置的安全模式及/或指定存储器装置103的一或多个受保护区域。安全模式可包含锁定模式和及解锁模式。存储器装置103可经配置以：如果存储器装置103处于解锁模式，那么提供对存储器阵列110的受保护区域的存取；或如果存储器装置103处于锁定模式，那么防止对存储器阵列110的受保护区域的存取。
控制电路系统105可定义受保护区域。例如，控制电路系统105可利用密钥来解锁受保护区域或锁定受保护区域。所述密钥可为用于获得对存储器阵列130的受保护区域的存取的安全权标。密钥可经加密或未经加密。所述密钥可由主机102提供给存储器装置103。存储器装置103可利用密钥来存取存储器阵列110的受保护区域。所述密钥对于存储器的受保护区域可为唯一的及/或可与存储器的多个受保护区域相关联。密钥可包括一或多个位，所述一或多个位可存储在存储器装置103的一或多个寄存器中。
存储器阵列110的受保护区域描述使用密钥保护的存储器阵列103的区域。可通过第一存储器地址及第二存储器地址来定义受保护范围。第一存储器地址可为开始地址，且第二存储器地址可为结束地址。在一些实例中，受保护范围被存储为开始地址及偏移量。偏移量及开始地址可用于生成结束地址。受保护区域可从开始地址到结束地址连续。
在一些情况下，受保护区域可为不连续的。所述受保护区域可由多个部分构成。受保护区域的每一部分可为连续的。然而，部分中的每一个可从一个部分到另一部分不连续。
在一些实例中，存储器阵列110可由多个受保护区域构成。可使用开始地址及偏移量来定义受保护区域中的每一个。对应于不同受保护区域的每一开始地址可为唯一的及/或可为相同的开始地址。偏移量中的每一个也可为相同的偏移量或不同的偏移量。
可将与受保护区域相关联的数据存储在多个寄存器116中。例如，与受保护区域相关联的数据可包含工作地址、偏移量以及描述受保护区域是被锁定还是未锁定的数据。寄存器116可为可用于实施寄存器的其它类型的数据存储装置中的模式寄存器。
控制电路系统105还可耦合到锁存器109及保险丝114。如本文中所使用，保险丝指代可编程元件。尽管在本文中所描述的实例中使用保险丝114，但可编程元件可为可编程装置的任何合适的存储装置。保险丝114可包括电子电路系统，所述电子电路系统包括第一状态及第二状态。第一状态可为默认状态。响应于进入第二状态，第一状态可不重新进入第一状态。保险丝114可使用例如金属保险丝及其它保险丝的多个硬件组件来实施。处于其默认状态的保险丝114可未经设置，且经设置的保险丝可处于第二状态。可通过由控制器电路系统105发出的命令、一次性可编程(OTP)命令、设备上的物理开关，通过用户界面(例如，图形用户界面(GUI))、保险丝、反保险丝，或通过可在将设备运送到客户之前调整的一或多个设置及其它启用机制来提供“保险丝”的功能性。
可通过“熔断”保险丝来设置保险丝114。在金属保险丝的实例中，术语“熔断”可指代向保险丝114提供电荷，使得保险丝114停止传导与电压相关的电荷。保险丝与提供冗余以将存储器地址(例如行及/或列地址)映射到冗余(例如，替换)地址相关联地使用。实例冗余方案为后封装修复(PPR)，例如与特定标准(例如，DDR4)相关联的描述。
可读取保险丝114。读取保险丝114可包含确定保险丝是否经设置。控制电路系统105可响应于确定保险丝114经设置而将冗余行的地址存储在锁存器109中。在利用用于冗余的保险丝(例如，PPR保险丝)的实例中，锁存器109可存储用于识别存储器阵列的不起作用的部分及/或应替代使用的存储器阵列的部分(例如，冗余行及/或冗余列)的地址。
将地址存储在锁存器109中允许控制电路系统105及/或存储器装置103的不同组件读取数据。例如，作为电源序列的一部分，响应于读取保险丝114，可读取保险丝114并可将地址存储在锁存器109中。在稍后的时间，可将存储在锁存器109中的地址用于将存储器阵列110的行与存储器阵列110的不同行相关联。不同的行可为存储器阵列110的备用行及/或冗余行。
在一些实例中，锁存器109可为专用锁存器或多功能锁存器。例如，锁存器109可经实施在感测电路系统111中及/或实施为I/O电路系统107的一部分。图1展示作为专用锁存器的锁存器109。在将地址存储在锁存器109中之前，可从寄存器116中检索存储在锁存器109中的地址。
在各种情况下，可在无锁存器的情况下实施存储器装置103。保险丝114可用于选择行。例如，如果未设置保险丝，那么可利用第一行，而如果设置保险丝，那么可利用第二行。
保险丝114可将邻近于存储器阵列110的受保护区域的行映射到存储器阵列110的冗余行。将邻近行映射到冗余行可防止邻近行被激活。防止邻近行被激活可防止电荷从受保护区域的存储器单元泄漏到存储器单元。
图2为根据本发明的多个实施例的呈存储器阵列210形式的设备的框图。存储器阵列210可包含多个行。存储器阵列210的多个行可表示存取线。存储器阵列210还可包含感测线(未展示)。存储器阵列210的存储器单元耦合到存取线及感测线。
存储器阵列210包含受保护区域的行220(例如，受保护行)、邻近于行220的第一行221-1、邻近于行220的第二行221-2、第一冗余行222-1，及第二冗余行222-2。利用图1的保险丝114，可将行222-1及222-2分别映射到行221-1及221-2。存储器阵列210包含未特别用参考编号标记的其它行。
邻近表示足以允许将电荷从耦合到一行的存储器单元洩漏到耦合到不同行的不同存储器单元的物理接近度。在一些实例中，如果第一行及第二行在物理上接近，使得第一行与第二行之间不存在其它行，那么第一行可邻近于第二行。
受保护区域可具有多组不同的邻近行(而不是一组行220)。即使第一行221-1及第二行221-2两者皆邻近于受保护区域(行220)，第一行221-1及/或第二行221-2仍可具有与受保护区的行220不连续的地址。然而，在一些实例中，受保护区域的第一行221-1、第二行221-2及行220的地址可为连续的。
第一冗余行222-1及第二冗余行222-2不邻近于受保护区域的第一行221-1、第二行221-2及/或行220。存储器电荷可不会从受保护区域的第一行221-1、第二行221-2及/或行220泄漏到第一冗余行222-1及/或第二冗余行222-2，此归因于其物理分离。在一些实例中，第一冗余行222-1及第二冗余行222-2可能无法从代管存储器阵列210的存储器装置外部寻址。
在一些实例中，保险丝可与第一行222-1及/或第二行222-2相关联。保险丝可与行221-1及221-2相关联，使得行221-1及221-2映射到行222-1及222-2。响应于定义包括行220的受保护区域，控制电路系统可识别邻近于行220的行221-1及221-2。控制电路系统可响应于识别行221-1及221-2及/或定义受保护区域而将行221-1及221-2映射到行222-1及222-2。可将行221-1映射到行222-1，且可将行221-2映射到行222-2。控制电路系统可响应于识别行锤攻击而将行221-1及221-2映射到行222-1及222-2。
尽管图2的实例将单个行映射到单个冗余行，但各种实例可将多个行映射到不同的多个行(例如，冗余行)。将单个行映射到冗余行的实例可应用于重新映射多个行。
图3为根据本发明的多个实施例的呈存储器阵列310形式的设备的框图。存储器阵列310可包含行321-1、321-2、321-3及321-4。存储器阵列310还可包含行320-1及320-2。存储器阵列310可进一步包含行322-1、322-2、322-3及322-4。
图3展示由多个部分组成的受保护区域。行320-1及320-2可包括受保护区域。行320-1可为连续的，且行320-2可为连续的。然而，行320-1及320-2为不连续的。如果行彼此靠近而不中断不同行，那么行可为连续的。行可为物理连续及/或逻辑连续的。包括行320-1的行可为连续的，且与包括行320-2的行(其也为连续的)不连续。鉴于行321-2及321-3，行320-1及320-2可为不连续的。行321-2及321-3可将行320-1及320-2分离。如此，包括受保护区域的行可经描述为不连续的。
可用邻近的行来实施受保护区域的每一部分。例如，行320-1邻近于行321-1及321-2。行320-2邻近于行321-3及321-4。行321-1邻近于行320-1的第一行，而行321-2邻近于行320-1的第二行，其中第一行及第二行并非同一行。行321-3及321-4邻近于行320-2。行321-3邻近于行320-2的第一侧，而行321-4邻近于行320-2的第二侧。多个行的侧可描述多个行中的一行或行的部分。
尽管图3展示具有两个部分的受保护区域，但不同实例可实施具有多于两个部分的受保护区域(例如，不连续的受保护区域)。行321-1、321-2、321-3以及321-4中的每一个可分别被映射到行322-1、322-2、322-3、322-4。例如，行321-1映射到行322-1，行321-2映射到行322-2，行321-3映射到行322-3，且行321-4映射到行322-4。尽管行321-1、321-2、321-3、321-4、322-1、322-2、322-3以及322-4经展示为单个行，行321-1、321-2、321-3、321-4、322-1、322-2、322-3及322-4中的每一个可表示邻近于行320-1及320-2的多个行。关于邻近及单个行描述的实例也可应用于多个行。例如，行321-1及邻近于行321-1的行也可为邻近行320-1的开始行，因为电荷可从耦合到开始行到存储器单元泄漏到邻近于行321-1的存储器单元。
在一些实例中，可重新定义受保护区域。例如，受保护区域的受保护行可经定义不同于先前所定义的内容。如此，邻近行与冗余行之间的映射可随时间改变。例如，响应于对受保护区域的第一定义，第一行可被映射到冗余行，而响应于对受保护区域的第二定义，第二行可被映射到冗余行。利用存储在锁存器中的地址将邻近行映射到冗余行可能会限制重新定义受保护行的能力。
可利用经配置为基于保险丝是否被设置来存储地址的锁存器(例如，图1中的锁存器109)来执行重新定义的受保护区域的邻近行与冗余行之间的映射。例如，如果保险丝经设置，那么对应于所述冗余行的地址可存储在对应锁存器中。如果保险丝未经设置，那么冗余行的地址可能不会存储在锁存器中。控制电路系统可与锁存器通信，使得控制电路系统将地址存储在锁存器中。例如，控制电路系统可在最初填充锁存器之后更新存储在锁存器中的值。
存储在锁存器中的地址可在被存储在锁存器中之前从寄存器及/或存储器阵列310读取。如此，可在不使用保险丝及/或相关联锁存器的情况下执行邻近行及冗余行之间的映射。保险丝及相关联锁存器的使用提供利用已存在的保险丝来防止以邻近行为目标的行锤攻击及/或其它安全威胁的能力。
本文中所描述的实例提供邻近行与冗余行之间的映射。然而，可将邻近行映射到非冗余行。例如，邻近行可被映射到存储器装置的不是邻近行及/或受保护行的任何行。
图4为根据本发明的多个实施例的用于在存储器中执行预测的方法的实例流程图。在440处，可读取存储器装置的保险丝。存储器装置可包括多个锁存器及组织成存储器单元的行及列的阵列，每一存储器单元具有电容性存储元件。在442处，响应于读取保险丝，可确定保险丝是否熔断。在444处，可将地址存储在多个锁存器中，以将在预定义行地址范围内的第一行映射到在预定义行地址范围外部的第二行。
在各种实例中，可将受保护区域及邻近于受保护区域的行视为预定义行地址范围。假定邻近于受保护区域的行可邻近于受保护区域的开始行或结束行，那么第一行及/或多个第一行可为预定行地址范围的开始行及/或结束行。如此，第一行可邻近于受保护区域且在预定义行地址范围内。
如本文中所使用，如果行彼此不邻近及/或如果行之间不泄漏电荷，那么行可为远端的。例如，如果电荷不能从行的第一行泄漏到第二行，那么行可为远端的。
存储在锁存器中的地址可对应于在预定义行地址范围外部的第二行。例如，熔断保险丝可与第一行相关联，且存储在锁存器中的地址可对应于第二行，以将第一行映射到第二行。
可响应于存储器装置的电源事件来读取保险丝。除其它可能的电源事件(例如唤醒电源事件或睡眠电源事件)外，电源事件还可包含电源启动事件或电源关闭事件。
在一些实例中，可更新受保护区域及对应的预定义行地址范围。例如，可改变受保护区域的开始地址，使得预定义行地址范围的开始地址也改变，其中受保护区域的开始地址及预定义行地址范围的开始地址不相同。更新受保护区域及/或预定义行地址范围也可被称为重新定义受保护区域及/或预定义行地址范围。更新受保护区域可意指邻近于受保护区域的行可改变，且因此，可更新所述邻近行及冗余行之间的映射以保持与受保护区域的边界一致。在允许更新邻近行与冗余行之间的映射的动态系统中，可使用邻近行的地址来更新存储邻近行的地址的寄存器。因此，还可更新用于存储预定义行地址范围的开始地址或结束地址的寄存器。在一些实例中，也可在寄存器中更新邻近行的地址。在预定义行地址范围的开始或结束行与冗余行之间的动态及/或静态映射中，开始或结束行与冗余行的地址可存储在与熔断的保险丝相关联的锁存器中。地址也可存储在与锁存器及/或保险丝相关联的寄存器中。
预定义行地址范围可由多个受保护行构成。可利用受保护行的地址来定义受保护行。例如，受保护区域可包含具有地址的开始行及具有不同地址的结束行。开始行及结束行可描述受保护区域的边界，但不能定义预定义行地址范围的边界。预定义行地址范围可具有不同的开始及/或结束行，包括邻近于受保护区域的行。第二行可邻近于受保护区域的开始行。第二行也可邻近于受保护区域的结束行。
尽管本文中提供的实例是在受保护区域及邻近于受保护区域的行的上下文中。还可根据预定义的行地址范围来描述本文中提供的实例，使得邻近行为预定义行地址范围的开始及结束行，且受保护区域包括预定义行地址范围的非开始及非结束行。开始行可包含邻近于受保护区域的行，且结束行也可包含与受保护区域的邻近行。
图5说明计算机系统540的实例机器，在所述计算机系统内可执行指令集，所述指令集致使机器执行本文中所论述的各种方法。在各种实施例中，计算机系统540可对应于包含、耦合至或利用存储器子系统(例如，图1的存储器装置103)的系统(例如，图1的系统100)，或可用于执行控制器(例如，图1的控制器105)的操作。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份运行，作为对等(或分布式)网络环境中的对等机器运行，或作为云计算基础设施或环境中的服务器或客户端机器运行。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、服务器、网络路由器、交换机或网桥，或能够执行规定由所述机器进行的动作的指令集(按顺序或其它方式)的任何机器。此外，虽然说明单个机器，但术语“机器”还应被视为包含单独或联合执行一(或多个)指令集以执行本文中所论述的方法中的任何一或多种的任何机器集合。
实例计算机系统540包含经由总线530彼此通信的处理装置502、主存储器504(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或Rambus公司DRAM(RDRAM)等，静态存储器506(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统518。
处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元，等等。更具体地，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集组合的处理器。处理装置502还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502经配置以执行用于执行本文中所论述的操作及步骤的指令526。计算机系统540可进一步包含网络接口装置508以经由网络520进行通信。
数据存储系统518可包含机器可读存储媒体524(也被称作为计算机可读媒体)，其上存储体现本文中所描述的方法或功能中的任何一或多者的一或多个集合的指令526或软件。指令526还可在计算机系统540执行所述指令期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。
在一个实施例中，指令526包含用于实施对应于图1的主机102及/或存储器装置103的功能性的指令。虽然机器可读存储媒体524在实例性实施例中被展示为单个媒体，但术语“机器可读存储媒体”应被视为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被视为包含能够存储或编码指令集以供机器执行且使机器执行本发明的方法的任何一或多者的任何媒体。因此，术语“机器可读存储媒体”应被视为包含但不限于固态存储器、光学媒体及磁媒体。
尽管本文中已说明并描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的各种实施例的变更或变化。应理解，上述描述是以说明性方式进行的，而非限制性的。在阅读以上描述后，上述实施例的组合以及本文未具体描述的其它实施例对于所属领域的技术人员来说将是显而易见的。本发明的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求以及此类权利要求所赋予的等效物的全部范围来确定本发明的各种实施例的范围。
在前述具体实施方式中，出于简化本发明的目的，将各种特征一起聚集于单个实施例中。本发明的此方法不应被解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确记载的更多特征的意图。而是，如所附权利要求书所反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求本身作为单独实施例。

Claims (20)

1.一种用于防止行激活的设备，其包括：
存储器阵列(110、210、310)；及
控制电路系统(105)，其耦合到所述存储器阵列并经配置以：
检测以在所述存储器阵列的预定义行地址范围内的第一存储器单元行(221-1、221-2、321-1、321-2、321-3、321-4)为目标的行锤攻击，所述存储器阵列组织成存储器单元行及列，每一存储器单元具有电容性存储元件；及
熔断保险丝(114)以将位于所述预定义行地址范围内的所述第一存储器单元行映射到在所述预定义行地址范围外的第二存储器单元行(322-1、322-2、322-3、322-4)。
2.根据权利要求1所述的设备，其中所述控制电路系统进一步经配置以将所述第一行从在所述预定义行地址范围内的多个行(221-1、221-2、321-1、321-2、321-3、321-4)映射到在所述预定义行地址范围外部的所述第二行。
3.根据权利要求1所述的设备，其中经配置以检测行锤攻击的所述控制电路系统经进一步配置以检测在一定时间段内所述第一行的存取量。
4.根据权利要求1所述的设备，其中所述控制电路系统经进一步配置以定义所述存储器区域的所述预定义行地址范围。
5.根据权利要求4所述的设备，其中所述控制电路系统经进一步配置以响应于定义所述存储器阵列的所述预定义行地址范围来识别所述第一行。
6.根据权利要求1到5中任一项所述的设备，其中所述第一行具有所述预定义行地址范围的开始地址。
7.根据权利要求1到5中任一项所述的设备，其中所述第一行具有所述预定义行地址范围的最后地址。
8.根据权利要求1到5中任一项所述的设备，其中所述控制器经配置以利用存储在所述设备中的密钥来存取所述预定义行地址范围。
9.根据权利要求1到5中任一项所述的设备，其中所述第一行为所述预定义行地址范围的开始行或结束行且并非在受保护区域中。
10.一种用于防止行激活的方法，所述方法包括：
读取存储器装置(103)的保险丝(114)，所述存储器装置包括多个锁存器(109)及阵列(110、210、310)，所述阵列组织成存储器单元行及列，每一存储器单元具有电容性存储元件；
至少部分地基于读取所述保险丝来确定所述保险丝被熔断；及
将地址存储在所述多个锁存器中的一或多个锁存器以将在预定义行地址范围内的第一存储器单元行(221-1、221-2、321-1、321-2、321-3、321-4)映射到在所述预定义行地址范围外部的第二存储器单元行(222-1、222-2、322-1、322-2、322-3、322-4)。
11.根据权利要求10所述的方法，其中所述地址对应于所述第二行。
12.根据权利要求10所述的方法，其进一步包括响应于检测到所述存储器装置的电源事件而读取所述保险丝。
13.根据权利要求10所述的方法，其中在将所述地址存储在所述多个锁存器中之前，将所述地址存储在所述存储器装置的寄存器(116)中。
14.根据权利要求13所述的方法，其进一步包括：
重新定义所述行地址范围；
响应于重新定义所述行地址范围，更新存储在所述存储器装置的所述寄存器中的所述地址。
15.根据权利要求10到14中任一项所述的方法，其中所述第一行为所述行地址范围的开始行或所述行地址范围的结束行。
16.一种用于防止行激活的设备，其包括：
控制电路系统(105)，其经配置以：
识别存储器阵列(110、210、310)的预定义行(221-1、221-2、321-1、321-2、321-3、321-4)地址范围，所述存储器阵列组织成存储器单元行及列，每一存储器单元具有电容性存储元件；
识别所述存储器阵列的所述预定义行地址范围的部分的多个第一行(221-1、221-2、321-1、321-2、321-3、321-4)；
使用所述存储器阵列的保险丝(114)将所述存储器阵列的所述多个第一行映射到所述存储器阵列的多个第二行(222-1、222-2、322-1、322-2、322-3、322-4)，其中所述多个第二行在所述预定义行地址范围外部；及
利用所述保险丝解决与所述存储器阵列的所述多个第一行相对应的存取命令，以防止所述多个第一行被存取。
17.根据权利要求16所述的设备，其中所述多个第一行为所述预定义行地址范围的所述部分的开始行或结束行。
18.根据权利要求16所述的设备，其中所述预定义行地址范围的所述部分为不连续的。
19.根据权利要求16到18中任一项所述的设备，其中所述控制电路系统经进一步配置以：
响应于重新定义所述预定义行地址范围的所述部分，识别在所述预定义行地址范围的所述重新定义部分内的所述存储器阵列的所述多个第一行；及
响应于重新定义所述预定行地址范围的所述部分，使用与所述保险丝相关联的锁存器(109)映射所述存储器阵列的所述多个第一行以防止所述多个第一行被存取。
20.根据权利要求16到18中任一项所述的设备，其中所述控制电路系统经进一步配置以响应于检测到行锤攻击，使用所述存储器阵列的保险丝将所述存储器阵列的所述多个第一行映射到所述存储器阵列的所述多个第二行。
CN202010868848.1A 2019-08-28 2020-08-26 使用保险丝防止行激活 Pending CN112446059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/553,421 2019-08-28
US16/553,421 US11681797B2 (en) 2019-08-28 2019-08-28 Row activation prevention using fuses

Publications (1)

Publication Number Publication Date
CN112446059A true CN112446059A (zh) 2021-03-05

Family

ID=74681649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010868848.1A Pending CN112446059A (zh) 2019-08-28 2020-08-26 使用保险丝防止行激活

Country Status (2)

Country Link
US (1) US11681797B2 (zh)
CN (1) CN112446059A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230051835A (ko) 2021-10-12 2023-04-19 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100082929A1 (en) * 2008-10-01 2010-04-01 Canon Kabushiki Kaisha Memory protection method, information processing apparatus, and computer-readable storage medium that stores memory protection program
CN102007477A (zh) * 2008-07-23 2011-04-06 密克罗奇普技术公司 增强的微处理器或微控制器
CN108615544A (zh) * 2016-12-13 2018-10-02 爱思开海力士有限公司 半导体器件及包括其的半导体系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5050095A (en) 1988-05-31 1991-09-17 Honeywell Inc. Neural network auto-associative memory with two rules for varying the weights
JP3260357B2 (ja) 1990-01-24 2002-02-25 株式会社日立製作所 情報処理装置
US7444682B2 (en) * 2002-07-03 2008-10-28 Macronix International Co., Ltd. Security memory device and method for making same
US7174354B2 (en) 2002-07-31 2007-02-06 Bea Systems, Inc. System and method for garbage collection in a computer system, which uses reinforcement learning to adjust the allocation of memory space, calculate a reward, and use the reward to determine further actions to be taken on the memory space
US6865098B1 (en) * 2003-05-30 2005-03-08 Netlogic Microsystems, Inc. Row redundancy in a content addressable memory device
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US8429352B2 (en) 2007-06-08 2013-04-23 Sandisk Technologies Inc. Method and system for memory block flushing
JP5560463B2 (ja) * 2010-05-21 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置
US8638602B1 (en) 2010-09-10 2014-01-28 Western Digital Technologies, Inc. Background selection of voltage reference values for performing memory read operations
JP6095330B2 (ja) * 2012-11-13 2017-03-15 キヤノン株式会社 情報処理装置及びその制御方法、プログラム
US10108365B1 (en) * 2017-04-25 2018-10-23 Texas Instruments Incorporated Bitflip security attack protection
KR102617016B1 (ko) * 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007477A (zh) * 2008-07-23 2011-04-06 密克罗奇普技术公司 增强的微处理器或微控制器
US20100082929A1 (en) * 2008-10-01 2010-04-01 Canon Kabushiki Kaisha Memory protection method, information processing apparatus, and computer-readable storage medium that stores memory protection program
CN101714124A (zh) * 2008-10-01 2010-05-26 佳能株式会社 存储器保护方法及信息处理装置
CN108615544A (zh) * 2016-12-13 2018-10-02 爱思开海力士有限公司 半导体器件及包括其的半导体系统

Also Published As

Publication number Publication date
US20210064743A1 (en) 2021-03-04
US11681797B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
US20240134677A1 (en) Protected regions management of memory
US10824573B1 (en) Refresh and access modes for memory
US11734049B2 (en) Protected regions management of memory
US10803969B1 (en) Memory authentication
US10768831B2 (en) Non-persistent unlock for secure memory
US11644982B2 (en) Unauthorized access command logging for memory
WO2014120929A1 (en) Securing the contents of a memory device
US20240143196A1 (en) Unauthorized memory access mitigation
US9076507B2 (en) Nonvolatile memory and method of operating nonvolatile memory
CN112446059A (zh) 使用保险丝防止行激活
US20220284932A1 (en) Conditional write back scheme for memory
US11922050B2 (en) Host refresh control
CN117687934A (zh) 虚拟和物理扩展存储器阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination