TWI376078B - Circuit configurations to reduce snapback of a transient voltage suppressor - Google Patents

Description

1376078 "年修 1〇 正月i9曰 • 九、發明說明： 【發明所屬之技術領域】 • 本發明係有關一種暫態電壓抑制器的電路架構及其製作方法，特 • 別是有關一種具有大幅降低之驟回的暫態電壓抑制器的電路架構及其 製作方法。 【先前技術】 由於積體電路通常係設計以用來執行高於正常範圍之工作電壓的 工作，因此一般係藉由暫態電壓抑制器以用來保護積體電路，以避免 春欠到因為產生異常過電壓而衝擊至積體電路内所導致的損害然而， 例如在靜電放電(electrostatic discharge，ESD)、快速電力暫態 (electrical fast transient，EFT)與閃爍(丨ightning)的狀況下，一非預期 • 且無法控制的高電壓可能意外地衝擊到電路上，因此，藉由暫態電壓 抑制70件係可提供保護功能，以避免可能因為過電壓的問題而導致在 積體電路巾產生的損害。又隨著在積體電路中所實現的元件數目逐漸 地增加’且此些元件係容易受到過電壓的損害，因此對於暫態電壓抑 制器的需求與依賴也隨之增加，其中暫態植抑·的典魏用係在 於通用序舰流排式的魏、f料線倾、數㈣像界面、高速太乙 φ網路、筆記型電腦、顯示裝置與平面式面板顯示器。 π在第A1_1圖所示係為—種典型已商#化的雙通道暫，魏壓抑制 益陣列10 ’其中係有兩組電流調節二極體(streeingdiode)，也就是二 極f 15-H與15七以及2〇·η與20-L，其係分別搭配於兩輸入輸出端 點^與1/0-2。更進一步來說，在高電壓端點至接地電壓端點之間， 也ίί自，端點至細端點’藉由具有較大尺寸的—稽納二極體， 也^疋電阳體30 ’以提供與累積崩潰二極體(㈣丨丨Gde)相似的 =時’當—正向麵進人至—輸人輸出經時，為高側的二極 _ _」2叫係提供-順向偏麵且其係受到具有較大尺寸的 cc- η —極體(也就是稽納二極體3〇)所箱制，而電流調節二極體 5 1376078 修正本 15-H、15-L、则、2G-L則係設計成具有較 入輸出電容，並藉此以降低高速線中的插八』 速太乙網路1 1A_2 吊見的應用係為高 t^Vcc^Gnd ^ 10 伽-咖^ 第2财所示之逆向電流係藉由 稽納-極體_通’也就魏，此逆向電流係介於v喊㈣之間， =此’係假設每-電流調節二極體的逆向崩潰電壓係高於稽納電晶體 的逆向崩潰，不過在高f流的情況下，當Vcc至㈣的接塾電壓 係等於或是高於電流靖二歸的逆向崩潰電壓的總和時，上述之電 祕可能同時流經過所有雙㈣的電流調節二極體，且，既然對於稽 納-極體來說其中每-單飾積所具有的電喊高於雙極接面電晶 體、矽控整流器(silicon controlled rectifier，SCR),又對於雙極接面電 晶體來說’個為其t的電細節二極體在逆向條件下係處在於較為 難困的狀態’目而使得雙鱗面電晶體並不適合在高電流的環境下操 作在同8^·兼具有石夕控整流器與雙極接面電晶體的情況下，稽納電晶 體的箝制電壓在較高的電流條件下係呈現出較低的狀態，也因此電流 調節二極體的路徑將不會被電性導通，而Vcc_Gnd二極體30的崩潰 電壓與電流調郎二極體15、20的崩潰電壓應大於操作電壓，以致於可 使得此些二極體可在電壓暫態的時間内開啟。但是Vcc-Gnd箝制二極 體所面臨的問題係在於典型的此些二極體在逆向阻隔模式下皆具有相 當高的阻值’需要藉由較大的面積設計以降低二極體的阻抗，如第 1A-2圖中所示，高阻抗係導致高壓下的崩潰電壓增加，然而此一現象 則並非樂見的，因為較高的崩潰電壓不但導致電流調節二題體的崩 潰，也使得原本用以保護電路的暫態電壓抑制器反而會造成對於電路 的傷害，而用以解決上述問題，則被迫地藉由增加二極體的尺寸設計 以達成，不過，卻也同時導致無法實現暫態電壓抑制電路微小化的目 標。 6 X376078 99年10月19目 修正本 而在積體電路中，常見用以迴避上述問題的方法則係利用一稽納 觸發式NPN結構以做為箝制元件’係如第1日_彳圖所示，在第B1圖 中所示之一暫態電壓抑制電路50係包括一 NPN雙極電晶體55,其係 以並聯的方式來連接於一稽納二極體6〇以提供與一稽納觸發npn雙 極暫態電壓抑制元件相類似的功能。而在第1B_2圖中則係揭露出稽納 觸發NPN二極體元件的電流與電壓(丨V)之特徵圖，如第1Β·2圖中所 示，當ΝΡΝ雙極電晶體55的集極電壓達到稽納二極體6〇的崩潰電 壓時，ΝΡΝ雙極電晶體55則開啟並驟回至一較低電壓，也就是所謂 的集極-射極崩潰電壓或是保持電壓(holding voltage)，其中，集極-射 φ ，崩潰電壓係在開啟基極的前提下用以承受集極至射極之間的崩潰電 >1 °然而’在此暫態電塵抑制電路中，驟回的現象並非為樂見的，因 為驟回的現象將在逆向電壓巾產生—驟降的情形，且因為負電阻的關 係因而使得此一狀況經常偶發於電路中。 目此，在此電路設計與元件製作的技術領域中，仍須更進-步的開發 以提供更新且改良的電路架構與製作方法來解決上述習知技術中所遭遇到 的問題。尤其是在於提供良好的電壓箝制功能、降低所佔據之電路面積大 小以及消除或是降低驟回電壓變化量的技術，仍須藉由提供更新且改良的 暫態電壓抑制電路以實現。 φ 【發明内容】 本發明之目的係在於提供一種改良式的暫態電壓抑制電路，其係 具有較佳的箝制能力。 本發明之目的更在於提供—種改良式的暫態電I抑制電路，其係 T在逆向電"》_經過稽納一極體並觸發且開啟—npn雙極電晶體的 情況下，降低逆向阻隔電壓驟回的壓降。 在本發明中所揭露的一種暫態電壓抑制電路，其係用以解決因為 暫態電壓抑制tl件阻抗，或是因為暫態電壓抑制元件中轉回現象而 ，導致的劇烈壓降等問題而造成崩潰電壓上升的情形。 7 1376078 99年10月19日 修正本 再者’本發明的另-目的則係在於提供—觀良的電路設計與製 作方f ’以提供一改良式的暫態電愿抑制電路，尤其，多數已商業化 的暫.4電壓抑制元件係藉由不連續的製程或是老舊的雙極技術以實 現’然而，在新的暫態電壓抑制耕的製程方法係可整合至主流互補 式金氧半導體的触技術巾，或是整合至雙互補式金氧半導體的製程 技術^，以使得_暫態電壓抑祕護碰電路的機制可進—步地實 現在單00>{内’並藉由整合的技術以使保護積體電路機制的成本得以 降低。 ▲ 2單地來說，在本發明之一種較佳的實施態樣中，其係揭露一暫 態電塵抑制電路以絲抑制-分線式，此分線式電驗制電路係 包括有一觸發二極體，例如：稽納二極體，其係連接在一第一雙極接 面電aa體的射極與集極之間，其中，稽納二極體係具有一小於或等於 $極接面電晶體内集極-射極崩潰電壓的逆向崩潰電壓，且此集極·射極 朋潰電壓係藉由開啟的基極以來承受集極至射極之間的崩潰電壓，且 此暫態電壓抑制電路更包括一第二雙極接面電晶體其係與第一雙極接 面電晶體彼此結合以共同提供如矽控整流器的功用，其中，第一雙極 接面電晶體係觸發一矽控整流電流並傳輸經過矽控整流器以進一步做 為因為分線式電壓所造成之逆向阻隔電壓上升的限制。在一做為較佳 實施態樣的範例中’上述之第一雙極接面電晶體更包括一 NpN雙極接 面電晶體。而在另一較佳的實施態樣中，上述的觸發二極體與具有係 控整流器的雙極接面電晶體係整合以形成單一積體電路晶片的結構。 為了在一雙極接面電晶體的模式下傳遞一電流以使其流經過上述之第 一雙極接面電晶體，並且在比最初傳遞至第一雙極界面整流器的電流 為高的逆向電壓情況下開啟矽控整流器，又在另一較佳的實施態樣 中，其係藉由上述稽納二極體以觸發第一雙極接面電晶體來實現上述 的作動。 在另一較佳的實施態樣中’本發明更揭露一種電子元件，其係以 8 1376078 99年1〇月19日 修正本 ^射極驗電祕藉由極以來承钱極至射極之^崩^ 曰差，且此分線式電騎態電壓抑制電路巾更包括

，，’ 的方式與第—雙極接面電晶體連接以形成一U 益糟、通此石夕控整流器之電流以做為逆向阻隔電麼的限制 H的實施態樣中，上述_發二極體、第―雙極接面電晶體以及 二係形成在一半導體基板内，而所利用的製程方法係為植入 、、或疋在第雙極接面電晶體、第二雙極接面電晶體内形成可導 電的N型井或是p料，且上述的暫態祕抑制元件的製作方法係可 藉由電子元件的部分製作流程以同時進行。 -又在本發财更揭露—種製作具有整合式暫態紐抑制電路的電 子^^的製作方法，在此製作方法流程中係包括將—觸發式二極體連 ^第—雙極接面電晶體的射極錢極之間，此觸發式二極體的逆向 崩潰=係小域等於第_雙極接面電晶體㈣極射㈣潰電壓的 逆向崩潰電壓，且其中此集極·射極歸f壓係藉由開啟的基極以來承 欠集極至射極之間㈣潰霞。此製作方法更包括以並聯方式來連接 於第—雙極接面電晶體至第一雙極接面電晶體的步驟，其係可用以 提供如石夕控整流器之功效，並使得矽控整流器在藉由導通電流的流過 後以進一步做為逆向阻隔電壓增加的限制。在一較佳的實施態樣中， 當被觸發的電料通狀祕處於較高的逆向電離㈣，連接雜整 流器的步驟中則更包括連接一第二矽控整流器的 負極以導通一石夕控整 流電流的步驟。 關於本發明中所揭露之此些以及其他的特徵與優點，對於此技術 領域中具有通常知識者而言，在閱讀完畢接續的實施方式與圖式後’ 9 1376078 99年10月19日 修正本 將可實現本發明之主要技術特徵而無疑。 【實施方式】 凊參考第2A圖與第2B圖所示，其係分別為本發明所揭露之暫態 電壓抑制電路1〇〇之電路方塊示意圖與電流對電壓的特徵圖，此暫態 電壓抑制電路1〇〇係設置於接地電壓端點(Gnd)1〇5與高電壓端點 (Vcc)110以提供如Vcc-Gnd箝制電路的功能。此暫態電壓抑制電路 1〇〇包括兩組電壓調節二極體，也就是二極體”^、彳彳以與彳2〇 h、 120-L，且此些二極體115_H、彳彳乩、12〇_h、彳2〇丄係分別對應於兩 輸入輸出(I/Os)端點125-1、125_2。更進一步來說，具有較大尺寸的 稽納-極體，也就是二極體13G，#、可在高輕端點至接地電壓端點 之間用以k供如累積朋潰二極體的功能，上述的高電壓端點 Vcc端點而接地電壓端點則係為Gnd端點。且稽納二極體彳3〇係以串 %方式連接於-電阻彳35並且與-NPN雙極電晶體彳40並聯，而一 PNP雙極電晶體142與NPN雙極電晶體14〇在高持有電流與電壓的 條件下，係共同構成一 PNPN矽控整流器15〇的結構。又，觸發式二 極體130關潰電屋_係小於或等於NpN雙極電晶體14〇的集^ 與射極之間的崩潰電壓(BVceo)，其中’此崩潰電歷係藉由開啟的基極 以承受介於集極與射極之間的崩潰電壓。 崩潰電壓(觸發式二極體k集極與射極之間的崩潰電壓 在第2B圖中係揭露出一電流對電壓的特徵圖，以比較如第2a圖 中所示之暫態龍抑制電路與習知的暫態電壓抑制電路的操作特徵， 當應用在暫態電壓抑制電路_所施加的暫態電㈣較高於—般的操作 電壓’因為觸發式二極體130的崩潰電壓係調整為較集極-射極之間的 崩潰電壓為低，-逆向電麵會测發以通過獅二極體彳加，一旦 上升，元件係遷移至雙極接面電晶_模式中，也就是導通呢^ 雙極電晶體140的狀態。當電壓持續增加，雜整流器15〇則更進— 步地被開啟·始導通電流，開啟雜整流^⑽魅要因為有些為 10 1376078 修正本 阻隔電腿降產生。在第2B圖巾係提供電流對電壓的特徵圖， 也就疋第1A-1圖中的暫態電壓抑制電路的曲線湖與第ib_i圖 =面電晶體之暫態電壓抑制電路的曲線17〇，相反於曲線16〇、 =，藉由將觸發式二極體的崩潰電壓調整成較小於集極_射極之間的 ^貝^壓後’電壓驟回的情況將被解決。冑NpN電晶體快速地開啟 作順序的模式係可提供快速反應的優點，更甚者，藉由在石夕控 正机觸發電塵下α開啟梦控整流器15Q來保護NPN雙極電晶體1仙， =石夕控整流模柄進行下導致最小的阻抗，故使得高驗下的崩潰 量Γ達到最小化，此係解決了在高電流下遭遇到高崩潰電 =問4，其中，在高電流下的高崩潰缝不但導致電流調節二極體 的朋潰:也使得具有暫態電壓抑制器的電路不會受到原本用以保護電 路的暫態電壓抑制器的影響而受到損壞。 有關於暫態電壓抑制系統的詳細操作係可藉由接續的描述以瞭 ’典型的暫態抑制電路在—連接有高電壓端點VcG與接地電塵端點 =nd且需要倾㈣財係會受到偏壓的影響且，在特定的應用中， 门電壓知點V〇M繪持為浮動狀態，並接續顧在相對應於接地電壓 端點的輸人輸_點以傳遞電洞(_Ve)與電子( 用在輸入輸出端點時，上方的二極體係受到正向碰的影響 達到觸發二極體的崩潰電猶，電流係流經猶觸發式二極體13〇串 聯，電阻135,當電阻135内的壓降達到〇.6伏特的電壓值時，則NpN 電曰曰體140的基極-射極接面係受到正向偏壓的影響且使得NpN電晶 體J40開啟’此時，NPN電晶體的集極電流則係流經過連接在 電晶體142的射極與基極之間電阻，當電阻145中的電位降達到電壓 值為0.6伏特時，接續便使得pNp電晶體142的射極開始導通並使 得矽控整流器開始啟動，因此，此時的電流係自pNp電晶體142的負 極流至NPN電晶體14〇的正極，也就是從PNp電晶體142的射極流 至NPN t晶體140的射極。而在具有負電性的電子傳遞時，底部的 11 1376078 99年10月19日 修正本 二極體係開啟以導通輸入輸出接墊與接地電壓端點Gnd，並且靜電放 電電流係僅以此二極體做為流通的路徑。另外，在另一種情況中下， 當一電壓的傳遞係應用在於高電壓端點Vcc上，且此高電壓端點vcc 相對應於接地電壓端點Gnd之電壓值係為+Ve者，在上述的條件下， 電流係沿著高電壓端點Vcc至接地電壓端點Gnd的路徑以傳遞，也就 是說，因為觸發式二極體的崩潰以及矽控整流器的啟動，因而沒有任 何的電流係藉由電流調節二極體以導通β 在第3Α圖至3D圖中則係揭露典型的暫態電壓抑制器陣列的截面 剖視圖’其係包括改良的觸發式二極體130，其係整合在ΝΡΝ雙極電 晶體140與ΡΝΡ雙極電晶體142，且ΝΡΝ雙極電晶體140與ΡΝΡ 雙極電晶體142係共同形成矽控整流器150，且亦包括兩組電流調節 二極體115-L、115-Η與120-L、120-Η。此顯示在第3Α圖至3D圖 所示之新的暫態電壓抑制器陣列彳00係藉由主流的互補式金氧半導體 製程技術以形成，在第3Α圖與3Β圖中所示之暫態電壓抑制器陣列 100係由一 Ρ型基板200所支撐，一 ρ型區域21〇係與一 Ν+型區域 215相鄰，且此Ν+型區域215係形成為一稽納二極體130，其中的正 極細連接至尚電壓接墊110, 一 Ρ+型區域220亦連接於高電壓接墊 110 ’此Ρ+型區域220係位在Ρ型基板2〇〇上並與Ν型井區域230 相鄰，因此構成ΡΝΡ電晶體142的結構，此ΡΝΡ電晶體142係以ρ 型基板200藉由Ρ型井區域240與Ρ型區域242以來連接於接地電 歷接塾105所構成之結構者，而ρ型基板的側向路徑上，自ν型井區 域230至Ρ型井區域240係提供阻抗以做為電阻135,此自Ν型區域 235至Ν型井區域230之間的路徑係用以做為電阻彳45,而Ν型井區 域230係為在Ρ-型基板上並依序地電性連接一 Ν_型區域245因此構 成了 ΝΡΝ電晶體140,此Ρ-型區域21〇係形成在與Ν+區域215相鄰 的位置，並且位在Ρ型井區域240内以用來修飾觸發式二極體的觸發 崩潰電壓，也就是形成在Ρ型區域21〇與Ν+型區域215之間的二極 12 1376078 99年10月19日 修正本 體，且此觸發崩潰電塵係小於或等於NpN電晶體14〇的集極·射極 潰電壓之值。另-種用以調整崩潰電麼以及集極_射極崩潰電虔的方法 則係將N+型區域235中的N型植入的梯度增加，因此使得集極至射 極之間的綠f麵毅極祕下受_整。驗合上述兩種方 法後’亦可使闕溃電|與集極·射極歸電❹得时到調整。 在第3C圖中則亦揭露出低電_的電流調節二極體係包括位 - P型井區域290中的-P+型區域28〇與一 N+型區域2肪；在第 3D圖中則係揭露出高電細的電流調節二極體則係包括位在一卜型 井區域290中的-P+型區域280’與-N+型區域285’。而對於此些具 有較低的電容能力的二極體及其逐漸升高關潰㈣-具有較低換 雜濃度的N-區域係被採用，其中，N+區域係被植人因而使得經過製程 後所提供的結構係為-種N+/N_/P型井的二極體而非N+/p型井的二 極體。相似地，對於高電壓側的電晶體而言，—p_植入區域係被採用二 且其中的P+亦係用以提供p+/p_/N型井的二極體結構。

好在第3E圖t係揭露出暫態電壓抑制元件的俯視圖，其中此暫態電 壓抑制元件係根據上述第3A圖至3D圖中所示之結構，在第3A g中 的N+擴政區域215與P+擴散區域220係被主動區域覆蓋，在N+型 區域215下方的N型井區域230係連接至接地電壓接墊1〇5，其係使 得在NPN電晶體巾的基極電阻值增加，且同時有助於在高電流下可順 利開啟矽控整流器；而P型區域21〇係用以做為觸發式二極體的負極 且係為交錯分開的分配方式以形成在電路佈局中，其中，第3E圖至第 3G圖中的剖面線A-A’以及B-B’下所示之結制係分別如第3A圖與第 3B圖中所呈現之結構；而矽控整流器中負極區域内的p+型區域22〇 亦為交錯分開的分配方式以形成在電路佈局中，其係可用來控制石夕控 整流器的保持電壓；在P+射極210或是負極下方的n型井區域230 係形成NPN電晶體的集極，且同時係構成為矽控整流器的一部份結 構。低電壓側與高電壓側電晶體在俯視視角下的電路佈局則係如第3F 13 1376078 千·υ月iy日 修正本 ，與第3G罔所币，其中的N+/N型井的防護環260與P+/P型井的防 ，環270 ’其係可用以避免在各個輸入輸出接墊之間以及輸入輸出與 n電壓Vee接塾之間因域於靜電放電的暫態下而產生關鎖現象。 在第4A圖與第4日圖中所分別揭露的電路方塊示意圖以及電流對 電壓的特徵嶋對應於接續將介紹的另—實施態樣在此電路中係更 進步地具有改良的箝制電容能力。在第4A目中所示的暫態電麼抑制 系統中，除了在本實施態射係額外包括了二雜整流器的負極 150-1、150-2，大部分的電珞架構係具有與上述第2A圖中所示之電 路、、’。構特徵相似，藉由整合複數個矽控整流器的負極結構，如第4A 圓所提供之結構可知，改_的電路處理能力與箝制能力皆係如第犯 圖所示。而複數個整合㈣空整流器之負極結構喊面剖視圖係如第 5圖所示’而其操作的準則與電路的連接關係係與第2A 中所示之電 2相似’簡單地說’-暫態電壓係使得觸發式二極體13〇發生崩潰， 當，阻135的壓降達至，j 〇·6伏特時，NpN電晶體14〇則開啟，且電谅 係經由電阻145-1、145-2通過，當組合的電阻略】、145_2之祕 達到0.6伏特時，則係啟動雜整流器ι5(Μ中的第—負極，而^ 控整流電流開始持續增加直至電阻145_2的塵降達到α6伏特時: 係啟動雜整流器的第二負極，而根據不關電路保護機制，可將 路中的梦控整流器内負極的敫目增加以符合需求，而採用多數個石夕 整流器的負極所帶來的優點則係在於#每，控整流器的負^ 時’其所對應之驟回係迫使得封鎖電壓(丨〇ck丨ng_age)係接近於 壓的最大值’也因喊财式以提供較麵籍舰力。' ^ ' 根據第3酸第4 ®卿，本發義揭露—種電子元件， 觸發式二極體、雜整流器—同整合於單―晶片中，在較佳的^ 樣中’觸發式二極體與雜整流雜由標料互補式金氧半 = 技術所製作喊’且此細發式二極體财控整流^躲其 件一併整合於單一晶片上。在另一種實施態财，觸發^極體$ 14 1376078 99年10月19日 修正本 控整流器係由標準的雙互補式金氧半導體的製程技術以製作而成，且 此些觸發式二極體與矽控整流器係與其他電子元件一併整合於單一晶 片上》在另一實施態樣中，暫態電壓抑制電路更包括一第二矽控整流 器負極，其係並聯於第一矽控整流器負極且第一雙極接面電晶體係用 來在較高的逆向電流狀態下以觸發一矽控整流電流，使得導通的逆向 電流可藉由第二矽控整流器負極以用來做為逆向阻隔電壓升高的限 制。在另一實施態樣中，暫態電壓抑制電路中則更包括有保護環的結 構，以抑制在輸入輸出接墊與高電壓接點Vcc之間在靜電放電的狀態 下所產生的閉鎖現象。在另一實施態樣中，觸發式二極體、石夕控整流 器白係形成在-半導體基板上，且此些元件的形成方法係藉由植入方 法，或是在第一雙極接面電晶體、第二雙極接面電晶體内形成可導電 的N型井或是p型私實現，其中，此暫態電壓抑制電路係可與電子 疋件一起形成，並且上述之製作方法係可視為製作電子元件的部分流 程。 藉由上述所提出的電路方塊示意圖以及元件的截面剖視圖可知， 本發明係揭露有關於暫態電廢抑制器的操作情況以及其陣列整合結構 所構成之改良式的暫態電壓抑制元件，此些健電壓抑制元件係可 魏，树_綠财在微小_降且不使 =發式—極_達其崩潰電壓的情況下，以實雜高的電流表 3時亦可實現佔據較小的面積、表現良好的箝制效果的目的。 以上所述係藉由實施例說明本發明之特點， =者能暸解本發明之内容並據以實施’而非限定本發明圍亥技 二凡其他未歸本㈣所揭示之精神所完成之#效修 應L含在以下所述之申請專利範圍中。 / 【圖式簡單說明】 第1A-1圖為習知暫㈣壓抑制元件的電路方塊示意圖。 第1A-2圆為電路結構的電流對電屋特徵圖’其係用以描述暫態電壓抑 15 1376078 99年10月19日 修正本 制元件的逆向特徵。 第1B-1圖為另一習知暫態電壓抑制元件的電路方塊示意圖。 第1B-2圖為電路結構的電流對電壓特徵圖，其係用以描述暫態電壓抑 弟|J元件的逆向特徵，且此暫態電壓抑制元件係具有一突發的驟回電壓 壓降’同時一電流係被觸發且導通於NPN雙極電晶體。 第2A圖為本發明之暫態電壓抑制元件的電路方塊示意圖。 第2Β圖為本發明之電路結構的電流對電壓特徵圖，其係用以描述暫態 電壓抑制元件的逆向特徵，且此暫態電壓抑制元件係具有顯著的驟回 電壓壓降的減少》 第3Α圖至第3D圖為第2Α圖之暫態電壓抑制元件的截面剖視圖，此 暫態電壓抑航件係設置料導雜板上，且在半導體基板上更分別 設有一低電壓側二極體、一高電壓側二極體與一箝制二極體。 第3Ε圖至第3G圖為第3Α、3C、3D圖之暫態電壓抑制元件的俯視 圖，其中的剖面線Α-Α，以及Β-Β’下所示之結構則係分別如第3α圖與 第3Β圖中所呈現之結構。 第4Α圖為暫態電壓抑制元件的方塊示意圖，此暫態電壓抑制元件係具 有一包括有輔助型的Ρ+負極的箝制二極體。 八 第4Β圖為第4Α圖之暫態電壓抑制元件的截面剖視圖，且此暫熊 抑制元件係由半導體基板所支持。 〜 第5圖為第4Α圖之暫態電壓抑制元件的截面剖視圖。 【主要元件符號說明】 10 暫態電壓抑制器陣列 15-Η 二極體 15-L 二極體 20-Η '一極體 20-L 二極體 1/0-1 輸入輸出端點 Ι/0-2 輸入輸出端點 30 稽納二極體 15 電流調節二極體 20 電流調節二極體 50 暫態電壓抑制電路 55 ΝΡΝ雙極電晶體 16 1376078 99年10月19日 修正本 60 稽納二極體 100 暫態電壓抑制電路 105 接地電壓端點 110 高電壓端點 115-H二極體 115-L 二極體 120-H 二極體 120-L 二極體 125-1 輸入輸出端點 125-2輸入輸出端點 130 稽納二極體 135 電阻 140 NPN雙極電晶體 142 PNP雙極電晶體 145 電阻 150 PNPN矽控整流器 160 暫態電壓抑制電路的曲線 170 暫態電壓抑制電路的曲線 200 P型基板 210 P型區域 215 N+型區域 220 P+型區域 230 N型井區域 240 P型井區域 242 P型區域 235 N型區域 245 N-型區域 290 P型井區域 280 P+型區域 285 N+型區域 290， N-型井區域 280’ P+型區域 285， N+型區域 260 N+/N型井的防護環 270 P+/P型井的防護環 150-1 矽控整流器的負極 150-2 矽控整流器的負極 145-1 電阻 145-2 電阻 17

Claims (1)

1-376078 修正本 muvvr ,>)〇〇 、申請專利範圍： 一種暫態電壓抑制電路，其係包括： ___ 觸發式一極體，其係連接於一第一雙極接面電晶體的一射極與一 集，之間，其中該觸發式二極體係具有一逆向崩潰電壓且該逆 =崩潰電壓係不大於該第一雙極接面電晶體之一集極-射極崩潰 電壓’且該集極-射極崩潰電壓係藉由開啟的基極以來承受集極與 射極之間關潰，其中，—第二雙極接面電晶體係與該第一 雙極接面電晶體相互結合以構成—魏整邮，其巾該第一雙極 接面電晶體係觸發-石夕控整流電流並經由該石夕控整流器以傳遞 且做為進一步限制因為一暫態電麼所造成之一逆向阻隔電壓的 9\ 壓。。 2.如申凊專利範圍第]項所述之暫態電壓抑制電路，其中，該第一雙 極接面電晶體更包括一 NPN雙極接面電晶體。 3_如申凊專利範圍第彳項所述之暫態電壓抑制電路，其中，該觸發式 二極體包括一稽納二極體。 4_如申睛專利範圍帛1項所述之暫態電壓抑制電路，其中，該觸發式 一極體在一雙極接面電晶體的模式下觸發該第一雙極接面電晶 體係以用來傳遞流經過該第一雙極接面電晶體之一電流並在一高 ”電壓的條件下開啟該矽控整流器並且使得一初始化電流經由 該第一雙極接面電晶體以傳遞。 5·如申凊專利範圍第彳項所述之暫態電壓抑制電路，其中，至少一電 流調節二極體以並聯的方式連接於該觸發式二極體，以提供一輸入 輸出螭點之電性連接，藉此以將介於一高電壓端點與一低電壓端點 之間的電流調節至一正常電流值。 6·如申凊專利範圍第1項所述之暫態電壓抑制電路，其中，該觸發式 二極體與具有該矽控整流器之該雙極接面電晶體皆係由一標準的 互補式金氧半導體製程技術以形成者，且該觸發式二極體與具有該 1376078 修正本 2011/2/1$ 石夕控整流H之該雙極接面電晶體皆係位於半導體基板上以整合為 積體電路晶片者。 7·如申請專利範圍第i項所述之暫態電壓抑制電路，其中，細發式 二極體與具有該雜整流11之該雙極接©電晶體皆係由-標準的 雙互補式金氧半導體製程技術以形成者，且該觸發式二極體與具有 該石夕控整流器之該雙極接面電晶體皆係位於半導體基板上入 為積體電路晶片者。 ° 8. -種電子元件，其係形成以做為—積體_，其_該電子元件更包 括一暫態電壓抑制電路，該暫態電壓抑制電路係包括： -觸發式二極體，其係連接於-第一雙極接面電晶體的射極與—集 極之間，其中該觸發式二極體係具有—逆向崩潰碰，且該逆向崩潰 電壓係不大_第-雙極接面電晶叙—集極·射_料壓，且該集 極-射極崩潰電壓係藉由開啟祕極以來承受集極與射極之間的崩= 電壓；以及 -第二雙極接面電晶體，其係與該第一雙極接面電 以構成-石夕控整流器，其中該第-雙極接面電晶二 整流電流並經由該矽控整流器以傳遞且做為進一步限二 暫態電壓所造成之一逆向阻隔電壓的昇壓。 9·=申請專纖圍第8酬述之電子元件，其中，简 10·如申請專利棚第8酬述之電子元件，其巾，該第― 晶體更包括一 NPN雙極接面電晶體。 又極接面電 11.如申料利翻第8酬述之f子元件，其巾，侧發式 具有該矽控整流器之該雙極接面電晶體係整合為半導J 〃 路晶片者。 瓶之槓體電 12_如申請專利範圍第8項所述之電子元件，其中，該觸發式二極體在 1376078 ·· 修正本 2011/2/Π —雙極接面電晶體的模式下觸發郷_雙極接面電晶體，係以用來 #遞流經過該第-雙極接面電晶體之—電流並在—高逆向電壓的 條件下開啟該石夕控整流器並且使得一初始化電流經由該第一雙極 接面電晶體以傳遞。 13_如申請專利範圍第8項所述之電子元件，其中，至少一電流調節二 極體以並聯的方式連接於觸發式二極體，以提供_輸人輸出端點 之電性連接’藉此以將介於—高電壓端點與__低電壓端點之間的電 流調節至一正常電流值。 鲁14_如申切專利範圍第8項所述之電子元件’其中該觸發式二極體與 遠矽控整流器係整合為半導體之積體電路晶片者。 15_，申^專她圍第8項所述之電子元件，其巾，賴發式二極體與 树控整流5皆係由—鮮的互補式金氧半導體製程技術以形成 : 者’且鋼發式二極體與該石夕控整流器係與該電子元件整合為單晶 ，- 片者。 16. 利範圍第8項所述之電子元件，其中，該觸發式二極體與 树控整流ϋ皆係由-標料雙互補式金氧半導體製程技術以形 ，者’且賴發式二極體與财控整流器倾該電子元件整合為單 ^ 晶片者® 17. 如申請專利第8項所述之電子元件，其中，該暫態電壓抑制電 路更包括-第二石夕控整流器負極，其係利舰聯的方式以連接於該 ' 冑—咳控整流器之—第—雜整流器負極，且該第-雙極接面電晶 • 體係觸發-雜整流電流並經由該雜整流H以傳遞且做為進一 步限制因為-暫態電壓所造成之一逆向阻隔電壓的昇壓。 18_如申請專利範圍第8項所述之電子元件，其中，該暫態電壓抑制電 路更^括保5蔓環以抑制在-輸入輸出接塾與一高電壓接點之間因 為靜電放電而導致之閉鎖現象。 19·如申請專利制第8項所述之電子元件，其巾，該觸發式二極體、 1376078 修正本. 2011/2/1% 該石夕控整流H係形成在-半導體基板上，其形成之方法储由植入 方法，或是在該第-雙極接面電晶體、該第二雙極接面電晶體内形 成可導電的N型井或是p型井，其中該暫態電顯制電路係與該 電子元件-起形成並且可將該暫態電壓抑制電路之製程視作該 子元件之製程的一部份。 x 20’種肋製作具有—整合式暫態電_制電路的—電子元件之 法’其係包括下列步驟： 連接-觸發式二極體於—第—雙極接面電晶體之-射極與一集極 之間’該第-雙極接面電晶體係利用該觸發式二極體所具有之一逆 向崩潰糕係不大於該第一雙極接面電晶體之-集極-射極崩潰電 壓，且該集極-射極崩潰電墨係藉由開啟職極以來承受集極與射極 之間的崩潰電屋；以及 連接-第二雙極接㈣晶體至該第—雙極接面電 二:極接面電嶋觸發，整流電流 所造成為進-步限制因為-暫態電麼 21^ 包括連接該二極艘至一 _;極接之間的步禅中 23. 如申請專利範圍第2〇項所述之 驟。 24. 如申输義2Q項所述之製作方法，其中，在細觸發式 21 1376078 修正本 2011/2/1¾ 二極It在-雙極接面電晶體的模式下觸發該第—雙極接面電晶體 之步驟中更包括在一高逆向電壓的條件下開啟該矽控整流器並且 使得一初始化電流經由該第一雙極接面電晶體以傳遞之步驟。 25. 如申請專利範圍第20項所述之製作方法，其中，透過並聯方法以 連接至少-電流調節二極體至該觸發式二極體，以提供電性接至一 輸入接塾’贿-高電_點與—低輕端點之_驗 一 正常電流值。 26. 如申請專利範圍第2〇項所述之製作方法其中整合該觸發式二 極體與該雜整細至該電子元件以構成單⑸之結構。 27tΠ專繼^第23彻述之製作方法，其$，製作賴發式二 ^ 輪臟㈣體之製作技 =。以將箱發式二極體、該雜整流賴該電子元件整合於單晶 28.如申請專利範圍第23項所述之製作方法，其卜 J體與該魏整流器係藉由-標準的雙互補式金氧半導體 $ 觸發式二極體、财控整流器與該電子元件整合ς單 ，更包_觸發式二 態時，藉mi出接塾至向電壓接點之間進行靜電放電之暫 的產生I ，、保5又環於該暫代電壓抑制電路中以抑制閉鎖現= 31·如中請專利細第23項所 二極體於該雙極接面雷B辦 、，更匕括於連接該觸發式 麵基板上:1Ϊ 與切控整流器之步驟後，係在於-丰 雙極接_體：導 22 1376078 修正本 2011/2/1¾ 電壓抑制電路係與該電子元件一起形成並且可將該暫態電壓抑制 電路之製程視作該電子元件之製程的一部份。

23 1376078 99年10月19日 修正本 七、指定代表圖： (一） 本案指定代表圖為：第（2A )圖。 (二) 本代表圖之元件符號簡單說明： 100 暫態電壓抑制電路1〇5 接地電壓端點 110 高電壓端點 115-H二極體 115-L二極體 120-H二極體 120-L二極體 125-1輸入輸出端點 125-2輸入輸出端點ί3〇 稽納二極體 135 電阻 140 NPN雙極電晶體 142 PNP雙極電晶體145 電阻 150 PNPN矽控整流器 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式