TWI407658B - 帶有改良型箝位電壓的瞬態電壓抑制器(tvs)及抑制電路快速跳回的方法 - Google Patents
帶有改良型箝位電壓的瞬態電壓抑制器(tvs)及抑制電路快速跳回的方法 Download PDFInfo
- Publication number
- TWI407658B TWI407658B TW099121175A TW99121175A TWI407658B TW I407658 B TWI407658 B TW I407658B TW 099121175 A TW099121175 A TW 099121175A TW 99121175 A TW99121175 A TW 99121175A TW I407658 B TWI407658 B TW I407658B
- Authority
- TW
- Taiwan
- Prior art keywords
- fast
- circuit
- jumpback
- diode
- suppression
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明一般涉及一種瞬態電壓抑制器(TVS)的電路結構和製備方法。更確切地說,本發明涉及一種帶有改良型箝位元電壓的瞬態電壓抑制器(TVS)的改良電路結構和製備方法。
瞬態電壓抑制器(TVS)通常用於保護積體電路免受因積體電路上突發的過電壓帶來的損害。積體電路是在電壓的正常範圍內設計的。然而,一些意外的、不可控的高壓現象,例如靜電放電(ESD)、電學快速瞬變以及二次雷電等,可能會對電路產生突然襲擊。瞬態電壓抑制器就用於保護電路,當這些過電壓現象發生時,設法規避對積體電路可能造成的損害。隨著帶有易受過電壓損害的積體電路器件的增加,對於瞬態電壓抑制器保護的需求也日益增加。典型地應用瞬態電壓抑制器的器件包括:USB電源和資料線保護、視頻界面、高速乙太網、筆記本電腦、監視器以及平板顯示器等。
第1A-1圖表示一種通常使用的、典型的雙溝道瞬態電壓抑制器陣列10。兩對控向二極體,即二極體15-H和15-L、以及20-H和20-L分別用於兩個輸入/輸出端子(I/Os)I/O-1和I/O-2。此外,尺寸較大的齊納
二極體,即主二極體30,作為雪崩二極體,從高壓端即Vcc端,接到接地電壓端即Gnd端。當其中一個I/O墊突然遭遇正電壓時,高端二極體15-H和20-H會提供正向偏壓,通過大Vcc-Gnd二極體即齊納二極體30進行箝位。控向二極體15-H和15-L、以及20-H和20-L的設計尺寸很小,有助於降低I/O電容,從而減小高速線路(例如高速乙太網應用)中的介入損耗。第1A-2圖表示在如第1A-1圖所示的瞬態電壓抑制器10的Vcc和接地電壓之間,反向電流IR與反向閉鎖電壓VR特性的關係。如第1A-2圖所示的反向電流IR流經齊納二極體,也就是在Vcc和GND之間。此處假設每個控向二極體的反向擊穿電壓高於齊納二極體的反向擊穿電壓。但應注意,當Vcc到Gnd墊的電壓等於或大於控向二極體的反向電壓之和時,在高電流下,電流還會流經所有的兩個串聯控向二極體電路。由於與雙極結型電晶體(BJT)或可控矽整流器(SCR)相比,齊納二極體單位面積上的電阻較高,因此控向二極體在反轉狀態下會變得高低不平,雙極結型二極體這實際上不利於在較高的電流下工作。對於可控矽整流器+雙極結型電晶體的情況下,當電流較高時,齊納箝位元電壓較低,因此控向二極體電路不會導通。Vcc-Gnd二極體30以及控向二極體15和20的擊穿電壓,會高於工作電壓(V RWM),因此這些二極體僅在電壓瞬變的時候開啟。
Vcc-Gnd箝位二極體的問題在於,這些二極體在反轉模式下的特點是具有高阻抗,需要很大的區域以降低阻抗。如第1A-2圖所示,高阻抗會導致高電流時擊穿電壓升高。然而其實並不需要高擊穿電壓,因為高擊穿電壓不僅會使上述控向二極體擊穿,還會對瞬態電壓抑制器設備
要保護的電路造成損害。當使用這種瞬態電壓抑制器電路時,對二極體大尺寸的需求限制了器件的進一步小型化。
積體電路中常用的避免此項不利條件的方法是,如第1B-1圖所示,利用齊納觸發的NPN作為箝位元設備。第1B-1圖中的瞬態電壓抑制器電路50是由一個NPN雙極電晶體55構成,與齊納二極體60並聯,作為一個齊納觸發的NPN雙極瞬態電壓抑制器設備。第1B-2圖表示齊納觸發的NPN二極體設備的電流電壓(IV)圖。第1B-2圖說明,當NPN55的集電極電壓達到齊納二極體60的擊穿電壓時,NPN雙極開啟,並迅速跳回所謂的BVceo較低的電壓,或者保持在基極開啟時BVceo所允許的集電極到發射極的擊穿電壓。但是,在一個帶有瞬態電壓抑制器電路的設備中,我們並不希望發生快速跳回現象,快速跳回會導致反向電壓突然降低,這種負阻抗經常會引起電路振盪,甚至掉入瞬態電壓抑制器電路應保護的器件的工作電壓範圍,這更是不允許的。
為了解決快速跳回的難題,本申請的共同發明人於2009年5月15日提交的美國專利申請12/454,333,作為本申請的部分連續申請案。本專利申請特此引用該申請的說明文件以作參考。美國專利申請12/454,333中所述的瞬態電壓抑制器電路帶有一個可控矽整流(SCR)電路,用於當齊納二極體上傳輸的反向電流觸發並開啟NPN雙極電晶體時,降低反向截止電壓快速跳回中的電壓降。美國專利申請12/454,333中所述的瞬態電壓抑制器電路,解決了傳統的瞬態電壓抑制器電路中常常出現的,由於瞬態電壓抑制器設備的阻抗造成的擊穿電壓升高,以及由於快速跳回造成的劇烈的電壓降等難題。美國申請案12/454,333的另一方面在於,提出了一種改良型
瞬態電壓抑制器電路的新型器件設計和製造方法。此外,美國專利申請12/454,333中的瞬態電壓抑制器發明,提出了一種新型瞬態電壓抑制器,與主流的互補金屬氧化物半導體(CMOS)或雙極-CMOS(Bi-CMOS)技術相結合,構成一種單片瞬態電壓抑制器保護的積體電路結構,從而降低了在電子器件上製造受保護的積體電路的成本。
第1C圖表示與原有技術相比,可控矽整流器瞬態電壓抑制器電路的改良後的快速跳回結構。但是,美國專利申請12/454,333所提到的,是通過精巧的外形結構以及困難的優化,來減少快速跳回,這很難設計和實施,因此,仍然有必要進一步改善並簡化瞬態電壓抑制器設備的箝位元電壓。
因此,在電路設計和器件製造領域中,必須找到一種新型的、改良的電路結構與製作方法,才能解決上述難題。更確切地說,要找到一種新型改良的瞬變電壓抑制器電路,體積小巧,並且能夠消除或減弱快速跳回電壓瞬變,而且還能進一步改善箝位元電壓。
因此,為了解決上述局限和難題,本發明的一個方面就在於提出了一種改良型的瞬態電壓抑制器結構,具有改良後的箝位元電壓,進一步提高瞬態電壓抑制器保護。本發明的另一方面在於,製備的瞬態電壓抑制器保護電路,結合了兩部分元件,包括正向偏置二極體和半導體可控整流器(SCR),以減少快速跳回,並提高電壓箝位元性能。
本發明的另一方面在於,提出了瞬態電壓抑制器保護電路,通過快速跳回抑制二極體與快速跳回電路串聯,使快速跳回抑制二極體提供電流-電壓(I-V)特性,與快速跳回電路(例如SCR電路)的I-V特性互補,從而大幅減少快速跳回。
本發明的另一方面在於,提出了瞬態電壓抑制器保護電路,帶有高端控向二極體作為快速跳回抑制二極體,與SCR電路一同作為快速跳回電路,使得快速跳回抑制二極體補償了I-V工作特性,在發生暫態快速跳回時,根據I-V特性,快速跳回電壓大幅降低以及箝位元電壓。
本發明的一個較佳實施例,主要提出了一種用於抑制瞬態電壓的瞬態電壓抑制器(TVS)電路。瞬態電壓抑制(TVS)電路包括一個連接在接地端和節點之間的齊納二極體,以便觸發快速跳回電路。在一個實施例中,該節點可以是一個Vcc端。TVS電路還包括一個快速跳回電路,與齊納二極體並聯,一旦開啟快速跳回電路,就開始傳導帶有快速跳回電流-電壓(I-V)特性的瞬態電壓電流。而且,TVS器件還包括一個快速跳回抑制電路,與快速跳回電路串聯,傳導帶有補償快速跳回-IV特性的I-V特性電流,以便箝位元快速跳回電壓。在一個典型實施例中,快速跳回電路還包括一個半導體可控整流器(SCR)。在另一個典型實施例中,快速跳回抑制電路還包括一個與快速跳回電路串聯的快速跳回抑制二極體。在另一個典型實施例中,當傳導瞬態電壓電流時,快速跳回抑制二極體為正向傳導。在另一個典型實施例中,快速跳回電路還包括一個NPN雙極電晶體,它與PNP雙極電晶體相連,構成一個PNPN半導體可控整流器(SCR)結構。在另一個典型實施例中,快速跳回抑制電路還包括一個快速跳回抑制
二極體,串聯在Vcc端和節點之間。在另一個典型實施例中,TVS器件還包括一個連接在快速跳回電路上的觸發二極體;並且快速跳回電路還包括個NPN雙極電晶體,它與PNP雙極電晶體相連,構成一個PNPN半導體可控整流器(SCR);其中觸發二極體具有擊穿電壓BV,用於觸發SCR,二極體的BV小於或等於NPN雙極二極體的BVceo,用方程BV(觸發二極體)BVceo表示,其中BVceo表示集電極至發射極的擊穿電壓,基極保持開啟。在另一個典型實施例中,TVS器件還包括一個輸入/輸出(I/O)墊,通過一個高端控向二極體連接到節點上,I/O墊通過一個低端二極體接地。在另一個典型實施例中,TVS器件還包括一個輸入/輸出(I/O)墊,通過一個高端控向二極體連接到節點上,I/O墊通過一個低端二極體接地,其中高端二極體還作為快速跳回抑制二極體,用在快速跳回電路中觸發快速跳回電路。在另一個典型實施例中,快速跳回電路還包括一個NPN雙極電晶體,它與PNP雙極電晶體相連,構成一個PNPN半導體可控整流器(SCR)結構,其中觸發二極體具有擊穿電壓BV,用於觸發SCR,並且觸發二極體的BV小於或等於NPN雙極電晶體的BVceo,用方程BV(觸發二極體)BVceo表示,其中BVceo表示集電極至發射極的擊穿電壓,基極保持開啟。在另一個典型實施例中,TVS器件還包括一個第一輸入/輸出(I/O)墊和一個第二I/O墊,通過第一和第二高端控向二極體分別連接到Vcc端上,第一和第二I/O墊通過第一和第二低端二極體分別接地,其中第一和第二高端二極體還作為快速跳回抑制二極體,用在快速跳回電路中觸發快速跳回電路。在另一個典型實施例中,快速跳回電路還包括一個NPN雙極電晶體,它與PNP雙極電晶體相連,構成一個PNPN半導體可控整流器(SCR)結構,其中觸
發二極體具有擊穿電壓BV,用於觸發SCR,並且觸發二極體的BV小於或等於NPN雙極電晶體的BVceo,用方程BV(觸發二極體)BVceo表示,其中BVceo表示集電極至發射極的擊穿電壓,基極保持開啟。在另一個典型實施例中,快速跳回抑制電路還包括多個串聯的二極體,以及多個串聯在Vcc端和快速跳回電路之間的二極體。
本發明還提出了一種通過在電路上串聯一個快速跳回抑制二極體,用於減少電路的快速跳回的方法。快速跳回抑制二極體的I-V特性,可以與電路的I-V特性相結合,以減少電路中的快速跳回。快速跳回抑制二極體也可以正向傳導。可以通過調節二極體的電阻,來改變其I-V特性。而且,多個快速跳回抑制二極體可以串聯在一起。本領域的技術人員閱讀以下較佳實施例的詳細說明,並參照附圖之後,本發明的這些和其他方面的優勢無疑將顯而易見。
BV‧‧‧擊穿電壓
Gnd‧‧‧接地電壓
I/O‧‧‧輸入/輸出端子
IR‧‧‧反向電流
SCR、150‧‧‧可控矽整流
Vcc‧‧‧高壓
VR‧‧‧反向閉鎖電壓
VRWM‧‧‧工作電壓
10‧‧‧雙溝道瞬態電壓抑制器陣列
15-H、15-L、20-H、20-L、30、60、115-H、115-L、120-H、120-L、130、130'、155、155'‧‧‧二極體
50‧‧‧瞬態電壓抑制器電路
55、BJT、140、142‧‧‧電晶體
100‧‧‧TVS電路
100'‧‧‧TVS系統
100"‧‧‧TVS器件
105‧‧‧接地電壓端
110‧‧‧Vcc電壓端
118‧‧‧節點
125-1、125-2‧‧‧I/O墊
135、145‧‧‧電阻
150'‧‧‧電路
160、165、170、170-1、170-2‧‧‧曲線
200‧‧‧P襯底
210‧‧‧P型區
215、285、285'‧‧‧N+區
220、260、280、280'‧‧‧P+區
230、255、290'‧‧‧N-阱
235、245‧‧‧N區
240、290‧‧‧P-阱
242‧‧‧P區
第1A-1圖表示一種傳統的TVS器件的電路圖,第1A-2圖為I-V圖,即電流與電壓變化關係圖,用於表示TVS器件的反向特性。
第1B-1圖表示另一種傳統的TVS器件,第1B-2圖為I-V圖,表示TVS器件的反向特性,當NPN雙極電晶體上傳導的電流被觸發時,電壓帶有突然的快速跳回電壓降。
第1C圖為I-V圖,正如由本發明的發明人所存檔的美國專利申請12/454,333中所述,表示一種改良型減少快速跳回的TVS電路。
第2A圖表示本發明所述的TVS電路的電路圖,第2B圖為I-V圖,表示TVS器件的反向特性,顯著降低快速跳回電壓降,進一步增強電壓箝位元。
第3A圖至第3C圖為第2A圖所示的TVS器件的電路元件的側面剖面圖,位於半導體襯底上,分別作為快速跳回抑制二極體、低端二極體和高端二極體。
第4圖表示一種帶有高端二極體作為快速跳回抑制二極體的TVS電路的電路圖,該二極體沒有與Vcc端的外部連接。
第5圖表示帶有快速跳回電路的另一種TVS器件的電路圖,快速跳回電路與快速跳回抑制電路相結合,就像一個二極體一樣,減少快速跳回並提高箝位元電壓。
第2A圖和第2B圖分別表示本發明所述的TVS電路100的電路圖,以及I-V圖(即電流與電壓關係圖)。TVS電路100安裝在接地電壓端(Gnd)105和Vcc電壓端110之間,作為Vcc-Gnd箝位元電路。TVS電路100包括一對控向二極體,即二極體115-H和115-L,以及120-H和120-L,分別用於每兩個輸入/輸出(I/O)端125-1和125-2。此外,齊納二極體,即二極體130的尺寸較大,作為觸發二極體,從高壓端110,即Vcc端,一直到接地電壓端,即Gnd端。齊納二極體130同電阻135串聯,同PNP雙極電晶體142和NPN雙極電晶體140並聯。PNP雙極電晶體142同NPN雙極電晶體140,一起組成一個PNPN可控矽整流器(SCR)結構150,
具有很高的保持電流和電壓。TVS電路100還包括一個通過節點118串聯的快速跳回抑制二極體155,以便在Vcc端110和SCR150之間互聯。節點118也作為一個普通節點,連接到高端控向二極體115-H和120-H上。觸發二極體130的擊穿電壓(BV)小於或等於NPN雙極電晶體140或PNP雙極電晶體142的BVceo,其中BVceo表示集電極至發射極的擊穿電壓,基極保持開啟。
BV(觸發二極體)BVceo
第2B圖表示第2A圖所示的TVS的工作特性中電流與電壓的關係圖。當TVS電路上的瞬態電壓高於正常工作電壓時,由於觸發二極體130的擊穿電壓BV調節到小於BVceo,因此觸發反向電流流經齊納二極體130。隨著電壓升高,器件進入BJT模式,NPN140就在BJT模式下傳導。當電壓進一步升高時,SCR150被啟動並開始傳導電流。SCR開啟後,會導致反向閉鎖電壓VR降低,同時SCR與二極體電流元件(即SCR-二極體元件)相結合,消除了部分快速跳回,並保持電壓處於工作電壓或工作電壓以下,從而顯著提高電壓箝位元性能。
更確切地說,第2B圖表示I-V圖,即快速跳回抑制二極體155的曲線160,其中快速跳回抑制二極體用於在正向傳導模式中傳導瞬態電壓。它還表示一種類似於TVS器件100,但沒有快速跳回抑制二極體155的典型TVS器件的曲線165。曲線165表示一個很劇烈的快速跳回,甚至可以進入受保護器件的工作電壓,這是我們不希望出現的。如果快速跳回電壓低於工作電壓,那麼在正常工作電壓下,就不需要短接電源電壓Vcc。曲線165所示的電路圖,與美國申請案12/454,333中所示的電路圖類似,但它
並沒有精巧的外形結構來抑制快速跳回,因此它具有劇烈的快速跳回。曲線170表示TVS器件100(包括快速跳回抑制二極體155)的I-V特性。曲線170的170-1部分表示在SCR150開啟之前,BJT140的I-V特性,曲線170-2表示當SCR150開啟時,BJT140的I-V特性。TVS器件100沒有利用複雜的外形結構抑制快速跳回,而是採用快速跳回抑制二極體155,來減少快速跳回。快速跳回抑制二極體155除了在TVS器件100中抑制快速跳回之外,還能改善曲線170的箝位元特性,具有比原曲線165的箝位元特性更垂直的斷面。在一個可選實施例中,當傳導瞬態電壓電流時,快速跳回抑制二極體155可用於反向閉鎖模式。快速跳回抑制二極體155的作用是為TVS器件100的I-V特性定型,以抑制快速跳回並改善箝位。
調節觸發二極體130的BV,使其小於BVceo,大於工作電壓,當SCR開啟時,電壓快速跳回,同時SCR-二極體電壓在大於工作電壓的恒壓下箝位。為了觸發曲線170的170-1部分,即使增加了快速跳回抑制二極體155,也可以輕鬆調節觸發二極體130的BV到所需電壓。這就顯著提高了箝位元電壓性能。
當NPN電晶體快速開啟時,工作模式序列提供快速回應的優勢。此外,通過在SCR觸發電壓下開啟SCR150,保護NPN雙極電晶體140,當SCR行為產生的阻抗最小時,在高電流下BV的增長實現了最小化。從而解決了在高電流下,高BV帶來的難題,這些難題不僅導致控向二極體擊穿,而且會對TVS器件要保護的電路造成損害。
下面詳細介紹TVS系統的工作方式。TVS的特點是在系統中偏置,帶有高壓端Vcc和接地端Gnd連接在需要保護的系統上。在某些
特殊應用中,會將Vcc置於浮動狀態。對Gnd來說,在I/O端使用+Ve或-Ve擊點。當I/O上使用+Ve擊點時,上面的二極體正向偏置,當電壓達到觸發二極體BV時,電流流經與觸發二極體130串聯的電阻135。當電阻135中的電壓降達到大約0.6V時,NPN電晶體140的基極-發射極結正向偏置,NPN電晶體140開啟。於是,NPN電晶體的集電極電流,流經連接在NPN電晶體142的發射極和基極之間的電阻。當該電阻145上的電勢降達到0.6V時,PNP電晶體142的發射極開始傳導,SCR行為也隨之發生。這時,電流從PNP電晶體142的陽極(即PNP的發射極),流至NPN電晶體140的陰極(即NPN的發射極)。在負擊點上,I/O墊和Gnd之間的底部二極體,在正向傳導中開啟,靜電放電電流僅流經該二極體。對於Gnd來說,在+Ve電壓下,當Vcc上使用電壓擊點時,也存在傳導。由於如上所述,觸發二極體擊穿,並啟動SCR,因此在這種擊點情況下,電流流經Vcc-Gnd路徑,也就是說控向二極體中沒有電流傳輸。儘管與傳統器件相比,SCR本身可以稍稍抑制快速跳回,但是快速跳回抑制二極體155將為器件的I-V特性定型,以進一步抑制快速跳回並改善箝位I-V特性。
第3A圖至第3C圖表示TVS陣列的剖面圖,TVS陣列包括觸發二極體130,與NPN雙極電晶體140和PNP雙極電晶體142相結合,構成SCR150,以及兩對控向二極體115-L、115-H和120-L、120-H(本文僅說明其中一對)。TVS器件還包括一個串聯在Vcc端110和SCR150之間的快速跳回抑制二極體155。如第3A圖至第3C圖所示的新型TVS陣列100,是用主流CMOS技術製造的。第3A圖表示TVS陣列位於P襯底200上。P型區210位於N+區215附近,通過陰極連接到金屬節點118上,形成齊納
二極體130。P+區220也連接到金屬節點118上,P+區220沉積在P襯底200上方的N阱區230附近,形成PNP電晶體142,P襯底200通過P阱240和P區242,連接到Gnd墊105上。P襯底200中從N阱230至P阱240的橫向通道,為電阻器135提供電阻。從N區235至N阱230的通道提供電阻145。沉積在P-襯底200上方的N-阱230依次電接觸N-區245,從而構成NPN電晶體140。形成在P阱240內的N+區215附近的P-型區210的目的是,使形成在P區210和N+區215之間的觸發二極體130的觸發擊穿電壓BV,小於或等於NPN電晶體140的BVceo。控制BV和BVceo的另一種方法是,增加N+區215的N摻雜的梯度,使得基極開啟時,集電極至發射極的擊穿電壓控制在所需值。將這兩種方法結合起來,也可以用於獲得所需的觸發BV和BVceo。P+區160形成在N-阱255的頂面附近,在水準方向上遠離N-阱230。P+區連接到Vcc金屬110上,在P+區260的結處形成二極體155,與N-阱255相連接。二極體155與Vcc金屬110串聯,金屬節點118穿過N+區165,形成在N-阱255的頂部。因此,二極體155作為快速跳回抑制二極體,穿過共同節點118,串聯在Vcc端110和SCR150之間。
第3B圖表示由P+區280組成的低端控向二極體,N+區285包圍在P-阱290中。低端控向二極體可以代表二極體115-L或120-L。低端控向二極體的陽極連接到GND105上,其陰極連接到I/O端。第3B圖所示的GND105可以在第三方向上,與第3A圖所示的GND105相連。第3C圖表示由P+區280'組成的高端控向二極體,N+區285'包圍在N-阱290'中。高端控向二極體可以代表二極體115-H或120-H,其陽極連接到I/O端,其陰極連接到金屬節點118上。在第三方向上,第3C圖所示的金屬節點118可
以與第3A圖所示的金屬節點118相連,第3C圖所示的I/O端可以與第3B圖所示的I/O端相連。為了降低這些二極體的電容,並提高它們的BV,應在植入N+區的位置上增加一個較低摻雜的N-區,使該過程生成一個N+/N-/PW二極體,而不是N+/PW二極體。對於高端二極體也類似,在P+位置上增加一個P-植入,從而形成一個P+/P-/N-阱二極體。
第4圖表示帶有新型箝位元性能的本發明的一個可選實施例的另一個電路圖。如第4圖所示的TVS系統100'除了節點118為浮動節點之外,其他電路結構都與第2A圖所示的類似。也就是說,雖然節點118可以是一個Vcc墊,但Vcc並不是外部連接的。TVS沒有如第2A圖所示,通過快速跳回抑制二極體,連接到Vcc上,該器件的Vcc墊也沒有外部連接。因此,外部電流通過I/O墊125-1(或125-2)傳輸到TVS器件中。高端控向二極體115-H(或120-H)作為快速跳回抑制二極體。無需利用特殊的外形結構,來抑制快速跳回,就可以進一步簡化TVS器件的結構。相反,利用高端二極體115-H調節SCR150的快速跳回特性。
第5圖為另一個表示本發明實質的圖表。更確切地說,TVS器件100''連接在Gnd端105和Vcc端110之間。TVS器件100''包括一個齊納二極體130',用於傳導瞬態電流。齊納二極體130'並聯在快速跳回電路150'中,如同第2A圖所示的SCR150或第1B-1圖所示的NPN雙極電晶體,類似於第2B圖那樣,用於傳導帶有I-V特性的反向電流,以開啟快速跳回電路150'。TVS器件100"還包括一個快速跳回抑制二極體155',串聯在Vcc端110和快速跳回電路150'之間,提供I-V特性,與快速跳回電路的快速跳
回特性互補,通過將快速跳回電路150'的I-V特性與快速跳回抑制二極體155'的I-V特性相結合,顯著地提高在發生電壓瞬變時的電壓抑制性能。
依據第3A圖至第3C圖,本發明提出了一種電子器件,其中快速跳回抑制二極體和SCR TVS器件(可能還含有一個觸發二極體)與該電子器件在一個單晶片上相結合。在一個較佳實施例中,快速跳回抑制二極體和SCR TVS是通過標準CMOS技術製造的,並在一個單晶片上與電子器件相結合。在另一個實施例中,快速跳回抑制二極體和SCR TVS是通過標準Bi-CMOS技術製造的,並在一個單晶片上與電子器件相結合。在另一個實施例中,TVS還含有一個第二SCR陽極,與SCR的第一SCR陽極並聯,第一SCR陽極觸發通過第二SCR的電流,以便進一步限制箝位元電壓的增長。在另一個實施例中,快速跳回抑制二極體、觸發以及高端和低端二極體、以及SCR都形成在半導體襯底中,在N-阱和P-阱中,通過摻雜並形成第一和第二導電類型的摻雜區,可以形成並聯的TVS,作為CMOS或Bi-CMOS電子器件的製備過程的一部分。
通過上述電路圖和器件的剖面圖,本發明展示了改良型TVS器件的TVS工作方式和陣列集成。由於SCR在觸發二極體擊穿以上很小的電壓降下,就可以承受高電流,因此這些TVS器件所占的面積更小,可以改善箝位保護,具有良好的箝位功能。本領域的技術人員,應理解本發明提出了一種簡便有效的方法,通過增加一個正向傳導二極體,來抑制器件的I-V快速跳回。通過改變二極體的電阻,就可以輕鬆調節快速跳回抑制二極體的I-V特性的範圍。可以串聯多個二極體,進一步修正快速跳回抑制二極體的I-V特性,並降低其電容。
儘管上述發明提出了現有的較佳實施例,但這些內容並不作為局限。對於本領域的技術人員而言,閱讀上述說明後,各種變化和修正無疑將顯而易見。因此,所附的申請專利範圍書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。
Gnd‧‧‧接地電壓
I/O‧‧‧輸入/輸出端子
Vcc‧‧‧高壓
115-H、115-L、120-H、120-L、130、155‧‧‧二極體
140、142‧‧‧電晶體
100‧‧‧TVS電路
105‧‧‧接地電壓端
110‧‧‧Vcc電壓端
118‧‧‧節點
125-1、125-2‧‧‧I/O墊
135‧‧‧電阻
150‧‧‧可控矽整流
Claims (17)
- 一種瞬態電壓抑制(TVS)電路,其特徵在於,位於一襯底上,包括:一個連接在接地端和節點之間的快速跳回電路,一旦開啟所述的快速跳回電路,就開始傳導帶有快速跳回電流-電壓(I-V)特性的瞬態電壓電流;以及一個快速跳回抑制電路,與所述的快速跳回電路串聯,傳導帶有補償快速跳回I-V特性的I-V特性電流,以便箝位元快速跳回電壓;其中,一P+區形成在該襯底中的一N-阱的頂面附近,所述P+區連接到一金屬的Vcc端上,所述的快速跳回抑制電路還包括一個快速跳回抑制二極體,並且在該P+區的結處形成所述的快速跳回抑制二極體,與所述N-阱相連接,金屬的所述節點通過一N+區形成在該N-阱的頂部,該快速跳回抑制二極體串聯在所述Vcc端和所述的節點之間。
- 如申請專利範圍第1項所述的瞬態電壓抑制(TVS)電路,其中所述的快速跳回抑制二極體用於正向傳導瞬態電壓電流。
- 如申請專利範圍第1項所述的瞬態電壓抑制(TVS)電路,其中所述的快速跳回電路還包括一個半導體可控整流器(SCR)。
- 如申請專利範圍第3項所述的瞬態電壓抑制(TVS)電路,還包括:一個齊納二極體,與所述的SCR並聯,作為所述 SCR的觸發二極體。
- 如申請專利範圍第1項所述的瞬態電壓抑制(TVS)電路,其中所述的快速跳回電路還包括一個NPN雙極電晶體,與PNP雙極電晶體相連,構成一個PNPN半導體可控整流器(SCR)結構。
- 如申請專利範圍第1項所述的瞬態電壓抑制(TVS)電路,還包括:一個連接到所述的快速跳回電路上的觸發二極體;以及所述的快速跳回電路還包括一個NPN雙極電晶體,與PNP雙極電晶體相連,構成一個PNPN半導體可控整流器(SCR);其中,所述的觸發二極體具有擊穿電壓BV,用於觸發所述的SCR,並且觸發二極體的BV小於或等於NPN雙極電晶體的BVceo,用方程BV(觸發二極體)BVceo表示,其中BVceo表示基極保持開啟時,集電極至發射極的擊穿電壓。
- 如申請專利範圍第1項所述的瞬態電壓抑制(TVS)電路,還包括:一個輸入/輸出(I/O)墊,通過高端控向二極體連接到所述的節點上,並且所述的I/O墊,通過低端控向二極體連接到所述的接地端。
- 如申請專利範圍第7項所述的瞬態電壓抑制(TVS)電路,其中所述的高端控向二極體還作為所述的快速跳回抑制二極體。
- 如申請專利範圍第7項所述的瞬態電壓抑制(TVS)電路,還包括:一個與所述的快速跳回電路並聯的觸發二極體;其中,所述的快速跳回電路還包括一個NPN雙極電晶體,與PNP雙極電晶體相連,構成一個PNPN半導體可控整流器(SCR)結構,其中所述的觸發二極體具有擊穿電壓BV,用於觸發所述的SCR,並且觸發二極體的BV小於或等於NPN雙極電晶體的BVceo,用方程BV(觸發二極體)BVceo表示,其中BVceo表示基極保持開啟時,集電極至發射極的擊穿電壓。
- 如申請專利範圍第1項所述的瞬態電壓抑制(TVS)電路,其中所述的快速跳回抑制電路還包括多個串聯在一起的快速跳回抑制二極體。
- 如申請專利範圍第9項所述的瞬態電壓抑制(TVS)電路,其中所述的快速跳回抑制二極體用於正向傳導瞬態電壓電流。
- 一種抑制電路快速跳回的方法,其特徵在於,包括:在具有快速跳回特點的電路中串聯一個快速跳回抑制二極體,以抑制快速跳回;配置具有所述的快速跳回特點的電路,是由配置具有所述的快速跳回特點的瞬態電壓抑制(TVS)電路組成;所述的配置快速跳回抑制二極體的過程,也有利於所述TVS的電流電壓(I-V)箝位特性。
- 如申請專利範圍第12項所述的方法,利用所述的快速跳回抑制二極體調節所述電路的電流-電壓(I-V)特性,以抑制快速跳回。
- 如申請專利範圍第12項所述的方法,還包括:通過改變二極體的正向電阻,來修飾所述的快速跳回抑制二極體的電流-電壓(I-V)特性。
- 如申請專利範圍第12項所述的方法,還包括:將多個串聯在一起的快速跳回抑制二極體,與所述的具有快速跳回特點的電路相連接。
- 如申請專利範圍第12項所述的方法,利用一個半導體可控整流器(SCR)和一個觸發二極體,配置具有快速跳回特點的所述的電路。
- 如申請專利範圍第12項所述的方法,其中所述的配置快速跳回抑制二極體的過程,還包括配置所述的快速跳回抑制二極體,以便正向傳導瞬態電壓電流。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/459,461 US8218276B2 (en) | 2006-05-31 | 2009-06-30 | Transient voltage suppressor (TVS) with improved clamping voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201108543A TW201108543A (en) | 2011-03-01 |
TWI407658B true TWI407658B (zh) | 2013-09-01 |
Family
ID=43391307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099121175A TWI407658B (zh) | 2009-06-30 | 2010-06-29 | 帶有改良型箝位電壓的瞬態電壓抑制器(tvs)及抑制電路快速跳回的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101938119B (zh) |
TW (1) | TWI407658B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10497697B2 (en) | 2017-10-19 | 2019-12-03 | Alpha And Omega Semiconductor (Cayman) Ltd. | Low capacitance transient voltage suppressor |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102176624B (zh) * | 2011-03-11 | 2015-01-07 | 上海长园维安微电子有限公司 | 低电容低钳位过压保护器件 |
US8885309B2 (en) * | 2011-03-24 | 2014-11-11 | Fairchild Semiconductor Corporation | Undervoltage protection system |
CN105703345A (zh) * | 2014-11-26 | 2016-06-22 | 鸿富锦精密工业(武汉)有限公司 | Usb静电防护电路 |
US10366974B2 (en) * | 2017-05-15 | 2019-07-30 | Nxp B.V. | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device |
TWI661529B (zh) * | 2017-11-20 | 2019-06-01 | 新唐科技股份有限公司 | 瞬間電壓抑制裝置 |
CN108879636B (zh) * | 2018-07-19 | 2019-11-19 | 维沃移动通信有限公司 | 一种瞬态电压抑制二极管tvs装置、终端设备和控制方法 |
CN110875304B (zh) * | 2018-08-31 | 2022-06-17 | 无锡华润上华科技有限公司 | 瞬态电压抑制器件及其制造方法 |
CN110875302B (zh) * | 2018-08-31 | 2022-08-12 | 无锡华润上华科技有限公司 | 瞬态电压抑制器件及其制造方法 |
EP3648275A1 (en) * | 2018-10-31 | 2020-05-06 | STMicroelectronics Srl | A circuit with hot-plug protection, corresponding electronic device, vehicle and method |
CN111446691B (zh) * | 2019-01-17 | 2023-12-01 | 源芯半导体股份有限公司 | 暂态电压抑制元件 |
CN112072626B (zh) * | 2020-09-16 | 2022-09-02 | 亿嘉和科技股份有限公司 | 静电防护电路及剥线器 |
CN113207205B (zh) * | 2021-04-13 | 2022-04-08 | 上海交通大学 | 基于瞬态电压抑制器的微波防护电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200818652A (en) * | 2006-05-31 | 2008-04-16 | Alpha & Amp Omega Semiconductor Ltd | Circuit configurations to reduce snapback of a transient voltage suppressor |
TWM334555U (en) * | 2007-12-14 | 2008-06-11 | Eutech Microelectronics Inc | Kickback voltage restraining circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821572A (en) * | 1996-12-17 | 1998-10-13 | Symbios, Inc. | Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection |
US6791146B2 (en) * | 2002-06-25 | 2004-09-14 | Macronix International Co., Ltd. | Silicon controlled rectifier structure with guard ring controlled circuit |
CN200950538Y (zh) * | 2006-09-30 | 2007-09-19 | 湖南威科电力仪表有限公司 | Rs-485通信接口保护电路 |
-
2010
- 2010-06-29 TW TW099121175A patent/TWI407658B/zh active
- 2010-06-29 CN CN201010227263.8A patent/CN101938119B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200818652A (en) * | 2006-05-31 | 2008-04-16 | Alpha & Amp Omega Semiconductor Ltd | Circuit configurations to reduce snapback of a transient voltage suppressor |
US7538997B2 (en) * | 2006-05-31 | 2009-05-26 | Alpha & Omega Semiconductor, Ltd. | Circuit configurations to reduce snapback of a transient voltage suppressor |
TWM334555U (en) * | 2007-12-14 | 2008-06-11 | Eutech Microelectronics Inc | Kickback voltage restraining circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10497697B2 (en) | 2017-10-19 | 2019-12-03 | Alpha And Omega Semiconductor (Cayman) Ltd. | Low capacitance transient voltage suppressor |
TWI692164B (zh) * | 2017-10-19 | 2020-04-21 | 大陸商萬民半導體(澳門)有限公司 | 低電容瞬變電壓抑制器 |
Also Published As
Publication number | Publication date |
---|---|
CN101938119A (zh) | 2011-01-05 |
CN101938119B (zh) | 2014-01-15 |
TW201108543A (en) | 2011-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI407658B (zh) | 帶有改良型箝位電壓的瞬態電壓抑制器(tvs)及抑制電路快速跳回的方法 | |
US8218276B2 (en) | Transient voltage suppressor (TVS) with improved clamping voltage | |
KR101392145B1 (ko) | 과도 전압 억제기의 스냅백을 줄이기 위한 회로 구성 | |
US8120887B2 (en) | MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage | |
US8000124B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
TWI446520B (zh) | 用於配置超低電壓瞬態電壓抑制器的底部源極n型金屬氧化物半導體觸發的齊納箝位 | |
US7750439B2 (en) | ESD protection device | |
US8981426B2 (en) | Electrostatic discharge protection device | |
JP2006319330A (ja) | 静電気放電保護装置 | |
US8030683B2 (en) | Protection circuit | |
US20150084117A1 (en) | Bottom source nmos triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (tvs) | |
US9041054B2 (en) | High holding voltage electrostatic discharge protection device | |
US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
TWI398944B (zh) | 設有位能障式稽納二極體之低壓暫態電壓抑制器 |