JP6242268B2 - ツェナーダイオードとサイリスタを利用する保護用半導体装置 - Google Patents
ツェナーダイオードとサイリスタを利用する保護用半導体装置 Download PDFInfo
- Publication number
- JP6242268B2 JP6242268B2 JP2014076139A JP2014076139A JP6242268B2 JP 6242268 B2 JP6242268 B2 JP 6242268B2 JP 2014076139 A JP2014076139 A JP 2014076139A JP 2014076139 A JP2014076139 A JP 2014076139A JP 6242268 B2 JP6242268 B2 JP 6242268B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- zener diode
- semiconductor substrate
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
p型ウェル領域内に設けるn型領域は、pn接合を利用するダイオードを実現するだけでなく、ダイオードのカソード電極とのオーミック接触を確保するコンタクト領域を兼用する。そのために少なくとも半導体基板の表面ではn+型領域とする必要がある。本明細書でいう+は、半導体基板の表面に形成された金属膜とオーミック接触する不純物濃度であることを意味する。半導体基板の表面において、金属膜とオーミック接触する不純物濃度を持つn型領域を形成するためには、n型不純物を半導体基板の表面から浅く注入してから拡散させる。そうして製造されるn型領域の表面における不純物濃度は濃く、金属膜とオーミック接触する。反面、そうして製造されるn型領域は浅い。
n型領域が浅いと、サージ電圧によってツェナーダイオードが降伏してp型ウェル領域とn型領域の間をサージ電流が流れる際に、半導体基板の表面近傍に電流集中現象が発生し、その電流集中現象によって半導体基板の表面近傍に位置するp型ウェル領域で破壊が生じることが分かった。
本明細書で開示する技術は、前記の電流集中現象の発生を抑えれば、半導体装置の破壊を防止できるという知見に基づいて創作された。
本明細書で開示する半導体装置は、p側ウェル領域を備えており、そのp側ウェル領域が、サイリスタを構成するpnpトランジスタのコレクタ領域と、そのpnpトランジスタと相俟ってサイリスタを構成するnpnトランジスタのベース領域と、ツェナーダイオードのアノード領域を兼用する。すなわち、p側ウェル領域を、ツェナーダイオードのアノード領域に利用する。ツェナーダイオードを形成するために、p側ウェル領域内にp+型領域を設ける従来技術と相違する。
本明細書で開示する半導体装置は、ツェナーダイオードのカソード領域となるn型領域を備えている。そのn型領域は、前記のp側ウェル領域(ツェナーダイオードのアノード領域を兼用している)内にあって、半導体基板の表面に臨む範囲に形成されている。ツェナーダイオードのカソード領域となるn型領域の不純物濃度の分布を半導体基板の表面から深さ方向に観察すると、表面に近い浅いレベルで最初の極大値が観測され、それよりも深いレベルで再び極大値が観測される。不純物濃度の極大値が観測されるレベルが少なくとも2以上あればよく、3レベル以上存在することを排除するものでない。
浅いレベルに不純物濃度の極大値が観測される場合、半導体基板の表面に臨む位置における不純物濃度も濃く、金属膜とオーミック接触する濃度にすることができる。深いレベルにも不純物濃度の極大値が観測され場合、サージ電流が表面近傍に集中する現象が抑制され、半導体装置の破壊を防止することができる。
この際に、注入エネルギーが相違する複数回の注入工程を実施してから加熱工程を実施すると、半導体基板の表面から深さ方向に不純物濃度の分布を観察したときに、不純物濃度の極大値が2以上の深さレベルで観測されるn型領域を得ることができる。
ただし、本明細書に記載の半導体装置は、複数回の注入処理を必須とするものでない。注入エネルギーを時間的に変化させることによって、一回の注入工程で複数の深さに注入することができる。あるいは、注入エネルギーが相違する2種類以上の不純物を同時に注入することによって、複数の深さに注入することができる。
(第1特徴)平面視したときに、複数個に分割された複数個のn型領域の集合によって、ツェナーダイオードのカソード領域が形成されている。
(第2特徴)個々のn型領域を平面視したときの形状が、三角形・四角形・五角形以上の多角形・円形のいずれかである。
(第3特徴)n型不純物の注入エネルギーを切換えて注入工程を繰り返す。
(第4特徴)n型不純物の注入エネルギーを時間的に変化させながら注入工程を実施する。
(第5特徴)注入エネルギーが相違する2種類のn型不純物を同時に注入する。
E1:pnpトランジスタのエミッタ領域。E2:npnトランジスタのエミッタ領域。
B1:pnpトランジスタのベース領域。 B2:npnトランジスタのベース領域。
C1:pnpトランジスタのコレクタ領域。C2:npnトランジスタのコレクタ領域。
A3:ツェナーダイオードのアノード領域。C3:ツェナーダイオードのカソード領域。
2:電源線。4:IC回路等の保護対象回路。6:保護回路。8:抵抗。10:抵抗。12:接地線。
pnpトランジスタのベース領域B1と、npnトランジスタのコレクタ領域C2を共通部材で構成し、pnpトランジスタのコレクタ領域C1と、npnトランジスタのベース領域B2と、ツェナーダイオードのアノード領域A3を共通部材で形成すれば、保護回路6の回路を実現することができる。
図2に示すように、ツェナーダイオードのカソード領域となるn型領域C3は、p型ウェル領域22内にあって、半導体基板の表面に臨む範囲に形成されている。また、半導体基板の表面に臨む範囲に形成されている他の高濃度拡散領域14、E1,E2,16よりも深く形成されている。
ツェナーダイオードのカソード領域となるn型領域C3も、半導体基板の表面に形成する図示しない金属膜とのオーミック接触を得るための領域であり、表面における不純物濃度が高い必要がある。そのために不純物を浅く注入してから拡散する必要がある。しかしそれだけだと、ツェナーダイオードが降伏して電流が流れる際に、n型領域C3の周囲に位置するp型ウェル領域22の表面近傍に電流が集中してp型ウェル領域22で損傷が発生することがある。
そこで、ツェナーダイオードのカソード領域となるn型領域C3については、不純物を浅く注入する工程と、不純物を深く注入する工程を経て製造される。浅い注入レベルと深い注入レベルから拡散してn型領域C3を形成するので、n型領域C3の表面における不純物濃度が高く(そのためにカソード電極とオーミック接触する)、しかも深部にまで達している。
図3の(2)(3)では、浅いレベルに注入する不純物濃度と、深いレベルに注入する不純物濃度が一致している。これに代えて、浅いレベルに注入する不純物濃度を濃くし、深いレベルに注入する不純物濃度を薄くしてもよい。また、カソード電極とオーミック接触する濃度が維持される条件下で浅いレベルに注入する不純物濃度を薄くし、深いレベルに注入する不純物濃度を濃くしてもよい。
図3の(2)(3)から拡散したn型領域の不純物濃度を、半導体基板の表面から深さ方向に観察すると、表面に近い浅いレベルで不純物濃度が極大となり、それより深いレベルにおいて不純物濃度が再び極大となる。不純物濃度が極大となるレベルが2以上あれば、電流集中を抑制することができる。
グラフ40は、保護回路6をサイリスタのみで構成し、ツェナーダイオードを利用しない場合の特性を示す。この場合、サージ電圧がVB1となるまで保護回路6が動作せず、保護対象回路4を保護しきれない場合が生じる。
グラフ42は、ツェナーダイオードを利用するものの、ツェナーダイオードのカソード領域となるn型領域C3が浅い(他の高濃度拡散領域14、E1,E2,16と同一深さ)の場合の特性を示す。ツェナーダイオードを利用することで、保護回路6が動作を始めるときの電圧をVB3にまで低下させることができる。保護対象回路4を保護するのに必要な電圧に調整することができる。ツェナーダイオードのカソード領域となるn型領域C3が浅い場合、電流が集中して半導体装置が破壊されることがある。またホールド電圧がVH2にまで低下してしまう。保護回路6の動作速度を上げるためには、ホールド電圧が高い方が好ましい。
グラフ44は、ツェナーダイオードのカソード領域となるn型領域C3が深い(2以上のレベルに注入してから拡散したために、他の高濃度拡散領域14、E1,E2,16より深い)の場合の特性を示す。ツェナーダイオードを利用することで、保護回路6が動作を始めるときの電圧をVB3にまで低下させることができる。ツェナーダイオードのカソード領域となるn型領域C3が深い場合、電流集中が発生せず、半導体装置が破壊されることがない。またホールド電圧はVH3となる。VH2<VH3である。n型領域C3が深い場合、保護回路6の動作速度が高速化できる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
4:保護対象回路(IC回路)
6:保護回路
8:抵抗
10:抵抗
12:接地線
14:n+領域
16:p+領域
18:LOCOS酸化膜
20:n型ウェル領域
22:p型ウェル領域
Claims (3)
- サイリスタを構成するpnpトランジスタのコレクタ領域と、前記サイリスタを構成するnpnトランジスタのベース領域と、ツェナーダイオードのアノード領域を兼用するp側ウェル領域と、
前記ツェナーダイオードのカソード領域となるn型領域を備えており、
前記n型領域は、前記p側ウェル領域内に形成されており、半導体基板の表面に臨む範囲に形成されており、前記半導体基板の前記表面に臨む位置におけるn型不純物の濃度が金属膜とオーミック接触する濃度であり、少なくとも、前記半導体基板の前記表面に近い浅いレベルと、前記浅いレベルよりも深いレベルにおいて、n型不純物の濃度が極大となることを特徴とする半導体装置。 - 前記n型領域は、前記半導体基板の前記表面から前記p型ウェル領域内にn型不純物を注入する注入工程と、前記n型不純物が拡散する加熱工程を経て製造したものであり、
注入エネルギーが相違する複数回の注入工程を実施したことを特徴とする請求項1に記載の装置。 - 前記半導体基板を平面視したときに、相互に離反した複数個の前記n型領域が存在することを特徴とする請求項1または2に記載の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014076139A JP6242268B2 (ja) | 2014-04-02 | 2014-04-02 | ツェナーダイオードとサイリスタを利用する保護用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014076139A JP6242268B2 (ja) | 2014-04-02 | 2014-04-02 | ツェナーダイオードとサイリスタを利用する保護用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015198190A JP2015198190A (ja) | 2015-11-09 |
JP6242268B2 true JP6242268B2 (ja) | 2017-12-06 |
Family
ID=54547713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014076139A Active JP6242268B2 (ja) | 2014-04-02 | 2014-04-02 | ツェナーダイオードとサイリスタを利用する保護用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6242268B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6800783B2 (ja) * | 2017-03-10 | 2020-12-16 | 株式会社豊田中央研究所 | 保護装置 |
CN107464838A (zh) * | 2017-08-17 | 2017-12-12 | 电子科技大学 | 一种栅控晶闸管器件 |
CN110875303B (zh) * | 2018-08-31 | 2022-05-06 | 无锡华润上华科技有限公司 | 一种瞬态电压抑制器件及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3843570B2 (ja) * | 1997-12-25 | 2006-11-08 | 富士電機デバイステクノロジー株式会社 | 横型ダイオード |
JP2001291836A (ja) * | 2000-04-11 | 2001-10-19 | Seiko Epson Corp | 静電気保護用半導体装置 |
US7538997B2 (en) * | 2006-05-31 | 2009-05-26 | Alpha & Omega Semiconductor, Ltd. | Circuit configurations to reduce snapback of a transient voltage suppressor |
-
2014
- 2014-04-02 JP JP2014076139A patent/JP6242268B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015198190A (ja) | 2015-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9601485B2 (en) | Reverse-conducting IGBT with buffer layer and separation layer for reducing snapback | |
US20150228717A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US9318481B1 (en) | Electrostatic discharge protection device | |
US9520488B2 (en) | Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same | |
US9997511B2 (en) | ESD protection circuit with plural avalanche diodes | |
JP6026418B2 (ja) | バイポーラノンパンチスルー電力半導体デバイス | |
CN103443925B (zh) | 半导体装置 | |
JP6291298B2 (ja) | 半導体装置 | |
US9711499B2 (en) | Semiconductor device | |
JP2016201448A (ja) | ダイオード及びダイオードの製造方法 | |
US10930641B2 (en) | Series connected ESD protection circuit | |
JP6242268B2 (ja) | ツェナーダイオードとサイリスタを利用する保護用半導体装置 | |
JP2000049360A (ja) | 半導体装置 | |
CN104716132A (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
JP2018078216A (ja) | 半導体装置およびその製造方法 | |
JP6072349B2 (ja) | 半導体素子 | |
US8933513B2 (en) | Semiconductor device | |
JP2011176091A (ja) | 半導体素子の保護回路 | |
JP2008172165A (ja) | 半導体装置 | |
TWI553714B (zh) | 半導體裝置之製造方法 | |
KR101393083B1 (ko) | 애벌랜치 포토다이오드 및 그 제조방법 | |
JP6935373B2 (ja) | 半導体装置 | |
JP4613720B2 (ja) | 半導体装置 | |
JP2006196502A (ja) | 電力用半導体装置 | |
JP2012174740A (ja) | 半導体集積回路のesd保護回路およびそのesd保護素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6242268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |